JP6731673B2 - 双方向チョッパ回路 - Google Patents

Description

本発明は、一対の第１の外部接続端子間における第１の直流電圧と一対の第２の外部接続端子間における第２の直流電圧との間で双方向に電圧変換する双方向チョッパ回路に関する。

近年、直流電気鉄道への電池電力貯蔵システムの適用が進んでいる（例えば、非特許文献１および２参照。）。例えば、鉄道車両に搭載した大容量リチウムイオン電池を使用することで、架線からの電力供給がゼロの場合においても、１回の充電で２５［ｋｍ］以上の走行距離を実現している。

一般に直流電気鉄道の架線電圧とエネルギー蓄積要素の動作電圧は異なるため、双方向チョッパ回路を用いて電圧変換（電力変換）を行う必要がある。図１１は、一般的な双方向チョッパ回路の回路図である。双方向チョッパ回路１０１は、オン時の導通方向が揃うように互いに直列接続され、一方がオンのときは他方がオフする第１のスイッチ部（正側バルブデバイス）１２１−１および第２のスイッチ部（負側バルブデバイス）１２１−２と、第１のスイッチ部１２１−１および第２のスイッチ部１２１−２との接続点に接続されるインダクタ１１３とを備える。第１のスイッチ部１２１−１および第２のスイッチ部１２１−２は、ぞれぞれ、オン時に一方向に導通する半導体スイッチング素子と該半導体スイッチング素子に逆並列に接続された帰環ダイオードとからなる。電池電力貯蔵システムを有する直流電気鉄道の場合、高圧側直流電圧Ｖ_dc1は架線電圧に相当し、低圧側直流電圧Ｖ_dc2はエネルギー蓄積要素の動作電圧に相当する。例えば架線の標準電圧がＶ_dc1＝１５００［Ｖ］の場合、Ｖ_dc2は６００［Ｖ］から７００［Ｖ］程度に設定される。近年、変換器容量が単機で５００［ｋＷ］の大容量双方向チョッパが開発されている。この場合、インダクタ電流ｉ_Lの直流成分は５００［Ａ］以上となる。

田口善晃、福田典子、小笠正道、「架線・バッテリーハイブリッドＬＲＶ（架線レスＬＲＶ）搭載リチウムイオン電池のＳＯＣ推定試験結果」、ＩＥＥＪ産大、３−１７、ｐｐ. ＩＩＩ−１８３−ＩＩＩ−１８６、２００８年 李兆峰、保科俊一郎、野木雅之、佐竹信彦、「回生蓄電システム用チョッパ装置の開発」、平成２６年電気学会産業応用部門大会、１−２１、ｐｐ. Ｉ−１２３−Ｉ−１２６、２０１４年

双方向チョッパ回路において、インダクタの小型化および軽量化は重要な課題であり、直流電気鉄道などの移動体に搭載する場合は特に重要である。インダクタの重量および体積は蓄積エネルギーに比例するので、インダクタのインダクタンスを低減することで小型化および軽量化を実現することができる。しかしながら、インダクタンスの低減はインダクタを流れる電流に含まれるリプル電流の増大を招くため、電力品質低下や変換器の不安定動作を引き起こす恐れがある。

例えば図１１において、インダクタ１１３に流れる電流ｉ_Lに含まれるリプル電流の大きさ（変化幅）Ｉ_Lrippleは、スイッチング周波数(キャリア周波数)をｆ_SM、第１のスイッチ部１２１−１の通電率をｄとしたとき、式１のように表すことができる。

式１において、通電率ｄは高圧側直流電圧Ｖ_dc1と低圧側直流電圧Ｖ_dc2とによって決定される。したがって、インダクタ１１３のインダクタンスＬを増加することなく、インダクタ１１３に流れる電流ｉ_Lに含まれるリプル電流Ｉ_Lrippleを低減するには、スイッチング周波数(キャリア周波数)ｆ_SMを増加する必要がある。例えば架線電圧が１５００［Ｖ］の場合、３．３［ｋＶ］のＩＧＢＴが一般的に適用されている。このＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）のキャリア周波数は、スイッチング損失低減の観点から１［ｋＨｚ］以下に設定される。したがって、キャリア周波数を増加することでリプル電流を低減することは困難である。同一キャリア周波数適用時におけるリプル電流低減手法として、多相多重チョッパを用いる手法、結合インダクタを使用する方法が提案されているが、両手法ともインダクタの劇的な小型化および軽量化は難しい。

また、図１１に示すような一般的な電池電力貯蔵システムの場合、第２のスイッチ部１２１−２で短絡故障が生じるとエネルギー蓄積要素がある低圧側直流電圧Ｖ_dc2側から第２のスイッチ部１２１−２へ短絡電流が流入する恐れがある。このような短絡電流から変換器を保護するため、非特許文献２に記載されているようにインダクタ１１３と直列に直流遮断器を設置し、低圧側直流電圧Ｖ_dc2側であるエネルギー蓄積要素と双方向チョッパ１０１とを電気的に切り離す対策が考えられる。しかしながら、このような直流遮断器の設置は、電池電力貯蔵システムの高コスト化を招くという問題がある。

従って本発明の目的は、上記問題に鑑み、小型化および軽量化されたインダクタを有する低コストの双方向チョッパ回路を提供することにある。

上記目的を実現するために、本発明においては、一対の第１の外部接続端子間における第１の直流電圧と一対の第２の外部接続端子間における第２の直流電圧との間で双方向に電圧変換する双方向チョッパ回路は、オン時の導通方向が揃うように互いに直列接続され、一方がオンのときは他方がオフする第１および第２のスイッチ部を有し、第１のスイッチ部と第２のスイッチ部との接続側とは反対側の両側端子を第１の外部接続端子とする主電力変換器と、第１のスイッチ部と第２のスイッチ部とを接続する配線から分岐した配線上に設けられる、１個もしくは互いにカスケード接続された複数個の単相フルブリッジ電力変換器と、第１のスイッチ部と第２のスイッチ部とを接続する配線から分岐した配線上において、単相フルブリッジ電力変換器に対して直列接続されるインダクタと、を備え、第１のスイッチ部と第２のスイッチ部とを接続する配線から分岐したインダクタおよび単相フルブリッジ電力変換器が設けられた配線上の、いずれかの位置に一対の第２の外部接続端子が設けられる。

ここで、単相フルブリッジ電力変換器の、交流入出力側には、インダクタまたは当該単相フルブリッジ電力変換器とは異なる他の単相フルブリッジ電力変換器が接続され、直流入出力側には、直流コンデンサが接続される。

また、双方向チョッパ回路は、インダクタに流れる電流が所定の指令値に追従するよう、主電力変換器内の第１のスイッチ部および第２のスイッチ部の通電率を制御する主電力変換器用制御部と、直流コンデンサの直流電圧を所定の電圧に維持しつつ、主電力変換器内の第１のスイッチ部と第２のスイッチ部との接続点に現れる電圧のうちの交流電圧成分を打ち消す交流電圧を出力するよう、単相フルブリッジ電力変換器の電力変換動作を制御する単相フルブリッジ電力変換器用制御部と、を備えるようにしてもよい。

また、第１のスイッチ部および第２のスイッチ部は、ぞれぞれ、オン時に一方向に導通する半導体スイッチング素子と該半導体スイッチング素子に逆並列に接続された帰環ダイオードとからなるようにしてもよい。

また、第１の外部接続端子および第２の外部接続端子のうち、一方に直流電源が接続され、もう一方に負荷もしくは他の直流電源が接続される。

本発明によれば、双方向チョッパ回路のインダクタンスを小型化および軽量化することができ、低コストの双方向チョッパ回路を実現することができる。

本発明によれば、双方向チョッパ回路内に補助電力変換器を設けることで、インダクタを流れる電流のリプル成分を低減することができる。その結果、双方向チョッパ回路内のインダクタの小型化および軽量化を実現できる。

また、従来の双方向チョッパ回路を備える電池電力貯蔵システムでは、電力変換器内のスイッチ部で短絡事故が発生した際に発生し得る短絡電流の流入を防ぐために直流遮断器を設置する対策を取る必要があった（例えば、非特許文献１参照。）。これに対し、本発明によれば、各単相フルブリッジ電力変換器内の全ての半導体スイッチング素子をオフすることで、短絡電流が流入する側（例えばエネルギー蓄積要素がある側）と主電力変換器とを電気的に切り離した状態にすることができるので、直流遮断器を別途設置する必要が無く、したがって、大幅な低コスト化を実現することができる。

本発明の実施例による双方向チョッパ回路を示す回路図である。 図１に示す双方向チョッパ回路内の単相フルブリッジ電力変換器（ブリッジセル）を示す回路図である。 単相フルブリッジ電力変換器、インダクタ、および第２の外部接続端子の配置例を示す回路図（その１）である。 単相フルブリッジ電力変換器、インダクタ、および第２の外部接続端子の配置例を示す回路図（その２）である。 単相フルブリッジ電力変換器、インダクタ、および第２の外部接続端子の配置例を示す回路図（その３）である。 本発明の実施例による双方向チョッパ回路の制御を示す原理ブロック図である。 通電率と電力比との関係を示す図である。 本発明の実施例による双方向チョッパ回路における主電力変換器の制御を示すブロック図である。 本発明の実施例による双方向チョッパ回路における単相フルブリッジ電力変換器の制御を示すブロック図である。 本発明の実施例による双方向チョッパ回路において、高圧側直流電圧Ｖ_dc1から低圧側直流電圧Ｖ_dc2に有効電力を送電した場合のシミュレーション波形を示す図である。 本発明の実施例による双方向チョッパ回路と従来の双方向チョッパ回路のインダクタ電流波形を比較するシミュレーション波形を示す図であって、本発明の実施例による双方向チョッパ回路のインダクタ電流波形を示す。 本発明の実施例による双方向チョッパ回路と従来の双方向チョッパ回路のインダクタ電流波形を比較するシミュレーション波形を示す図であって、従来の双方向チョッパ回路のインダクタ電流波形を示す。 本発明の実施例の変形例による交流変換回路を示す回路図である。 一般的な双方向チョッパ回路の回路図である。

図１は、本発明の実施例による双方向チョッパ回路を示す回路図であり、図２は、図１に示す双方向チョッパ回路内の単相フルブリッジ電力変換器（ブリッジセル）を示す回路図である。以降、異なる図面において同じ参照符号が付されたものは同じ機能を有する構成要素であることを意味するものとする。

本発明の実施例による双方向チョッパ回路１は、一対の第１の外部接続端子Ｔ１およびＧ１間における第１の直流電圧Ｖ_dc1と一対の第２の外部接続端子Ｔ２およびＧ２間における第２の直流電圧Ｖ_dc2との間で双方向に電圧変換する。第１の外部接続端子Ｔ１およびＧ１と第２の外部接続端子Ｔ２およびＧ２のうち、一方に直流電源が接続され、もう一方に負荷もしくは他の直流電源が接続される。

例えば、第１の外部接続端子Ｔ１およびＧ１に直流電源を接続し、第２の外部接続端子Ｔ２およびＧ２に負荷を接続した場合、双方向チョッパ回路１は降圧チョッパとして動作する。この場合、直流電源が出力する電圧が第１の直流電圧Ｖ_dc1であり、負荷に印加される電圧が第２の直流電圧Ｖ_dc2である。

また例えば、第１の外部接続端子Ｔ１およびＧ１に負荷を接続し、第２の外部接続端子Ｔ２およびＧ２に直流電源を接続した場合、双方向チョッパ回路１は昇圧チョッパとして動作する。この場合、負荷に印加される電圧が第１の直流電圧Ｖ_dc1であり、直流電源が出力する電圧が第２の直流電圧Ｖ_dc2である。

また例えば、第１の外部接続端子Ｔ１およびＧ１に直流電源を接続し、第２の外部接続端子Ｔ２およびＧ２に他の直流電源を接続してもよい。

双方向チョッパ回路１は、主電力変換器１１と、補助電力変換器１２と、インダクタ１３とを備える。

主電力変換器１１は、第１のスイッチ部（正側バルブデバイス）２１−１と第２のスイッチ部（負側バルブデバイス）２１−２とを備える。第１のスイッチ部２１−１および第２のスイッチ部２１−２は、ぞれぞれ、オン時に一方向に導通する半導体スイッチング素子と該半導体スイッチング素子に逆並列に接続された帰環ダイオードとからなる。半導体スイッチング素子の例としては、ＩＧＢＴ、ＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）−ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、サイリスタ、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ−ＯＦＦ Ｔｈｙｒｉｓｔｏｒ：ゲートターンオフサイリスタ）、トランジスタなどがあるが、半導体スイッチング素子の種類自体は本発明を限定するものではなく、その他の半導体素子であってもよい。第１のスイッチ部２１−１と第２のスイッチ部２１−２とは、半導体スイッチング素子の導通方向が揃うように互いに直列接続される。第１のスイッチ部２１−１および第２のスイッチ部２１−２は、いずれか一方の半導体スイッチング素子をオンし、もう一方の半導体スイッチング素子をオフするよう制御される。ここで、第１のスイッチ部２１−１と第２のスイッチ部２１−２との接続点をＰで表記する。また、第２のスイッチ部（負側バルブデバイス）２１−２の両端に現れる電圧（すなわちグランド端子Ｇ１と接続点Ｐとの電位差）をｖ_Mで表す。例えば、第１の外部接続端子Ｔ１およびＧ１に直流電源を接続し、第２の外部接続端子Ｔ２およびＧ２に負荷を接続した場合、主電力変換器１１が出力する電圧はｖ_Mとなる。

第１のスイッチ部２１−１と第２のスイッチ部２１−２との接続側とは反対側の両側端子を、第１の外部接続端子Ｔ１およびＧ１とする。

補助電力変換器１２は、第１のスイッチ部２１−１と第２のスイッチ部２１−２とを接続する配線上にある接続点Ｐから分岐した配線上に設けられる。補助電力変換器１２は、１個もしくは互いにカスケード接続された複数個の単相フルブリッジ電力変換器（ブリッジセル）２２−ｊからなる。以下、ｊは１〜Ｎの自然数であり、すなわちＮは単相フルブリッジ電力変換器（ブリッジセル）のカスケード数を表す。図２に示すように、ブリッジセル２２−ｊは、直列接続された２つの半導体スイッチＳＷを２組並列接続し、これに直流コンデンサＣを並列接続することで単相フルブリッジ回路として構成されるものである。半導体スイッチＳＷは、オン時に一方向に導通する半導体スイッチング素子と該半導体スイッチング素子に逆並列に接続された帰環ダイオードとからなる。半導体スイッチング素子の例としては、ＩＧＢＴ、ＳｉＣ−ＭＯＳＦＥＴ、サイリスタ、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ−ＯＦＦ Ｔｈｙｒｉｓｔｏｒ：ゲートターンオフサイリスタ）、トランジスタなどがあるが、半導体スイッチング素子の種類自体は本発明を限定するものではなく、その他の半導体素子であってもよい。直列接続された２つの半導体スイッチＳＷの各組における直列接続点を、直流コンデンサＣから放電若しくは直流コンデンサＣへ充電される電流の入出力端子Ｑ１およびＱ２とする。すなわち、各単相フルブリッジ電力変換器２２−ｊの交流入出力側にある入出力端子Ｑ１およびＱ２を介して、当該単相フルブリッジ電力変換器とは異なる他の単相フルブリッジ電力変換器または後述するインダクタ１３が接続される。各単相フルブリッジ電力変換器２２−ｊの直流入出力側には、直流コンデンサＣが接続される。なお、図１における単相フルブリッジ電力変換器２１−ｊについては、理解を容易にするために、図２に示す単相フルブリッジ電力変換器２１−ｊにおける直流コンデンサＣを当該単相フルブリッジ電力変換器２１−ｊの外側に記載している。ここで、各単相フルブリッジ電力変換器２１−ｊの直流コンデンサの電圧をｖ_Cj、各単相フルブリッジ電力変換器２１−ｊの交流入出力側の電圧（すなわち、入出力端子Ｑ１およびＱ２の両端にかかる電圧）をｖ_jとする。

インダクタ１３は、主電力変換器１１内の第１のスイッチ部２１−１と第２のスイッチ部２１−２とを接続する配線上にある接続点Ｐから分岐した配線上において、単相フルブリッジ電力変換器２２−ｊに対して直列接続される。インダクタ１３の両端に印加される電圧をｖ_Lとする。なお、第１の外部接続端子Ｔ１およびＧ１に直流電源が接続され、第２の外部接続端子Ｔ２およびＧ２にＲＬ負荷（誘導性負荷）が接続される場合は、ＲＬ負荷のインダクタンス成分をインダクタ１３の代用としてもよく、この場合はインダクタ１３は省略できる。

また、主電力変換器１１内の第１のスイッチ部２１−１と第２のスイッチ部２１−２とを接続する配線上にある接続点Ｐから分岐した、インダクタ１３および単相フルブリッジ電力変換器２２−ｊが設けられた配線上の、いずれかの位置に第２の外部接続端子Ｔ２およびＧ２が設けられる。

したがって、主電力変換器１１内の第１のスイッチ部２１−１と第２のスイッチ部２１−２とを接続する配線上にある接続点Ｐから分岐した同一配線上には、単相フルブリッジ電力変換器２２−ｊ、インダクタ１３、ならびに第２の外部接続端子Ｔ２およびＧ２が設けられることになる。図１に示す例では、インダクタ１３を主電力変換器１１と単相フルブリッジ電力変換器２２−１との間に配置し、第２の外部接続端子Ｔ２およびＧ２を補助電力変換器１２の、インダクタ１３が接続される側とは反対側（すなわち、単相フルブリッジ電力変換器２２−Ｎの、単相フルブリッジ電力変換器２２−（Ｎ−１）が接続される側とは反対側）に配置しているが、これら単相フルブリッジ電力変換器２２−ｊ、インダクタ１３、ならびに第２の外部接続端子Ｔ２およびＧ２の配置順は任意に設計可能である。図３Ａ〜図３Ｃは、単相フルブリッジ電力変換器、インダクタ、および第２の外部接続端子の配置例を示す回路図である。なお、図３Ａ〜図３Ｃでは、理解を容易にするために、第２の外部接続端子Ｔ２およびＧ２については直流電圧Ｖ_dc2と表記している。上述したように低圧側直流電圧Ｖ_dc2は直流電源または負荷の電圧である。

図３Ａに示す例では、インダクタ１３を単相フルブリッジ電力変換器２２−Ｎの図中右側に配置し、低圧側直流電圧Ｖ_dc2（すなわち第２の外部接続端子Ｔ２およびＧ２）を単相フルブリッジ電力変換器２２−１の図中の左側に配置している。また、図３Ｂに示す例では、インダクタ１３を単相フルブリッジ電力変換器２２−１の図中右側に配置し、低圧側直流電圧Ｖ_dc2（すなわち第２の外部接続端子Ｔ２およびＧ２）を単相フルブリッジ電力変換器２２−Ｎの図中の左側に配置している。また、図３Ｃに示す例では、インダクタ１３を単相フルブリッジ電力変換器２２−Ｎの図中左側に配置し、低圧側直流電圧Ｖ_dc2（すなわち第２の外部接続端子Ｔ２およびＧ２）を単相フルブリッジ電力変換器２２−１の図中の左側に配置している。

続いて、本発明の実施例による双方向チョッパ回路１の制御について説明する。図４は、本発明の実施例による双方向チョッパ回路の制御を示す原理ブロック図である。双方向チョッパ回路１は、その制御系として、主電力変換器用制御部３１と単相フルブリッジ電力変換器用制御部３２とを備える。

主電力変換器用制御部３１は、インダクタ１３に流れる電流ｉ_Lが所定の指令値ｉ_L ^*に追従するよう、主電力変換器１１内の第１のスイッチ部２１−１および第２のスイッチ部２１−２の通電率を制御する。主電力変換器用制御部３１により設定された通電率に基づき、第１のスイッチ部２１−１および第２のスイッチ部２１−２内の各半導体スイッチング素子のスイッチング動作を制御するためのＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号が決定される。

単相フルブリッジ電力変換器用制御部３２は、直流コンデンサＣの直流電圧ｖ_Cjを所定の電圧に維持しつつ、主電力変換器１１内の第１のスイッチ部２１−１と第２のスイッチ部２１−２との接続点Ｐに現れる電圧のうちの交流電圧成分を打ち消す交流電圧を出力するよう、単相フルブリッジ電力変換器２２−ｊの電力変換動作を制御する。

まず、主電力変換器１１および主電力変換器用制御部３１の基本動作について説明すると次の通りである。なお、基本動作を説明するにあたっては、以下の仮定を導入する。すなわち、主電力変換器１１内の第１のスイッチ部２１−１および第２のスイッチ部２１−２内の半導体スイッチング素子のスイッチング制御にはＰＷＭ制御を適用し、そのスイッチング周波数（キャリア周波数）をｆ_SMとする。また、半導体スイッチング素子は理想スイッチとして動作するものとする。また、第１のスイッチ部２１−１および第２のスイッチ部２１−２に成立する各数式においては、理解を容易にするために、第１のスイッチ部２１−１をＳ１で表し、第２のスイッチ部２１−２をＳ２で表記する。

主電力変換器１１において、第２のスイッチ部（負側バルブデバイス）２１−２の両端に現れる電圧（すなわちグランド端子Ｇ１と接続点Ｐとの電位差）ｖ_Mは、式２のように表される。

式２より、第２のスイッチ部２１−２の両端に現れる電圧ｖ_Mは、直流電圧成分ｖ_Mdcと交流電圧成分ｖ_Macとから構成されることがわかる。第２のスイッチ部２１−２の両端に現れる電圧ｖ_Mを直流電圧成分ｖ_Mdcと交流電圧成分ｖ_Macとに分解するため、式３のような近似式を適用する。

式３において、ｄは第１のスイッチ部２１−１の通電率（瞬時値）を表す。式３は、１キャリア周期における通電率ｄの時間変化が十分小さい場合に成立する。

式２および式３より、第２のスイッチ部２１−２の両端に現れる電圧ｖ_Mに含まれる交流電圧成分ｖ_Macは、式４のように表せる。

式４から分かるように、第２のスイッチ部２１−２の両端に現れる電圧ｖ_Mに含まれる交流電圧成分ｖ_Macは、方形波状となる。補助電力変換器１２を使用しない場合は、交流電圧成分ｖ_Macは全てインダクタ１３に印加されることになるが、本発明の実施例では、インダクタ１３に印加される交流電圧成分をゼロにするよう、単相フルブリッジ電力変換器用制御部３２により補助電力変換器１２内の単相フルブリッジ電力変換器２２−ｊの電力変換動作を制御する。

ここで、補助電力変換器１２および単相フルブリッジ電力変換器用制御部３２の基本動作について説明すると次の通りである。なお、基本動作を説明するにあたっては、以下の仮定を導入する。すなわち、補助電力変換器１２内の各単相フルブリッジ電力変換器２２−ｊ内の半導体スイッチング素子のスイッチング制御にはＰＷＭ制御を適用し、そのスイッチング周波数(キャリア周波数)をｆ_SAとする。また、半導体スイッチング素子は理想スイッチとして動作するものとする。また、各単相フルブリッジ電力変換器２２−ｊ内の直流コンデンサ電圧の直流電圧成分は、同一の値Ｖ_Cに保たれており、各直流コンデンサ電圧の交流電圧成分はゼロであるものとする。

インダクタ１３に印加される交流電圧成分をゼロにするために、補助電力変換器１２は、主電力変換器１１により出力される交流電圧成分ｖ_Macと同一の交流電圧を出力する。すなわち、補助電力変換器１２が出力する電圧をｖ_Aとし、その交流電圧成分をｖ_Aacとすると、補助電力変換器１２が出力する電圧ｖ_Aの交流電圧成分ｖ_Aacは、式４と同じく式５のように表される。

主電力変換器１１が出力する式４に示される交流電圧成分ｖ_Macと補助電力変換器１２が出力する式５に示される交流電圧成分ｖ_Aacとは互いに打ち消し合い、その結果、インダクタ１３に印加される交流電圧はゼロとなる。

ただし、実際には補助電力変換器１２が出力する電圧ｖ_Aには、式５で表される交流電圧成分ｖ_Aac以外に、補助電力変換器１２内の単相フルブリッジ電力変換器２２−ｊ内の半導体スイッチング素子をＰＷＭ制御によりスイッチング動作させることにより発生するリプル電圧が含まれる。リプル電圧はインダクタ１３の両端に印加され、リプル電流の発生要因となる。リプル電圧の影響は、補助電力変換器１２内の単相フルブリッジ電力変換器２２−ｊ内の半導体スイッチング素子をＰＷＭ制御によりスイッチング動作させる際に、三角波キャリアの初期位相を１８０°／Ｎ移相する「位相シフトＰＷＭ制御」を適用することで最小化することできる。位相シフトＰＷＭ制御を適用した場合、リプル電圧の電圧変化幅（電圧ステップ）はＶ_Cとなる。また、リプル電圧の周波数は２Ｎｆ_SAとなる。補助電力変換器１２が出力する電圧ｖ_Aに含まれるリプル電圧をｖ_Arippleとし、ｖ_Arippleを正電圧期間と負電圧期間とが等しい方形波電圧と仮定すると、式６が得られる。

このとき、リプル電流の大きさＩ_Lrippleは式７のように表される。

式１および式７から、補助電力変換器１２の適用時と非適用時のリプル電流の大きさの比Ｉ_w/／Ｉ_w/oは式８のように表される。

式８から、単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流電圧成分Ｖ_C、単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎ、主電力変換器１１のＰＷＭ制御に用いられるスイッチング周波数（キャリア周波数）ｆ_SM、および単相フルブリッジ電力変換器２２−ｊのＰＷＭ制御に用いられるスイッチング周波数（キャリア周波数）ｆ_SAを適切に選定することで、リプル電流を低減できることがわかる。続いて、これらパラメータの選定について説明する。

まず、単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流電圧成分Ｖ_Cと単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎの選定について説明する。

補助電力変換器１２において、補助電力変換器１２が出力する電圧ｖ_Aと補助電力変換器１２内の単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流成分Ｖ_Cとの間には、式９のような関係式が成り立つ。

式５および式９より、単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流電圧成分Ｖ_Cは、式１０を満足する必要がある。

式１０において、通電率ｄは高圧側直流電圧Ｖ_dc1と低圧側直流電圧Ｖ_dc2とによって決定される。例えば高圧側直流電圧がＶ_dc1＝１５００［Ｖ］、低圧側直流電圧がＶ_dc2＝６００［Ｖ］の場合、通電率ｄは０．４となる。一方、単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流電圧成分Ｖ_Cと単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎは、式１０を満足する限り自由に設定できる。単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎを大きく設定すると、式１０に従い、単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流成分Ｖ_Cを小さく設定できる。その結果、式８よりリプル電流が低減できる。ただし、単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎを大きくすると変換器数が多くなるため、コストが増大する。したがって、単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流成分Ｖ_Cと単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎは、例えばリプル電流低減とコスト低減のトレードオフを考慮して選定すればよい。

次に、主電力変換器１１のＰＷＭ制御に用いられるスイッチング周波数ｆ_SMおよび単相フルブリッジ電力変換器２２−ｊのＰＷＭ制御に用いられるスイッチング周波数ｆ_SAについて説明する。

主電力変換器１１のＰＷＭ制御に用いられるスイッチング周波数ｆ_SMは、使用する半導体スイッチング素子のスイッチング特性により決定する。例えば、３．３［ｋＶ］のＩＧＢＴの場合、通常１［ｋＨｚ］以下に設定する。

一方、単相フルブリッジ電力変換器２２−ｊのＰＷＭ制御に用いられるスイッチング周波数ｆ_SAについては、各単相フルブリッジ電力変換器２２−ｊは周波数ｆ_SMの方形波電圧を、ＰＷＭ制御により生成する必要があるため、ｆ_SMおよびｆ_SAは式１１を満足する必要がある。

補助電力変換器１２に使用する半導体スイッチング素子の電圧定格は、単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎを適切に選定することで、主電力変換器１１に使用する半導体スイッチング素子の電圧定格より低く設定することができる。高圧側直流電圧がＶ_dc1＝１５００［Ｖ］、単相フルブリッジ電力変換器２２−ｊのカスケード数がＮ＝３の場合、式１０より、単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流成分Ｖ_Cは最大５００［Ｖ］である。この場合、例えば１．２［ｋＶ］のＩＧＢＴもしくは１．２［ｋＶ］のＳｉＣ−ＭＯＳＦＥＴの適用が想定される。これらの半導体スイッチング素子は３．３［ｋＶ］のＩＧＢＴと比較してスイッチング特性が優れているため、式１１を容易に満足することができる。

続いて、通電率ｄの選定について説明する。

主電力変換器１１の損失はゼロとし、インダクタ１３を流れる電流ｉ_Lは直流電流成分のみ（すなわちｉ_L＝Ｉ_L）であると仮定する。式３より、主電力変換器１１の出力電力Ｐ_Mは式１２のように表せる。

なお、主電力変換器１１の出力電力Ｐ_Mは、双方向チョッパ回路１の全体としての出力電力と等しい。一方、補助電力変換器１２の出力電力Ｐ_Aは、補助電力変換器１２が出力する電圧ｖ_Aの実効値ｖ_Armsとインダクタ１３を流れる電流Ｉ_Lとの積となる。式５から、補助電力変換器１２の出力電圧実効値ｖ_Armsは式１３のように表される。

式１３より、補助電力変換器１２の出力電力Ｐ_Aは、式１４のように表せる。

式１２および式１４より、主電力変換器１１の出力電力Ｐ_Mと補助電力変換器１２の出力電力Ｐ_Aとの比Ｐ_ratioは、式１５のように表される。

図５は、通電率と電力比との関係を示す図である。通電率ｄが０．５以下の場合、補助電力変換器１２の出力電力が主電力変換器１１の出力電力より大きくなる。反対に、通電率が０．５以上の場合、補助電力変換器１２の出力電力は主電力変換器１１の出力電力より小さくなる。したがって、変換器電力低減の観点からいえば、通電率は０．５以上であることが好ましい。

続いて、本発明の実施例による双方向チョッパ回路１の具体的な制御ブロック図について説明する。図６は、本発明の実施例による双方向チョッパ回路における主電力変換器の制御を示すブロック図であり、図７は、本発明の実施例による双方向チョッパ回路における単相フルブリッジ電力変換器の制御を示すブロック図である。

双方向チョッパ回路１の制御は、インダクタ１３に流れる電流ｉ_Lに含まれる直流電流の制御と、インダクタ１３に流れる電流ｉ_Lに含まれるリプル電流の抑制制御と、単相フルブリッジ電力変換器２２−ｊ内の直流コンデンサ電圧の一定制御とからなる。このうち、インダクタ１３に流れる電流ｉ_Lに含まれる直流電流の制御は、主電力変換器用制御部３１が行う。また、インダクタ１３に流れる電流ｉ_Lに含まれるリプル電流の抑制制御、および、単相フルブリッジ電力変換器２２−ｊ内の直流コンデンサ電圧の一定制御は、単相フルブリッジ電力変換器用制御部３２が行う。

まず、主電力変換器用制御部３１によるインダクタ１３に流れる電流ｉ_Lに含まれる直流電流の制御について、図６を参照して説明する。

インダクタ１３に流れる電流ｉ_Lの直流電流制御は、主電力変換器１１内の第１のスイッチ部２１−１および第２のスイッチ部２１−２の通電率ｄを制御することで実現する。具体的には、ブロックＢ１では、電流検出器（図示せず）によって検出されたインダクタ１３に流れる電流ｉ_Lと指令値ｉ_L ^*との差分に対しＰＩ（Ｐｒｏｐｏｒｔｉｏｎａｌ−Ｉｎｔｅｇｒａｌ）制御を適用することでインダクタ１３に流れる電流ｉ_Lを指令値ｉ_L ^*に追従させるフィードバック制御を行う。そして、ブロックＢ１から出力された信号に、フィードフォワード項としてＶ_dc2およびｖ_B ^*を加算したのち、ブロックＢ２で高圧側直流電圧Ｖ_dc1にて規格化することで、通電率ｄが決定される。通電率ｄに基づいて、第１のスイッチ部２１−１および第２のスイッチ部２１−２内の各半導体スイッチング素子のスイッチング動作を制御するためのＰＷＭ信号が決定される。なお、フィードフォワード項の１つであるｖ_B ^*は、詳細については後述するが、補助電力変換器１２が出力する電圧項(指令値)を表し、主電力変換器１１の制御と補助電力変換器１２の制御の非干渉化を実現するために使用されるものである。

次に、単相フルブリッジ電力変換器用制御部３２によるインダクタ１３に流れる電流ｉ_Lに含まれるリプル電流の抑制制御、および、単相フルブリッジ電力変換器２２−ｊ内の直流コンデンサ電圧の一定制御について、図７を参照して説明する。

リプル電流の抑制制御ブロックＢＲは、ブロックＢ３およびＢ４からなる。ブロックＢ３では、式５で与えられる交流電圧ｖ_Aacを出力する。その際、ｖ_Aacの極性を主電力変換器１１のスイッチング信号に応じて変化させる。ブロックＢ４では、交流電圧ｖ_Aacを単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎで除算する。

補助電力変換器１２が出力する電圧ｖ_Aは理想的には交流電圧成分のみを含む。一方、インダクタ１３を流れる電流ｉ_Lは理想的には直流電流成分のみを含む。したがって、補助電力変換器１２が出力する電圧ｖ_Aとインダクタ１３を流れる電流ｉ_Lとの間では直流電力は形成されない。換言すれば、単相フルブリッジ電力変換器２２−ｊ内の直流コンデンサの電圧の直流成分は理想的には変動しないということである。しかしながら、実際は補助電力変換器１２内の損失の影響により変動するので、この変動を抑制するため、直流コンデンサの電圧制御ブロックＢＣを実行する。具体的には、ブロックＢ５において、直流コンデンサの各電圧に含まれる直流成分ｖ_Cjdcと指令値ｖ_C ^*との差分に対しＰＩ制御を適用することで直流コンデンサの各電圧ｖ_Cjに含まれる直流成分ｖ_Cjdcを指令値ｖ_C ^*に追従させるフィードバック制御を行う。なお、直流コンデンサの各電圧ｖ_Cjに含まれる直流成分ｖ_Cjdcは、電圧検出器（図示せず）によって検出された直流コンデンサの各電圧ｖ_Cjに移動平均フィルタやローパスフィルタを適用することで算出できる。直流コンデンサの各電圧ｖ_Cjに含まれる交流電圧の周波数はｆ_CMと等しいので、移動平均フィルタを使用する場合は、フィルタ周波数をｆ_CMに設定すればよい。

直流コンデンサの電圧制御ブロックＢＣからは直流コンデンサ電圧制御の電圧指令値ｖ_Bj ^*が出力される。実際の電圧ｖ_Bj（＝ｖ_Bj ^*）は、インダクタ電流ｉ_Lと有効電力を形成する。「ｖ_Bj×ｉ_L」が正の場合、正の有効電力が直流コンデンサに流入し、直流コンデンサの各電圧ｖ_Cjに含まれる直流成分ｖ_Cjdcは増加する。「ｖ_Bj×ｉ_L」が負の場合、負の有効電力が直流コンデンサに流入し、直流コンデンサの各電圧ｖ_Cjに含まれる直流成分ｖ_Cjdcは減少する。したがって、直流コンデンサの電圧制御ブロックＢＣでは、この特性を利用し、各直流コンデンサの直流電圧を制御する。その際、インダクタ１３を流れる電流ｉ_Lの極性が変化すると出力すべきｖ_Bjの極性も変化するので、ブロックＢ６において、インダクタ１３を流れる電流ｉ_Lの極性に応じてｖ_Bjの極性を変化させる。例えばｖ_C ^*＞ｖ_Cjdcの場合は「ｖ_Bj×ｉ_L」は正である必要があるため、ブロックＢ６では、インダクタ１３を流れる電流ｉ_Lが正の場合は正のｖ_Bjを出力し、インダクタ１３を流れる電流ｉ_Lが負の場合は負のv_Bjを出力するようにする。

直流コンデンサの電圧制御ブロックＢＣにおいて、補助電力変換器１２が出力すべき電圧の指令値ｖ_B ^*は式１６のようになる。

補助電力変換器１２が出力すべき電圧の指令値ｖ_B ^*は直流電圧であるため、同じく直流電圧を制御する主電力変換器１１と、制御上の干渉を引き起こすおそれがある。そこで、制御の非干渉化を実現するため、図６に示したようにｖ_B ^*をフィードフォワード項として主電力変換器用制御部３１に与える。これにより、主電力変換器１１と補助電力変換器１２が出力する電圧項ｖ_B（＝ｖ_B ^*）は互いに打ち消し合うので、補助電力変換器１２による直流コンデンサ電圧制御が主電力変換器１１によるインダクタ１３に流れる電流ｉ_Lの直流電流制御に影響を与えることはなくなる。

直流コンデンサの各電圧ｖ_Cjには直流電圧成分ｖ_Cjdcの他に交流電圧成分ｖ_Cjacが含まれる。交流電圧成分ｖ_Cjacは半導体スイッチング素子の過電圧や制御系の飽和を引き起こす要因となるため、適切に抑制する必要がある。図７より、補助電力変換器１２内の単相フルブリッジ電力変換器２２−ｊの交流電圧指令値ｖ_j ^*は式１７のようになる。

式１７において、右辺第１項は第２項に比べて十分に小さい（例えば数％以下）。したがって、ｖ_j ^*は式１８のように近似できる。

補助電力変換器１２内の各単相フルブリッジ電力変換器２２−ｊの瞬時交流電力ｐ_acは、式１８より式１９のように表せる。

式１９において、ｖ_jは補助電力変換器１２内の各単相フルブリッジ電力変換器２２−ｊの交流電圧を表す。ｖ_jには、式１８で表される交流電圧成分（周波数：ｆ_SM）の他に、ＰＷＭ制御に起因するスイッチングリプル成分（主な周波数：ｆ_SA）が存在する。ｆ_SAがｆ_SMと比較して十分に大きい場合、スイッチングリプル成分の影響は無視できるので、次式以降はスイッチングリプル成分の影響は考慮しないものとする。

各ブリッジセルの瞬時直流電力ｐ_dcは式２０のように表せる。

式１９および式２０ならびに「ｐ_ac＝ｐ_dc」の関係式より、ｖ_Cjは式２１のように表せる。

式２１において、右辺第１項が交流成分に相当する。式５および式２１より、ｖ_Cjの交流成分は三角波状となる。式５および式２１より交流成分の変化幅ｖ_Cjrippleは式２２で表せる。

式２２において、Ｔ_onは主電力変換器１１の第１のスイッチ部２１−１のオン時間（＝ｄ／ｆ_SM）を表す。式２２より、変化幅はｆ_SMに反比例する。したがって、主電力変換器１１のキャリア周波数を増加することで、直流コンデンサの容量Ｃを低減することができる。

ブロックＢ７で交流電圧指令値ｖ_j ^*を直流コンデンサの各電圧ｖ_Cjにて規格化することで、通電率ｄ_jが決定される。通電率ｄ_jに基づいて、補助電力変換器１２内の単相フルブリッジ電力変換器２２−ｊ内の各半導体スイッチング素子のスイッチング動作を制御するためのＰＷＭ信号が決定される。

次に、本発明の実施例による双方向チョッパ回路のシミュレーション結果について説明する。シミュレーションには「ＰＳＣＡＤ／ＥＭＴＤＣ」を使用した。表１にシミュレーションに用いた回路定数を示す。

高圧側直流電圧Ｖ_dc1を１．５［ｋＶ］、低圧側直流電圧Ｖ_dc2を０．７５［ｋＶ］とし、通電率ｄを０．５とした。このとき、このとき図５より「Ｐ_M＝Ｐ_A」となる。直流コンデンサ電圧Ｖ_Cは、式１０より３５０［Ｖ］とした。この場合、補助電力変換器１２内の単相フルブリッジ電力変換器２２−ｊ内の半導体スイッチング素子として１．２［ｋＶ］のＩＧＢＴもしくは１．２［ｋＶ］のＳｉＣ−ＭＯＳＦＥＴが適用できる。単位静電定数Ｈは、直流コンデンサの全静電エネルギーを変換器容量で規格化した値であり、式２３のように表せる。

主電力変換器１１のキャリア周波数ｆ_SMは、３．３［ｋＶ］のＩＧＢＴの適用を想定し４５０［Ｈｚ］とした。補助電力変換器１２（各単相フルブリッジ電力変換器２２−ｊ）のキャリア周波数ｆ_SAは、１．２［ｋＶ］のＩＧＢＴの適用を想定し１８００［Ｈｚ］とした。また、シミュレーションでは、制御遅延がゼロであるアナログ制御系を想定し、半導体スイッチング素子のデッドタイムはゼロとした。

図８は、本発明の実施例による双方向チョッパ回路において、高圧側直流電圧Ｖ_dc1から低圧側直流電圧Ｖ_dc2に有効電力を送電した場合のシミュレーション波形を示す図である。図８では、第２のスイッチ部（負側バルブデバイス）２１−２の両端に現れる電圧（すなわちグランド端子Ｇ１と接続点Ｐとの電位差）ｖ_M、補助電力変換器１２が出力する電圧ｖ_A、補助電力変換器１２内の単相フルブリッジ電力変換器２２−１が出力する電圧ｖ₁、インダクタ１３の両端に印加される電圧ｖ_L、補助電力変換器１２内の単相フルブリッジ電力変換器２２−１、２２−２および２２−３内の各直流コンデンサの電圧ｖ_c1、ｖ_c2およびｖ_c3の波形を示している。通電率ｄは０．５であるため、式３より、第２のスイッチ部２１−２の両端に現れる電圧ｖ_Mは０．７５［ｋＶ］となる。この場合、式５より、補助電力変換器１２が出力する電圧ｖ_Aは振幅０．７５［ｋＶ］の方形波電圧となる。補助電力変換器１２が出力する電圧ｖ_Aには位相シフトＰＷＭ制御に起因するスイッチングリプル電圧が重畳し、電圧ステップはＶ_Cと等しくなる。このとき、補助電力変換器１２が出力する電圧ｖ_Aに含まれるリプル電圧の周波数（２Ｎｆ_SA＝１０．８［ｋＨｚ］）は、単相フルブリッジ電力変換器２２−１が出力する電圧ｖ₁に含まれるリプル電圧の周波数（２ｆ_SA＝３．６［ｋＨｚ］）の３倍となる。

インダクタ１３の両端に印加される電圧ｖ_Lの電圧ステップは、上述の通りＶ_Cと等しく、周波数は等価スイッチング周波数である１０．８［ｋＨｚ］となる。その結果、インダクタ１３を流れる電流ｉ_Lに含まれるリプル電流は、直流電流成分（６６７［Ａ］）と比較して十分に小さい。単相フルブリッジ電力変換器２２−１、２２−２および２２−３内の各直流コンデンサの電圧ｖ_c1、ｖ_c2およびｖ_c3の直流電圧成分は指令値３５０［Ｖ］に良好に追従している。交流成分は、上述の通り三角波状波形となり、その周波数はｆ_SMと等しい。式２２に表１の回路定数を代入すると、ｖ_Cjrippleは５３［Ｖ］となるが、これは、図８に示すシミュレーション結果と良好に一致する。

図９Ａは、本発明の実施例による双方向チョッパ回路と従来の双方向チョッパ回路のインダクタ電流波形を比較するシミュレーション波形を示す図であって、本発明の実施例による双方向チョッパ回路のインダクタ電流波形を示す。図９Ｂは、本発明の実施例による双方向チョッパ回路と従来の双方向チョッパ回路のインダクタ電流波形を比較するシミュレーション波形を示す図であって、従来の双方向チョッパ回路のインダクタ電流波形を示す。本発明の実施例による補助電力変換器１２を有する双方向チョッパ回路１において、式７に表１の回路定数を代入すると、Ｉ_Lrippleは１６［Ａ］となり、図９Ａに示すシミュレーション結果の１３［Ａ］と誤差が生じる。この原因として、ｖ_Arippleを式６に示す通り１８０度通電の方形波電圧と仮定した点が挙げられる。実際のｖ_Arippleの通電期間は、図８に示す通り１８０度以下となる。この場合、リプル電流は式７の値と比較し小さくなる。換言すれば、式７はリプル電流の最大値を表す。

図９Ｂは補助電力変換器を有しない従来の双方向チョッパ回路のインダクタ電流波形を示すが、式８に表１の回路定数を代入すると、補助電力変換器１２を適用時と非適用時におけるリプル電流の大きさの比Ｉ_w/／Ｉ_w/oは０．０１となる。したがって、補助電力変換器を有しない従来の双方向チョッパ回路において、本発明の実施例による補助電力変換器を有する双方向チョッパ回路の場合と同等のリプル電流低減効果を実現するためには、インダクタ１３のインダクタンスＬを１００倍にする必要がある。これを考慮し、図９Ｂでは、インダクタ１３のインダクタンスＬを０．５［ｍＨ］から５０［ｍＨ］に増加させた。インダクタ１３のインダクタンスＬ以外の回路定数は図９Ａの本発明の実施例による補助電力変換器を有する双方向チョッパ回路と同様である。図９Ａと図９Ｂとの比較より、両者のリプル電流の大きさは等しい。したがって、本発明の実施例のように補助電力変換器を導入することで、インダクタ１３のインダクタンスＬを大幅に低減することができる。

上述の本発明の実施例による双方向チョッパ回路１は、高圧側直流電圧Ｖ_dc1を低圧側直流電圧Ｖ_dc2に、あるいは低圧側直流電圧Ｖ_dc2を高圧側直流電圧Ｖ_dc1に電圧変換するものであるが、この変形例として、交流電圧を双方向に直接変換する交流変換回路とすることもできる。

図１０は、本発明の実施例の変形例による交流変換回路を示す回路図である。本発明の実施例の変形例による交流変換回路２は、一対の第３の外部接続端子Ｔ３およびＧ３間における第１の交流電圧ｖ_ac1と一対の第４の外部接続端子Ｔ４およびＧ４間における第２の交流電圧ｖ_ac2との間で双方向に電圧変換する。第３の外部接続端子Ｔ３およびＧ３と第４の外部接続端子Ｔ４およびＧ４のうち、一方に交流電源が接続され、もう一方に交流負荷もしくは他の交流電源が接続される。図示の例では、第３の外部接続端子Ｔ３およびＧ３に交流電源が接続され、第４の外部接続端子Ｔ４およびＧ４に交流負荷４１が接続される場合を示しており、この場合は降圧動作を行う。なお、第３の外部接続端子Ｔ３およびＧ３に交流負荷が接続され、第４の外部接続端子Ｔ４およびＧ４に交流電源が接続される場合は、交流変換回路２は昇圧動作を行う。

交流変換回路２は、主電力変換器１４と、補助電力変換器１２と、インダクタ１３とを備える。

主電力変換器１４は、第３のスイッチ部（正側バルブデバイス）２１−３と第４のスイッチ部（負側バルブデバイス）２１−４とを備える。第３のスイッチ部２１−３は、オン時の導通方向を双方向に切り替えることができ、第４のスイッチ部２１−４は、第３のスイッチ部２１−３に直列接続され、オン時の導通方向を双方向に切り替えることができる。第３のスイッチ部２１−３および第４のスイッチ部２１−４は、ぞれぞれ、オン時に一方向に導通する半導体スイッチング素子と該半導体スイッチング素子に逆並列に接続された帰環ダイオードとからなるユニットを２組備え、これら２組のユニットはオン時の導通方向が互いに逆向きになるように直列接続される。半導体スイッチング素子の例としては、ＩＧＢＴ、ＳｉＣ−ＭＯＳＦＥＴ、サイリスタ、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ−ＯＦＦ ｔｈｙｒｉｓｔｏｒ：ゲートターンオフサイリスタ）、トランジスタなどがあるが、半導体スイッチング素子の種類自体は本発明を限定するものではなく、その他の半導体素子であってもよい。

第３のスイッチ部２１−３と第４のスイッチ部２１−４との接続側とは反対側の両側端子を第３の外部接続端子Ｔ３およびＧ３とする。

補助電力変換器１２は、第３のスイッチ部２１−３と第４のスイッチ部２１−４とを接続する配線上にある接続点Ｐから分岐した配線上に設けられる。補助電力変換器１２は、１個もしくは互いにカスケード接続された複数個の単相フルブリッジ電力変換器（ブリッジセル）２２−ｊからなる。補助電力変換器１２の具体的な構成については、本発明の第１の実施例における双方向チョッパ回路１の場合と同様であるので、説明は省略する。

インダクタ１３は、主電力変換器１４内の第３のスイッチ部２１−３と第４のスイッチ部２１−４とを接続する配線上にある接続点Ｐから分岐した配線上において、単相フルブリッジ電力変換器２２−ｊに対して直列接続される。インダクタ１３の具体的な構成については、本発明の第１の実施例における双方向チョッパ回路１の場合と同様であるので、説明は省略する。

また、主電力変換器１４内の第３のスイッチ部２１−３と第４のスイッチ部２１−４とを接続する配線上にある接続点Ｐから分岐した、インダクタ１３および単相フルブリッジ電力変換器２２−ｊが設けられた配線上の、いずれかの位置に第４の外部接続端子Ｔ４およびＧ４が設けられる。

したがって、主電力変換器１４内の第３のスイッチ部２１−３と第４のスイッチ部２１−４とを接続する配線上にある接続点Ｐから分岐した同一配線上には、単相フルブリッジ電力変換器２２−ｊ、インダクタ１３、ならびに第４の外部接続端子Ｔ４およびＧ４が設けられることになる。図１０に示す例では、インダクタ１３を主電力変換器１４と単相フルブリッジ電力変換器２２−１との間に配置し、第４の外部接続端子Ｔ４およびＧ４を補助電力変換器１２の、インダクタ１３が接続される側とは反対側（すなわち、単相フルブリッジ電力変換器２２−Ｎの、単相フルブリッジ電力変換器２２−（Ｎ−１）が接続される側とは反対側）に配置しているが、これら単相フルブリッジ電力変換器２２−ｊ、インダクタ１３、ならびに第４の外部接続端子Ｔ４およびＧ４の配置順は任意に設計可能である。

交流変換回路２の制御系もまた、既に説明した双方向チョッパ回路１の制御系と同様に構成されるが、その説明については省略する。

以上説明したように、本発明の実施例による図１に示す双方向チョッパ回路１は、主電力変換器１１と補助電力変換器１２とインダクタ１３とを備える。本発明の実施例の変形例による図１０に示す交流変換回路２は、主電力変換器１４と補助電力変換器１２とインダクタ１３とを備える。すなわち、双方向チョッパ回路１および交流変換回路２はいずれも、複数の単相フルブリッジ電力変換器（ブリッジセル）からなる補助電力変換器１２を備える。このため、例えば主電力変換器１１や主電力変換器１４内のスイッチ部で短絡事故が発生しても、各単相フルブリッジ電力変換器内の全ての半導体スイッチング素子をオフすることで、短絡電流が流入する側（例えばエネルギー蓄積要素がある側）と主電力変換器１１や主電力変換器１４とを電気的に切り離した状態にすることができるので、従来あった短絡電流対策のための直流遮断器を別途設置する必要が無く、したがって、大幅な低コスト化を実現することができる。

１ 双方向チョッパ回路
２ 交流変換回路
１１、１４ 主電力変換器
１２ 補助電力変換器
１３ インダクタ
２１−１ 第１のスイッチ部
２１−２ 第２のスイッチ部
２１−３ 第３のスイッチ部
２１−４ 第４のスイッチ部
２２−１、２２−２、２２−ｊ、２２−Ｎ 単相フルブリッジ電力変換器
３１ 主電力変換器用制御部
３２ 単相フルブリッジ電力変換器用制御部
Ｐ 接続点
Ｑ１、Ｑ２ 入出力端子
Ｔ１、Ｇ１ 第１の外部接続端子
Ｔ２、Ｇ２ 第２の外部接続端子
Ｔ３、Ｇ３ 第３の外部接続端子
Ｔ４、Ｇ４ 第４の外部接続端子

Claims (5)

1. 一対の第１の外部接続端子間における第１の直流電圧と一対の第２の外部接続端子間における第２の直流電圧との間で双方向に電圧変換する双方向チョッパ回路であって、
   オン時の導通方向が揃うように互いに直列接続され、一方がオンのときは他方がオフする第１および第２のスイッチ部を有し、前記第１のスイッチ部と前記第２のスイッチ部との接続側とは反対側の両側端子を前記一対の第１の外部接続端子とする主電力変換器と、
   前記第１のスイッチ部と前記第２のスイッチ部とを接続する配線から分岐した配線上に設けられる、１個もしくは互いにカスケード接続された複数個の単相フルブリッジ電力変換器と、
   前記第１のスイッチ部と前記第２のスイッチ部とを接続する配線から分岐した配線上において、前記単相フルブリッジ電力変換器に対して直列接続されるインダクタと、
   を備え、
   前記第１のスイッチ部と前記第２のスイッチ部とを接続する配線から分岐した前記インダクタおよび前記単相フルブリッジ電力変換器が設けられた配線上の、いずれかの位置に前記一対の第２の外部接続端子が設けられることを特徴とする双方向チョッパ回路。
2. 前記単相フルブリッジ電力変換器の、交流入出力側には、前記インダクタまたは当該単相フルブリッジ電力変換器とは異なる他の単相フルブリッジ電力変換器が接続され、直流入出力側には、直流コンデンサが接続される請求項１に記載の双方向チョッパ回路。
3. 前記インダクタに流れる電流が所定の指令値に追従するよう、前記主電力変換器内の前記第１のスイッチ部および前記第２のスイッチ部の通電率を制御する主電力変換器用制御部と、
   前記直流コンデンサの直流電圧を所定の電圧に維持しつつ、前記主電力変換器内の前記第１のスイッチ部と前記第２のスイッチ部との接続点に現れる電圧のうちの交流電圧成分を打ち消す交流電圧を出力するよう、前記単相フルブリッジ電力変換器の電力変換動作を制御する単相フルブリッジ電力変換器用制御部と、
   を備える請求項２に記載の双方向チョッパ回路。
4. 前記第１のスイッチ部および前記第２のスイッチ部は、ぞれぞれ、オン時に一方向に導通する半導体スイッチング素子と該半導体スイッチング素子に逆並列に接続された帰環ダイオードとからなる請求項１〜３のいずれか一項に記載の双方向チョッパ回路。
5. 前記第１の外部接続端子および前記第２の外部接続端子のうち、一方に直流電源が接続され、もう一方に負荷もしくは他の直流電源が接続される請求項１〜４のいずれか一項に記載の双方向チョッパ回路。

Images