JP2013027239A - 電力変換装置用の駆動回路および電力変換装置 - Google Patents

Abstract

【課題】上側のスイッチング素子の誤動作を抑制できる電力変換装置用の駆動回路を提供する。
【解決手段】駆動回路ＤＶｘ１は、コンデンサ３３とダイオード１２と回路１０とを備えている。コンデンサ３３は上側のスイッチング素子Ｔｘ１と下側のスイッチング素子Ｔｘ２とを接続する接続点Ｐｘと、直流電源Ｅ１の低電位端とに接続される一端３３１を有する。ダイオード３２は直流電源Ｅの高電位端と低電位端との間でコンデンサ３３と直列に接続される。ダイオード３２は直流電源Ｅ１の高電位端側にアノードを有する。回路１０はコンデンサ３３と並列に接続されるスイッチ素子１１を有する。駆動回路ＤＶｘ１はコンデンサの両端電圧Ｖ１が所定値よりも大きいときに上側のスイッチング素子Ｔｘ１を非導通とし、両端電圧Ｖ１が所定値よりも小さいときに上側のスイッチング素子Ｔｘ１を導通させる。
【選択図】図２

Description

本発明は、電力変換装置用の駆動回路および電力変換装置に関し、特に電力変換装置に属する上側のスイッチング素子の誤動作を抑制する技術に関する。

特許文献１には三相インバータが記載されている。三相インバータは、正極側および負極側のスイッチング素子を有するアームを三相分備えている。各相のアームは互いに並列に接続される。正極側及び負極側のスイッチング素子にはそれぞれドライブ回路が接続される。正極側のスイッチング素子についてのドライブ回路は、正極側のスイッチング素子のゲート電極とエミッタ電極との間に設けられる。ドライブ回路は、ゲート電極とエミッタ電極との間の電圧を制御して、正極側のスイッチング素子を制御する。またドライブ回路には入力絶縁回路が含まれる。

かかるドライブ回路は、当該電圧を印加するための動作電源となる第１及び第２のコンデンサを有している。第１及び第２のコンデンサは互いに直列に接続され、これらの間の点が上記エミッタ電極に接続される。第１及び第２のコンデンサは互いに反対側でそれぞれ第１及び第２のスイッチ素子を介してゲート電極に接続される。かかる構造において、第１のスイッチ素子が導通すれば、第１のコンデンサがゲート電極に接続されて、正極側のスイッチング素子が導通する。一方、第２のスイッチング素子が導通すれば、第２のコンデンサがゲート電極に接続されて、正極側のスイッチング素子が非導通となる。

さらに、特許文献１では、第１及び第２のコンデンサの間の点と、上記エミッタ電極との間に抵抗を設けている。

特許第３２９２６６２号公報

特許文献１では、第１及び第２のコンデンサの間の点と、上記エミッタ電極との間にはノイズ除去用抵抗が設けられている。よって、入力絶縁回路の入出力間容量を介したdv/dtノイズを低減できる。しかし、当該抵抗は第１のコンデンサと第１のスイッチ素子を介して、あるいは第２のコンデンサと第２のスイッチ素子を介して、ゲート電極とエミッタ電極との間に設けられるので、抵抗に生じる電圧がゲート電極とエミッタ電極との間の電圧に影響を与える。したがって、抵抗に生じる電圧が大きければ、正極側のスイッチング素子が誤動作する可能性がある。

なお、以下では正極側のスイッチング素子を上側のスイッチング素子と呼び、負極側のスイッチング素子を下側のスイッチング素子と呼ぶ。

本発明は、上側のスイッチング素子の誤動作を抑制できる電力変換装置用の駆動回路を提供することを目的とする。

本発明にかかる電力変換装置用の駆動回路の第１の態様は、第１の直流線(LH)と、前記第１の直流線よりも低い電位が印加される第２の直流線(LL)との間で、接続点(Pu,Pv,Pw)を介して互いに直列に接続される上側のスイッチング素子（Tu1,Tv1,Tw1）及び下側のスイッチング素子(Tu2,Tv2,Tw2)を有し、前記上側のスイッチング素子(Tu1,Tv1,Tw1)が前記第１の直流線側に配置される電力変換装置の、前記上側のスイッチング素子の駆動回路(DVu1,DVv1,VVw1)であって、前記接続点に接続された低電位端と、高電位端とを有する直流電源(E1)と、前記低電位端に接続される一端を有するスイッチ素子(11)と、前記高電位端と前記低電位端との間で前記スイッチ素子と直列に接続され、前記高電位端側にアノードを有するダイオード(32)と、を備え、前記スイッチ素子の両端電圧(V1)が所定値よりも大きいときに前記上側のスイッチング素子を非導通とし、前記両端電圧が前記所定値よりも小さいときに前記上側のスイッチング素子を導通させる。

本発明にかかる電力変換装置用の駆動回路の第２の態様は、第１の態様にかかる電力変換装置用の駆動回路であって、前記高電位端と前記低電位端との間で、前記スイッチ素子(11)に直列に接続される抵抗(31)を備える。

本発明にかかる電力変換装置の第１の態様は、第１の直流線(LL)と、前記第１の直流線よりも低い電位が印加される第２の直流線(LH)との間で、互いに直列に接続される上側のスイッチング素子(Tu1,Tv1,Tw1)及び下側のスイッチング素子(Tu2,Tv2,Tw2)と、第１または第２の態様にかかる駆動回路(DVu1,DVv1,DVw1)とを備える。

本発明にかかる電力変換装置用の駆動回路の第１の態様によれば、上側スイッチング素子はスイッチ素子の両端電圧が所定値よりも大きいときに非導通となる。当該両端電圧を所定値よりも大きくするためには、スイッチ素子を非導通とする。また一般的に電力変換装置においては、上側および下側のスイッチング素子が同時に導通しないように、これらを互いに排他的に制御する。したがって、上側のスイッチング素子が非導通である状態で、すなわち、スイッチ素子が非導通の状態で、下側のスイッチング素子が非導通から導通に切り替る。

そして、この切り替わりに応じて下側のスイッチング素子の両端電圧（第２の直流線の電位に対する接続点の電位）が低減すれば、かかる変化に起因して（非導通状態の）スイッチ素子の両端における静電容量には、寄生容量（例えばスイッチ素子の一端が接続される接続点と第２の直流線との間の寄生容量）を経由して電流が流れて充電される。これに伴ってスイッチ素子の両端電圧が増大する。

このときダイオードは上記静電容量から直流電源側への放電を阻害するので、上記静電容量の両端電圧は増大した値を維持する。

その後に、下側のスイッチング素子が導通から非導通に切り替わることで下側スイッチング素子の両端電圧が増大すれば、かかる変化に起因して上記静電容量は寄生容量を経由して放電する。よって、スイッチ素子の両端電圧は低下する。

以上のように、下側スイッチング素子の導通から非導通への切り替えによってスイッチ素子の両端電圧は低下するものの、それよりも以前に上記静電容量が充電されて増大した値が維持されているため、かかる低下によってスイッチ素子の両端電圧が所定値を下回ることを抑制することができる。ひいては、上側のスイッチング素子が意図せず導通することを抑制できる。

本発明にかかる電力変換装置用の駆動回路の第２の態様によれば、例えばスイッチ素子が導通する期間において直流電源からスイッチ素子へと流れる電流を低減することができるので、スイッチ素子の電流容量を低減することができる。

本発明にかかる電力変換装置の第１の態様によれば、上側のスイッチング素子の誤動作を抑制できる電力変換装置を提供する。

電力変換装置１の概念的な構成の一例を例示する図である。 電力変換装置１のうち１相に相当する部分の概念的な構成の一例を例示する図である。 タイミングチャートの一例を示す図である。 等価回路の概念的な一例を示す図である。 等価回路の概念的な一例を示す図である。 電力変換装置１のうち１相に相当する部分の概念的な構成の一例を例示する図である。 タイミングチャートの一例を示す図である。 等価回路の概念的な一例を示す図である。 タイミングチャートの一例を示す図である。

実施の形態．
＜電力変換装置の構成＞
図１に例示する電力変換装置１は、直流線ＬＨ，ＬＬの間に印加される直流電圧を交流電圧に変換して、当該交流電圧を出力端Ｐｕ，Ｐｖ，Ｐｗへと出力する。ここでは直流線ＬＬに印加される電位は直流線ＬＨに印加される電位よりも低い。

電力変換装置１は上側のスイッチング素子Ｔｕ１，Ｔｖ１，Ｔｗ１と下側のスイッチング素子Ｔｕ２，Ｔｖ２，Ｔｗ２とを備えている。スイッチング素子Ｔｕ１，Ｔｕ２は直流線ＬＨ，ＬＬの間で互いに直列に接続され、スイッチング素子Ｔｖ１，Ｔｖ２は直流線ＬＨ，ＬＬの間で互いに直列に接続され、スイッチング素子Ｔｗ１，Ｔｗ２は直流線ＬＨ，ＬＬの間で互いに直列に接続される。上側のスイッチング素子Ｔｕ１，Ｔｖ１，Ｔｗ１は直流線ＬＨ側に配置され、下側のスイッチング素子Ｔｕ２，Ｔｖ２，Ｔｗ２は直流線ＬＬ側に配置される。

スイッチング素子Ｔｕ１，Ｔｕ２を接続する接続点は出力端Ｐｕとして機能し、スイッチング素子Ｔｖ１，Ｔｖ２を接続する接続点は出力端Ｐｖとして機能し、スイッチング素子Ｔｗ１，Ｔｗ２を接続する接続点は出力端Ｐｗとして機能する。

スイッチング素子Ｔｘ１，Ｔｘ２（ｘはｕ，ｖ，ｗを代表する、以下同様）は例えばＭＯＳ電界効果トランジスタ、絶縁ゲートバイポーラトランジスタ、接合型トランジスタ等である。

またスイッチング素子Ｔｘ１，Ｔｘ２にはそれぞれダイオードＤｘ１，Ｄｘ２が並列接続される。ダイオードＤｘ１，Ｄｘ２は、その順方向が直流線ＬＬから直流線ＬＨへと向かう方向に沿うように設けられる。なお、スイッチング素子Ｓ１，Ｓ２が、直流線ＬＬから直流線ＬＨに向けて電流が流れる寄生ダイオード等のような構造を有していれば、別途ダイオードを設けなくてもよい。

スイッチング素子Ｔｘ１にはそれぞれ駆動回路ＤＶｘ１が接続されている。駆動回路ＤＶｘ１は上側のスイッチング素子Ｔｘ１の制御電極（例えばゲート電極）と出力端Ｐｘとに接続され、またスイッチング信号生成部ＳＰ１からスイッチング信号を受け取る。駆動回路ＤＶｘ１は入力されたスイッチング信号に基づいて上側のスイッチング素子Ｔｘ１の制御電圧（制御電極と出力端Ｐｘとの間の電圧）を変化させる。上側のスイッチング素子Ｔｘ１は制御電圧に基づいてその導通／非導通を選択する。

スイッチング素子Ｔｘ２にはそれぞれ駆動回路ＤＶｘ２が接続されている。駆動回路ＤＶｘ２は下側のスイッチング素子Ｔｘ２の制御電極と直流線ＬＬとに接続され、またスイッチング信号生成部ＳＰ１からスイッチング信号を受け取る。駆動回路ＤＶｘ２は入力されたスイッチング信号に基づいて下側のスイッチング素子Ｔｘ２の制御電圧（制御電極と直流線ＬＬとの間の電圧）を変化させる。下側のスイッチング素子Ｔｘ２は制御電圧に基づいてその導通／非導通を選択する。

スイッチング信号生成部ＳＰ１は直流線ＬＬと接続されており、上述のとおり駆動回路ＤＶｘ１，ＤＶｘ２へとスイッチング信号を出力する。スイッチング信号生成部ＳＰ１は例えばＰＷＭ方式によってスイッチング信号を生成する。かかるスイッチング信号生成部ＳＰ１が適切にスイッチング信号を生成して、これらを各駆動回路ＤＶｘ１，ＤＶｘ２へと出力することによって、電力変換装置１は直流電圧を所望の交流電圧に変換してこれを出力端Ｐｕ，Ｐｖ，Ｐｗに出力することができる。かかるスイッチング信号生成部ＳＰ１の構成及び機能は公知技術を用いて容易に実現されるので、ここでは詳細な説明を省略する。

出力端Ｐｕ，Ｐｖ，Ｐｗには例えば誘導性負荷２が接続される。誘導性負荷２は例えばモータであって、電力変換装置１から出力される交流電圧に基づいて回転する。

なお図１の例示では、直流線ＬＨ，ＬＬの間には平滑コンデンサＣ１が設けられている。平滑コンデンサＣ１は直流線ＬＨ，ＬＬの間の直流電圧を平滑する。但し、平滑コンデンサＣ１は必須要件ではなく、直流線ＬＨ，ＬＬの間に直流電圧が印加されれば電力変換装置１は機能する。

また図１の例示では、電力変換装置１は３つの出力端Ｐｕ，Ｐｖ，Ｐｗに接続される３相の電力変換装置である。ただし、これに限らず、電力変換装置１は単相の電力変換装置であってもよく、３相以上の電力変換装置であってもよい。

＜駆動回路ＤＶｘ１の構成の一例＞
図２は電力変換装置１のうち１相分の概念的な構成の一例を示している。図２に例示するように、駆動回路ＤＶｘ１は回路１０と抵抗３１とダイオード３２とコンデンサ３３とを備えている。

コンデンサ３３はその一端３３１において出力端Ｐｘと直流電源Ｅ１の低電位端とに接続されている。なお、コンデンサ３３は素子であってもよく、回路の寄生容量であってもよい。

回路１０は、直流電源Ｅ１の低電位端に接続されるスイッチ素子１１を備えている。より詳細にはスイッチ素子１１はコンデンサ３３と並列接続される。なお、コンデンサ３３はスイッチ素子１１の両端間に存在する寄生容量であってもよい。スイッチ素子１１は例えばフォトカプラであって、スイッチング信号生成部ＳＰ１から受け取ったスイッチング信号に基づいて導通する。より詳細には、スイッチ素子１１は発光部（不図示）と受光部（制御電極に相当）とを備える。発光部はスイッチング信号に基づいて発光し、例えばスイッチング信号が高電圧値を採るときに発光する。受光部はかかる発光を受光し、これに基づいてスイッチ素子１１が導通する。例えば受光部が光を受光したことを以てスイッチ素子１１が導通する。

ダイオード３２は直流電源Ｅ１の高電位端と低電位端との間でスイッチ素子１１と直列に接続される。言い換えれば、ダイオード３２はコンデンサ３３と直列に接続される。図２の例示では、ダイオード３２はスイッチ素子１１に対して直流電源Ｅ１の高電位端側に設けられている。またダイオード３２はそのアノードを直流電源Ｅ１の高電位端側に向けて設けられる。抵抗３１は直流電源Ｅ１の高電位端と低電位端との間でスイッチ素子１１およびダイオード３２と直列に接続される。

回路１０は、いわゆるオープンコレクタ（或いはオープンドレイン）型の出力段を形成している。スイッチ素子１１が非導通であるときには、スイッチ素子１１の両端電圧はほぼ直流電源Ｅ１の直流電圧と等しい。このとき、直流電源Ｅ１から抵抗３１およびダイオード３２を経由してコンデンサ３３は充電され、コンデンサ３３の電圧Ｖ１は高電圧値（直流電源Ｅ１の電圧とほぼ等しい）を採る。一方、スイッチ素子１１が導通しているときには、スイッチ素子１１の両端電圧はほぼ零となる。このとき、コンデンサ３３はスイッチ素子１１を経由して放電し、コンデンサ３３の電圧Ｖ１は低電圧値（ほぼ零）を採る。なお、スイッチ素子１１が導通しているときには、直流電源Ｅ１、抵抗３１、ダイオード３２およびスイッチ素子１１からなる直列回路に電流が流れるものの、抵抗３１によって当該電流を制限することができる。よって、ダイオード３２およびスイッチ素子１１の電流容量を低減できる。

なお、図２の例示では、スイッチ素子１１に並列接続されるダイオード１２が設けられているが、これは寄生ダイオードであってもよいし、設けられなくてもよい。ダイオード１２はそのアノードを直流線ＬＬ側に向けて設けられる。ダイオード１２はスイッチ素子１１に逆電圧が印加されることを防止する。

以下では、回路１０の技術的意義について述べる。ここではスイッチング信号生成部ＳＰ１から出力されるスイッチング信号の基準電位は直流線ＬＬの電位である。一方で、上側のスイッチング素子Ｔｘ１の制御電極に印加されるべき制御電圧の基準電位は出力端Ｐｘの電位である。本回路１０によれば、スイッチング信号に基づいて発光部が発光し、これに基づいてスイッチ素子１１が制御される。そして、スイッチ素子１１の導通／非導通によってコンデンサ３３を充放電することができる。コンデンサ３３の一端３３１は出力端Ｐｘに接続されているので、コンデンサ３３の電圧Ｖ１の基準電位は出力端Ｐｘの電位である。したがって本回路１０によれば、直流線ＬＬの電位を基準とするスイッチング信号に基づいて、出力端Ｐｘの電位を基準電位とする電圧（コンデンサ３３の電圧Ｖ１）を生成できる。

駆動回路ＤＶｘ１はスイッチ素子１１の両端電圧（以下、コンデンサ３３の電圧Ｖ１とも呼ぶ）が所定値Ｖｒｅｆ１よりも大きいときに、スイッチング素子Ｔｘ１を非導通とし、スイッチ素子１１の両端電圧が所定値Ｖｒｅｆ１よりも小さいときに、スイッチング素子Ｔｘ１を導通させる。なおスイッチング素子Ｔｘ１はヒステリシス特性を有していてもよい。即ち、電圧Ｖ１が所定値Ｖｒｅｆ１とは異なる所定値よりも小さいときにスイッチング素子Ｔｘ１が導通しても良い。

以下、図２の例示を参照して駆動回路ＤＶｘ１の具体例について説明する。駆動回路ＤＶｘ１は例えば回路２０を備えている。回路２０は、直流電源Ｅ１の高電位端と低電位端との間で、互いに排他的な一対のスイッチ素子２１，２２を備えている。一対のスイッチ素子２１，２２は例えばＣＭＯＳ（相補型金属酸化膜半導体）であって、これらの制御電極（ゲート電極）は共通してコンデンサ３３の他端３３２（高電位側の端）に接続されている。またスイッチ素子２１は上側のスイッチング素子Ｔｘ１の制御電極と直流電源Ｅ１の高電位端との間に設けられ、スイッチ素子２２は上側のスイッチング素子Ｔｘ１の制御電極と出力端Ｐｘとの間に接続される。スイッチ素子２２はコンデンサ３３の電圧Ｖ１が所定値Ｖｒｅｆ１よりも大きいときに導通する。このとき上側のスイッチング素子Ｔｘ１は非導通となる。またスイッチ素子２１はコンデンサ３３の電圧Ｖ１が所定値Ｖｒｅｆ１よりも小さいときに導通する。このとき上側のスイッチング素子Ｔｘ１は導通する。

また図２の例示では、スイッチ素子２１，２２のそれぞれに逆並列接続されるダイオード２３，２４が設けられているが、これらは寄生ダイオードであってもよいし、設けられなくてもよい。ダイオード２３，２４はそれぞれスイッチ素子２１，２２に逆電圧が印加されることを抑制する。またスイッチ素子２１，２２の制御電極と直流線ＬＬとの間にダイオード２５が設けられているが、設けられなくてもよい。ダイオード２５はこれらの制御電極と直流線ＬＬとの間に逆電圧が印加されることを抑制する。

なお、回路２０を設けずに、コンデンサ３３の他端３３２が上側のスイッチング素子Ｔｘ１の制御電極に直接に接続されていても良い。この場合、制御電圧として高電圧が印加されたときに非導通し、制御電圧として低電圧が印加されたときに導通するスイッチング素子を上側のスイッチング素子Ｔｘ１として採用すればよい。

＜スイッチング動作＞
かかる電力変換装置１において、スイッチング信号生成部ＳＰ１は上述したように駆動回路ＤＶｘ１，ＤＶｘ２へとスイッチング信号を出力する。このとき、上側のスイッチング素子Ｔｘ１と下側のスイッチング素子Ｔｘ２とは互いに排他的に導通するように、スイッチング信号が生成される。これは、スイッチング素子Ｔｘ１，Ｔｘ２が同時に導通すると直流線ＬＨ，ＬＬがスイッチング素子Ｔｘ１，Ｔｘ２を介して短絡し、スイッチング素子Ｔｘ１，Ｔｘ２に大電流が流れるからである。かかる同時導通をより確実に回避すべく、スイッチング素子Ｔｘ１，Ｔｘ２の切り替えに際してデッドタイムを設けることが望ましい。即ち、スイッチング素子Ｔｘ１，Ｔｘ２のスイッチングに際して、一旦、スイッチング素子Ｔｘ１，Ｔｘ２の両方を非導通とする。

スイッチング信号生成部ＳＰ１がかかる条件の下で適宜にスイッチング信号をそれぞれ３相のスイッチング素子Ｔｘ１，Ｔｘ２へと与えることで、電力変換装置１は交流電圧を出力する。かかる制御は公知な技術であって、本願の本質とは異なるため、詳細な説明は省略する。ここでは、１相のスイッチング素子Ｔｘ１，Ｔｘ２のスイッチングに着目して説明する。

図３は、所定の１相のスイッチング素子Ｔｘ１，Ｔｘ２がスイッチングするときの、各電圧Ｖ１〜Ｖ５の一例を示している。図２も参照して、電圧Ｖ１はコンデンサ３３の両端電圧であり、電圧Ｖ２は駆動回路ＤＶｘ２に入力される電圧である。換言すれば、電圧Ｖ１，Ｖ２はそれぞれスイッチング信号生成部ＳＰ１から駆動回路ＤＶｘ１，ＤＶｘ２に出力されるスイッチング信号と見なすことができる。電圧Ｖ３は駆動回路ＤＶｘ１が出力する電圧（即ち上側のスイッチング素子Ｔｘ１の制御電極に印加される制御電圧）であり、電圧Ｖ４は駆動回路ＤＶｘ２が出力する電圧（即ち下側のスイッチング素子Ｔｘ２の制御電極に印加される制御電圧）である。電圧Ｖ５は下側のスイッチング素子Ｔｘ２の両端電圧（即ち直流線ＬＬと出力端Ｐｘとの間の電圧）である。

なお、図３の例示では、電圧Ｖ５が下側のスイッチング素子Ｔｘ２の導通／非導通の切り替わり（電圧Ｖ４の変化）に起因して変化する場合のタイミングチャートが示されている。即ち、図３では、出力端Ｐｘを負の方向（誘導性負荷２から電力変換装置１へ向かう方向）に電流が流れる場合のタイミングチャートが示されている。一方、出力端Ｐｘを正の方向（電力変換装置１から誘導性負荷２に向かう方向）に電流が流れる場合、即ち電圧Ｖ５が上側のスイッチング素子Ｔｘ１の導通／非導通の切り替わり（電圧Ｖ３の変化）に起因して変化する場合については後述する。

また各電圧Ｖ１〜Ｖ４は高電圧値及び低電圧値を採るところ、各電圧Ｖ１〜Ｖ４が採る高電圧値は互いに等しくても良く、或いは異なっていても良い。同様に各電圧Ｖ１〜Ｖ４が採る低電圧値は互いに等しくても良く、或いは異なっていても良い。

さて図３の例示では、時点ｔ１においてスイッチ素子１１が導通しており、電圧Ｖ１が低電圧値を採る。低電圧値は所定値Ｖｒｅｆ１よりも小さく、例えば零である。電圧Ｖ１が低電圧値を採るのでスイッチ素子２１が導通する。よって電圧Ｖ３は高電圧値を採り、上側のスイッチング素子Ｔｘ１は導通する。一方、時点ｔ１において電圧Ｖ２は例えば高電圧値（＞所定値Ｖｒｅｆ２）を採る。ここでは駆動回路ＤＶｘ２は電圧Ｖ２が高電圧値を採るときに電圧Ｖ４として低電圧値を出力する。したがって、時点ｔ１において電圧Ｖ４は低電圧値を採り、このとき下側のスイッチング素子Ｔｘ２が非導通となる。

図３の例示では、時点ｔ１において、出力端Ｐｘと直流線ＬＬとの間の電圧Ｖ５は、直流線ＬＨ，ＬＬの間の直流電圧値Ｖｄｃ（例えば数百Ｖ）とほぼ等しい。

その後の時点ｔ２において、スイッチ素子１１が導通状態から非導通状態へと遷移し、電圧Ｖ１が低電圧値から高電圧値へと遷移する。かかる高電圧値は所定値Ｖｒｅｆ１よりも高く、例えば直流電源Ｅ１の直流電圧（例えば数十Ｖ）とほぼ等しい。かかる遷移から後述する時間が経過した時点ｔ３において電圧Ｖ３は低下し始め、その後の時点ｔ４において電圧Ｖ３が所定値Ｖｒｅｆ３を下回る。かかる経過時間および電圧Ｖ３の低下速度はスイッチ素子２１，２２のデバイス特性及びスイッチング素子Ｔｘ１のゲート容量等のデバイス特性によって決定されるが、スイッチング素子のゲート電極側にゲート抵抗を設けてもよい。電圧Ｖ３が所定値Ｖｒｅｆ３を下回ると上側のスイッチング素子Ｔｘ１は非導通となる。よって、このときスイッチング素子Ｔｘ１，Ｔｘ２の両方が非導通となる。言い換えればデッドタイムが開始する。

そして時点ｔ５において、電圧Ｖ２が高電圧値から低電圧値（＜所定値Ｖｒｅｆ２）へと遷移する。かかる遷移から後述する時間経過した時点ｔ６において電圧Ｖ４が上昇し始める。かかる経過時間および電圧Ｖ４の上昇速度は駆動回路ＤＶｘ２のデバイス特性及びスイッチング素子Ｔｘ２のゲート容量等のデバイス特性によって決定されるが、スイッチング素子のゲート電極側にゲート抵抗を設けてもよい。そして電圧Ｖ４が所定値Ｖｒｅｆ４を超える時点ｔ７において下側のスイッチング素子Ｔｘ２が導通する。

このように電圧Ｖ５が低下すると、電圧Ｖ５の変化に伴って回路の寄生容量を経由して電流がコンデンサ３３に流れる。かかる電流についての等価回路が図４に例示される。電圧Ｖ５は直流電圧値Ｖｄｃから零へと変化する電圧源として把握される。本等価回路において、この電圧源に対してスイッチング信号生成部ＳＰ１の容量ＣＳＰ１とスイッチ素子１１の寄生容量Ｃ１１とコンデンサ３３とが互いに直列に接続される。なお、スイッチング信号生成部ＳＰ１はスイッチング信号を生成するためのスイッチ素子（不図示）を有しており、容量ＣＳＰ１は例えばスイッチ素子の電源用コンデンサである。なお図４の例示では、容量ＣＳＰ１を経由して寄生容量Ｃ１１と直流線ＬＬとが接続されている場合が示されているが、これに限らない。寄生容量Ｃ１１が例えば容量ＣＳＰ１を経由せずにスイッチ素子を介して直流線ＬＬにつながる場合もあれば、容量ＣＰＳ１およびスイッチ素子を経由せずに直接直流線ＬＬにつながる場合等もある。これは、スイッチング信号生成部ＳＰ１の具体的な回路構成に依存する。またスイッチ素子１１の寄生容量Ｃ１１とは例えば発光部と受光部とスイッチ素子１１との相互間に存在する寄生容量のことである。図４の例示では、これらの容量がコンデンサとして示されている。

また抵抗３１とダイオード３２とコンデンサ３３と直流電源Ｅ１とは互いに直列に接続されている。かかる接続関係は図２を参照して説明したとおりである。

かかる等価回路において、電圧源として機能する電圧Ｖ５が低下することによって例えば寄生容量ＣＳＰ１，Ｃ１１に蓄えられた電荷が放電し、これによってコンデンサ３３が充電される（電流経路Ａ１参照）。

さて、ダイオード３２は、充電されたコンデンサ３３が直流電源Ｅ１側へと放電することを防止する（電流経路Ａ２も参照）ので、電圧Ｖ１は直流電源Ｅ１によって制限されない。換言すれば、電圧Ｖ１は直流電源Ｅ１によってクランプされない。したがって、電圧Ｖ１は、電圧Ｖ５がほぼ零で安定する時点ｔ８まで増大し続ける（図３も参照）。そして、コンデンサ３３の放電がダイオード３２によって阻害されるので、電圧Ｖ３は増大した値を維持する。

次に、時点ｔ９において電圧Ｖ２が低電圧値から高電圧値へ遷移する。かかる遷移から後述する時間が経過した時点ｔ１０において電圧Ｖ４が低下し始める。かかる経過時間および電圧Ｖ４の低下速度は駆動回路ＤＶｘ２のデバイス特性及びスイッチング素子Ｔｘ２のゲート容量等のデバイス特性によって決定されるが、スイッチング素子のゲート電極側にゲート抵抗を設けてもよい。そして、電圧Ｖ４が所定値Ｖｒｅｆ４を下回る時点ｔ１１において、下側のスイッチング素子Ｔｘ２が非導通となる。

このように電圧Ｖ５が増大すると、かかる変化に伴って回路の寄生容量を経由して電流が流れる。かかる電流についての等価回路が図５に例示される。電圧Ｖ５は零から直流電圧値Ｖｄｃに変化する電圧源として把握される。その他の構成は図４と同様である。

かかる等価回路において、電圧源として機能する電圧Ｖ５が増大することによってコンデンサ３３が寄生容量Ｃ１１，ＣＳＰ１を経由して放電する（電流経路Ａ３参照）。なお、電流が直流線ＬＬからコンデンサ３３へと向かって電圧源を通過するのは、導通状態から完全な非導通状態へと遷移する途中であって電流が流れるスイッチング素子Ｔｘ２や、スイッチング素子Ｔｘ２の寄生容量が電流経路として存在するからである。かかる放電によってコンデンサ３３の電圧Ｖ１は電圧Ｖ５が増大する時点ｔ１１から時点ｔ１２までの期間において低下する。

その後の時点ｔ１３においてスイッチ素子１１が導通し、電圧Ｖ１が高電圧値から低電圧値に遷移し、かかる遷移から所定時間経過後の時点ｔ１４において電圧Ｖ３が増大し始め、電圧Ｖ３が所定値Ｖｒｅｆ３を超えたときに上側のスイッチング素子Ｔｘ１が導通する。

以上のように、時点ｔ１１，ｔ１２の間の期間において、電圧Ｖ５が増大することに起因して電圧Ｖ１が低下し得るものの、電圧Ｖ１は比較的高い値から低下し始める。

ここで、比較のために、図６の駆動回路ＤＶｘ１１を考慮する。駆動回路ＤＶｘ１と比較して、駆動回路ＤＶｘ１１は抵抗３１とダイオード３２を有しておらず、また回路１０の出力段にいわゆるトーテムポール型が採用されている。つまり、回路１０は直流電源Ｅ１の高電位端と低電位端との間で互いに直列に接続される一対のスイッチ素子１１，１３を有している。またスイッチ素子１１，１３にはそれぞれダイオード１２，１４が逆並列接続されているが、これらは寄生ダイオードであってもよい。

図７は駆動回路ＤＶｘ１１を採用した電力変換装置１における図３に対応するタイミングチャートを示している。図３のタイミングチャートと比較して、時点ｔ７から時点ｔ８において電圧Ｖ１は増大するものの、ある上限値にクランプされる。これは、時点ｔ７，ｔ８の間の期間において、コンデンサ３３はダイオード１４及びスイッチ素子１３を経由して直流電源Ｅ１と接続されるからである。また、かかる上限値は直流電源Ｅ１の直流電圧とダイオード１４の順方向電圧との和である。そして、時点ｔ８においてコンデンサ３３の電圧Ｖ１は低下し始め、再び高電圧値を採る。

その後の時点ｔ１１において、図３を参照して説明したように、電圧Ｖ５が増大することに伴って、電圧Ｖ１は高電圧値から低下し始める。

図３，７の比較から理解できる通り、本駆動回路ＤＶｘ１によれば時点ｔ１１において電圧Ｖ１は高電圧値よりも大きい値から低下し始め、駆動回路ＤＶｘ１１によれば時点ｔ１１において電圧Ｖ１は高電圧値から低下し始める。本実施の形態にかかる駆動回路ＤＶｘ１によれば、電圧Ｖ１はより大きい値から低下するので、電圧Ｖ１が所定値Ｖｒｅｆ１を下回ることを抑制でき、ひいては上側のスイッチング素子Ｔｘ１の誤動作を抑制できる。

しかも、特許文献１と異なって、上側のスイッチング素子Ｔｘ１の制御電極に流れる電流の経路上にはノイズ除去用の抵抗を設ける必要がない。したがって、特許文献１のように当該抵抗に発生する電圧によって上側のスイッチング素子Ｔｘ１が誤動作する事態を招かない。さらに特許文献１においては当該抵抗によって上側のスイッチング素子Ｔｘ１の高速化が妨げられる。本駆動回路ＤＶｘ１では当該抵抗を設ける必要がないので、高速化の阻害を招かない。

次に、本駆動回路ＤＶｘ１とは異なる次の技術を採用して、電圧Ｖ１の低下を抑制することを考慮する。すなわち、時点ｔ１１から時点ｔ１２までの期間における電圧Ｖ１の低下速度を遅くすることで、電圧Ｖ１の低下を抑制することを考慮する。電圧Ｖ１の低下速度を遅くするためには、例えば直流電源Ｅ１からコンデンサ３３へと流れる電流を増やせばよい。したがって、回路１０の供給能力を増大させる、あるいは直流電源Ｅ１とコンデンサ３３との間の配線インピーダンスを低下させることが考えられる。しかしながら、一対のスイッチ素子１１，１３としてＣＭＯＳを採用すればその供給能力を十分に高めることが難しい。また配線の断面積を増大させて配線インピーダンスを低減すれば、回路規模が大きくなる。

或いは、電圧Ｖ１の低下速度を遅くすべく、コンデンサ３３の静電容量を高めることが考えられる。しかしながらコンデンサ３３の静電容量を高めれば、応答性や遅延時間が劣化する。

本駆動回路ＤＶｘ１によれば電圧Ｖ１は高電圧値よりも高い値から低下することで電圧Ｖ１の低下を抑制できるので、上述の対策を採る必要性を低減できる。ただし、本駆動回路ＤＶｘ１に対して上述の対策を施しても良い。この場合であっても、ダイオード３２を有さない駆動回路ＤＶｘ１１に比べて、必要となる回路１０の供給能力を比較的小さくでき、或いは必要となる配線インピーダンスを比較的大きくでき、或いは必要となるコンデンサ３３の静電容量を比較的小さくできる。

さて、本駆動回路ＤＶｘ１においては、要するに、時点ｔ１１において電圧Ｖ１が高電圧値よりも高い値を採ればよい。これを実現するには、コンデンサ３３が直流電源Ｅ１側に放電しなければよい。したがって、本駆動回路ＤＶｘ１においては、コンデンサ３３が直流電源Ｅ１側に放電する経路が設けられていない。例えば図２では、回路１０の出力段にオープンコレクタ型（或いはオープンドレイン型）が採用されることより、これが実現されている。ただし、ここでいう経路とは寄生容量を介した経路を除いた概念である。例えばスイッチ素子１１の受光部の機能を発揮させるべく当該受光部が直流電源Ｅ１と接続されている場合、スイッチ素子１１に存在する寄生容量を介してコンデンサ３３の他端３３２が直流電源Ｅ１に接続され得る。本駆動回路ＤＶｘ１において、このような寄生容量を介した経路は存在していても良い。この点について以下について説明する。

図８は、図４に対応する等価回路の一例を示している。本等価回路においては、寄生容量Ｃ１１１が、寄生容量Ｃ１１，ＣＳＰ１の間の点と、直流電源Ｅ１の高電位端との間に設けられている。

電圧Ｖ５が直流電圧値からほぼ零へと変化すると、この変化に起因して寄生容量Ｃ１１１，Ｃ１１は放電する。より詳細には、図８の例示のように、寄生容量Ｃ１１１が抵抗３１とダイオード３２とを経由してコンデンサ３３へと充電しえる（電流経路Ａ４参照）。ただし、電流経路Ａ４には抵抗３１が存在する為、寄生容量Ｃ１１１からの放電電流は直流電源Ｅ１側へと流れやすい。即ち、電流経路Ａ４には殆ど電流が流れず、電流経路Ａ５に多くの電流が流れる。また電流経路Ａ４は、更にコンデンサ３３の電圧を上昇させる方向である。以上のように、たとえ寄生容量Ｃ１１１が存在していたとしても、寄生容量Ｃ１１１によってコンデンサ３３が充電されるのであって、コンデンサ３３が寄生容量Ｃ１１１を経由して放電することはない。したがって問題はない。

また回路１０において、寄生容量Ｃ１１，ＣＳＰ１の間の点と、コンデンサ３３の一端３３１との間に寄生容量が存在し得るものの、かかる寄生容量はコンデンサ３３の充放電にあまり影響しないので、説明を省略した。

以下では、電圧Ｖ５が上側のスイッチング素子Ｔｘ１の導通／非導通に基づいて変化する場合について説明する。図９に例示するように、電圧Ｖ５は、上側のスイッチング素子Ｔｘ１が導通した時点ｔ４において直流電圧値Ｖｄｃから低下し始め、時点ｔ２１において零に至る。

さて、電圧Ｖ５が低下するに際して、上述したように、コンデンサ３３が充電されて電圧Ｖ１が増大する。このときの等価回路は図４（或いは図８）と同様である。コンデンサ３３の放電はダイオード３２によって阻害されるので、電圧Ｖ１は直流電源Ｅ１によって制限されず時点ｔ２１まで増大する。

その後の時点ｔ５において電圧Ｖ２が高電圧値から低電圧値へと遷移し、かかる遷移によって時点ｔ６において電圧Ｖ４が増大し始め、電圧Ｖ４が所定値Ｖｒｅｆ４を超えたときに下側のスイッチング素子Ｔｘ２が導通する。そして、時点ｔ９において電圧Ｖ２が低電圧値から高電圧値へと遷移し、かかる遷移によって時点ｔ１０において電圧Ｖ４が低下し始め、電圧Ｖ４が所定値Ｖｒｅｆ４を下回ったときに下側のスイッチング素子Ｔｘ２が非導通となる。

その後の時点ｔ１３において電圧Ｖ１が高電圧値よりも高い値から低電圧値へと遷移する。かかる遷移によって時点ｔ１４において電圧Ｖ３が増大し始め、電圧Ｖ３が所定値Ｖｒｅｆ３を超えた時点ｔ２２において上側のスイッチング素子Ｔｘ１が導通する。これに伴って、電圧Ｖ５がほぼ零から増大し始め、時点ｔ２３において直流電圧値Ｖｄｃに至る。

さて、電圧Ｖ５が増大したことに起因して、図５の電流経路Ａ３を通ってコンデンサ３３に電流が流れ、時点ｔ２２から時点ｔ２３の間において電圧Ｖ１は低下する。時点ｔ２２においてコンデンサ３３はほぼ零であるので、かかる低減によって電圧Ｖ１は負の値を採る。言い換えれば、コンデンサ３３は出力端Ｐｘ側を高電位として充電される。

しかしながら、電圧Ｖ１が負の値を採ることによって上側のスイッチング素子Ｔｘ１が導通することはないので、電圧Ｖ１の低下は上側のスイッチング素子Ｔｘ１の誤動作を招かない。よって、この時点での電圧Ｖ１の低下は問題とならない。

なお、コンデンサ３３の電圧Ｖ１の絶対値がダイオード２５の順方向電圧を超えれば、電圧Ｖ１はダイオード２５によってクランプされる。よって、電圧Ｖ１の低下は制限される。

よって、電圧Ｖ５が上側のスイッチング素子Ｔｘ１の導通／非導通に応答して変化した場合、上側のスイッチング素子Ｔｘ１の誤動作を招かない。

さて、本実施の形態では、電圧Ｖ５が下側のスイッチング素子Ｔｘ２の導通／非導通に基づいて変化する第１の場合（図３）と、電圧Ｖ５が上側のスイッチング素子Ｔｘ１の導通／非導通に基づいて変化する第２の場合（図９）とについて説明した。これらの第１及び第２の場合のいずれもが、電力変換装置１による誘導性負荷２の制御中に生じる事象である。したがって、本駆動回路ＤＶｘ１を採用することで、この制御中に生じる上側のスイッチング素子Ｔｘ１の誤動作を抑制することができる。

また本駆動回路ＤＶｘ１による効果を次のように表現することもできる。即ち、たとえ電圧Ｖ１が高電圧値を採るときに電圧Ｖ５が増大したとしても、電圧Ｖ５の変化に起因する電圧Ｖ１の低下を抑制することができる。よって、電圧Ｖ１が所定値Ｖｒｅｆ１を下回ることを抑制でき、ひいては上側のスイッチング素子Ｔｘ１の誤動作を抑制できる。

＜スイッチ素子１１＞
スイッチ素子１１は、ＳｉＣ半導体またはＧａＮ半導体等、新素材半導体で形成されていてもよい。この場合、スイッチ素子１１の高速スイッチングを実現することができる。一方で、高速スイッチングによって、回路１０についての電流供給能力の不足、或いは配線インピーダンスの影響により、コンデンサ３３の電圧Ｖ３の低下を招きやすい。したがって、ダイオード３２を有する本駆動回路ＤＶｘ１を適用することの意義が高まる。

＜駆動回路ＤＶｘ２＞
駆動回路ＤＶｘ２は駆動回路ＤＶｘ１と同じ構成を有していても良い。これによって、スイッチング信号の入力から出力までの駆動回路ＤＶｘ１，ＤＶｘ２の遅延同士の差を低減することができる。全く同じ構成が採用されれば、理想的には駆動回路ＤＶｘ１，ＤＶｘ２の遅延を互いに等しくすることができる。

なお、本実施の形態では、図３，９に例示するように、スイッチング素子Ｔｘ１のターンオンの遅延時間、ターンオフの遅延時間が互いに等しく示されているが、これに限らず異なっていても良い。スイッチング素子Ｔｘ２についても同様である。

１１ スイッチ素子
３１ 抵抗
３２ ダイオード
３３ コンデンサ
ＤＶｘ１ 駆動回路
Ｅ１ 直流電源
ＬＨ，ＬＬ 直流線
Ｐｘ 出力端
Ｔｘ１，Ｔｘ２ スイッチング素子

Claims (3)

1. 第１の直流線(LH)と、前記第１の直流線よりも低い電位が印加される第２の直流線(LL)との間で、接続点(Pu,Pv,Pw)を介して互いに直列に接続される上側のスイッチング素子（Tu1,Tv1,Tw1）及び下側のスイッチング素子(Tu2,Tv2,Tw2)を有し、前記上側のスイッチング素子(Tu1,Tv1,Tw1)が前記第１の直流線側に配置される電力変換装置の、前記上側のスイッチング素子の駆動回路(DVu1,DVv1,VVw1)であって、
   前記接続点に接続された低電位端と、高電位端とを有する直流電源(E1)と、
   前記低電位端に接続される一端を有するスイッチ素子(11)と、
   前記高電位端と前記低電位端との間で前記スイッチ素子と直列に接続され、前記高電位端側にアノードを有するダイオード(32)と、
   を備え、
   前記スイッチ素子の両端電圧(V1)が所定値よりも大きいときに前記上側のスイッチング素子を非導通とし、前記両端電圧が前記所定値よりも小さいときに前記上側のスイッチング素子を導通させる、電力変換装置用の駆動回路。
2. 前記高電位端と前記低電位端との間で、前記スイッチ素子(11)に直列に接続される抵抗(31)を備える、請求項１に記載の電力変換装置用の駆動回路。
3. 第１の直流線(LL)と、前記第１の直流線よりも低い電位が印加される第２の直流線(LH)との間で、互いに直列に接続される上側のスイッチング素子(Tu1,Tv1,Tw1)及び下側のスイッチング素子(Tu2,Tv2,Tw2)と、
   請求項１または請求項２に記載の駆動回路(DVu1,DVv1,DVw1)と
   を備える、電力変換装置。

Images