CN108736694B - 用于开关的驱动电路 - Google Patents

Abstract

本发明公开了一种用于开关的驱动电路。驱动电路驱动开关，其具有第一端子和第二端子和控制端子。所述驱动电路包括放电路径、电容器、AC抑制器和DC电压发生器。所述放电路径连接所述控制端子和所述第二端子。所述电容器具有连接到所述第二端子侧的高电位端子和连接到所述控制端子侧的低电位端子。所述AC抑制器具有连接到所述高电位端子和所述第二端子之间的所述放电路径的部分的第一端。所述DC电压发生器具有连接到所述AC抑制器的第二端的连接端子。所述DC电压发生器调节在所述连接端子和所述AC抑制器之间流动的电流，以保持所述高电位端子和所述第二端子之间的所述放电路径的所述部分的所述电位高于所述低电位端子的所述电位。

Description

用于开关的驱动电路

技术领域

本发明涉及用于开关的驱动电路。

背景技术

已知具有第一端子、第二端子和控制端子(或导通/断开控制端子)的开关，诸如MOSFET(金属氧化物半导体场效应晶体管)和IGBT(绝缘栅双极型晶体管)。当控制端子相对于第二端子的电位差变得高于或等于阈值电压时，这些开关转变成导通状态；在导通状态下，允许电流从第一端子流向第二端子。另一方面，当电位差变得低于阈值电压时，这些开关转变成断开状态；在断开状态下，阻止电流从第一端子流向第二端子。

此外，这些开关具有在第一端子和控制端子之间形成的反向传输电容器。因此，在断开状态下，可以通过反向传输电容器向控制端子提供电荷。因此，控制端子相对于第二端子的电位差可能变得高于或等于阈值电压，导致实际上期望保持在断开状态的开关被意外地转变为导通状态。

为了解决上述问题，日本专利申请公开号JP2012090435A公开了一种驱动电路，其具有连接到开关的第二端子的缓冲放大器。缓冲放大器用于调节在缓冲放大器和第二端子之间流动的电流，以将控制端子的电位保持在比连接到控制端子的放电路径的电位低的负电位。因此，负电压被施加到控制端子，由此防止开关意外地转变到导通状态。

然而，在上述专利文献中公开的驱动电路中，为了保持负电压，需要提供电流以流过缓冲放大器。因此，缓冲放大器中可能会出现高损耗。

发明内容

根据示例性实施例，提供了一种驱动开关的驱动电路。该开关具有第一端子、第二端子和控制端子。开关被配置为当控制端子相对于第二端子的电位差变为高于或等于导通阈值电压时转变为导通状态，并且当所述电位差变得低于断开阈值电压时转变为断开状态。开关在导通状态下允许电流从第一端子流向第二端子，并且在断开状态下阻止电流从第一端子流向第二端子。驱动电路包括放电路径、电容器、AC抑制器和DC电压发生器。放电路径被设置为连接开关的控制端子和第二端子并从控制端子释放电荷。电容器被设置在放电路径中，并具有连接到第二端子侧的高电位端子和连接到控制端子侧的低电位端子。AC抑制器被配置为抑制电流的AC分量。AC抑制器具有第一端和第二端。AC抑制器的第一端连接到电容器的高电位端子和开关的第二端子之间的放电路径的一部分。DC电压发生器产生参考DC电压。DC电压发生器具有连接到AC抑制器的第二端的连接端子。DC电压发生器被配置为调节在连接端子和AC抑制器之间流动的电流，以保持电容器的高电位端子和开关的第二端子之间的放电路径的部分的电位高于电容器的低电位端子的电位。

利用上述配置，调节在连接端子和AC抑制器之间流动的电流，以保持电容器的高电位端子和开关的第二端子之间的放电路径的部分的电位高于电容器的低电位端子的电位。因此，即使当通过形成在开关的第一端子和控制端子之间的反向传输电容器向开关的控制端子提供电荷时，也可以向开关的控制端子施加负电压，从而防止开关意外地转变到导通状态。

此外，利用上述配置，还可以减少在DC电压发生器中发生的损耗。具体而言，在将开关转变为导通状态的充电过程期间，向开关的控制端子施加充电电流，由此使开关的控制端子相对于第二端子的电位差增加为变为大于或等于导通阈值电压。因此，开关从断开状态转变到导通状态，允许电流从开关的第一端子流到第二端子。此外，在充电过程期间，具有AC分量的电流通过在开关的控制端子和第二端子之间形成的等效控制端子电容器流向电容器。然而，AC抑制器抑制电流的AC分量通过连接端子进一步流入DC电压发生器。结果，可以减少通过连接端子流入DC电压发生器的电流，由此降低DC电压发生器中的损耗。另一方面，在将开关转变到断开状态的放电过程中，放电电流从开关的控制端子通过放电路径流动，由此降低开关的控制端子相对于第二端子的电位差以变为低于断开阈值电压。因此，开关从导通状态转变到断开状态，阻挡电流从开关的第一端子流到第二端子。此外，在放电过程期间，具有AC分量的电流通过在开关的控制端子和第二端子之间形成的等效控制端子电容器从电容器流向开关的控制端子。此时，具有AC分量的电流被诱导从DC电压发生器的连接端子流到电容器。然而，AC抑制器抑制了电流的AC分量从DC电压发生器的连接端子流向电容器。结果，可以减少通过连接端子流出DC电压发生器的电流，由此降低DC电压发生器中的损耗。

因此，利用上述配置，可以有效地减少在驱动电路中发生的损耗，同时可靠地防止开关意外地从断开状态转换到导通状态。

附图说明

从下文给出的详细描述以及从示例性实施例的附图，将更彻底地理解本发明，但这些示例性实施例不应被视为是将本发明限制在这些特定实施例，而是仅仅出于阐释和理解的目的。

在附图中：

图1是示出旋转电机系统的整体结构的示意图；

图2是根据第一实施例的用于驱动旋转电机系统中的开关的驱动电路的示意性电路图；

图3是示出根据第一实施例的驱动电路的充电过程和放电过程的时序图；

图4是示出根据第一实施例的驱动电路中的限制电阻器的电阻Rs、下拉电阻器的电阻Rp、电源电压Vs和发生在运算放大器中的损耗之间的关系的图形表示；

图5是根据第二实施例的驱动电路的示意性电路图；

图6是根据第三实施例的驱动电路的示意性电路图；

图7是根据第四实施例的驱动电路的示意性电路图；

图8是根据第五实施例的驱动电路的示意性电路图；

图9是根据第六实施例的驱动电路的示意性电路图；

图10是根据第七实施例的驱动电路的示意性电路图；

图11是示出根据第七实施例的驱动电路的驱动控制器执行的异常诊断处理的流程图；并且

图12是根据第八实施例的驱动电路的示意性电路图。

具体实施方式

下文将参考图1-12描述示例性实施例。应当注意，为了清楚和理解，在附图的每一图中，已尽可能用相同的附图标记来标示贯穿整个说明书具有相同功能的相同部件，以及为了避免冗余，将不重复对相同部件的描述。

[第一实施例]

图1示出应用了根据第一实施例的驱动电路Dr的旋转电机系统的整体配置。

如图1所示，旋转电机系统包括作为DC电源的电池10、作为电力转换器的逆变器20以及三相旋转电机30。

旋转电机30包括三个相绕组31，这三个相绕组31星形连接以在其间限定中性点。旋转电机30通过逆变器20与电池10电连接。而且，在电池10和逆变器20之间设置有平滑电容器11。此外，旋转电机30可以通过例如永磁同步电机来实现。

逆变器20包括三个开关对，每个开关对由彼此串联连接的上臂开关SW和下臂开关SW组成。对于每个开关对，将旋转电机30的相绕组31的相应一个的第一端连接到开关对的上臂开关SW和下臂开关SW之间的节点(或接合点)。另外，旋转电机30的相绕组31的第二端在中性点处连接在一起。

在本实施例中，逆变器20的每个开关SW由电压控制的半导体开关元件实现，更具体地由N沟道MOSFET实现。

因此，对于逆变器20的每个开关SW，开关SW的栅极对应于控制端子(或导通/断开控制端子)；开关SW的漏极对应于第一端子；而开关SW的源极对应于第二端子。

而且，每个开关SW具有与其反并联(或反向并联)连接的体二极管FD。应理解，每个开关SW可以替代地具有与其反并联连接的外部续流(或回扫)二极管FD。

逆变器20还包括六个驱动电路Dr，每个驱动电路Dr被设置以驱动六个开关SW中的对应的一个。驱动电路Dr驱动对应的开关SW，使得对于三个开关对中的每个开关对，开关对的上臂开关SW和下臂开关SW在每个开关周期Tsw中交替地转变成导通状态。

在本实施例中，所有驱动电路Dr具有相同的配置。因此，为了避免冗余，将参照图2-4详细描述驱动电路Dr和对应的开关SW中的仅一个。

如图2所示，驱动电路Dr包括主电源40和驱动IC 50。作为集成电路的驱动IC 50包括充电开关51和放电开关52。在本实施例中，充电开关51由PNP晶体管实现，而放电开关52由NPN晶体管实现。

此外，在图2中，还示出了均与开关SW的输入电容有关的等效栅极电容器21和反向传输电容器22。

驱动IC50具有连接主电源40和充电开关51的发射极的第一端子P1。驱动IC50还具有连接充电开关51的集电极和放电开关52的集电极的第二端子P2。此外，开关SW的栅极也通过第一电路径41连接至第二端子P2。此外，在第一电路径41中设置有栅极电阻器42。

在本实施例中，从驱动IC50中的第一端子P1到第二端子P2的电路径和第一电路径41一起构成了用于用电荷给开关SW的栅极充电的充电路径。

驱动IC50还具有连接放电开关52的发射极的第三端子P3。此外，电容器44的低电位端子通过第二电路径43也连接到第三端子P3。另一方面，开关SW的源极通过第三电路径45连接至电容器44的高电位端子。电容器44具有在开关SW的每个开关操作期间临时存储充电/放电电荷的功能。

在本实施例中，第一电路径41、驱动IC50中的从第二端子P2到第三端子P3的电路径、第二电路径43和第三电路径45一起构成用于从开关SW的栅极放电的放电路径。即，放电路径和充电路径共享第一电路径41。

驱动电路Dr包括下拉电阻器46。下拉电阻器46的第一端连接到第一电气路径41的比栅极电阻器42更靠近开关SW的栅极的部分。下拉电阻器46还具有连接到第三电路径45的第二端。下拉电阻器46被设置以防止在例如放电开关52不能导通的故障状态下不能从开关SW的栅极释放电荷的情况。此外，下拉电阻器46的电阻Rp被设置为大于栅极电阻器42的电阻。

驱动电路Dr还包括限流电阻器60、运算放大器61、参考电源62、第一电阻器63和第二电阻器64。

限流电阻器60具有连接至第三电路径45的第一端和连接至运算放大器61的输出端的第二端。限流电阻器60的第二端连接至运算放大器61的反相输入端子。

在本实施例中，限流电阻器60构成AC抑制器。限流电阻器60、运算放大器61、参考电源62、第一电阻器63和第二电阻器64一起构成DC电压发生器。运算放大器61的输出端子对应于DC电压发生器的连接端子。

第二电路径43通过互相串联的第一电阻器63和第二电阻器64连接至参考电源62。运算放大器61的非反向输入端子连接至第一电阻器63和第二电阻器64之间的节点。

在本实施例中，运算放大器61的非反向输入端子相对于第二电路径43的电位差被定义为DC电压Vref。运算放大器61操作以将运算放大器61的输出端子相对于第二电路径43的电位差保持在参考电压Vref。

驱动IC50包括驱动控制器53。驱动控制器53确定从设置在驱动电路Dr外部的外部控制装置(未示出)输入的驱动信号是否指示导通命令或断开命令。当确定驱动信号指示导通命令时，驱动控制器53执行充电过程以将开关SW转到导通状态。相反，当确定驱动信号指示断开命令时，驱动控制器53执行放电过程以将开关SW转到断开状态。

接下来，将参考图3描述由驱动控制器53执行的充电过程和放电过程。

在图3中，示出：充电开关51的驱动状态(或导通/断开状态)随时间的变化；放电开关52的驱动状态随时间的变化；被定义为开关SW的栅极相对于源极的电位差的栅极电压Vgs随时间的变化；被定义为第二电路径43相对于开关SW的源极的电位差的负电压Vn(<0)随时间的变化；以及作为电容器44中累积的实际电荷量的实际电荷量Qs随时间的变化。此外，在图3中，Vp(>0)表示被定义为主电源40相对于第二电路径43的电位差的电源电压。

在时刻t1，驱动信号从断开命令切换到导通命令，使得驱动控制器53执行充电过程。在充电过程中，充电开关51转变到导通状态，而放电开关52转变到断开状态。因此，从主电源40通过充电开关51和第一电路径41向开关SW的栅极提供电荷，由此将栅极电压Vgs增大到基本上等于(Vp-Vn)，(Vp-Vn)大于或等于导通阈值电压。因此，开关从断开状态转变到导通状态，允许电流从开关SW的漏极流向源极。

此外，在充电过程期间，充电电荷从主电源40通过第一电路径41和等效栅极电容器21流到电容器44。然后，全部或大部分充电电荷被存储在电容器44中。因此，如图3所示，开关SW的栅极电容Qg在充电过程中的实际电荷量Qs大于在放电过程中的实际电荷量Qs。换言之，在开关SW的导通/断开操作期间实际电荷量Qs的变化等于Qg。

在本实施例中，驱动电路Dr包括限流电阻器60，该限流电阻器60抑制在充电过程期间通过等效栅极电容器21流到电容器44的AC分量的电流进一步流向运算放大器61。结果，使全部或大部分充电电荷累积在电容器44中。

此外，在本实施例中，限流电阻器60的电阻Rs和电容器44的电容Cs被设定为满足以下关系(eq1)：

Rs×Cs＞Tsw

其中，Tsw是开关SW的开关周期。

通过满足上述关系式(eq1)，可以通过限流电阻器60更有效地抑制AC分量的电流从电容器44流向运算放大器61。

参考回图3，在时刻t2，驱动信号从导通命令切换到断开命令，使得驱动电路53执行放电过程。在放电过程中，充电开关51转变到断开状态，而放电开关52转变到导通状态。因此，电荷从开关SW的栅极通过第一电路41、放电开关52和第二电路径43放电，由此使栅极电压Vgs降低到基本上等于Vn，Vn低于断开阈值电压。因此，开关从导通状态转换到断开状态，阻碍电流从开关SW的漏极流向源极。此外，应注意，断开阈值电压可以被设定为与导通阈值电压相同或不同。

此外，在放电过程期间，在充电过程期间已经存储在电容器44中的电荷通过等效栅极电容器21、第一电气路径41、放电开关52和第二电路径43从电容器44放电。此时，具有AC分量的电流被诱导从运算放大器61的输出端子流到电容器44。然而，限流电阻器60抑制了电流的AC分量从运算放大器61的输出端子流向电容器44。

此外，在本实施例中，限流电阻器60的电阻Rs和电容器44的电容Cs被设定为满足上述关系(eq1)。因此，能够通过限流电阻器60更有效地抑制电流的AC分量从运算放大器61的输出端子流向电容器44。

在从时刻t1起的一个切换周期Tsw之后的时刻t3，放电过程结束并且再次开始充电过程。然后，在时刻t4，充电过程结束，放电过程再次开始。

以上述方式，重复充电和放电过程。此外，在重复充放电过程中，可以减少流经运算放大器61的电流，从而降低运算放大器61中的损耗。

另外，如图3所示，负电压Vn围绕参考电压Vref随时间变化。更具体地，在充电过程期间(例如，在导通持续时间t1-t2和t3-t4期间)的负电压Vn与放电过程期间(例如，在断开持续时间t2-t3期间)的负电压Vn之间的差值ΔV等于Qg/Cs。另外，参考电压Vref可以被视为负电压Vn的参考电压。

接下来，将描述下拉电阻器46的效果。

再次参考图2，在驱动电路Dr中，DC电流通过下拉电阻器46稳定地流向限流电阻器60。结果，在限流电阻器60两端出现电压降。因此，还会出现作为源电压Vs和参考电压Vref之间的差值的电压误差ΔVer。这里，源电压Vs被定义为电容器44的高电位端子相对于第二电通路43的电位差。另外，参考电压Vref可以被视为源电压Vs的参考电压。

如图4所示，电压误差ΔVer随着限流电阻器60的电阻Rs的减小而减小。然而，随着限流电阻器60的电阻Rs的降低，限流电阻器60对流过运算放大器61的电流的AC分量的抑制的影响变小，由此增大运算放大器61中的损耗。

另一方面，随着限流电阻器60的电阻Rs的增大，运算放大器61中发生的损耗减小。然而，随着限流电阻器60的电阻Rs的增加，电压误差ΔVer也增加。

相反，随着下拉电阻器46的电阻Rp的增大，电压误差ΔVer减小。

因此，通过适当地设定限流电阻器60的电阻Rs和下拉电阻器46的电阻Rp，可以有效地降低在运算放大器16中发生的损耗，同时可靠地防止开关SW意外地从断开状态变为导通状态。

另外，在本实施例中，限流电阻器60的电阻Rs被设定为小于下拉电阻器46的电阻Rp。

根据本实施例，可达到以下有益效果。

在本实施例中，驱动电路Dr驱动由具有漏极(即，第一端子)、源极(即第二端子)和栅极(即，控制端子)的N沟道MOSFET实现的开关SW。开关SW被配置为当栅极相对于源极的电位差变得高于或等于导通阈值电压时变为导通状态，并且当电位差变得低于断开阈值电压时变为断开状态。开关SW允许电流在导通状态下从漏极流向源极，并且在断开状态下阻止电流从漏极流向源极。驱动电路Dr包括放电路径、电容器44、AC抑制器和DC电压发生器。放电路径被设置以连接开关SW的栅极和源极并从栅极释放电荷。更具体地，在本实施例中，放电路径由第一电路径41、驱动IC50中从第二端子P2到第三端子P3的电路径、第二电路径43和第三电路径45构成。电容器44设置在放电路径中(更具体地，在本实施例中在第二电路径43和第三电路径45之间)并且其高电位端子通过第三电路径45连接到开关SW的源极，并且其低电位端子通过第二电路径43、驱动IC50中的第二端子P2和第三端子P3之间的电路径和第一电路径41连接到开关SW的栅极。由本实施例中的限流电阻器60构成的AC抑制器的第一端连接到电容器44的高电位端子和开关SW的源极之间的放电路径的一部分(更具体地，到本实施例中的第三电路径45)。DC电压发生器产生参考DC电压Vref，并因此产生施加到开关SW的源极的源极电压Vs。更具体地，在本实施例中，DC电压发生器由限流电阻器60、运算放大器61、参考电源62、第一电阻器63和第二电阻器64构成。DC电压发生器具有连接到AC抑制器的第二端的连接端子(更具体地，在本实施例中为运算放大器61的输出端子)。DC电压发生器被配置为调节在连接端子和AC抑制器之间流动的电流，以保持电容器44的高电位端子和开关SW的源极之间的放电路径的部分的电位(更具体地说，在本实施例中的第三电路径45的电位)高于电容器44的低电位端子的电位。

利用上述配置，调节在连接端子和AC抑制器之间流动的电流，以保持电容器44的高电位端子和开关SW的源极之间的放电路径的部分的电位高于电容器44的低电位端子的电位。因此，即使当通过形成在开关SW的漏极和栅极之间的反向传输电容器22向开关SW的栅极提供电荷时，也可以向开关SW的栅极施加负电压Vn，从而防止开关SW意外地转变到导通状态。

此外，利用上述配置，还可以减少在DC电压发生器中发生的损耗。具体而言，在将开关SW转变为导通状态的充电过程期间，向开关SW的栅极施加充电电流，由此使栅极相对于开关SW的源极的电位差(即，栅极电压Vgs)增加到大于或等于导通阈值电压。因此，开关SW从断开状态转变到导通状态，允许电流从开关SW的漏极流向源极。此外，在充电过程期间，具有AC分量的电流通过在开关SW的栅极和源极之间形成的等效栅极电容器21流向电容器44。然而，AC抑制器抑制电流的AC分量通过连接端子进一步流入DC电压发生器。结果，可以减少通过连接端子流入DC电压发生器的电流，由此降低DC电压发生器中的损耗。另一方面，在将开关SW切换到断开状态的放电过程中，放电电流从开关SW的栅极通过放电路径流动，由此降低开关SW的栅极相对于源极的电位差以变为低于断开阈值电压。因此，开关从导通状态转换到断开状态，阻碍电流从开关SW的漏极流向源极。此外，在充电过程期间，具有AC分量的电流从电容器44通过在开关SW的栅极和源极之间形成的等效栅极电容器21流向电源SW的栅极。此时，具有AC分量的电流被诱导从DC电压发生器的连接端子流到电容器44。然而，AC抑制器抑制了电流的AC分量从DC电压发生器的连接端子流向电容器44。结果，可以减少通过连接端子流出DC电压发生器的电流，由此降低DC电压发生器中的损耗。

因此，利用上述配置，可以有效地减少在驱动电路Dr中发生的损耗，同时可靠地防止开关SW意外地从断开状态转换到导通状态。

在本实施例中，AC抑制器由限流电阻器60构成。此外，限流电阻器60的电阻Rs和电容器44的电容Cs被设定为满足上述关系(eq1)。

利用上述配置，可以改善AC抑制器对通过连接端子流入/流出DC电压发生器的电流的AC分量的抑制的效果。因此，可以更有效地降低DC电压发生器中的损耗。

在本实施例中，DC电压发生器包括运算放大器61，其具有：连接到AC抑制器的第二端的反相输入端子；被施加参考DC电压Vref的非反相输入端子；和构成DC电压发生器的连接端子的输出端子。

利用上述配置，可以通过运算放大器61和限流电阻器60(即，AC抑制器)适当地调节在运算放大器61的输出端子(即，连接端子)和限流电阻器60之间流动的电流，从而可靠地保持第三电路径45的电位(即，电容器44的高电位端子和开关SW的源极之间的放电路径的部分)高于电容器44的低电位端子的电位。因此，即使当通过形成在开关SW的漏极和栅极之间的反向传输电容器22向开关SW的栅极提供电荷时，也可以向开关SW的栅极可靠地施加负电压Vn，从而可靠地防止开关SW意外地转变到导通状态。

此外，运算放大器61中发生的损耗随着开关SW的栅极电荷容量Qg和开关SW的开关频率fsw(＝1/Tsw)而增加。因此，当开关SW的栅极电荷容量Qg大或者/并且开关SW的开关频率fsw高时，利用限流电阻器60可实现的运算放大器61中发生的损耗的降低特别显著。

[第二实施例]

图5示出了根据第二实施例的驱动电路Dr的配置。

根据第二实施例的驱动电路Dr与根据第一实施例的相似。因此，将在下文中仅描述其间的差异。

如图5所示，在本实施例中，驱动电路Dr包括作为无源元件的电感器65，而不是第一实施例中描述的限流电阻器60(见图2)。

电感器65用作AC抑制器以抑制电流的AC分量流入/流出运算放大器61。

此外，在本实施例中，电感器65的电感Ls和电容器44的电容Cs被设定为满足以下关系(eq2)：

其中，Tsw是开关SW的开关周期。

满足上述关系式(eq2)，可以提高电感器65对流入/流出运算放大器61的电流的AC分量的抑制的效果。因此，可以更有效地降低运算放大器61中的损耗。

根据本实施例，可达到与第一实施例中所描述的有益效果相同的有益效果。

此外，在本实施例中，AC抑制器由电感器65构成。因此，与AC抑制器由限流电阻器60构成的第一实施例相比，当DC电流通过下拉电阻器46流向AC抑制器时，可以减小AC抑制器两端的电压降。

[第三实施例]

图6示出了根据第三实施例的驱动电路Dr的配置。

根据第三实施例的驱动电路Dr与根据第一实施例的相似。因此，将在下文中仅描述其间的差异。

如图6中所示，在本实施例中，运算放大器61的反相输入端子与限流电阻器60(即，AC抑制器)的第一端连接，而不像第一实施例那样连接到限流电阻器60的第二端。运算放大器61操作以将限流电阻器60的第一端相对于第二电路径43的电位差保持在参考电压Vref。

根据本实施例，可达到与第一实施例中所描述的有益效果相同的有益效果。

此外，在本实施例中，运算放大器61操作以将限流电阻器60的第一端相对于第二电路径43的电位差保持在参考电压Vref。因此，与第一实施例相比，当DC电流通过下拉电阻器46流向限流电阻器60时，可以显著减小电压误差ΔVer。此外，如前所述，电压误差ΔVer是源极电压Vs和参考电压Vref之间的差值；在第一实施例中，运算放大器61操作以将运算放大器61的输出端子相对于第二电路径43的电位差保持在参考电压Vref。

[第四实施例]

图7示出了根据第四实施例的驱动电路Dr的配置。

根据第四实施例的驱动电路Dr与根据第一实施例的相似。因此，将在下文中仅描述其间的差异。

如图7所示，在本实施例中，在驱动电路Dr中没有设置参考电源62。此外，驱动电路Dr包括齐纳二极管66，而不是第一实施方式中描述的第二电阻器64(参见图2)。

齐纳二极管66的阳极连接到第二电路径43，阴极连接到第一电阻器63的第一端。在第一电阻器63的第二端连接主电源40。而且，齐纳二极管66的齐纳电压被设定为参考DC电压Vref。

根据本实施例，可达到与第一实施例中所描述的有益效果相同的有益效果。

[第五实施例]

图8示出了根据第五实施例的驱动电路Dr的配置。

根据第五实施例的驱动电路Dr与根据第一实施例的相似。因此，将在下文中仅描述其间的差异。

如图8所示，在本实施例中，驱动电路Dr包括电压调节器54，而不是第一实施例中描述的参考电源62(见图2)。

电压调节器54被设置在驱动IC50中。电压调节器54具有连接到驱动IC50的第一端子P1的输入端子，和连接至驱动IC50的第四端子P4的输出端子。第一电阻器63连接至第四端子P4。此外，电压调节器54通过驱动IC50的第五端子P5也连接至第二电路径43。

电压调节器54将主电源40的输出电压调节(或转换)为与第一实施例中描述的参考电源62的输出电压相等的电压，并将所得到的电压通过第四端子P4输出到第一电阻器63。

根据本实施例，可达到与第一实施例中所描述的有益效果相同的有益效果。

[第六实施例]

图9示出了根据第六实施例的驱动电路Dr的配置。

根据第六实施例的驱动电路Dr与根据第四实施例的相似。因此，将在下文中仅描述其间的差异。

如图9所示，在本实施例中，与根据第四实施方式的驱动电路Dr(见图7)不同，驱动电路Dr不包括运算放大器61。因此，在本实施例中，齐纳二极管66的阴极直接连接到限流电阻器60的第二端。

在本实施例中，主电源40、限流电阻器60、第一电阻器63和齐纳二极管66一起构成DC电压发生器。齐纳二极管66的阴极对应于DC电压发生器的连接端子。

根据本实施例，也可达到与第四实施例中所描述的有益效果相同的有益效果。

[第七实施例]

图10示出了根据第七实施例的驱动电路Dr的配置。

根据第七实施例的驱动电路Dr与根据第一实施例的相似。因此，将在下文中仅描述其间的差异。

如图10所示，在本实施例中，与根据第一实施例的驱动电路Dr(见图2)相比，驱动电路Dr还包括第一比较器70和第二比较器71。

在本实施例中，驱动控制器53和第一比较器70和第二比较器71一起构成诊断器，其诊断驱动电路Dr中发生的异常。

具体而言，在电容器44的高电位端子上连接有第一比较器70的非反相输入端子和第二比较器71的反相输入端子。因此，源极电压Vs被输入到第一比较器70的非反相输入端子和第二比较器71的反相输入端子。

向第一比较器70的反相输入端子输入过压阈值VH。向第二比较器71的非反相输入端子输入低于过电压阈值VH的欠电压阈值VL。作为第一比较器70的输出信号的第一信号SFH和作为第二比较器71的输出信号的第二信号SFL都被输入到驱动控制器53。

驱动控制器53基于第一和第二信号SFH和SFL执行用于诊断是否发生过电压异常或欠电压异常的异常诊断处理。该过程基于当电流流过限流电阻器60时在限流电阻器60两端出现电压降的现象。

过电压异常是在开关SW的栅极和源极之间流动的漏电流增加的异常。例如，漏电流可以沿着形成在开关SW的栅极和源极之间的漏电流路径23流动，如图10所示。

当发生过电压异常时，从第一电路径41到旁路下拉电阻46的限流电阻器60的电流增加。同时，运算放大器61操作以将限流电阻器60的第二端(或运算放大器61的输出端子)相对于第二电路径43的电位差保持在参考电压Vref。因此，限流电阻器60的第一端相对于限流电阻器60的第二端的电位差(>0)增加。因此，源极电压Vs增加到高于过电压阈值VH，从而将第一信号SFH的逻辑电平从L(或低电平)改变为H(或高电平)。另外，当发生过电压异常时，第二信号SFL的逻辑电平保持在L。

另一方面，欠电压异常是流过第二电路43与第三电路45之间的漏电流增加的异常。例如，漏电流可以沿着形成在电容器44的高电压端子和低电压端子之间的漏电流路径24流动，如图10所示。

当发生欠电压异常时，从下拉电阻46流向第二电路径43的电流增加。同时，运算放大器61操作以将限流电阻器60的第二端(或运算放大器61的输出端子)相对于第二电路径43的电位差保持在参考电压Vref。因此，限流电阻器60的第一端相对于限流电阻器60的第二端的电位差(＜0)增加。因此，源极电压Vs下降到低于欠电压阈值VL，从而将第二信号SFL的逻辑电平从L改变为H。此外，当发生欠电压异常时，第一信号SFH的逻辑电平保持在L。

图11示出由驱动控制器53执行的异常诊断过程。该过程以预定的循环重复。

首先，在步骤S10中，驱动控制器53判定第一信号SFH的逻辑电平是否为H。

如果步骤S10的判定结果为“是”，则该过程进入步骤S11。相反，如果步骤S10的判断结果为“否”，则该过程直接结束。

在步骤S11中，驱动控制器53确定发生了过电压异常。然后，驱动控制器53通知外部控制装置(图10中未示出)发生过电压异常。

在接下来的步骤S12中，驱动控制器53进一步判定第二信号SFL的逻辑电平是否为H。

如果步骤S12的判定结果为“是”，则该过程进入步骤S13。相反，如果步骤S12的判断结果为“否”，则该过程直接结束。

在步骤S13中，驱动控制器53判定发生了欠电压异常。然后，驱动控制器53通知外部控制设备发生欠电压异常。之后，该过程结束。

根据本实施例，可达到与第一实施例中所描述的有益效果相同的有益效果。

此外，在本实施例中，驱动电路Dr还包括由驱动控制器53以及第一比较器70和第二比较器71构成的诊断器。诊断器基于AC抑制器(即，本实施例中的限流电阻器60)的第一端侧上的电位来诊断过电压异常和欠电压异常。因此，当发生过电压异常或欠电压异常时，可以以及时的方式采取对策，诸如通知外部控制装置发生异常。

[第八实施例]

图12示出了根据第八实施例的驱动电路Dr的配置。

根据第八实施例的驱动电路Dr与根据第一实施例的相似。因此，将在下文中仅描述其间的差异。

如前所述，在第一实施例中，逆变器20的三相的上臂和下臂中的每一个都配置有单个开关SW。即，逆变器20包括总共六个开关SW。此外，逆变器20包括六个驱动电路Dr，每个驱动电路Dr驱动六个开关SW中的相应一个(参见图1-2)。

相比之下，在本实施例中，逆变器20的三相的上臂和下臂中的每一个配置有多个并联连接的开关，更具体地配置有一对并联连接的开关SWA和SWB。即，逆变器20包括总共六对并联连接的开关SWA和SWB。而且，逆变器20包括六个驱动电路Dr，每个驱动电路Dr驱动六对并联连接的开关SWA和SWB中相应的一个。

在本实施例中，所有驱动电路Dr具有相同的配置。因此，为了避免冗余，将参照图12详细描述驱动电路Dr和对应的一对并联开关SWA和SWB中的一个。

如图12所示，在一对并联连接的开关中，第一开关SWA具有反并联连接的第一体二极管FDA，而第二开关SWB具有反并联连接的第二体二极管FDB。

在本实施例中，第一开关SWA和第二开关SWB中的每一个由N沟道MOSFET实现。第一开关SWA和第二开关SWB的漏极彼此连接，而第一开关SWA和第二开关SWB的源极彼此连接。

在驱动电路Dr中，与驱动IC50的第二端子P2连接的第一电路41分支为第一分支电路41a和第二分支电路41b。

第一开关SWA的栅极通过第一分支电路41a连接到驱动IC50的第二端子P2。此外，在第一分支电路41a中设置有第一栅极电阻器42a。

第二开关SWB的栅极通过第二分支电路41b连接到驱动IC50的第二端子P2。此外，在第二分支电路41b中设置有第二栅极电阻器42b。

下拉电阻器46的第一端连接到第一分支电路41a和第二分支电路41b之间的分支点。即，下拉电阻器46的第一端连接到第一栅极电阻器42a和第二栅极电阻器42b两者。

而且，下拉电阻器46的第二端连接到第三电路径45。因此，限流电阻器60(或AC抑制器)的第一端通过下拉电阻器46连接到第一分支电路径41a和第二分支电路41b两者。此外，限流电阻器60的第二端连接到运算放大器61的输出端子(或DC电压发生器的连接端子)。

根据本实施例，可达到与第一实施例中所描述的有益效果相同的有益效果。

此外，在本实施例中，驱动电路Dr驱动彼此并联连接的第一开关SWA和第二开关SWB两者。因此，即使在开关SWA、SWB中的某一个处于故障状态的情况下，也能够确保逆变器20对旋转电机30(参照图1)的正常通电。

尽管已经示出且描述了以上具体实施例，本领域的技术人员将认识到，可作出多种修改、变化和改进而不脱离本发明的精神。

例如，在第一实施例中，图2中示出的驱动电路Dr可以被修改为具有内置在驱动IC50中的电容器44、限流电阻器60、运算放大器61、参考电源62、第一电阻器63和第二电阻器64。

在第三至第八实施例中，如第二实施例中所述，限流电阻器60可以用电感器65代替。

在第七实施例中，由驱动控制器53和第一比较器70和第二比较器71构成的诊断器，诊断过电压异常和欠电压异常。然而，可以修改诊断器以仅诊断过电压异常和欠电压异常中的一个。

在上述实施例中，下拉电阻器46可以从驱动电路Dr中被省略。

在上述实施例中，逆变器20的每个开关SW(或SWA，SWB)可以由例如IGBT来代替N沟道MOSFET来实现。在这种情况下，IGBT的集电极对应于第一端子；IGBT的发射极对应第二端子；并且IGBT的栅极对应于控制端子(或导通/断开控制端子)。

在上述实施例中，本发明针对用于驱动三相逆变器20的开关SW(或SWA、SWB)的驱动电路Dr。然而，本发明也可以应用于用于驱动其他电力转换器的开关的驱动电路，这些电力转换器中的每一个的相数不限于三个。

Claims (7)

1.一种驱动开关的驱动电路，

所述开关具有第一端子、第二端子和控制端子，所述开关被配置成当所述控制端子相对于所述第二端子的电位差变得高于或等于导通阈值电压时转变为导通状态，并且当所述电位差变得低于断开阈值电压时转变为断开状态，所述开关在所述导通状态下允许电流从所述第一端子流向所述第二端子，并且在所述断开状态下阻止电流从所述第一端子流向所述第二端子，

所述驱动电路包括：

放电路径，被设置为连接所述开关的所述控制端子和所述第二端子并从所述控制端子释放电荷；

电容器，被设置在所述放电路径中，并具有连接到所述第二端子侧的高电位端子和连接到所述控制端子侧的低电位端子；

AC抑制器，被配置为抑制电流的AC分量，所述AC抑制器具有第一端和第二端，所述第一端被连接至所述电容器的所述高电位端子和所述开关的所述第二端子之间的所述放电路径的部分；以及

DC电压发生器，产生参考DC电压，所述DC电压发生器具有连接至所述AC抑制器的所述第二端的连接端子，所述DC电压发生器被配置成调节在所述连接端子和所述AC抑制器之间流动的电流以保持所述电容器的所述高电位端子和所述开关的所述第二端子之间的所述放电路径的所述部分的电位高于所述电容器的所述低电位端子的电位。

2.如权利要求1所述的驱动电路，其中，所述AC抑制器由电阻器构成。

3.如权利要求2所述的驱动电路，其中，所述电阻器的电阻和所述电容器的电容被设置为满足以下关系：Rs×Cs>Tsw，其中Rs是所述电阻器的所述电阻，Cs是所述电容器的所述电容，并且Tsw是所述开关的开关周期。

4.如权利要求1所述的驱动电路，其中，所述AC抑制器由电感器构成。

5.如权利要求4所述的驱动电路，其中，所述电感器的电感和所述电容器的电容被设置为满足以下关系：

其中Ls是所述电感器的所述电感，Cs是所述电容器的所述电容，并且Tsw是所述开关的开关周期。

6.如权利要求1所述的驱动电路，其中，所述DC电压发生器包括运算放大器，所述运算放大器具有：

反相输入端子，连接至所述AC抑制器的所述第一端和所述第二端之一；

非反相输入端子，所述参考DC电压被施加到所述非反相输入端子；以及

输出端子，构成所述DC电压发生器的所述连接端子。

7.如权利要求1所述的驱动电路，进一步包括诊断器，所述诊断器被配置成基于所述AC抑制器的所述第一端侧上的电位诊断第一异常和第二异常中的至少一个，所述第一异常是所述开关的所述控制端子和所述第二端子之间流动的漏电流增加的异常，所述第二异常是所述电容器的所述高电位端子侧和所述低电位端子侧之间流动的漏电流增加的异常。

Images