WO2018163559A1 - 半導体スイッチの駆動装置 - Google Patents

半導体スイッチの駆動装置 Download PDF

Info

Publication number
WO2018163559A1
WO2018163559A1 PCT/JP2017/045322 JP2017045322W WO2018163559A1 WO 2018163559 A1 WO2018163559 A1 WO 2018163559A1 JP 2017045322 W JP2017045322 W JP 2017045322W WO 2018163559 A1 WO2018163559 A1 WO 2018163559A1
Authority
WO
WIPO (PCT)
Prior art keywords
charging
discharge
terminal
path
switch
Prior art date
Application number
PCT/JP2017/045322
Other languages
English (en)
French (fr)
Inventor
一輝 山内
康隆 千田
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to CN201780088074.7A priority Critical patent/CN110383655B/zh
Publication of WO2018163559A1 publication Critical patent/WO2018163559A1/ja
Priority to US16/534,416 priority patent/US10637466B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Definitions

  • the present disclosure relates to a drive circuit that drives a voltage-controlled semiconductor switch.
  • a driving circuit for driving a semiconductor switch constituting each of an upper arm portion and a lower arm portion connected in series is known.
  • the semiconductor switch is, for example, an IGBT.
  • Each of the upper arm portion and the lower arm portion is constituted by one semiconductor switch.
  • Some drive circuits drive multiple semiconductor switches connected in parallel to each other.
  • a parallel connection body of a plurality of semiconductor switches constitutes each of the upper and lower arm portions.
  • the semiconductor switch is, for example, an IGBT
  • a capacitor is formed between the gate and the emitter. For this reason, a loop path through which a current flows is formed between the IGBT and the drive circuit connected thereto.
  • a recovery current flows through the freewheeling diode connected in reverse parallel to the IGBT.
  • a surge voltage is generated in the recovery current flow path.
  • the emitter potential of the IGBT corresponding to the freewheeling diode that is the source of the surge voltage is relatively lower than the potentials of the emitters of the other IGBTs. Such a potential difference occurs because the emitters of a plurality of IGBTs are connected to each other.
  • LC resonance occurs for each of the plurality of IGBTs due to the inductance component and the gate-emitter capacitance in the loop path.
  • the voltage applied to each terminal such as the gate and the emitter exceeds the rated value, which may cause a problem such as the malfunction of the IGBT.
  • At least two freewheeling diodes may have different recovery current distribution completion timing due to their individual differences.
  • the flow of the recovery current through the freewheeling diodes is sequentially completed, so that the potential difference between the emitters of each IGBT varies greatly.
  • the fluctuation of the potential difference becomes large, the above-described disadvantage becomes remarkable.
  • the drive circuit is often configured as an IC. Then, it is desirable that the number of terminals for connecting the IGBT to the drive circuit is smaller because of the demand for downsizing the IC package. For example, when a diode is inserted into the discharge path including the gate of the IGBT, there is a problem that a drop due to the forward voltage occurs on the cathode side and the detection accuracy of the gate voltage is lowered.
  • This disclosure is intended to provide a semiconductor switch driving device capable of maintaining voltage detection accuracy of a conduction control terminal while suppressing LC resonance in a configuration in which a plurality of semiconductor switches are driven in parallel.
  • the charging terminal and the discharging terminal are connected to the conduction control terminal of the semiconductor switch.
  • the conduction path of each of the plurality of semiconductor switches includes a charging path including a charging switch and a charging terminal for supplying a charging current when the semiconductor switch is turned on, and the conduction control terminal and the low potential of each of the plurality of semiconductor switches.
  • a discharge switch including a discharge switch and a discharge terminal for supplying a discharge current when the semiconductor switch is switched to an OFF state is provided between the side conduction terminals.
  • the charging-side energization element is arranged in a charging-side loop path that includes a conduction control terminal and a low-potential-side conduction terminal, and forms a part of the charging path.
  • the discharge-side energization element is disposed in a discharge-side loop path that includes a conduction control terminal and a low-potential-side conduction terminal and forms a part of the discharge path, and causes a discharge current to flow when the conduction state is established.
  • the voltage detection unit is connected to a current output terminal of the charging side energization element and / or the discharge side energization element, and the resistance element is connected in parallel to the charging side energization element and / or the discharge side energization element. At least the charge switch, the discharge switch, and the voltage detection unit are configured as a drive IC.
  • the charging-side energizing element or the discharging-side energizing element is an element that causes a voltage drop in the energized state, the current can be bypassed by a resistance element connected in parallel to these elements. Therefore, in order to reduce the number of connection terminals between the driving device and the semiconductor switch, even if the voltage detection unit is connected to the current output terminal of the charging side energization element and / or the discharge side energization element, the influence of the voltage drop is reduced. it can.
  • the discharge-side energization element and the charge-side energization element are diodes. Accordingly, since the energization is performed through the resistance element during the period when the terminal voltage of the diode is equal to or lower than the forward voltage, the voltage at the conduction control terminal of the semiconductor switch can be detected more accurately.
  • FIG. 1 is a diagram illustrating an overall configuration of a motor control system in the first embodiment.
  • FIG. 2 is a diagram showing a drive circuit
  • FIG. 3 is a time chart showing the operation mode of each switch of the drive circuit
  • FIG. 4 is a diagram for explaining a mode of occurrence of LC resonance according to the related art
  • FIG. 5 is a diagram for explaining a mode of occurrence of LC resonance according to the related art
  • FIG. 6 is a diagram for explaining a mode of occurrence of LC resonance according to the related art
  • FIG. 7 is a diagram for explaining a mode of occurrence of LC resonance according to the related art
  • FIG. 1 is a diagram illustrating an overall configuration of a motor control system in the first embodiment.
  • FIG. 2 is a diagram showing a drive circuit
  • FIG. 3 is a time chart showing the operation mode of each switch of the drive circuit
  • FIG. 4 is a diagram for explaining a mode of occurrence of LC resonance according to the related art
  • FIG. 5 is
  • FIG. 8 is a diagram for explaining a mode of occurrence of LC resonance according to the related art
  • FIG. 9 is a diagram for explaining a mode of occurrence of LC resonance according to the related art
  • FIG. 10 is a diagram illustrating a drive circuit in the second embodiment.
  • FIG. 11 is a diagram illustrating a drive circuit in the third embodiment.
  • FIG. 12 is a diagram illustrating a drive circuit in the fourth embodiment.
  • FIG. 13 is a diagram showing a drive circuit in the fifth embodiment.
  • FIG. 14 is a diagram showing a drive circuit in the sixth embodiment.
  • FIG. 15 is a diagram showing a drive circuit in the seventh embodiment.
  • FIG. 16 is an operation timing chart.
  • the control system includes a DC power supply 10, an inverter 20, a motor generator 21, and a control device 22.
  • the DC power supply 10 is a storage battery having an inter-terminal voltage of 100 V or higher.
  • the DC power source 10 for example, a lithium ion storage battery or a nickel hydride storage battery is used.
  • a capacitor 11 is connected to the DC power supply 10 in parallel.
  • the motor generator 21 is a rotating electric machine that serves as a vehicle-mounted main machine, and is configured so that power can be transmitted to and from drive wheels (not shown).
  • a three-phase permanent magnet synchronous motor is used for the motor generator 21.
  • an engine (not shown) is mounted on the vehicle according to the present embodiment.
  • the inverter 20 is a power converter that converts the DC power input from the capacitor 11 into AC power and outputs the AC power to the motor generator 21.
  • the inverter 20 includes a series connection body of an upper arm portion 20H and a lower arm portion 20L for three phases.
  • the upper arm portion 20H includes a parallel connection body of a first upper arm switch SH1 and a second upper arm switch SH2.
  • the lower arm portion 20L includes a parallel connection body of a first lower arm switch SL1 and a second lower arm switch SL1.
  • an IGBT that is one of voltage-controlled semiconductor switching elements is used as each of the switches SH1, SH1, SL1, and SL1.
  • each of the upper arm switches SH1 and SH2 is connected to the high potential side terminal and the P terminal of the capacitor 11 via a high potential side conductive member Bp such as a bus bar.
  • the emitters of the lower arm switches SL1 and SL2 are connected to the low potential side terminal and the N terminal of the capacitor 11 via a low potential side conductive member Bn such as a bus bar.
  • the emitters of the upper arm switches SH1 and SH2 and the collectors of the lower arm switches SL1 and SL2 are connected to the O terminal.
  • the emitter corresponds to the low potential side conduction terminal of the semiconductor switching element, and the collector corresponds to the high potential side conduction terminal.
  • the gate corresponds to a conduction control terminal.
  • Winding 21A of the motor generator 21 is connected to the O terminal of each of the three phases through a conductive member such as a bus bar.
  • the other end of each phase winding 21A is connected at a neutral point.
  • Winding 21A is an inductive load.
  • the first and second upper arm diodes DH1 and DH2 are connected in antiparallel to the arm switches SH1 and SH2, respectively.
  • First and second lower arm diodes DL1 and DL2 are connected in antiparallel to the arm switches SL1 and SL2, respectively.
  • each of the diodes DH1, DH2, DL1, and DL2 corresponds to a “freewheeling diode”. These diodes may be formed integrally with the switches SH1, SH1, SL1, and SL1, or may be externally attached to the switches.
  • the control device 22 controls the drive of the inverter 20 so that, for example, the torque that is the control amount of the motor generator 21 matches the command value.
  • the control device 22 is provided with drive signals corresponding to the arm portions 20H and 20L individually for the arm portions 20H and 20L. Output to the drive circuits DrH and DrL.
  • the control device 22 generates drive signals corresponding to the drive circuits DrH and DrL by PWM control based on a magnitude comparison between a three-phase command voltage whose phase is shifted by 120 ° in terms of electrical angle and a carrier signal such as a triangular wave. .
  • the drive signal corresponding to the upper arm portion 20H and the drive signal corresponding to the lower arm portion 20L are complementary signals.
  • the switches SH1 and SH2 constituting the upper arm portion 20H and the switches SL1 and SL2 constituting the lower arm portion 20L are alternately turned on.
  • the drive circuits DrH and DrL corresponding to the arm portions 20H and 20L have basically the same configuration.
  • the drive circuit DrL of the lower arm unit 20L will be described as an example.
  • the drive circuit DrL includes a control board on which various electronic components are mounted. Various electronic components are connected by a wiring pattern on the control board, and the drive circuit DrL is configured as an IC.
  • the drive circuit DrL includes a charge switch 30 that is, for example, a P-channel MOSFET.
  • a constant voltage power supply 31 is connected to the source of the charging switch 30, and one end of a charging resistance element 32 is connected to the drain of the charging switch 30.
  • a first connection point T ⁇ b> 1 is connected to the other end of the charging resistance element 32.
  • Constant voltage power supply 31 ⁇ charging switch 30 ⁇ resistance element 32 for charging ⁇ first connection point T1 The electrical path leading up to corresponds to the “power supply path Lt”.
  • the first gate terminal G1c of the drive circuit DrL is connected to the first connection point T1 and the anode of the first charging side diode 33A that is a charging side energization element.
  • the gate of the lower arm switch SL1 is connected to the cathode of the diode 33A.
  • the gate is connected to the anode of a first discharge-side diode 34A that is a discharge-side energization element.
  • the cathode of the first discharge side diode 34A and the second connection point T2 are connected to the second gate terminal G1d of the drive circuit DrL.
  • a discharge resistance element 35 is connected to the second connection point T2, and the other end of the resistance element 35 is connected to the drain of a discharge switch 36 that is, for example, an N-channel MOSFET.
  • the source of the discharge switch 36 is connected to a short-circuit path ES that is an electric path for short-circuiting the first emitter terminal KE1 and the second emitter terminal KE2 of the drive circuit DrL.
  • the emitters of the arm switches SL1 and SL2 are connected to the emitter terminals KE1 and KE2, respectively.
  • the first lower arm switch SL1 includes a first lower arm sense terminal mL1, and the terminal mL1 outputs a minute current having a correlation with a collector current flowing through the first lower arm switch SL1.
  • the first lower arm sense terminal mL1 is connected to the first sense terminal SE1 of the drive circuit DrL.
  • One end of the first sense resistor element 37A is connected to the first sense terminal SE1.
  • the other end of the first sense resistor element 37A is connected to the first emitter terminal KE1.
  • a voltage drop occurs in the first sense resistor element 37A due to a minute current output from the sense terminal mL1, and the voltage drop amount becomes a correlation value of the collector current. Note that the potential difference of the first sense resistor element 37A is input to the drive control unit 40 of the drive circuit DrL as the first sense voltage.
  • the drive circuit DrL includes a first off-holding switch 38A that is an N-channel MOSFET, for example.
  • the third gate terminal G1h of the drive circuit DrL is connected to the drain of the first off hold switch 38A.
  • the source of the first off hold switch 38A is connected to the short circuit path ES.
  • a path that reaches the gate terminal G1h, the off-holding switch 38A, and the short-circuit path ES corresponds to an off-holding path Loff.
  • a diode 51A as a discharge energization element and an off-side energization element is connected in the forward direction.
  • a resistive element 52A is connected in parallel to the diode 51A.
  • the cathode of the diode 51 corresponds to a current output terminal.
  • a series circuit of resistance elements 53A and 54A is connected between the third gate terminal G1h and the first emitter terminal KE1.
  • the series circuit corresponds to a voltage dividing circuit and constitutes a voltage detection unit.
  • a common connection point of the resistance elements 53A and 54A is connected to an input terminal of the gate voltage detection unit 55A.
  • the output terminal of the gate voltage detection unit 55A is connected to the input terminal of the drive control unit 40.
  • the configuration corresponding to the lower arm switch SL1 side of the drive circuit DrL is symmetric with the above.
  • the reference numerals of the constituent elements corresponding to the lower arm switch SL2 are indicated by “B” instead of “A” or “2” instead of “1”.
  • An electrical path through First connection point T1 ⁇ second gate terminal G2c ⁇ second charging side diode 33B The electric path passing through the line corresponds to a “branch path Lch” that branches from the power supply path Lt. Further, the power supply path Lt and the branch path Lch correspond to “charging paths”.
  • First discharge side diode 34A ⁇ second gate terminal G1d ⁇ second connection point T2 ⁇ Discharge resistance element 35 ⁇ discharge switch 36 ⁇ first emitter terminal KE1
  • the electric path passing through the line corresponds to the “discharge path Ldis”.
  • the drive control unit 40 alternately performs the charge process and the discharge process based on the drive signal output from the control device 22 and input via the signal terminal SI of the drive circuit DrL. Specifically, the drive control unit 40 turns on the charge switch 30 and turns off the discharge switch 36 when the drive signal indicates an on drive command as a charging process. As a result, a charging current flows from the constant voltage power supply 31 to the gates of the lower arm switches SL1 and SL2, and the gate voltages of the lower arm switches SL1 and SL2 become equal to or higher than the threshold voltage Vth. As a result, the lower arm switches SL1 and SL2 are turned on.
  • the charging switch 30 is driven by the ON controller 41 being controlled by the drive controller 40.
  • the drive control unit 40 turns off the charge switch 30 and turns on the discharge switch 36 when the drive signal indicates an off drive command.
  • a discharge current flows from the gate to the emitter of each lower arm switch SL1, SL2, and the gate voltage of each lower arm switch SL1, SL2 becomes less than the threshold voltage Vth.
  • the lower arm switches SL1 and SL2 are turned off.
  • the drive control unit 40 performs an off-holding process based on the drive signal output from the control device 22 and the gate voltage. Specifically, the drive control unit 40 turns off each of the off hold switches 38A and 38B when the drive signal indicates an off drive command and the gate voltage is equal to or lower than the specified voltage V ⁇ as the off hold process. In other cases, the off-holding switches 38A and 38B are turned off.
  • the specified voltage V ⁇ is set to a voltage equal to or lower than the threshold voltage Vth.
  • the drive signal is switched from the on drive command to the off drive command. For this reason, the discharge process in which the charge switch 30 is turned off and the discharge switch 36 is turned on is started. As a result, the gate voltages of the lower arm switches SL1 and SL2 begin to decrease.
  • each of the off-holding switches 38A and 38B is switched to the on state and the off-holding process is started.
  • the gate voltage used in the off-holding process may be the higher of the gate voltages of the lower arm switches SL1 and SL2, for example.
  • the drive circuit DrL includes a charge side diode 33 and discharge side diodes 34 and 51.
  • the related art is a configuration in which the diodes 33 to 35 are removed from the drive circuit DrL shown in FIG.
  • the gate terminals corresponding to one arm switch are grouped together as G1 and G2, respectively.
  • the inductance components LP1 to LN2 and the like existing in the wiring portion and the like are shown in the related art configuration. Specifically, it is an inductance component existing in each of the following electrical paths.
  • LP1 P terminal ⁇ high potential side conductive member Bp ⁇ collector of switch SH1
  • LP2 P terminal ⁇ high potential side conductive member Bp ⁇ collector of switch SH2
  • LO1 emitter of switch SH1 ⁇ collector of switch SL1 ⁇
  • O terminal LO2 switch SH2 Emitter ⁇ switch SL2 collector ⁇ O terminal
  • LN1 N terminal ⁇ low potential side conductive member Bn ⁇ emitter of switch SL1
  • LN2 N terminal ⁇ low potential side conductive member Bn ⁇ emitter of switch SL2
  • L1 to L8 are the following inductance components.
  • FIG. 5 shows an example in which the switches SH1 and SH2 constituting the upper arm portion 20H are switched to the off state, and the switches SL1 and SL2 constituting the lower arm portion 20L are switched to the on state.
  • the first lower arm diode DL1 ⁇ O terminal ⁇ winding 21A ⁇ Current continues to flow in a loop path having the lower arm portion 20L of the other phase (not shown).
  • the second lower arm diode DL2 ⁇ O terminal ⁇ winding 21A ⁇ shown by a broken line in the figure Current continues to flow in a loop path having the lower arm portion 20L of the other phase (not shown).
  • FIG. 6 shows an example in which the upper arm switches SH1 and SH2 constituting the upper arm portion 20H are turned on again, and the lower arm switches SL1 and SL2 constituting the lower arm portion 20L are turned off again.
  • a recovery current flows through the second lower arm diode DL2 due to the application of the reverse voltage.
  • a surge voltage is generated in the low potential side conductive member Bn.
  • This surge voltage is proportional to the product of the reduction rate dI / dt of the recovery current and the inductance L of the low potential side conductive member Bn or the like.
  • the emitter potential VE2 of the second lower arm switch SL2 becomes relatively lower than the emitter potential VE1 of the first lower arm switch SL1.
  • a recovery current flows through the first lower arm diode DL1 due to the reverse voltage applied to the first lower arm diode DL1.
  • a surge voltage is generated in the low potential side conductive member Bn. Due to the generation of the surge voltage, the emitter potential VE1 of the first lower arm switch SL1 becomes relatively lower than the emitter potential VE2 of the second lower arm switch SL2.
  • each gate terminal G1, G2, each emitter terminal KE1, KE2, each sense terminal SE1, SE2, etc. exceeds its rated value, and each lower arm switch SL1, SL2 malfunctions, There arises a problem that the detection accuracy of each sense voltage is lowered. In order to cope with this problem, it is conceivable to reduce the switching speed of each arm switch. However, in this case, there is a concern that the switching loss increases and the fuel consumption of the vehicle deteriorates.
  • FIG. 9 shows an example in which each of the arm portions 20H and 20L is configured by one arm switch with reference to the configuration of FIG. In this case, even if a surge voltage is generated due to the completion of circulation of the recovery current, LC resonance does not occur. This is because even if a surge voltage is generated, there is no difference between the emitter potential VE2 of the second lower arm switch SL2 and the source-side potential VE3 of the discharge switch 36.
  • the diodes 33, 34, and 51 are provided as shown in FIG. Thereby, LC resonance in the charge side loop path and the discharge side loop path is suppressed. Since the operation of the parallel resistance element 52 will be described later, regarding the diode 51, the resistance element 52 is ignored.
  • the charging-side loop route is a route described in (C1) to (C3) below.
  • (C2) a first capacitor Cge1, a gate of the switch SL1, a first gate terminal G1, a first connection point T1, a target element (any one of the discharge resistance element 35 and the switches 38A and 38B), a first emitter terminal KE1, and The 2nd charge side loop path
  • (C3) A third charging side loop path including the second capacitor Cge2, the gate of the switch SL2, the second gate terminal G2, the first connection point T1, the target element, the second emitter terminal KE2, and the emitter of the switch SL2.
  • the flow direction of the current flowing through each charging side loop path can be limited to only one direction.
  • LC resonance in each charging side loop path can be suppressed.
  • first to third discharge-side loop paths D1, D2, and D3 are as follows.
  • First discharge side loop path D1 The connection side T1 is removed from the charge side loop path C2
  • Second discharge side loop path D2 The connection point T1 of the charge side loop path C1 is replaced with the connection point T2
  • Third discharge side Loop path D3 The connection side T1 is removed from the charging-side loop path C3.
  • the discharge-side diodes 34 and 51 are arranged in the first to third discharge-side loop paths D1 to D3, so that the current flowing through these loop paths is reduced.
  • the distribution direction can be limited to only one direction. As a result, LC resonance in the loop paths D1 to D3 can be suppressed.
  • LC resonance can be suppressed even when the recovery current distribution completion timing of each arm diode constituting each arm portion is different.
  • the resistance element 52 is connected in parallel to the diode 51 in accordance with the provision of the gate voltage detection unit 55.
  • the drive control unit 40 monitors the gate voltage when the switch SL is turned off, and turns on the off-holding switch 38 when the gate voltage drops to some extent, thereby holding the switch SL in the off state. Therefore, it is necessary to increase the detection accuracy in the region where the gate voltage is low.
  • the diode 51 for preventing LC resonance is disposed on the path where the gate of the switch SL is connected to the off-holding switch 38.
  • a voltage drop corresponding to the forward voltage Vf initially occurs in the gate voltage detected by the gate voltage detection unit 55 via the series circuit of the resistance elements 53 and 54.
  • the diode 51 is turned off, so that the gate voltage detector 55 cannot detect the gate voltage.
  • the resistance element 52 in parallel with the diode 51, the current during the period when the diode 51 is turned off is passed through the resistance element 52, thereby enabling the gate voltage detection unit 55 to detect the gate voltage during the period. ing.
  • the resistance value R52 is set to a value that can suppress LC resonance as a minimum value.
  • the gate terminals Gc, Gd, and Gh are connected to the gate of the switch SL in the drive circuit DrL that drives the two lower arm switches SL1 and SL2 in parallel. Further, when the switch SL is turned off between the gate and the emitter of the switch SL, and the charging paths Lt and Lch including the charging switch 30 and the charging terminal Gc for supplying a charging current to the gate when the switch SL is turned on.
  • a discharge switch 36 for supplying a discharge current and a discharge path Ldis including a discharge terminal Gd are provided.
  • the diode 33 is arranged in the charging side loop paths C1 to C3 that include the gate and the emitter and form a part of the charging path, and flows a charging current when turned on.
  • the diodes 34 and 51 are disposed in the discharge-side loop paths D1 to D3 that include the gate and the emitter and form a part of the discharge path, and flow a discharge current when turned on.
  • the gate voltage detection unit 55 was connected to the cathode side of the diode 51, and the resistance element 52 was connected to the diode 51 in parallel.
  • a voltage dividing circuit composed of resistance elements 53 and 54 is connected between the cathode of the diode 51 and the emitter of the switch SL, and an off holding path Loff that forms a path for short-circuiting the voltage dividing circuit by the off holding switch 38 is provided. Prepare. Thereby, when the switch SL is turned off, the OFF state of the switch SL can be reliably maintained.
  • the diodes 34 and 51 are arranged so as to relate to all the discharge side loop paths D1 to D3, the LC resonance phenomenon can be reliably prevented.
  • the charging path has a power path Lt connected to the constant voltage 31 and a branch path Lch branched from the power path Lt and connected to the gates of the switches SL1 and SL2, the diodes 33A and 33B are branched. It arrange
  • the upper arm part 20H and the lower arm part 20 connected in series are configured by the two switches SL1 and SL2 connected in parallel, the present invention can be applied to the inverter circuit 20.
  • the resistance element 53 is connected to the gate terminal Gc instead of the gate terminal Gh. Accordingly, the resistance element 52 is connected in parallel to the diode 33 instead of the diode 51.
  • the gate voltage detection unit 55 detects the gate voltage when the switch SL is turned on, and the drive control unit 40A performs control necessary when the switch SL is turned on.
  • the diode 51 corresponds to a charging side energization element.
  • the gate voltage detection unit 55 is configured to operate the gate voltage when the switch SL is turned on. Can be accurately detected even in a region in the vicinity of 0V.
  • the diodes 33, 34 and 51 and the resistor element 52 which are externally attached to the drive circuit DrL in the first embodiment are arranged inside the drive IC.
  • a drive circuit DrL_A is configured. In this case, the same effect as that of the first embodiment can be obtained.
  • the diodes 33, 34 and 51 and the resistance element 52 which are externally attached to the drive circuit DrL in the second embodiment are arranged inside the drive IC.
  • a drive circuit DrL_B is configured. In this case, the same effect as that of the second embodiment can be obtained.
  • an open detection determination unit 61 is added to the configuration of the first embodiment to configure the drive circuit DrL_D.
  • the input terminal of the open detection determination unit 61 is connected to the output terminal of the gate voltage detection unit 55, and the output terminal of the open detection determination unit 61 is connected to the input terminal of the drive control unit 40B.
  • the open detection determination unit 61 also receives a gate drive signal output from the drive control unit 40B to the switch SL.
  • the open detection determination unit 61 corresponds to an open determination unit.
  • the gate drive signal corresponds to a control signal.
  • the open detection determination unit 61 is in a state where the gate voltage is not detected by the gate voltage detection unit 55 during a period in which the drive control unit 40B turns the gate drive signal high to turn on the switch SL. Then, the open detection determination signal given to the drive control unit 40B is set to the active level high. When the open detection determination signal becomes active, the drive control unit 40B determines that a disconnection has occurred between the drive circuit DrL_D and the gate of the switch SL. Then, the driving of the switch SL is stopped, and for example, a notification process for the user is performed.
  • the open detection determination unit 61 is based on the gate drive signal output from the drive control unit 40B to the switch SL and the gate voltage detected by the gate voltage detection unit 55. It can be detected that the gate of the switch SL is open.
  • any one of the first charging side diode 33A and the second charging side diode 33B may be removed. Even in this case, LC resonance in the first to third charging side loop paths can be suppressed.
  • any one of the set of the first and second charge side diodes 33A and 33B and the set of the first and second discharge side diodes 34A and 34B may be removed.
  • route demonstrated by said (C1) is not suppressed.
  • the charge-side energization element and the discharge-side energization element are not limited to the diodes 33 and 34. In short, any element can be used as long as it can be controlled so that a charging current and a discharging current flow in the conductive state.
  • the installation position of the first discharge side diode 34A in the discharge path from the first gate terminal G1 to the first emitter terminal KE1 via the first off hold switch 38A may be changed.
  • the first discharge-side diode 34A may be provided on the first emitter terminal KE1 side of the first off-holding switch 38A in the discharge path.
  • the first discharge-side diode 34A may be provided on the first off-holding switch 38A side from the connection point with the second end of the first sense resistor element 37A. In this case, the influence of the voltage drop amount of the first discharge-side diode 34A on the detection accuracy of the first sense voltage can be eliminated.
  • the first discharge-side diode 34A may be provided on the first emitter terminal KE1 side of the connection point with the second end of the first sense resistor element 37A in the short-circuit path.
  • the matters described above for the first discharge-side diode 34A can be similarly applied to the second discharge-side diode 34B.
  • the off-holding switch 38 may be provided as necessary.
  • the voltage control type switch constituting the inverter is not limited to the IGBT but may be, for example, an N-channel MOSFET.
  • a capacitor Cgs is formed between the gate and source of the MOSFET.
  • the free-wheeling diode connected in reverse parallel to the switch may be a MOSFET body diode or an external diode connected in reverse parallel to the MOSFET.
  • the number of switches connected in parallel for each arm is not limited to two, but may be three or more.
  • LC resonance occurs due to a difference in the completion timing of the flow of the recovery current flowing through the freewheeling diode connected in antiparallel to at least two of these switches.
  • the inverter is not limited to a three-phase inverter, and may be a two-phase or four-phase or more inverter. In short, it is sufficient if the upper and lower arm portions for at least two phases are provided, and the O terminals that are connection points of the upper and lower arm portions of each phase are connected by an inductive load.
  • a drive circuit is not restricted to what is mounted in a vehicle.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Abstract

充電用端子及び放電用端子は半導体スイッチの導通制御端子に接続され、複数の半導体スイッチそれぞれの導通制御端子に、オン状態に切り替える際に充電電流を流す充電スイッチ及び充電用端子を含む充電経路と、それぞれの導通制御端子及び低電位側導通端子間に、オフ状態に切り替える際に放電電流を流す放電スイッチ及び放電用端子を含む放電経路とを備える。充電側通電素子は、前記充電経路の一部を形成する充電側ループ経路に配置され、導通状態になると充電電流を流す。放電側通電素子は、前記放電経路の一部を形成する放電側ループ経路に配置され、導通状態になると放電電流を流す。電圧検出部は、充電側通電素子及び／又は放電側通電素子の電流出力端子に接続され、抵抗素子は、充電側通電素子及び／又は放電側通電素子に並列接続される。少なくとも充電スイッチ，放電スイッチ及び電圧検出部が駆動ＩＣとして構成される。

Description

半導体スイッチの駆動装置 関連出願の相互参照
　本出願は、２０１７年３月８日に出願された日本出願番号２０１７－４３８０１号に基づくもので、ここにその記載内容を援用する。
　本開示は、電圧制御型の半導体スイッチを駆動する駆動回路に関する。
　この種の駆動回路としては、例えば下記特許文献１に見られるように、直列接続された上アーム部及び下アーム部のそれぞれを構成する半導体スイッチを駆動するものが知られている。半導体スイッチは、例えばＩＧＢＴである。上アーム部及び下アーム部のそれぞれは、１つの半導体スイッチで構成されている。
特開２０１３－２４０２１０号公報
　駆動回路には、互いに並列接続された複数の半導体スイッチを駆動対象とするものがある。複数の半導体スイッチの並列接続体は、上下アーム部のそれぞれを構成している。半導体スイッチが例えばＩＧＢＴである場合、そのゲート及びエミッタ間には容量が形成されている。そのため、ＩＧＢＴとこれに接続される駆動回路との間に、電流が流れるループ経路が形成される。
　一方、ＩＧＢＴに逆並列に接続されている還流ダイオードには、リカバリ電流が流れる。リカバリ電流の流通が完了すると、リカバリ電流の流通経路においてサージ電圧が発生する。この場合、サージ電圧の発生源となった還流ダイオードに対応するＩＧＢＴのエミッタ電位が、他のＩＧＢＴのエミッタの電位よりも相対的に低くなる。このような電位差が生じるのは、複数のＩＧＢＴのエミッタが互いに接続されているためである。
　上記のような電位差が生じると、複数のＩＧＢＴそれぞれについて、上記ループ経路におけるインダクタンス成分及びゲート－エミッタ間容量によってＬＣ共振が発生する。ＬＣ共振が発生すると、ゲート及びエミッタ等の各端子の印加電圧がその定格値を超え、ＩＧＢＴが誤動作する等の不都合が発生し得る。
　各還流ダイオードのうち、少なくとも２つの還流ダイオードについては、リカバリ電流の流通完了タイミングが、それらの個体差等に起因して相違し得る。この場合、還流ダイオードにおけるリカバリ電流の流通が順次完了することで、各ＩＧＢＴのエミッタ間電位差が大きく変動する。この電位差の変動が大きくなると、上述した不都合の発生が顕著となる。
　この問題に対処すべく、ＩＧＢＴをオフ状態からオン状態に切り替える場合におけるＩＧＢＴのスイッチング速度を低下させることも考えられるが、スイッチング損失が増加するといった問題が生じる。また、別の対策として、上述したループ経路中にダイオードのような整流素子を挿入することでＬＣ共振を抑制することも考えられる。
　ここで、ＩＧＢＴをスイッチング制御するため、そのゲート電圧を検出する必要が生じることもある。一般に、駆動回路はＩＣとして構成されることが多い。すると、駆動回路にＩＧＢＴを接続するための端子数は、ＩＣのパッケージを小型化する要請からより少ない方が望ましい。例えばＩＧＢＴのゲートを含む放電経路中にダイオードを挿入すると、そのカソード側に順方向電圧による降下分が発生し、ゲート電圧の検出精度が低下するという問題がある。
　本開示は、複数の半導体スイッチを並列駆動する構成において、ＬＣ共振を抑制しつつ導通制御端子の電圧検出精度を維持できる半導体スイッチの駆動装置を提供することを目的とする。
　本開示の一態様によれば、充電用端子及び放電用端子は、半導体スイッチの導通制御端子に接続される。また、複数の半導体スイッチそれぞれの導通制御端子に、半導体スイッチをオン状態に切り替える際に充電電流を流す充電スイッチ及び充電用端子を含む充電経路と、複数の半導体スイッチそれぞれの導通制御端子及び低電位側導通端子間に、半導体スイッチをオフ状態に切り替える際に放電電流を流す放電スイッチ及び放電用端子を含む放電経路とを備える。
　充電側通電素子は、導通制御端子及び低電位側導通端子を含み前記充電経路の一部を形成する充電側ループ経路に配置され、導通状態になると充電電流を流す。放電側通電素子は、導通制御端子及び低電位側導通端子を含み前記放電経路の一部を形成する放電側ループ経路に配置され、導通状態になると放電電流を流す。電圧検出部は、充電側通電素子及び／又は放電側通電素子の電流出力端子に接続され、抵抗素子は、充電側通電素子及び／又は放電側通電素子に並列接続される。そして、少なくとも充電スイッチ，放電スイッチ及び電圧検出部が、駆動ＩＣとして構成されている。
　このように構成すれば、充電側通電素子又は放電側通電素子が通電状態において電圧降下を生じる素子であっても、これらに対して並列に接続される抵抗素子により電流をバイパスさせることができる。したがって、駆動装置と半導体スイッチとの間の接続端子数を削減するため、電圧検出部を充電側通電素子及び／又は放電側通電素子の電流出力端子に接続しても、電圧降下の影響を軽減できる。
　例えば本開示の他の態様では、放電側通電素子，充電側通電素子をダイオードとする。したがって、ダイオードの端子電圧が順方向電圧以下となる期間は抵抗素子を介して通電が行われるので、半導体スイッチの導通制御端子の電圧をより正確に検出できる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図１は、第１実施形態において、モータ制御システムの全体構成を示す図であり、 図２は、駆動回路を示す図であり、 図３は、駆動回路の各スイッチの動作態様を示すタイムチャートであり、 図４は、関連技術に係るＬＣ共振の発生態様を説明するための図であり、 図５は、関連技術に係るＬＣ共振の発生態様を説明するための図であり、 図６は、関連技術に係るＬＣ共振の発生態様を説明するための図であり、 図７は、関連技術に係るＬＣ共振の発生態様を説明するための図であり、 図８は、関連技術に係るＬＣ共振の発生態様を説明するための図であり、 図９は、関連技術に係るＬＣ共振の発生態様を説明するための図であり、 図１０は、第２実施形態において、駆動回路を示す図であり、 図１１は、第３実施形態において、駆動回路を示す図であり、 図１２は、第４実施形態において、駆動回路を示す図であり、 図１３は、第５実施形態において、駆動回路を示す図であり、 図１４は、第６実施形態において、駆動回路を示す図であり、 図１５は、第７実施形態において、駆動回路を示す図であり、 図１６は、動作タイミングチャートである。
　　（第１実施形態）
　以下、本発明に係る駆動回路を車載モータ制御システムに適用した第１実施形態について、図面を参照しつつ説明する。図１に示すように、制御システムは、直流電源１０、インバータ２０、モータジェネレータ２１、及び制御装置２２を備えている。本実施形態において、直流電源１０は、１００Ｖ以上となる端子間電圧を有する蓄電池である。直流電源１０には、例えばリチウムイオン蓄電池やニッケル水素蓄電池が用いられる。直流電源１０には、コンデンサ１１が並列に接続されている。
　モータジェネレータ２１は、車載主機となる回転電機であり、図示しない駆動輪との間で動力が相互に伝達可能となるように構成されている。モータジェネレータ２１には、例えば３相の永久磁石同期モータが用いられる。尚、本実施形態の車両には、モータジェネレータ２１に加えて図示しないエンジンが搭載されている。
　インバータ２０は、コンデンサ１１から入力される直流電力を交流電力に変換し、モータジェネレータ２１に出力する電力変換器である。インバータ２０は、上アーム部２０Ｈ及び下アーム部２０Ｌの直列接続体を３相分備えている。上アーム部２０Ｈは、第１上アームスイッチＳＨ１と、第２上アームスイッチＳＨ２との並列接続体を備えている。下アーム部２０Ｌは、第１下アームスイッチＳＬ１と、第２下アームスイッチＳＬ１との並列接続体を備えている。本実施形態では、各スイッチＳＨ１，ＳＨ１，ＳＬ１，ＳＬ１として、電圧制御型の半導体スイッチング素子の１つであるＩＧＢＴを用いている。
　上アームスイッチＳＨ１及びＳＨ２それぞれのコレクタには、バスバー等の高電位側導電部材Ｂｐを介してコンデンサ１１の高電位側端子，Ｐ端子が接続されている。下アームスイッチＳＬ１及びＳＬ２それぞれのエミッタには、バスバー等の低電位側導電部材Ｂｎを介してコンデンサ１１の低電位側端子，Ｎ端子が接続されている。上アームスイッチＳＨ１及びＳＨ２それぞれのエミッタと、下アームスイッチＳＬ１及びＳＬ２それぞれのコレクタとは、Ｏ端子に接続されている。尚、エミッタは半導体スイッチング素子の低電位側導通端子に相当し、コレクタは同高電位側導通端子に相当する。また、ゲートは導通制御端子に相当する。
　３相それぞれのＯ端子には、バスバー等の導電部材を介してモータジェネレータ２１の巻線２１Ａの一端が接続されている。各相の巻線２１Ａの他端は、中性点で接続されている。巻線２１Ａは誘導性負荷である。
　アームスイッチＳＨ１，ＳＨ２には、それぞれ第１及び第２上アームダイオードＤＨ１，ＤＨ２が逆並列に接続されている。アームスイッチＳＬ１，ＳＬ２には、それぞれ第１及び第２下アームダイオードＤＬ１，ＤＬ２が逆並列に接続されている。本実施形態において、各ダイオードＤＨ１，ＤＨ２，ＤＬ１，ＤＬ２が「還流ダイオード」に相当する。なお、これらのダイオードは各スイッチＳＨ１，ＳＨ１，ＳＬ１，ＳＬ１と一体的に構成されていても良いし、各スイッチに外付けされていても良い。
　制御装置２２は、モータジェネレータ２１の制御量である例えばトルクを、その指令値に一致させるようにインバータ２０を駆動制御する。制御装置２２は、インバータ２０の各スイッチＳＨ１，ＳＨ２，ＳＬ１，ＳＬ２をオンオフ駆動すべく、各アーム部２０Ｈ，２０Ｌに対応する駆動信号を、各アーム部２０Ｈ，２０Ｌに対して個別に設けられた駆動回路ＤｒＨ，ＤｒＬに出力する。
　制御装置２２は、例えば、電気角で位相が１２０°ずれた３相指令電圧と三角波等のキャリア信号との大小比較に基づくＰＷＭ制御により、各駆動回路ＤｒＨ，ＤｒＬに対応する駆動信号を生成する。各相において、上アーム部２０Ｈに対応する駆動信号と下アーム部２０Ｌに対応する駆動信号とは、互いに相補的な信号となる。このため、各相において、上アーム部２０Ｈを構成する各スイッチＳＨ１，ＳＨ２と下アーム部２０Ｌを構成する各スイッチＳＬ１，ＳＬ２とは、交互にオン状態になる。
　図２に示すように、各アーム部２０Ｈ，２０Ｌに対応する各駆動回路ＤｒＨ，ＤｒＬは基本的には同じ構成である。以下では、下アーム部２０Ｌの駆動回路ＤｒＬを例にして説明する。駆動回路ＤｒＬは、種々の電子部品が実装された制御基板を備えている。種々の電子部品は制御基板上で配線パターンにより接続されており、駆動回路ＤｒＬは、ＩＣとして構成されている。
　駆動回路ＤｒＬは、例えばＰチャネルＭＯＳＦＥＴである充電スイッチ３０を備えている。充電スイッチ３０のソースには定電圧電源３１が接続され、充電スイッチ３０のドレインには充電用抵抗素子３２の一端が接続されている。充電用抵抗素子３２の他端には、第１接続点Ｔ１が接続されている。本実施形態において、
　　　定電圧電源３１→充電スイッチ３０→充電用抵抗素子３２→第１接続点Ｔ１
に至るまでの電気経路が「電源経路Ｌｔ」に相当する。
　駆動回路ＤｒＬの第１ゲート端子Ｇ１ｃには、第１接続点Ｔ１及び充電側通電素子である第１充電側ダイオード３３Ａのアノードが接続されている。ダイオード３３Ａのカソードには、下アームスイッチＳＬ１のゲートが接続されている。また、前記ゲートには、放電側通電素子である第１放電側ダイオード３４Ａのアノードが接続されている。駆動回路ＤｒＬの第２ゲート端子Ｇ１ｄには、第１放電側ダイオード３４Ａのカソード及び第２接続点Ｔ２が接続されている。
　第２接続点Ｔ２には、放電用抵抗素子３５の一端が接続されており、当該抵抗素子３５の他端には、例えばＮチャネルＭＯＳＦＥＴである放電スイッチ３６のドレインが接続されている。放電スイッチ３６のソースには、駆動回路ＤｒＬの第１エミッタ端子ＫＥ１及び第２エミッタ端子ＫＥ２を短絡する電気経路である短絡経路ＥＳが接続されている。エミッタ端子ＫＥ１，ＫＥ２には、それぞれアームスイッチＳＬ１，ＳＬ２のエミッタが接続されている。
　第１下アームスイッチＳＬ１は、第１下アームセンス端子ｍＬ１を備えており、当該端子ｍＬ１は、第１下アームスイッチＳＬ１に流れるコレクタ電流と相関を有する微少電流を出力する。第１下アームセンス端子ｍＬ１には、駆動回路ＤｒＬの第１センス端子ＳＥ１が接続されている。第１センス端子ＳＥ１には、第１センス抵抗素子３７Ａの一端が接続されている。第１センス抵抗素子３７Ａの他端は、第１エミッタ端子ＫＥ１に接続されている。
　この構成によれば、センス端子ｍＬ１から出力される微少電流により第１センス抵抗素子３７Ａに電圧降下が生じ、その電圧降下量が前記コレクタ電流の相関値となる。なお、第１センス抵抗素子３７Ａの電位差は、第１センス電圧として駆動回路ＤｒＬの駆動制御部４０に入力される。
　駆動回路ＤｒＬは、例えばＮチャネルＭＯＳＦＥＴである第１オフ保持スイッチ３８Ａを備えている。第１オフ保持スイッチ３８Ａのドレインには、駆動回路ＤｒＬの第３ゲート端子Ｇ１ｈが接続されている。第１オフ保持スイッチ３８Ａのソースは、短絡経路ＥＳに接続されている。ゲート端子Ｇ１ｈ，オフ保持スイッチ３８Ａ及び短絡経路ＥＳに至る経路は、オフ保持経路Ｌｏｆｆに相当する。下アームスイッチＳＬ１のゲートと第３ゲート端子Ｇ１ｈとの間には、放電用通電素子及びオフ側通電素子であるダイオード５１Ａが順方向に接続されている。ダイオード５１Ａには、抵抗素子５２Ａが並列に接続されている。ダイオード５１のカソードは、電流出力端子に相当する。
　第３ゲート端子Ｇ１ｈと第１エミッタ端子ＫＥ１との間には、抵抗素子５３Ａ及び５４Ａの直列回路が接続されている。前記直列回路は分圧回路に相当し、電圧検出部を構成する。抵抗素子５３Ａ及び５４Ａの共通接続点は、ゲート電圧検出部５５Ａの入力端子に接続されている。ゲート電圧検出部５５Ａの出力端子は、駆動制御部４０の入力端子に接続されている。
　以上の説明は、主に駆動回路ＤｒＬの下アームスイッチＳＬ１側に対応する構成を説明したが、下アームスイッチＳＬ２側に対応する構成は、上記と対称である。図２において、下アームスイッチＳＬ２側に対応する構成要素の符号は、「Ａ」に替えて「Ｂ」を付したり、「１」に替えて「２」を付して示している。
　本実施形態において、
　　　第１接続点Ｔ１→第１ゲート端子Ｇ１ｃ→第１充電側ダイオード３３Ａ
を経由する電気経路と、
　　　第１接続点Ｔ１→第２ゲート端子Ｇ２ｃ→第２充電側ダイオード３３Ｂ
を経由する電気経路とが、電源経路Ｌｔから分岐する「分岐経路Ｌｃｈ」に相当する。また、電源経路Ｌｔ及び分岐経路Ｌｃｈが「充電経路」に相当する。
　また本実施形態において、
　　　第１放電側ダイオード３４Ａ→第２ゲート端子Ｇ１ｄ→第２接続点Ｔ２→
　　　放電用抵抗素子３５→放電スイッチ３６→第１エミッタ端子ＫＥ１
を経由する電気経路が「放電経路Ｌｄｉｓ」に相当する。
　駆動制御部４０は、制御装置２２より出力され、駆動回路ＤｒＬの信号端子ＳＩを介して入力される駆動信号に基づいて充電処理及び放電処理を交互に行う。具体的には、駆動制御部４０は充電処理として、駆動信号がオン駆動指令を示す場合は充電スイッチ３０をオン状態とし、放電スイッチ３６をオフ状態とする。これにより、定電圧電源３１から各下アームスイッチＳＬ１，ＳＬ２のゲートへと充電電流が流れ、各下アームスイッチＳＬ１，ＳＬ２のゲート電圧がスレッショルド電圧Ｖｔｈ以上となる。その結果、各下アームスイッチＳＬ１，ＳＬ２がターンオンする。なお、充電スイッチ３０の駆動は、駆動制御部４０によりＯＮ制御部４１が制御されることで実施される。
　一方、駆動制御部４０は放電処理として、駆動信号がオフ駆動指令を示す場合は充電スイッチ３０をオフ状態とし、放電スイッチ３６をオン状態とする。これにより、各下アームスイッチＳＬ１，ＳＬ２のゲートからエミッタへと放電電流が流れ、各下アームスイッチＳＬ１，ＳＬ２のゲート電圧がスレッショルド電圧Ｖｔｈ未満となる。その結果、各下アームスイッチＳＬ１，ＳＬ２がターンオフする。
　駆動制御部４０は、制御装置２２から出力された駆動信号とゲート電圧とに基づいてオフ保持処理を行う。具体的には、駆動制御部４０はオフ保持処理として、駆動信号がオフ駆動指令を示し、且つゲート電圧が規定電圧Ｖα以下になっている場合に各オフ保持スイッチ３８Ａ，３８Ｂをオン状態とし、それ以外の場合は各オフ保持スイッチ３８Ａ，３８Ｂをオフ状態とする。ここで、規定電圧Ｖαは、スレッショルド電圧Ｖｔｈ以下の電圧に設定されている。
　図３に示すように、時刻ｔ１において、駆動信号がオフ駆動指令からオン駆動指令に切り替えられると、充電スイッチ３０がオン状態，放電スイッチ３６がオフ状態とされる充電処理が開始される。これにより、その後、各下アームスイッチＳＬ１，ＳＬ２のゲート電圧が上昇してスレッショルド電圧Ｖｔｈ以上となり、各下アームスイッチＳＬ１，ＳＬ２がオン状態に切り替えられる。また、駆動信号がオフ駆動指令からオン駆動指令に切り替えられると、各オフ保持スイッチ３８Ａ，３８Ｂがオン状態からオフ状態に切り替えられる。
　その後時刻ｔ２において、駆動信号がオン駆動指令からオフ駆動指令に切り替えられる。このため、充電スイッチ３０がオフ状態とされ、放電スイッチ３６がオン状態とされる放電処理が開始される。これにより、各下アームスイッチＳＬ１，ＳＬ２のゲート電圧が低下し始める。
　その後時刻ｔ３において、ゲート電圧が規定電圧Ｖα以下になるため、各オフ保持スイッチ３８Ａ，３８Ｂがオン状態に切り替えられてオフ保持処理が開始される。なお、オフ保持処理で用いられるゲート電圧は、例えば、各下アームスイッチＳＬ１，ＳＬ２のゲート電圧のうち高い方とすればよい。
　本実施形態では、図２に示したように、駆動回路ＤｒＬが、充電側ダイオード３３，放電側ダイオード３４及び５１を備えている。以下、各ダイオードを配置する技術的意義を、図４から図９に示す関連技術と対比しつつ説明する。ここで関連技術と称するのは、図２に示した駆動回路ＤｒＬから各ダイオード３３～３５を除去した構成である。また、説明の都合上、１つのアームスイッチに対応するゲート端子を１つに纏めてそれぞれＧ１，Ｇ２としている。
　図４では、関連技術の構成に、配線部分等に存在する各インダクタンス成分ＬＰ１～ＬＮ２等を示している。具体的には、それぞれ以下の電気経路に存在するインダクタンス成分である。
　　　ＬＰ１：Ｐ端子→高電位側導電部材Ｂｐ→スイッチＳＨ１のコレクタ
　　　ＬＰ２：Ｐ端子→高電位側導電部材Ｂｐ→スイッチＳＨ２のコレクタ
　　　ＬＯ１：スイッチＳＨ１のエミッタ→スイッチＳＬ１のコレクタ→Ｏ端子
　　　ＬＯ２：スイッチＳＨ２のエミッタ→スイッチＳＬ２のコレクタ→Ｏ端子
　　　ＬＮ１：Ｎ端子→低電位側導電部材Ｂｎ→スイッチＳＬ１のエミッタ
　　　ＬＮ２：Ｎ端子→低電位側導電部材Ｂｎ→スイッチＳＬ２のエミッタ
　また、駆動回路ＤｒＨ，ＤｒＬにおいて、Ｌ１～Ｌ８は以下のインダクタンス成分である。
　　　Ｌ１：第１ゲート端子Ｇ１
　　　Ｌ３：第２ゲート端子Ｇ２
　　　Ｌ５：第１エミッタ端子ＫＥ１
　　　Ｌ７：第２エミッタ端子ＫＥ２
　　　Ｌ２：スイッチＳＬ１のゲート及び第１ゲート端子Ｇ１を接続する経路
　　　Ｌ４：スイッチＳＬ２のゲート及び第２ゲート端子Ｇ２を接続する経路
　　　Ｌ６：スイッチＤＨ１のエミッタ及び第１エミッタ端子ＫＥ１を接続する経路
　　　Ｌ８：スイッチＤＨ２のエミッタ及び第２エミッタ端子ＫＥ２を接続する経路
尚、Ｒｂは、バランス抵抗を示す。
　図４には、３相のうち何れか１相について、上アーム部２０Ｈを構成する各スイッチＳＨ１，ＳＨ２がオン状態とされ、下アーム部２０Ｌを構成する各スイッチＳＬ１，ＳＬ２がオフ状態とされている例を示す。この状態では、図中に一点鎖線で示す
　　　Ｐ端子→第１上アームスイッチＳＨ１→Ｏ端子→２相分の巻線２１Ａ→
　　　図示しない他相の下アーム部２０Ｌ→Ｎ端子
という経路で電流が流れる。また、図中に破線で示す
　　　Ｐ端子→第２上アームスイッチＳＨ２→Ｏ端子→２相分の巻線２１Ａ→
　　　図示しない他相の下アーム部２０Ｌ→Ｎ端子
という経路で電流が流れる。
　図５には、上アーム部２０Ｈを構成する各スイッチＳＨ１，ＳＨ２がオフ状態に切り替えられ、下アーム部２０Ｌを構成する各スイッチＳＬ１，ＳＬ２がオン状態に切り替えられた例を示す。この状態では、誘導性負荷としての巻線２１Ａの存在に起因して、図中に一点鎖線で示す
　　　第１下アームダイオードＤＬ１→Ｏ端子→巻線２１Ａ→
　　　図示しない他相の下アーム部２０Ｌを有するループ経路
に電流が流れ続ける。また、図中に破線で示す
　　　第２下アームダイオードＤＬ２→Ｏ端子→巻線２１Ａ→
　　　図示しない他相の下アーム部２０Ｌを有するループ経路
に電流が流れ続ける。
　図６には、上アーム部２０Ｈを構成する各上アームスイッチＳＨ１，ＳＨ２が再度オン状態に切り替えられ、下アーム部２０Ｌを構成する各下アームスイッチＳＬ１，ＳＬ２が再度オフ状態に切り替えられた例を示す。この場合、第２下アームダイオードＤＬ２には、逆電圧が印加されることに起因してリカバリ電流が流れる。その後、リカバリ電流の流通が完了すると、低電位側導電部材Ｂｎにサージ電圧が発生する。このサージ電圧は、リカバリ電流の減少速度ｄＩ／ｄｔと低電位側導電部材Ｂｎ等のインダクタンスＬとの乗算値に比例する。サージ電圧が発生すると、第２下アームスイッチＳＬ２のエミッタ電位ＶＥ２が、第１下アームスイッチＳＬ１のエミッタ電位ＶＥ１よりも相対的に低くなる。
　その後、図７に示すように、第１下アームダイオードＤＬ１に逆電圧が印加されることに起因して、第１下アームダイオードＤＬ１にリカバリ電流が流れる。リカバリ電流の流通が完了すると、低電位側導電部材Ｂｎにサージ電圧が発生する。サージ電圧の発生に起因して、第１下アームスイッチＳＬ１のエミッタ電位ＶＥ１が、第２下アームスイッチＳＬ２のエミッタ電位ＶＥ２よりも相対的に低くなる。
　このように、各下アームスイッチＳＬ１，ＳＬ２のエミッタ電位に差が生じることに起因して、図８に示すように、各下アームスイッチＳＬ１，ＳＬ２のゲート及びエミッタ容量Ｃｇｅを含むループ経路においてＬＣ共振が発生する。図８には、ループ経路の一例を破線の矢印にて示した。
　ＬＣ共振が発生すると、各ゲート端子Ｇ１，Ｇ２、各エミッタ端子ＫＥ１，ＫＥ２、及び各センス端子ＳＥ１，ＳＥ２等の印加電圧がその定格値を超え、各下アームスイッチＳＬ１，ＳＬ２が誤動作したり、各センス電圧の検出精度が低下したりするといった問題が生じる。この問題に対処すべく、各アームスイッチのスイッチング速度を低下させることも考えられる。ただしこの場合、スイッチング損失が増加して、車両の燃費が悪化する懸念がある。
　なお、各下アームスイッチＳＬ１，ＳＬ２がオン状態に切り替えられると共に、各上アームスイッチＳＨ１，ＳＨ２がオフ状態に切り替えられる場合においても、下アーム部２０Ｌと同様に、上アーム部２０ＨにおいてＬＣ共振が発生する。
　図９には、先の図４の構成を参照して、各アーム部２０Ｈ，２０Ｌが１つのアームスイッチで構成されている例を示した。この場合、リカバリ電流の流通の完了に起因してサージ電圧が発生したとしても、ＬＣ共振は発生しない。これは、サージ電圧が発生しても、第２下アームスイッチＳＬ２のエミッタ電位ＶＥ２と、放電スイッチ３６のソース側電位ＶＥ３とに差が発生しないためである。
　本実施形態では、上述したＬＣ共振現象を抑制するため、図２に示したように、各ダイオード３３，３４，５１を備えている。これにより、充電側ループ経路及び放電側ループ経路におけるＬＣ共振を抑制する。尚、並列抵抗素子５２の作用については後述するので、ダイオード５１に関しては抵抗素子５２を無視することとする。ここで、充電側ループ経路は、以下（Ｃ１）～（Ｃ３）に説明する経路である。
　（Ｃ１）スイッチＳＬ１側の第１容量Ｃｇｅ１、スイッチＳＬ１のゲート、第１ゲート端子Ｇ１、第１接続点Ｔ１、第２ゲート端子Ｇ２、スイッチＳＬ２のゲート及びエミッタ、スイッチＳＬ２側の第２容量Ｃｇｅ２、第２エミッタ端子ＫＥ２、第１エミッタ端子ＫＥ１、及びスイッチＳＬ１のエミッタを含む第１充電側ループ経路。
　（Ｃ２）第１容量Ｃｇｅ１、スイッチＳＬ１のゲート、第１ゲート端子Ｇ１、第１接続点Ｔ１、対象素子（放電用抵抗素子３５、スイッチ３８Ａ、３８Ｂの何れか）、第１エミッタ端子ＫＥ１、及び第１下アームスイッチＳＬ１のエミッタを含む第２充電側ループ経路。
　（Ｃ３）第２容量Ｃｇｅ２、スイッチＳＬ２のゲート、第２ゲート端子Ｇ２、第１接続点Ｔ１、対象素子、第２エミッタ端子ＫＥ２、及びスイッチＳＬ２のエミッタを含む第３充電側ループ経路。
　第１～第３充電側ループ経路のそれぞれに充電側ダイオード３３Ａ又は３３Ｂを配置したことで、各充電側ループ経路に流れる電流の流通方向を一方向のみに制限できる。その結果、各充電側ループ経路におけるＬＣ共振を抑制することができる。
　一方、第１～第３放電側ループ経路Ｄ１，Ｄ２，Ｄ３は、それぞれ以下のようになる。
　　　第１放電側ループ経路Ｄ１：充電側ループ経路Ｃ２より接続点Ｔ１を除いたもの
　　　第２放電側ループ経路Ｄ２：充電側ループ経路Ｃ１の接続点Ｔ１を
　　　　　　　　　　　　　　　　接続点Ｔ２に置換したもの
　　　第３放電側ループ経路Ｄ３：充電側ループ経路Ｃ３より接続点Ｔ１を除いたもの
　第１～第３放電側ループ経路Ｄ１～Ｄ３に放電側ダイオード３４，５１を配置したことで、これらのループ経路に流れる電流の流通方向を一方向のみに制限できる。その結果、ループ経路Ｄ１～Ｄ３におけるＬＣ共振を抑制することができる。
　このように、本実施形態によれば、各アーム部を構成する各アームダイオードのリカバリ電流の流通完了タイミングが相違する場合であっても、ＬＣ共振を抑制することができる。
　更に、本実施形態ではゲート電圧検出部５５を備えたことに伴い、ダイオード５１に並列に抵抗素子５２を接続している。次に、この意義について説明する。駆動制御部４０は、スイッチＳＬのターンオフ時においてゲート電圧を監視し、ゲート電圧がある程度低下した時点でオフ保持スイッチ３８をオンすることで、スイッチＳＬのオフ状態を保持させる。そのため、ゲート電圧が低くなる領域での検出精度を高める必要がある。
　ところが、スイッチＳＬのゲートがオフ保持スイッチ３８に繋がる経路には、上述したように、ＬＣ共振を防止するためのダイオード５１を配置している。これにより、ゲート電圧検出部５５が抵抗素子５３及び５４の直列回路を介して検出するゲート電圧には、当初は順方向電圧Ｖｆ分の電圧降下が生じる。そして、ゲート電圧が順方向電圧Ｖｆ未満になると、ダイオード５１はオフするため、ゲート電圧検出部５５はゲート電圧を検出できなくなる。
　そこで、ダイオード５１に並列に抵抗素子５２を接続することで、ダイオード５１がオフする期間の電流を抵抗素子５２に通電させることで、前記期間におけるゲート電圧検出部５５によるゲート電圧の検出を可能にしている。
　ここで、抵抗素子５２～５４の抵抗値をそれぞれＲ５２～Ｒ５４とすると、抵抗値Ｒ５２については、ＬＣ共振を抑制可能な値を最小値として、
　　　Ｒ５２≪Ｒ５３＋Ｒ５４
に設定する。これにより、スイッチＳＬのゲート電圧をＶｇ１，ゲート電圧検出部５５が検出するゲート電圧をＶｇ２とすると、
　　　Ｖｇ２＝Ｖｇ１×Ｒ５４／（Ｒ５２＋Ｒ５３＋Ｒ５４）
　　　　　　≒Ｖｇ１×Ｒ５４／（Ｒ５３＋Ｒ５４）
となる。
　以上のように本実施形態によれば、２つの下アームスイッチＳＬ１，ＳＬ２を並列駆動する駆動回路ＤｒＬにおいて、ゲート端子Ｇｃ，Ｇｄ及びＧｈをスイッチＳＬのゲートに接続する。また、前記ゲートに、スイッチＳＬをターンオンする際に充電電流を流す充電スイッチ３０及び充電用端子Ｇｃを含む充電経路Ｌｔ，Ｌｃｈと、スイッチＳＬのゲート及びエミッタ間に、スイッチＳＬをターンオフする際に放電電流を流す放電スイッチ３６及び放電用端子Ｇｄを含む放電経路Ｌｄｉｓとを備える。
　ダイオード３３は、前記ゲート及びエミッタを含み前記充電経路の一部を形成する充電側ループ経路Ｃ１～Ｃ３に配置され、オンすると充電電流を流す。ダイオード３４，５１は、前記ゲート及びエミッタを含み前記放電経路の一部を形成する放電側ループ経路Ｄ１～Ｄ３に配置され、オンすると放電電流を流す。ゲート電圧検出部５５を、ダイオード５１のカソード側に接続し、抵抗素子５２を、ダイオード５１に並列接続した。
　このように構成すれば、放電時にスイッチＳＬのゲート電圧が低下してダイオード５１の順方向電圧Ｖｆ未満となっても、抵抗素子５２により電流をバイパスさせることができる。したがって、駆動回路ＤｒＬとスイッチＳＬとの間の接続端子数を削減するため、ゲート電圧検出部５５をダイオード５１のカソード側に接続しても、ゲート電圧が０Ｖの近傍に低下した領域でも正確に検出できる。
　そして、ダイオード５１のカソードとスイッチＳＬのエミッタとの間に抵抗素子５３及び５４からなる分圧回路を接続し、この分圧回路をオフ保持スイッチ３８により短絡する経路を形成するオフ保持経路Ｌｏｆｆを備える。これにより、スイッチＳＬをターンオフさせた際に、スイッチＳＬのオフ状態を確実に維持できる。
　更に、ダイオード３４及び５１を、全ての放電側ループ経路Ｄ１～Ｄ３に係るように配置したので、ＬＣ共振現象を確実に防止できる。
　また、充電経路が定電圧３１に接続される電源経路Ｌｔと、電源経路Ｌｔから分岐してスイッチＳＬ１，ＳＬ２それぞれのゲートに接続される分岐経路Ｌｃｈとを有する際に、ダイオード３３Ａ，３３Ｂを分岐経路Ｌｃｈに配置した。これにより、スイッチＳＬをターンオンさせる際のＬＣ共振も防止できる。そして、ダイオード３３を、全ての充電側ループ経路Ｃ１～Ｃ３に係るように配置したので、ＬＣ共振現象を確実に防止できる。
　加えて、並列接続された２つのスイッチＳＬ１及びＳＬ２によって、直列接続された上アーム部２０Ｈ及び下アーム部２０を構成したので、インバータ回路２０に適用できる。
　　（第２実施形態）
　以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図１０に示すように、第２実施形態では、抵抗素子５３の一端を、ゲート端子Ｇｈに替えてゲート端子Ｇｄに接続している。それに伴い、抵抗素子５２を、ダイオード５１に替えてダイオード３４に対し並列に接続している。以上のように構成される第２実施形態によれば、第２実施形態と同様の効果が得られる。
　　（第３実施形態）
　図１１に示すように、第３実施形態では、抵抗素子５３の一端を、ゲート端子Ｇｈに替えてゲート端子Ｇｃに接続している。それに伴い、抵抗素子５２を、ダイオード５１に替えてダイオード３３に対し並列に接続している。この場合、ゲート電圧検出部５５は、スイッチＳＬのターンオン時におけるゲート電圧を検出し、駆動制御部４０Ａは、ターンオン時に必要となる制御を行う。ダイオード５１は、充電側通電素子に相当する。
　以上のように構成される第３実施形態によれば、抵抗素子５２を、ダイオード５１に替えてダイオード３３に対し並列に接続したので、ゲート電圧検出部５５は、スイッチＳＬのターンオン時におけるゲート電圧が０Ｖの近傍にある領域でも正確に検出できる。
　　（第４実施形態）
　図１２に示すように、第４実施形態は、第１実施形態では駆動回路ＤｒＬに対し、外付けしていたダイオード３３，３４及び５１並びに抵抗素子５２を駆動ＩＣの内部に配置することで、駆動回路ＤｒＬ＿Ａを構成している。この場合も、第１実施形態と同様の効果が得られる。
　　（第５実施形態）
　図１３に示すように、第５実施形態は、第２実施形態では駆動回路ＤｒＬに対し、外付けしていたダイオード３３，３４及び５１並びに抵抗素子５２を駆動ＩＣの内部に配置することで、駆動回路ＤｒＬ＿Ｂを構成している。この場合も、第２実施形態と同様の効果が得られる。
　　（第６実施形態）
　図１４に示すように、第６実施形態は、第３実施形態では駆動回路ＤｒＬに対し、外付けしていたダイオード３３，３４及び５１並びに抵抗素子５２を、駆動ＩＣの内部に配置することで駆動回路ＤｒＬ＿Ｃを構成している。この場合も、第３実施形態と同様の効果が得られる。
　　（第７実施形態）
　図１５に示すように、第７実施形態は、例えば第１実施形態の構成にオープン検出判定部６１を追加することで、駆動回路ＤｒＬ＿Ｄを構成している。オープン検出判定部６１の入力端子は、ゲート電圧検出部５５の出力端子に接続されており、オープン検出判定部６１の出力端子は、駆動制御部４０Ｂの入力端子に接続されている。また、オープン検出判定部６１には、駆動制御部４０ＢがスイッチＳＬに出力するゲート駆動信号も入力されている。オープン検出判定部６１はオープン判定部に相当する。また、ゲート駆動信号は制御信号に相当する。
　次に、第７実施形態の作用について説明する。図１６に示すように、オープン検出判定部６１は、駆動制御部４０ＢがスイッチＳＬをターンオンさせるためゲート駆動信号をハイレベルにしている期間に、ゲート電圧検出部５５によりゲート電圧が検出されない状態になると、駆動制御部４０Ｂに与えるオープン検出判定信号をアクティブレベルのハイにする。駆動制御部４０Ｂは、オープン検出判定信号がアクティブになると、駆動回路ＤｒＬ＿ＤとスイッチＳＬのゲートとの間に断線が発生したと判断する。そして、スイッチＳＬの駆動を停止すると共に、例えばユーザに対する報知処理などを行う。
　以上のように第７実施形態によれば、オープン検出判定部６１は、駆動制御部４０ＢがスイッチＳＬに出力するゲート駆動信号と、ゲート電圧検出部５５により検出されるゲート電圧とに基づいて、スイッチＳＬのゲートがオープン状態になったことを検出できる。
　　（その他の実施形態）
　第１実施形態において、第１充電側ダイオード３３Ａ及び第２充電側ダイオード３３Ｂのうちいずれか一方を除去してもよい。この場合であっても、第１～第３充電側ループ経路におけるＬＣ共振を抑制できる。
　第１実施形態において、第１，第２充電側ダイオード３３Ａ，３３Ｂの組、及び第１，第２放電側ダイオード３４Ａ，３４Ｂの組のうちいずれか一方を除去してもよい。なお、第１，第２充電側ダイオード３３Ａ，３３Ｂの組を除去する場合、上記（Ｃ１）で説明した第１充電側ループ経路に発生するＬＣ共振は抑制されない。
　充電側通電素子，放電側通電素子は、ダイオード３３，３４に限ることはない。要は導通状態になるとそれぞれ充電電流，放電電流を流すように制御可能な素子であれば良い。
　第１実施形態において、第１ゲート端子Ｇ１から第１オフ保持スイッチ３８Ａを介して第１エミッタ端子ＫＥ１に至るまでの放電経路における第１放電側ダイオード３４Ａの設置位置を変更してもよい。例えば、上記放電経路のうち第１オフ保持スイッチ３８Ａよりも第１エミッタ端子ＫＥ１側に第１放電側ダイオード３４Ａを設けてもよい。具体的には、短絡経路ＥＳにおいて、第１センス抵抗素子３７Ａの第２端との接続点よりも第１オフ保持スイッチ３８Ａ側に第１放電側ダイオード３４Ａを設けてもよい。この場合、第１放電側ダイオード３４Ａの電圧降下量が第１センス電圧の検出精度に及ぼす影響を排除できる。ちなみに、上記短絡経路において、第１センス抵抗素子３７Ａの第２端との接続点よりも第１エミッタ端子ＫＥ１側に第１放電側ダイオード３４Ａを設けてもよい。
　なお、第１放電側ダイオード３４Ａについて上述した事項は、第２放電側ダイオード３４Ｂについても同様に適用できる。
　オフ保持スイッチ３８は、必要に応じて設ければ良い。
　インバータを構成する電圧制御型スイッチは、ＩＧＢＴに限らず例えばＮチャネルＭＯＳＦＥＴであってもよい。この場合、ＭＯＳＦＥＴのゲート及びソース間に容量Ｃｇｓが形成される。さらにこの場合、スイッチに逆並列に接続される還流ダイオードは、ＭＯＳＦＥＴのボディダイオードとしてもよいし、ＭＯＳＦＥＴに逆並列に接続された外付けのダイオードとしてもよい。
　各アーム部を構成するスイッチの並列接続数は、２つに限らず３つ以上であってもよい。この場合、これらスイッチのうち、少なくとも２つのスイッチに逆並列接続された還流ダイオードに流れるリカバリ電流の流通完了タイミングが相違することにより、ＬＣ共振が発生する。
　インバータは３相のものに限らず、２相又は４相以上のものであってもよい。要は、少なくとも２相分の上，下アーム部を備え、各相の上，下アーム部の接続点であるＯ端子が誘導性負荷によって接続されている構成であればよい。
　駆動回路は、車両に搭載されるものに限らない。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims (12)

  1. 　逆並列に接続される還流ダイオード（ＤＨ１，ＤＨ２，ＤＬ１，ＤＬ２）を有する電圧制御型の半導体スイッチ（ＳＨ１，ＳＨ２，ＳＬ１，ＳＬ２）が、複数並列接続されたものを駆動対象とし、
    　前記半導体スイッチの導通制御端子に接続される充電用端子及び放電用端子と、
    　前記複数の半導体スイッチそれぞれの導通制御端子に、前記半導体スイッチをオン状態に切り替える際に充電電流を流す充電スイッチ（３０）及び前記充電用端子を含む充電経路（Ｌｔ，Ｌｃｈ）と、
    　前記複数の半導体スイッチそれぞれの導通制御端子及び低電位側導通端子間に、前記半導体スイッチをオフ状態に切り替える際に放電電流を流す放電スイッチ（３６）及び前記放電用端子を含む放電経路（Ｌｄｉｓ）と、
    　前記導通制御端子及び低電位側導通端子を含み前記充電経路の一部を形成する充電側ループ経路に配置され、導通状態になると前記充電電流を流す充電側通電素子（３３Ａ，３３Ｂ）と、
    　前記導通制御端子及び低電位側導通端子を含み前記放電経路の一部を形成する放電側ループ経路に配置され、導通状態になると前記放電電流を流す放電側通電素子（３４Ａ，３４Ｂ）と、
    　前記充電側通電素子及び／又は前記放電側通電素子の電流出力端子に接続される電圧検出部（５５Ａ，５５Ｂ）と、
    　前記充電側通電素子及び／又は前記放電側通電素子に並列接続される抵抗素子（５２Ａ，５２Ｂ）とを備え、
    　少なくとも、前記充電スイッチ，前記放電スイッチ及び前記電圧検出部が駆動ＩＣ（ＤｒＨ，ＤｒＬ，ＤｒＬ＿Ａ，ＤｒＬ＿Ｂ，ＤｒＬ＿Ｃ）として構成されている半導体スイッチの駆動装置。
  2. 　前記放電側通電素子は、ダイオードである請求項１記載の半導体スイッチの駆動装置。
  3. 　前記電圧検出部は、前記放電側通電素子の電流出力端子と前記半導体スイッチの低電位側導通端子との間に接続される分圧回路（５３，５４）を備え、
    　前記分圧回路を短絡する経路を形成するオフ保持経路（Ｌｏｆｆ）を備える請求項１又は２記載の半導体スイッチの駆動装置。
  4. 　前記放電側通電素子は、前記オフ保持経路に配置され、前記放電電流が流れる方向に整流作用を有するオフ側通電素子である請求項３記載の半導体スイッチの駆動装置。
  5. 　前記オフ保持経路に設けられ、前記分圧回路を短絡する際にオンされるオフ保持スイッチ（３８Ａ，３８Ｂ）を備える請求項４記載の半導体スイッチの駆動装置。
  6. 　前記放電側通電素子は、前記放電側ループ経路が複数形成されている際に、それらの全てに配置されている請求項１から５の何れか一項に記載の半導体スイッチの駆動装置。
  7. 　前記充電経路は、
    　電源（３１）に接続される電源経路（Ｌｔ）と、
    　この電源経路から分岐して、前記複数の半導体スイッチそれぞれの導通制御端子に接続される分岐経路（Ｌｃｈ）とを備え、
    　前記充電側通電素子は、前記分岐経路に配置されている請求項１から６の何れか一項に記載の半導体スイッチの駆動装置。
  8. 　前記充電側通電素子は、ダイオード（３３Ａ，３３Ｂ）である請求項７記載の半導体スイッチの駆動装置。
  9. 　前記充電側通電素子は、前記充電側ループ経路が複数形成されている際に、それらの全てに配置されている請求項１から８の何れか一項に記載の半導体スイッチの駆動装置。
  10. 　並列接続された前記複数の半導体スイッチは、直列接続された上アーム部（２０Ｈ）及び下アーム部（２０Ｌ）のそれぞれを構成する請求項１から９の何れか一項に記載の半導体スイッチの駆動装置。
  11. 　前記導通制御端子に入力される制御信号と、
    　前記電圧検出部により検出される電圧とに基づいて、前記導通制御端子がオープン状態になったことを検出するオープン判定部（６１Ａ，６１Ｂ）を備える請求項１から１０の何れか一項に記載の半導体スイッチの駆動装置。
  12. 　前記駆動ＩＣ（ＤｒＬ＿Ａ，ＤｒＬ＿Ｂ，ＤｒＬ＿Ｃ）は、前記充電側通電素子，前記放電側通電素子及び前記並列抵抗素子を含んで構成されている請求項１から１１の何れか一項に記載の半導体スイッチの駆動装置。
PCT/JP2017/045322 2017-03-08 2017-12-18 半導体スイッチの駆動装置 WO2018163559A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201780088074.7A CN110383655B (zh) 2017-03-08 2017-12-18 半导体开关的驱动装置
US16/534,416 US10637466B2 (en) 2017-03-08 2019-08-07 Driving device of semiconductor switch

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017043801A JP6769350B2 (ja) 2017-03-08 2017-03-08 半導体スイッチの駆動装置
JP2017-043801 2017-03-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/534,416 Continuation US10637466B2 (en) 2017-03-08 2019-08-07 Driving device of semiconductor switch

Publications (1)

Publication Number Publication Date
WO2018163559A1 true WO2018163559A1 (ja) 2018-09-13

Family

ID=63447461

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/045322 WO2018163559A1 (ja) 2017-03-08 2017-12-18 半導体スイッチの駆動装置

Country Status (4)

Country Link
US (1) US10637466B2 (ja)
JP (1) JP6769350B2 (ja)
CN (1) CN110383655B (ja)
WO (1) WO2018163559A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6769350B2 (ja) * 2017-03-08 2020-10-14 株式会社デンソー 半導体スイッチの駆動装置
JP7132099B2 (ja) * 2018-11-20 2022-09-06 株式会社日立インダストリアルプロダクツ 電力変換装置
JP6962945B2 (ja) * 2019-01-30 2021-11-05 株式会社 日立パワーデバイス パワー半導体モジュールおよびそれを用いた電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313570A (ja) * 1997-05-08 1998-11-24 Fuji Electric Co Ltd Ｉｇｂｔ駆動回路
JP2012244720A (ja) * 2011-05-18 2012-12-10 Denso Corp スイッチング素子の駆動回路
JP2013247734A (ja) * 2012-05-24 2013-12-09 Mitsubishi Electric Corp インバータ装置およびインバータ装置の異常検出方法
WO2017026367A1 (ja) * 2015-08-07 2017-02-16 三菱電機株式会社 パワースイッチング装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5754414B2 (ja) 2012-05-16 2015-07-29 株式会社デンソー 駆動対象スイッチング素子の駆動装置
DE112014001238T5 (de) * 2013-09-25 2016-01-14 Fuji Electric Co., Ltd. Halbleitervorrichtung mit isoliertem Gate
JP6787348B2 (ja) * 2016-02-17 2020-11-18 富士電機株式会社 半導体素子の過電流保護装置
JP6776046B2 (ja) * 2016-07-29 2020-10-28 株式会社マキタ 電動作業機
JP6769350B2 (ja) * 2017-03-08 2020-10-14 株式会社デンソー 半導体スイッチの駆動装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313570A (ja) * 1997-05-08 1998-11-24 Fuji Electric Co Ltd Ｉｇｂｔ駆動回路
JP2012244720A (ja) * 2011-05-18 2012-12-10 Denso Corp スイッチング素子の駆動回路
JP2013247734A (ja) * 2012-05-24 2013-12-09 Mitsubishi Electric Corp インバータ装置およびインバータ装置の異常検出方法
WO2017026367A1 (ja) * 2015-08-07 2017-02-16 三菱電機株式会社 パワースイッチング装置

Also Published As

Publication number Publication date
JP2018148745A (ja) 2018-09-20
CN110383655B (zh) 2021-12-07
CN110383655A (zh) 2019-10-25
US10637466B2 (en) 2020-04-28
US20190363708A1 (en) 2019-11-28
JP6769350B2 (ja) 2020-10-14

Similar Documents

Publication Publication Date Title
US9813009B1 (en) Active gate clamping for inverter switching devices using grounded gate terminals
US8456866B2 (en) Power supply circuit and power conversion device
JP6623958B2 (ja) 駆動対象スイッチの駆動回路
JP5146555B2 (ja) スイッチング素子の駆動回路
JP6237671B2 (ja) 電力変換装置
CN112242831A (zh) 栅极驱动器电路和检测逆变器支路中的短路事件的方法
US10637466B2 (en) Driving device of semiconductor switch
US20150124502A1 (en) Driving apparatus for driving switching elements of power conversion circuit
JP2017118815A (ja) インバータ制御回路
JP6664311B2 (ja) 駆動システムおよび電力変換装置
CN105871289B (zh) 驱动装置和输送机械
US11728802B2 (en) Drive circuit
US12119773B2 (en) Power supply system and method for controlling power supply system
CN111865128A (zh) 具有集成浪涌电压限制元件的功率模块和功率电路
US11736036B2 (en) Electric power converter
WO2022030190A1 (ja) 電力変換器の制御回路
JP2019088078A (ja) ドライバ回路および電力変換装置
US20230198424A1 (en) Power conversion device
US11750085B2 (en) Electric device
JP7206630B2 (ja) 抑制回路
US20220399805A1 (en) Half-bridge power supply with dynamic dead time
US20110249478A1 (en) Power output stage for a pulse-controlled inverter
WO2020031553A1 (ja) 制御回路
JP2020025384A (ja) 制御回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17899351

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17899351

Country of ref document: EP

Kind code of ref document: A1