JP2010532584A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010532584A5 JP2010532584A5 JP2010515104A JP2010515104A JP2010532584A5 JP 2010532584 A5 JP2010532584 A5 JP 2010532584A5 JP 2010515104 A JP2010515104 A JP 2010515104A JP 2010515104 A JP2010515104 A JP 2010515104A JP 2010532584 A5 JP2010532584 A5 JP 2010532584A5
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- highly doped
- wafer
- temperature
- doped silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000010703 silicon Substances 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 238000001816 cooling Methods 0.000 claims description 21
- 238000000137 annealing Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims 20
- 238000004519 manufacturing process Methods 0.000 claims 9
- 238000000151 deposition Methods 0.000 claims 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 6
- 230000008021 deposition Effects 0.000 claims 5
- 239000002244 precipitate Substances 0.000 claims 4
- 229910052785 arsenic Inorganic materials 0.000 claims 2
- 125000004430 oxygen atom Chemical group O* 0.000 claims 2
- 238000005137 deposition process Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Description
したがって、ある実施態様では、アニールウェーハ中の空孔濃度は、空孔が比較的移動性を有する温度領域を通るウェーハの冷却速度を制御することによって、少なくとも部分的に制御される。そのような制御は、空孔が比較的移動性を有する温度範囲よりも低い温度にウェーハを冷却する前に、冷却されたウェーハ中の結晶格子の空孔の数密度を減少するのに十分な時間だけ行使される。アニールウェーハの温度がこの範囲を通って下がると、空孔はウェーハ表面に拡散して消滅し、空孔濃度プロファイルの変化をもたらす。そのような変化の広がりは、アニールウェーハがこの範囲内の温度で維持される時間の長さ及び温度の大きさに依存し、一般的に、より大きい温度およびより長い拡散時間は、増加した拡散をもたらす。一般に、アニール温度から、空孔が実際に不動になる温度(例えば約950℃)までの平均冷却速度は、好ましくは毎秒20℃以下、より好ましくは毎秒約10℃以下、さらに好ましくは毎秒約5℃以下である。
IV.アニールウェーハの酸素プロファイル
本願明細書で使用される高速熱処理によって、ウェーハの前面および裏面の表面から、少量の酸素が外側に拡散するかもしれないが、得られたアニールウェーハは、シリコン表面からの距離の関数として実質的に均一な格子間酸素濃度を有している。例えば、アニールウェーハは、シリコンの中心から、シリコン表面から約15ミクロン以内のウェーハ領域まで、より好ましくは、シリコンの中心から、シリコン表面から約10ミクロン以内のウェーハ領域まで、さらに好ましくは、シリコンの中心から、シリコン表面から約5ミクロン以内のウェーハ領域まで、最も好ましくは、シリコンの中心から、シリコン表面から約3ミクロン以内のウェーハ領域まで、実質的に均一な格子間酸素濃度を持つだろう。この状況において、実質的に均一な酸素濃度とは、約50%以下、好ましくは約20%以下、より好ましくは約10%以下の酸素濃度の変化を意味するものとする。
本願明細書で使用される高速熱処理によって、ウェーハの前面および裏面の表面から、少量の酸素が外側に拡散するかもしれないが、得られたアニールウェーハは、シリコン表面からの距離の関数として実質的に均一な格子間酸素濃度を有している。例えば、アニールウェーハは、シリコンの中心から、シリコン表面から約15ミクロン以内のウェーハ領域まで、より好ましくは、シリコンの中心から、シリコン表面から約10ミクロン以内のウェーハ領域まで、さらに好ましくは、シリコンの中心から、シリコン表面から約5ミクロン以内のウェーハ領域まで、最も好ましくは、シリコンの中心から、シリコン表面から約3ミクロン以内のウェーハ領域まで、実質的に均一な格子間酸素濃度を持つだろう。この状況において、実質的に均一な酸素濃度とは、約50%以下、好ましくは約20%以下、より好ましくは約10%以下の酸素濃度の変化を意味するものとする。
V.エピタキシャル成長
エピタキシャル層は、本技術分野で一般的に知られている手法によって、アニールされたシリコンウェーハの表面に少なくとも約5μmの平均厚さまで堆積あるいは成長されて、エピタキシャルシリコンウェーハを形成する。典型的には、エピタキシャル成長は化学気相成長法によって行われるのが好ましく、それは、その方法が、半導体材料の上にエピタキシャル層を成長させるための最も柔軟性が高く且つ費用効果の高い方法の1つであるからである。例えば、米国特許US5789309を確認されたい。エピタキシャル層のドーピングは、エピタキシャル層の成長過程の後、あるいは成長過程の間に行うことができる。ドーピング方法にかかわらず、得られたエピタキシャル層は、抵抗率が少なくとも約10mΩ・cm、例えば少なくとも約100mΩ・cmのエピタキシャル層を提供できるN型ドーパント濃度を有している。例えば、エピタキシャル層は、典型的には約100mΩ・cm〜約100Ω・cmの抵抗率を有しているだろう。ある用途では、エピタキシャル層は約300mΩ・cm〜約10Ω・cmの抵抗率を有しているだろう。
エピタキシャル層は、本技術分野で一般的に知られている手法によって、アニールされたシリコンウェーハの表面に少なくとも約5μmの平均厚さまで堆積あるいは成長されて、エピタキシャルシリコンウェーハを形成する。典型的には、エピタキシャル成長は化学気相成長法によって行われるのが好ましく、それは、その方法が、半導体材料の上にエピタキシャル層を成長させるための最も柔軟性が高く且つ費用効果の高い方法の1つであるからである。例えば、米国特許US5789309を確認されたい。エピタキシャル層のドーピングは、エピタキシャル層の成長過程の後、あるいは成長過程の間に行うことができる。ドーピング方法にかかわらず、得られたエピタキシャル層は、抵抗率が少なくとも約10mΩ・cm、例えば少なくとも約100mΩ・cmのエピタキシャル層を提供できるN型ドーパント濃度を有している。例えば、エピタキシャル層は、典型的には約100mΩ・cm〜約100Ω・cmの抵抗率を有しているだろう。ある用途では、エピタキシャル層は約300mΩ・cm〜約10Ω・cmの抵抗率を有しているだろう。
この実施態様の他の変形によれば、ウェーハの冷却速度は、冷却雰囲気の制御と共にあるいは制御なしに、制御される。具体的には、冷却速度は、アニール温度から、空孔が実際に不動になる温度(例えば約950℃)までの平均冷却速が、好ましくは毎秒20℃以下、より好ましくは毎秒約10℃以下、さらに好ましくは毎秒約5℃以下になるように、制御される。代わりに、温度は、約1150℃よりは低いが約950℃よりは高い温度まで、急速に(例えば20℃/秒より大きな速度で)下げられ、そして、保持温度に依存して、数秒〜数分保持する。例えば、1150℃近くの温度では、少なくとも約2、3、4、6秒あるいはそれ以上で十分であり、一方、950℃近くの温度では、少なくとも約2、3、4、6あるいはそれ以上が必要であろう。
Claims (24)
- エピタキシャル単結晶シリコンウェーハを製造する方法であって、
既存の酸素析出物を溶解するために、少なくとも1150℃の温度で高ドープ単結晶シリコン基板をアニーリングする工程であって、
前記高ドープシリコン基板は、チョクラルスキー法によって成長させたらスライスされ、前面および裏面と、前記前面と前記裏面とを接続する円周端面とを有し、ならびに5mΩ・cm未満の抵抗率を有している、アニーリング工程と、
前記エピタキシャルインゴットかシリコンウェーハを形成するために、高速熱処理した前記高ドープシリコン基板の前記前面にN−シリコンエピタキシャル層を堆積する工程であって、前記エピタキシャル層は、10mΩ・cmより大きな抵抗率を有する、堆積工程と、
前記高ドープシリコン基板を、アニーリング温度から室温まで冷却する冷却工程と、を含み、
前記高ドープ単結晶シリコン基板に均一濃度の空孔を導入するために、前記冷却工程中に
(i)前記アニーリング工程の雰囲気が制御されるか、あるいは、
(ii)前記冷却工程中に冷却速度が制御され、
前記均一濃度は、酸化析出物熱処理中に酸素析出物を触媒するのに不十分であることを特徴とする製造方法。 - 前記冷却工程は、前記堆積工程の後に行なわれることを特徴とする請求項1に記載の製造方法。
- 前記アニーリング工程の行なわれる雰囲気が酸素を含むことを特徴とする請求項2に記載の製造方法。
- 前記雰囲気は、少なくとも1000原子ppmの酸素分圧を含むことを特徴とする請求項3に記載の製造方法。
- 前記アニーリング温度から前記空孔が実際に不動になる温度までの前記冷却速度は、毎秒20℃以下であることを特徴とする請求項2に記載の製造方法。
- 前記アニーリング温度から前記空孔が実際に不動になる温度までの前記冷却速度は、毎秒5℃以下であることを特徴とする請求項2に記載の製造方法。
- 前記アニーリング工程と前記堆積工程とが同じ装置の中で行なわれ、
前記冷却工程は、前記堆積工程の後に行なわれ、
前記アニーリング温度から前記空孔が実際に不動になる温度までの前記冷却速度は、毎秒20℃以下であることを特徴とする請求項1に記載の製造方法。 - 前記アニーリング工程と前記堆積工程とが同じ装置の中で行なわれ、
前記冷却工程は、前記堆積工程の後に行なわれ、
前記アニーリング温度から前記空孔が実際に不動になる温度までの前記冷却速度は、毎秒5℃以下であることを特徴とする請求項1に記載の製造方法。 - 前記高ドープシリコン基板の冷却工程が、
前記アニーリング温度から1150℃よりは低いが950℃よりは高い温度まで毎秒20℃を超える冷却速度で冷却する過程と、
その次に、その温度範囲内において少なくとも2秒保持する過程と、
を含むことを特徴とする請求項2に記載の製造方法。 - 前記高ドープシリコン基板が950℃の温度まで冷却され、その温度で少なくとも2分間保持されることを特徴とする請求項9に記載の製造方法。
- 前記高ドープシリコン基板はN型ドーパントを含むことを特徴とする請求項1に記載の製造方法。
- 前記高ドープシリコン基板は、P、Asおよびそれらの組合せから成る群から選ばれたドーパントを含むことを特徴とする請求項11に記載の製造方法。
- 前記高ドープシリコン基板はP型ドーパントを含むことを特徴とする請求項1に記載の製造方法。
- 前記高ドープシリコン基板は、B、Al、Gaおよびそれらの組合せから成る群から選ばれたドーパントを含むことを特徴とする請求項13に記載の製造方法。
- 前記アニーリング工程の前に、前記高ドープ単結晶シリコン基板の前記裏面にポリシリコン層を堆積する工程をさらに含むことを特徴とする請求項1に記載の製造方法。
- チョクラルスキー法によって成長させたインゴットからスライスされた高ドープ単結晶シリコン基板であって、
前面および裏面と、前記前面と前記裏面とを接続する円周端面とを有し、
5mΩ・cm未満の抵抗率を有し、
酸素析出物の核が実質的にない、前記高ドープ単結晶シリコン基板と、
エピタキシャルシリコンウェーハを形成している前記高ドープシリコン基板の前記前面上のN−シリコンエピタキシャル層であって、
前記エピタキシャル層はN型ドーパントを含み、10mΩ・cmより大きな抵抗率を有している、N−シリコンエピタキシャルシリコン層と、
を含むことを特徴とするエピタキシャルシリコンウェーハ。 - 前記高ドープシリコン基板はN型ドーパントを含むことを特徴とする請求項16に記載のウェーハ。
- 前記高ドープシリコン基板は、P、Asおよびそれらの組合せから成る群から選ばれたドーパントを含むことを特徴とする請求項17に記載のウェーハ。
- 前記高ドープシリコン基板はP型ドーパントを含むことを特徴とする請求項16に記載のウェーハ。
- 前記高ドープシリコン基板は、B、Al、Gaおよびそれらの組合せから成る群から選ばれたドーパントを含むことを特徴とする請求項19に記載のウェーハ。
- 前記エピタキシャル層が100mΩ・cm〜100Ω・cmの抵抗率を有することを特徴とする請求項16に記載のウェーハ。
- 前記高ドープシリコン基板は、実質的に均一な格子間酸素濃度を有する範囲であって、前記ウェーハの中心から、前記ウェーハの表面から15ミクロン以内の距離まで半径方向に延びている前記範囲を含むことを特徴とする請求項16に記載のウェーハ。
- 前記実質的に均一な領域は、50%以下の変化を伴う格子間酸素原子の濃度を有することを特徴とする請求項22に記載のウェーハ。
- 前記実質的に均一な領域は、10%以下の変化を伴う格子間酸素原子の濃度を有することを特徴とする請求項22に記載のウェーハ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/771,667 US20090004426A1 (en) | 2007-06-29 | 2007-06-29 | Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates |
PCT/US2008/068284 WO2009006182A1 (en) | 2007-06-29 | 2008-06-26 | Suppression of oxygen precipitation in heavily doped single crystal silicon substrates |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010532584A JP2010532584A (ja) | 2010-10-07 |
JP2010532584A5 true JP2010532584A5 (ja) | 2011-05-26 |
Family
ID=39672544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010515104A Withdrawn JP2010532584A (ja) | 2007-06-29 | 2008-06-26 | 高ドープ単結晶シリコン基板の酸素析出物の抑制 |
Country Status (7)
Country | Link |
---|---|
US (2) | US20090004426A1 (ja) |
EP (1) | EP2168150A1 (ja) |
JP (1) | JP2010532584A (ja) |
KR (1) | KR20100039291A (ja) |
CN (1) | CN101689504A (ja) |
TW (1) | TW200919585A (ja) |
WO (1) | WO2009006182A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090004458A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Diffusion Control in Heavily Doped Substrates |
DE102008023054B4 (de) * | 2008-05-09 | 2011-12-22 | Siltronic Ag | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe |
US8627528B2 (en) * | 2009-11-19 | 2014-01-14 | Nike, Inc. | Footwear customization kit |
JP2011134830A (ja) * | 2009-12-24 | 2011-07-07 | Covalent Materials Corp | エピタキシャルウェーハ |
JP2011155130A (ja) * | 2010-01-27 | 2011-08-11 | Covalent Materials Tokuyama Corp | エピタキシャルウェーハ及びその製造方法 |
US9483908B2 (en) | 2010-08-20 | 2016-11-01 | Micro-Gaming Ventures, LLC | Methods and systems for conducting a competition within a gaming environment |
FR2974180B1 (fr) * | 2011-04-15 | 2013-04-26 | Commissariat Energie Atomique | Procede de determination de la concentration en oxygene interstitiel. |
JP5890587B2 (ja) * | 2013-04-24 | 2016-03-22 | Sumco Techxiv株式会社 | 単結晶の製造方法およびシリコンウェーハの製造方法 |
US9634098B2 (en) * | 2013-06-11 | 2017-04-25 | SunEdison Semiconductor Ltd. (UEN201334164H) | Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method |
WO2015003022A1 (en) * | 2013-07-01 | 2015-01-08 | Solexel, Inc. | High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells |
US11111602B2 (en) | 2014-07-31 | 2021-09-07 | Globalwafers Co., Ltd. | Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size |
CN116314384A (zh) * | 2016-06-08 | 2023-06-23 | 环球晶圆股份有限公司 | 具有经改进的机械强度的高电阻率单晶硅锭及晶片 |
JP6579086B2 (ja) * | 2016-11-15 | 2019-09-25 | 信越半導体株式会社 | デバイス形成方法 |
CN114121626A (zh) * | 2020-08-27 | 2022-03-01 | 联华电子股份有限公司 | 一种制作半导体元件的方法 |
Family Cites Families (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS583375B2 (ja) * | 1979-01-19 | 1983-01-21 | 超エル・エス・アイ技術研究組合 | シリコン単結晶ウエハ−の製造方法 |
JPS5680139A (en) * | 1979-12-05 | 1981-07-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
US4435896A (en) * | 1981-12-07 | 1984-03-13 | Bell Telephone Laboratories, Incorporated | Method for fabricating complementary field effect transistor devices |
US4437922A (en) * | 1982-03-26 | 1984-03-20 | International Business Machines Corporation | Method for tailoring oxygen precipitate particle density and distribution silicon wafers |
US4548654A (en) * | 1983-06-03 | 1985-10-22 | Motorola, Inc. | Surface denuding of silicon wafer |
JPS6031231A (ja) * | 1983-07-29 | 1985-02-18 | Toshiba Corp | 半導体基体の製造方法 |
US4505759A (en) * | 1983-12-19 | 1985-03-19 | Mara William C O | Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals |
US4868133A (en) * | 1988-02-11 | 1989-09-19 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using RTA |
US4851358A (en) * | 1988-02-11 | 1989-07-25 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing |
US5194395A (en) * | 1988-07-28 | 1993-03-16 | Fujitsu Limited | Method of producing a substrate having semiconductor-on-insulator structure with gettering sites |
JP2617798B2 (ja) * | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
US5024723A (en) * | 1990-05-07 | 1991-06-18 | Goesele Ulrich M | Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning |
IT1242014B (it) * | 1990-11-15 | 1994-02-02 | Memc Electronic Materials | Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici. |
DE59010916D1 (de) * | 1990-12-21 | 2000-11-30 | Siemens Ag | Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen |
US5131979A (en) * | 1991-05-21 | 1992-07-21 | Lawrence Technology | Semiconductor EPI on recycled silicon wafers |
US5137838A (en) * | 1991-06-05 | 1992-08-11 | National Semiconductor Corporation | Method of fabricating P-buried layers for PNP devices |
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JP2726583B2 (ja) * | 1991-11-18 | 1998-03-11 | 三菱マテリアルシリコン株式会社 | 半導体基板 |
JP2560178B2 (ja) * | 1992-06-29 | 1996-12-04 | 九州電子金属株式会社 | 半導体ウェーハの製造方法 |
JPH0684925A (ja) * | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体基板およびその処理方法 |
KR0139730B1 (ko) * | 1993-02-23 | 1998-06-01 | 사또오 후미오 | 반도체 기판 및 그 제조방법 |
US5401669A (en) * | 1993-05-13 | 1995-03-28 | Memc Electronic Materials, Spa | Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers |
JPH0786289A (ja) * | 1993-07-22 | 1995-03-31 | Toshiba Corp | 半導体シリコンウェハおよびその製造方法 |
JPH07106512A (ja) * | 1993-10-04 | 1995-04-21 | Sharp Corp | 分子イオン注入を用いたsimox処理方法 |
US5451806A (en) * | 1994-03-03 | 1995-09-19 | Motorola, Inc. | Method and device for sensing a surface temperature of an insulated gate semiconductor device |
US5445975A (en) * | 1994-03-07 | 1995-08-29 | Advanced Micro Devices, Inc. | Semiconductor wafer with enhanced pre-process denudation and process-induced gettering |
JP2895743B2 (ja) * | 1994-03-25 | 1999-05-24 | 信越半導体株式会社 | Soi基板の製造方法 |
JP2874834B2 (ja) * | 1994-07-29 | 1999-03-24 | 三菱マテリアル株式会社 | シリコンウェーハのイントリンシックゲッタリング処理法 |
US5611855A (en) * | 1995-01-31 | 1997-03-18 | Seh America, Inc. | Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth |
US5788763A (en) * | 1995-03-09 | 1998-08-04 | Toshiba Ceramics Co., Ltd. | Manufacturing method of a silicon wafer having a controlled BMD concentration |
US5593494A (en) * | 1995-03-14 | 1997-01-14 | Memc Electronic Materials, Inc. | Precision controlled precipitation of oxygen in silicon |
JP3085146B2 (ja) * | 1995-05-31 | 2000-09-04 | 住友金属工業株式会社 | シリコン単結晶ウェーハおよびその製造方法 |
US5792700A (en) * | 1996-05-31 | 1998-08-11 | Micron Technology, Inc. | Semiconductor processing method for providing large grain polysilicon films |
KR100240023B1 (ko) * | 1996-11-29 | 2000-01-15 | 윤종용 | 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼 |
US5789309A (en) * | 1996-12-30 | 1998-08-04 | Memc Electronic Materials, Inc. | Method and system for monocrystalline epitaxial deposition |
US6503594B2 (en) * | 1997-02-13 | 2003-01-07 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects and slip |
US6045610A (en) * | 1997-02-13 | 2000-04-04 | Samsung Electronics Co., Ltd. | Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance |
US6485807B1 (en) * | 1997-02-13 | 2002-11-26 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects, and methods of preparing the same |
US5994761A (en) * | 1997-02-26 | 1999-11-30 | Memc Electronic Materials Spa | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
MY137778A (en) * | 1997-04-09 | 2009-03-31 | Memc Electronic Materials | Low defect density, ideal oxygen precipitating silicon |
JPH1126390A (ja) * | 1997-07-07 | 1999-01-29 | Kobe Steel Ltd | 欠陥発生防止方法 |
US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
TW429478B (en) * | 1997-08-29 | 2001-04-11 | Toshiba Corp | Semiconductor device and method for manufacturing the same |
US6051468A (en) * | 1997-09-15 | 2000-04-18 | Magepower Semiconductor Corp. | Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance |
JP3395661B2 (ja) * | 1998-07-07 | 2003-04-14 | 信越半導体株式会社 | Soiウエーハの製造方法 |
EP1110240B1 (en) * | 1998-09-02 | 2006-10-25 | MEMC Electronic Materials, Inc. | Process for preparing an ideal oxygen precipitating silicon wafer |
US6336968B1 (en) * | 1998-09-02 | 2002-01-08 | Memc Electronic Materials, Inc. | Non-oxygen precipitating czochralski silicon wafers |
CN1155074C (zh) * | 1998-09-02 | 2004-06-23 | Memc电子材料有限公司 | 从低缺陷密度的单晶硅上制备硅-绝缘体结构 |
DE69928434T2 (de) * | 1998-09-02 | 2006-07-27 | Memc Electronic Materials, Inc. | Wärmebehandelte siliziumplättchen mit verbesserter eigengetterung |
US6284384B1 (en) * | 1998-12-09 | 2001-09-04 | Memc Electronic Materials, Inc. | Epitaxial silicon wafer with intrinsic gettering |
AU2050900A (en) * | 1998-12-28 | 2000-07-31 | Fairchild Semiconductor Corporation | Metal gate double diffusion mosfet with improved switching speed and reduced gate tunnel leakage |
DE60041309D1 (de) * | 1999-03-16 | 2009-02-26 | Shinetsu Handotai Kk | Herstellungsverfahren für siliziumwafer und siliziumwafer |
US6346460B1 (en) * | 1999-03-30 | 2002-02-12 | Seh-America | Low cost silicon substrate with impurity gettering and latch up protection and method of manufacture |
US20030051656A1 (en) * | 1999-06-14 | 2003-03-20 | Charles Chiun-Chieh Yang | Method for the preparation of an epitaxial silicon wafer with intrinsic gettering |
US6339016B1 (en) * | 2000-06-30 | 2002-01-15 | Memc Electronic Materials, Inc. | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone |
US6818197B2 (en) * | 2000-09-25 | 2004-11-16 | Mitsubishi Materials Silicon Corporation | Epitaxial wafer |
US20020084451A1 (en) * | 2000-12-29 | 2002-07-04 | Mohr Thomas C. | Silicon wafers substantially free of oxidation induced stacking faults |
WO2002066714A2 (en) * | 2001-01-02 | 2002-08-29 | Memc Electronic Materials, Inc. | Process for preparing single crystal silicon having improved gate oxide integrity |
US6743495B2 (en) * | 2001-03-30 | 2004-06-01 | Memc Electronic Materials, Inc. | Thermal annealing process for producing silicon wafers with improved surface characteristics |
WO2002084728A1 (en) * | 2001-04-11 | 2002-10-24 | Memc Electronic Materials, Inc. | Control of thermal donor formation in high resistivity cz silicon |
TW541581B (en) * | 2001-04-20 | 2003-07-11 | Memc Electronic Materials | Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates |
JP2002368001A (ja) * | 2001-06-07 | 2002-12-20 | Denso Corp | 半導体装置及びその製造方法 |
CN100446196C (zh) * | 2001-06-22 | 2008-12-24 | Memc电子材料有限公司 | 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法 |
JP2003124219A (ja) * | 2001-10-10 | 2003-04-25 | Sumitomo Mitsubishi Silicon Corp | シリコンウエーハおよびエピタキシャルシリコンウエーハ |
US6673147B2 (en) * | 2001-12-06 | 2004-01-06 | Seh America, Inc. | High resistivity silicon wafer having electrically inactive dopant and method of producing same |
US6669777B2 (en) * | 2001-12-06 | 2003-12-30 | Seh America, Inc. | Method of producing a high resistivity silicon wafer utilizing heat treatment that occurs during device fabrication |
WO2003088346A1 (en) * | 2002-04-10 | 2003-10-23 | Memc Electronic Materials, Inc. | Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer |
DE102004060624B4 (de) * | 2004-12-16 | 2010-12-02 | Siltronic Ag | Halbleiterscheibe mit epitaktisch abgeschiedener Schicht und Verfahren zur Herstellung der Halbleiterscheibe |
US7485928B2 (en) * | 2005-11-09 | 2009-02-03 | Memc Electronic Materials, Inc. | Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering |
US20090004458A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Diffusion Control in Heavily Doped Substrates |
-
2007
- 2007-06-29 US US11/771,667 patent/US20090004426A1/en not_active Abandoned
-
2008
- 2008-06-26 JP JP2010515104A patent/JP2010532584A/ja not_active Withdrawn
- 2008-06-26 EP EP08771993A patent/EP2168150A1/en not_active Withdrawn
- 2008-06-26 CN CN200880022738A patent/CN101689504A/zh active Pending
- 2008-06-26 KR KR1020097027309A patent/KR20100039291A/ko not_active Application Discontinuation
- 2008-06-26 WO PCT/US2008/068284 patent/WO2009006182A1/en active Application Filing
- 2008-06-27 TW TW097124444A patent/TW200919585A/zh unknown
-
2011
- 2011-02-04 US US13/020,957 patent/US20110177682A1/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010532584A5 (ja) | ||
JP2010532585A5 (ja) | ||
US7485928B2 (en) | Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering | |
JP2010532584A (ja) | 高ドープ単結晶シリコン基板の酸素析出物の抑制 | |
JP5276863B2 (ja) | シリコンウェーハ | |
JP2010532585A (ja) | 高ドープ基板の拡散制御 | |
WO2006003812A1 (ja) | シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ | |
TWI550143B (zh) | Production method of epitaxial silicon wafer and epitaxial silicon wafer | |
JP2018052749A (ja) | n型SiC単結晶基板及びその製造方法、並びにSiCエピタキシャルウェハ | |
WO2001016408A1 (fr) | Plaquette de silicium epitaxiale | |
TWI614808B (zh) | 藉由活化非活性氧沉澱核製造高沉澱密度晶圓之方法 | |
JP2004503086A (ja) | 削剥領域を備えたシリコンウエハの製造方法及び製造装置 | |
JP2010034330A (ja) | エピタキシャルウェーハおよびその製造方法 | |
CN107532325B (zh) | 硅外延晶圆及其制造方法 | |
KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
JP2020526472A (ja) | 単結晶シリコンから作られる半導体ウェハおよびその製造プロセス | |
JP4270713B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2010098284A (ja) | エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法 | |
JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
CN115135818B (zh) | 半导体硅晶片的制造方法 | |
JP2008294256A5 (ja) | ||
JP4550870B2 (ja) | 半導体装置の製造方法 | |
TWI533356B (zh) | 磊晶矽晶圓及磊晶矽晶圓的製造方法 | |
JP2002009006A (ja) | 拡散シリコンウェハおよびその製造方法 |