JP2010519626A - 1つもしくはそれ以上のメモリ装置を有するシステム - Google Patents
1つもしくはそれ以上のメモリ装置を有するシステム Download PDFInfo
- Publication number
- JP2010519626A JP2010519626A JP2009550173A JP2009550173A JP2010519626A JP 2010519626 A JP2010519626 A JP 2010519626A JP 2009550173 A JP2009550173 A JP 2009550173A JP 2009550173 A JP2009550173 A JP 2009550173A JP 2010519626 A JP2010519626 A JP 2010519626A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- memory device
- width
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1678—Details of memory controller using bus width
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
- Logic Circuits (AREA)
- Memory System (AREA)
Abstract
性能を最大限にするためシステムが最大の共通の数のアクティブデータパッドまでで動作することができ、あるいは消費電力を最小限にするためシステムが単一のアクティブデータパッドで動作することができるように、メモリ装置は動的に構成可能なデータ幅を有する。それ故、システムは、異なるデータ幅を有するメモリ装置の混合を含むことができる。メモリ装置は、ブロードキャスト動作でメモリコントローラからすべてのメモリ装置を介して直列に伝播される単一のコマンドの発行を通じて動的に構成され得る。システムの堅牢な動作は、データ出力禁止アルゴリズムを実施することによって保証され、このアルゴリズムは、読出し出力制御信号が適切なシーケンスから受け取られたとき、有効なデータがメモリコントローラに提供されることを抑制する。
【選択図】 図3A
Description
その結果、CE#は、すべてのシリアルメモリ装置への共通の信号であり、CE#は、全体のメモリを低電力状態に置くために利用される。RST#の1つの使用例では、メモリ装置は、RST#が低論理レベルのとき、リセットモードにセットされる。リセットモードでは、電力は安定化され、メモリ装置は、すべての限りのあるステートマシンを(finite state machines)を初期化し、かつコンフィギュレーションおよび状態レジスタをデフォルト状態にリセットすることよって、動作のためそれ自身を準備させる。メモリコントローラ102は、相補的なクロック信号CKおよびCK#を提供するクロック出力ポートCKO#とCKOと、システムの最後のメモリ装置からの相補的なクロック信号を受け取るクロック入力ポートCKI#とCKIを含む。各メモリ装置は、受信したクロックの位相を生成するためのDLLもしくはPLLのようなクロックシンセサイザを含むことができる。ある位相は、内部的に信頼性のある動作を確実にするため、入力データの有効なウィンドー内にクロックエッジを集めるために利用される。各メモリ装置は、相補的なクロック信号を次のメモリ装置のクロック入力ポートへ通過させるためのクロック出力ポートCKO#およびCKOと、メモリコントローラ102もしくは前のメモリ装置のいずれかから相補的なクロック信号を受け取るためのクロック入力ポートCKIおよびCKI#を有する。最後のメモリ装置110は、クロック信号を元のメモリコントローラ102へ提供する。
Claims (40)
- 第1の数の出力ポートを有し、最大データ幅構成データをアクセスするためのコマンドを第1の数の出力ポートの1つの出力ポートから提供するメモリコントローラと、
最大データ幅構成データを蓄積する入力/出力レジスタ、第2の数のデータ入力パッド、および第2の数のデータ出力パッドを有し、第2の数のデータ入力パッドの1つのデータ入力パッドにコマンドを受け取り、さらに最大データ幅構成データを第2の数のデータ出力パッドの1つのデータ出力パッドから提供するメモリ装置と、
を有するシステム。 - 最大データ幅構成データは、入力/出力レジスタにハードワイヤ接続される、請求項1に記載のシステム。
- メモリコントローラは、第1の数の入力ポートの1つの入力ポートから最大データ幅構成データを受け取る、第1の数の入力ポートを含む、請求項1に記載のシステム。
- 第2の数のデータ入力パッドのすべては、1つのデータ入力パッドを除きディスエーブルされ、第2の数のデータ出力パッドの全ては、1つのデータ出力パッドを除きディスエーブルされる、請求項1に記載のシステム。
- メモリ装置は、メモリコントローラから受け取った構成(コンフィギュレーション)コードを蓄積するカレントアクティブ幅レジスタを含み、構成コードは、第3の数のデータ入力パッドと第3の数のデータ出力パッドをイネーブルする、請求項4に記載のシステム。
- 第3の数は、第2の数以下である、請求項5に記載のシステム。
- メモリ装置は、パッケージ内にカプセル封止されたメモリダイを含み、パッケージは、第4の数のデータ入力ピンとデータ出力ピンを有する、請求項6に記載のシステム。
- 最も小さい共通の数のデータ入力ピンは、最も小さい共通の数のデータ入力パッドに電気的に接続され、最も小さい共通の数は、第2の数および第4の数よりも小さい、請求項7に記載のシステム。
- 第3の数は、1と最も小さい共通の数の間である、請求項8に記載のシステム。
- システムはさらに、第1の数の出力ポートを第4の数の入力ピンに電気的に接続する第5の数の導電性トラックを含む、請求項9に記載のシステム。
- 第3の数は、最も小さい共通の数と導電性のトラックの第5の数より小さい、請求項10に記載のシステム。
- コンフィギュレーション(構成)コードを格納するカレントアクティブ幅レジスタと、
データ入力パッドからコンフィギュレーションコードを受け取り、コンフィギュレーションコードをカレントアクティブ幅レジスタに渡す第1のデータ入力/出力回路ブロックと、
カレントアクティブ幅レジスタに格納されたコンフィギュレーションコードに応答して選択的にイネーブルされる第2のデータ入力/出力回路ブロックと、
を有するメモリ装置。 - メモリ装置はさらに、最大データ幅構成データを格納する入力/出力レジスタを含み、最大データ幅構成データは、データ出力パッドを介して第1のデータ入力/出力回路ブロックにより提供される、請求項12に記載のメモリ装置。
- カレントアクティブ幅レジスタ、第1のデータ入力/出力回路ブロック、第2のデータ入力/出力回路ブロック、入力/出力レジスタ、データ入力パッドおよびデータ出力パッドは、パッケージにカプセル封止されたメモリダイ上に形成される、請求項13に記載のメモリ装置。
- パッケージは、第1のデータ入力/出力回路ブロックに結合された厳密に1つのデータ入力ピンを含む、請求項14に記載のメモリ装置。
- パッケージは、第1のデータ入力/出力回路ブロックに結合された第1のデータ入力と、第2のデータ入力/出力回路ブロックに結合された第2のデータ入力ピンとを含む、請求項14に記載のメモリ装置。
- パッケージは、少なくとも1つの追加のデータ入力ピンを含む、請求項15に記載のメモリ装置。
- リンクトポロジーでメモリコントローラに接続された少なくとも1つのメモリ装置を有するシステムのためのデータ幅を設定する方法であって、
少なくとも1つのメモリ装置に格納されたコンフィギュレーション(構成)データをアクセスし、コンフィギュレーションデータは、少なくとも1つのメモリ装置の最大データ幅に対応しており、
すべてのコンフィギュレーションデータの最も小さいデータ幅を決定し、
少なくとも1つのメモリ装置内の、1と最も小さいデータ幅との間の選択されたデータ幅を設定する、
方法。 - 前記アクセスすることは、少なくとも1つのメモリ装置に識別番号を割り当てることを含む、請求項18に記載の方法。
- 前記アクセスすることは、1つのデータ幅に対応する単一データライン上に直列にリードコマンドを発することを含む、請求項18に記載の方法。
- 選択されたデータ幅は、システムの動作プロファイルによって決定される、請求項18に記載の方法。
- 前記動作プロファイルは、選択されたデータ幅をもっと小さいデータ幅になるように設定することにより、システムの性能を最大化することに対応する、請求項21に記載の方法。
- 前記動作プロファイルは、選択されたデータ幅が1になるように設定することにより、システムの電力消費を最小限にすることに対応する、請求項21に記載の方法。
- 前記設定することは、少なくとも1つのメモリ装置のカレントアクティブ幅レジスタに選択されたデータ幅に対応するコンフィギュレーションコードをロードすることを含む、請求項18に記載の方法。
- 前記設定することは、カレントアクティブ幅レジスタにコンフィギュレーションコードを書き込むため少なくとも1つのメモリ装置にアドレスされたコマンドを発することを含む、請求項24に記載の方法。
- システムは、直列に接続された複数のメモリ装置を含む、請求項24に記載の方法。
- 前記設定することは、複数のメモリ装置の各々のカレントアクティブ幅レジスタにコンフィギュレーションコードを書き込むため、複数のメモリ装置によって認識され得るブロードキャストアドレスを有するコマンドを発することを含む、請求項26に記載の方法。
- リングトポロジーでメモリコントローラに直列に接続されたメモリ装置にコマンドをブロードキャストする方法であって、
コマンドに対応するオペコードとブロードキャストアドレスを有する1つのコマンドパケットを発し、
メモリ装置でコマンドパケットを直列に受取り、メモリ装置の各々は、割り当てられた装置アドレスとブロードキャストアドレスを認識することができ、
ブロードキャストアドレスに応答してメモリ装置の各々でオペコードを実行し、
メモリ装置の最後のメモリ装置からメモリコントローラにコマンドパケットを渡しブロードキャストを終了する、
方法。 - コマンドパケットは、2nの全体の装置アドレスを提供するためのnビットアドレスフィールドを含み、全体の装置アドレスの2n−1は、装置アドレスに割当てられ、2n−1全体の装置アドレスの1つはブロードキャストアドレスである、請求項28に記載の方法
- ブロードキャストアドレスは、2nの全体の装置アドレスの最も大きい論理アドレスである、請求項29に記載の方法。
- メモリ装置の各々は、オペコードの実行を可能にするためブロードキャストアドレスを論理的にデコードする、請求項30に記載の方法。
- 割当てられたブロードキャストアドレスは、メモリ装置の各々に格納される、請求項29に記載の方法。
- ブロードキャストアドレスは、割当てられたブロードキャストアドレスに一致され、オペコードの実行を可能にする、請求項32に記載の方法。
- メモリ装置のデータ出力を禁止する方法であって、
読出しデータを出力するためのデータ出力制御信号を受け取り、
以前に受け取ったコマンドが非読出し関連コマンドに対応するときデータ出力回路を禁止し、以前に受け取ったコマンドが読み出し関連コマンドに対応するときデータ出力回路をイネーブルする、
方法。 - 禁止することは、論理「1」と論理「0」のデータのうちの1つに対応する連続的な一連のデータを出力することを含む、請求項34に記載の方法。
- イネーブルすることは、データ出力制御信号がアクティブ論理レベルの間、クロックに応答して直列に読出しデータを提供するようにシリアルデータレジスタを動作することを含む、請求項35に記載の方法。
- 禁止することは、データ出力制御信号がアクティブ論理レベルの間、クロックをシリアルデータレジスタから分離することを含む、請求項36に記載の方法。
- 以前に受け取られたコマンドは、アクティブ論理レベルでコマンドラッチ信号に応答してラッチされる、請求項37に記載の方法。
- 書込み動作に対応する制御信号がコマンドラッチ信号のアクティブ論理レベルに応答してラッチされたとき、クロックは、シリアルデータレジスタから論理的に分離される、請求項38に記載の方法。
- 読出しデータ出力回路であって、
クロックに応答して直列に読出しデータを出力するシリアルデータレジスタと、
データ出力制御信号のアクティブ論理レベルに応答してクロックをシリアルデータレジスタに結合する第1の論理回路と、
非読出し関連動作中にクロックをディスエーブルする第2の論理回路と、
を有する回路。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US90200307P | 2007-02-16 | 2007-02-16 | |
US60/902,003 | 2007-02-16 | ||
US89270507P | 2007-03-02 | 2007-03-02 | |
US60/892,705 | 2007-03-02 | ||
US11/840,692 | 2007-08-17 | ||
US11/840,692 US7904639B2 (en) | 2006-08-22 | 2007-08-17 | Modular command structure for memory and memory system |
PCT/US2008/054307 WO2008101246A2 (en) | 2007-02-16 | 2008-02-19 | System having one or more memory devices |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010519626A true JP2010519626A (ja) | 2010-06-03 |
JP2010519626A5 JP2010519626A5 (ja) | 2011-04-07 |
JP5408663B2 JP5408663B2 (ja) | 2014-02-05 |
Family
ID=39690850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009550173A Expired - Fee Related JP5408663B2 (ja) | 2007-02-16 | 2008-02-19 | 1つもしくはそれ以上のメモリ装置を有するシステム |
Country Status (8)
Country | Link |
---|---|
US (2) | US7904639B2 (ja) |
EP (1) | EP2126916A2 (ja) |
JP (1) | JP5408663B2 (ja) |
KR (2) | KR101476471B1 (ja) |
CN (1) | CN101675478B (ja) |
CA (1) | CA2676610A1 (ja) |
TW (1) | TW200849276A (ja) |
WO (1) | WO2008101246A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014509024A (ja) * | 2011-03-11 | 2014-04-10 | マイクロン テクノロジー, インク. | メモリを制御するためのシステム、装置、メモリコントローラ、および方法 |
JP2015130193A (ja) * | 2011-03-11 | 2015-07-16 | マイクロン テクノロジー, インク. | メモリ初期化のための方法 |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8407395B2 (en) | 2006-08-22 | 2013-03-26 | Mosaid Technologies Incorporated | Scalable memory system |
US7904639B2 (en) * | 2006-08-22 | 2011-03-08 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
US8086785B2 (en) | 2007-02-22 | 2011-12-27 | Mosaid Technologies Incorporated | System and method of page buffer operation for memory devices |
WO2008101316A1 (en) | 2007-02-22 | 2008-08-28 | Mosaid Technologies Incorporated | Apparatus and method for using a page buffer of a memory device as a temporary cache |
TW200951960A (en) * | 2008-06-12 | 2009-12-16 | Genesys Logic Inc | Flash memory control apparatus having sequential writing and method thereof |
US8139390B2 (en) * | 2008-07-08 | 2012-03-20 | Mosaid Technologies Incorporated | Mixed data rates in memory devices and systems |
US8130527B2 (en) | 2008-09-11 | 2012-03-06 | Micron Technology, Inc. | Stacked device identification assignment |
US10236032B2 (en) * | 2008-09-18 | 2019-03-19 | Novachips Canada Inc. | Mass data storage system with non-volatile memory modules |
US8134852B2 (en) * | 2008-10-14 | 2012-03-13 | Mosaid Technologies Incorporated | Bridge device architecture for connecting discrete memory devices to a system |
US7957173B2 (en) | 2008-10-14 | 2011-06-07 | Mosaid Technologies Incorporated | Composite memory having a bridging device for connecting discrete memory devices to a system |
US8549209B2 (en) * | 2008-11-04 | 2013-10-01 | Mosaid Technologies Incorporated | Bridging device having a configurable virtual page size |
US20100115172A1 (en) * | 2008-11-04 | 2010-05-06 | Mosaid Technologies Incorporated | Bridge device having a virtual page buffer |
EP2359372B1 (en) * | 2008-12-18 | 2020-04-08 | NovaChips Canada Inc. | Error detection method and a system including one or more memory devices |
US8316201B2 (en) | 2008-12-18 | 2012-11-20 | Sandisk Il Ltd. | Methods for executing a command to write data from a source location to a destination location in a memory device |
US8880970B2 (en) * | 2008-12-23 | 2014-11-04 | Conversant Intellectual Property Management Inc. | Error detection method and a system including one or more memory devices |
US20100262979A1 (en) * | 2009-04-08 | 2010-10-14 | Google Inc. | Circular command queues for communication between a host and a data storage device |
US8566508B2 (en) | 2009-04-08 | 2013-10-22 | Google Inc. | RAID configuration in a flash memory data storage device |
US8447918B2 (en) * | 2009-04-08 | 2013-05-21 | Google Inc. | Garbage collection for failure prediction and repartitioning |
US8503211B2 (en) * | 2009-05-22 | 2013-08-06 | Mosaid Technologies Incorporated | Configurable module and memory subsystem |
US8521980B2 (en) | 2009-07-16 | 2013-08-27 | Mosaid Technologies Incorporated | Simultaneous read and write data transfer |
US8443263B2 (en) | 2009-12-30 | 2013-05-14 | Sandisk Technologies Inc. | Method and controller for performing a copy-back operation |
KR101678868B1 (ko) * | 2010-02-11 | 2016-11-23 | 삼성전자주식회사 | 플래시 주소 변환 장치 및 그 방법 |
JP5259755B2 (ja) * | 2011-02-25 | 2013-08-07 | 株式会社東芝 | マルチチャネルを有するメモリ装置及び同装置におけるメモリアクセス方法 |
US8543758B2 (en) * | 2011-05-31 | 2013-09-24 | Micron Technology, Inc. | Apparatus including memory channel control circuit and related methods for relaying commands to logical units |
US8825967B2 (en) * | 2011-12-08 | 2014-09-02 | Conversant Intellectual Property Management Inc. | Independent write and read control in serially-connected devices |
US9471484B2 (en) | 2012-09-19 | 2016-10-18 | Novachips Canada Inc. | Flash memory controller having dual mode pin-out |
US9760149B2 (en) | 2013-01-08 | 2017-09-12 | Qualcomm Incorporated | Enhanced dynamic memory management with intelligent current/power consumption minimization |
US9021154B2 (en) | 2013-09-27 | 2015-04-28 | Intel Corporation | Read training a memory controller |
US9690515B2 (en) * | 2013-10-25 | 2017-06-27 | Sandisk Technologies Llc | Delayed automation to maximize the utilization of read and write cache |
JP6541998B2 (ja) * | 2015-03-24 | 2019-07-10 | 東芝メモリ株式会社 | メモリデバイス、半導体装置および情報処理装置 |
DE102015214133A1 (de) * | 2015-07-27 | 2017-02-02 | Continental Automotive Gmbh | Integrierter Schaltkreis zum Betreiben an einem Bus und Verfahren zum Betreiben des integrierten Schaltkreises |
US9836232B1 (en) * | 2015-09-30 | 2017-12-05 | Western Digital Technologies, Inc. | Data storage device and method for using secondary non-volatile memory for temporary metadata storage |
JP2018032141A (ja) * | 2016-08-23 | 2018-03-01 | 東芝メモリ株式会社 | 半導体装置 |
US20180060229A1 (en) * | 2016-08-31 | 2018-03-01 | Esab Ab | Techniques for implementing memory segmentation in a welding or cutting system |
KR102615775B1 (ko) * | 2017-01-31 | 2023-12-20 | 에스케이하이닉스 주식회사 | 반도체 장치 |
CN107239363B (zh) * | 2017-05-27 | 2020-04-24 | 北京东土军悦科技有限公司 | 一种ecc信息上报方法及系统 |
TWI646546B (zh) * | 2017-08-11 | 2019-01-01 | 慧榮科技股份有限公司 | 資料儲存裝置以及記憶體讀取方法 |
KR102516584B1 (ko) * | 2018-11-21 | 2023-04-03 | 에스케이하이닉스 주식회사 | 메모리 시스템 |
US10761588B2 (en) * | 2018-08-09 | 2020-09-01 | Micron Technology, Inc. | Power configuration component including selectable configuration profiles corresponding to operating characteristics of the power configuration component |
CN109830252B (zh) * | 2018-12-29 | 2024-03-22 | 灿芯半导体(上海)股份有限公司 | 实现时钟周期的数字电路及实现四分之一时钟周期的方法 |
TWI813379B (zh) * | 2022-07-14 | 2023-08-21 | 瑞昱半導體股份有限公司 | 用於靜態隨機存取記憶體的輸出控制介面 |
CN117785733B (zh) * | 2024-01-31 | 2024-04-26 | 深圳市晶准通信技术有限公司 | 芯片控制方法、控制芯片及控制系统 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06266614A (ja) * | 1993-03-16 | 1994-09-22 | Hitachi Ltd | メモリ制御方法 |
JPH1145206A (ja) * | 1997-07-29 | 1999-02-16 | Casio Comput Co Ltd | 電子装置、メモリ起動方法及びメモリ起動プログラムを記録した記録媒体 |
JPH11161544A (ja) * | 1997-11-25 | 1999-06-18 | Seiko Epson Corp | 情報処理装置、その制御方法およびメモリアドレス変換装置 |
US20040148482A1 (en) * | 2003-01-13 | 2004-07-29 | Grundy Kevin P. | Memory chain |
WO2005015406A1 (ja) * | 2003-08-06 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | 半導体メモリカード、アクセス装置及びアクセス方法 |
US20050120163A1 (en) * | 2003-12-02 | 2005-06-02 | Super Talent Electronics Inc. | Serial Interface to Flash-Memory Chip Using PCI-Express-Like Packets and Packed Data for Partial-Page Writes |
US20060248305A1 (en) * | 2005-04-13 | 2006-11-02 | Wayne Fang | Memory device having width-dependent output latency |
Family Cites Families (127)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2264395A (en) * | 1940-10-22 | 1941-12-02 | Bell Telephone Labor Inc | Power line carrier frequency telephone system |
US4174536A (en) * | 1977-01-21 | 1979-11-13 | Massachusetts Institute Of Technology | Digital communications controller with firmware control |
US4617566A (en) | 1983-12-15 | 1986-10-14 | Teleplex Corporation | Addressable-port, daisy chain telemetry system with self-test capability |
DE3586523T2 (de) * | 1984-10-17 | 1993-01-07 | Fujitsu Ltd | Halbleiterspeicheranordnung mit einer seriellen dateneingangs- und ausgangsschaltung. |
US4683555A (en) | 1985-01-22 | 1987-07-28 | Texas Instruments Incorporated | Serial accessed semiconductor memory with reconfigureable shift registers |
JPS62152050A (ja) * | 1985-12-26 | 1987-07-07 | Nec Corp | 半導体メモリ |
JPS63113624A (ja) * | 1986-10-30 | 1988-05-18 | Tokyo Electric Co Ltd | 電子秤のプリンタインタ−フエ−ス |
WO1990010903A1 (en) * | 1989-03-15 | 1990-09-20 | Oki Electric Industry Co., Ltd. | Serial data receiving circuit |
US5226168A (en) | 1989-04-25 | 1993-07-06 | Seiko Epson Corporation | Semiconductor memory configured to emulate floppy and hard disk magnetic storage based upon a determined storage capacity of the semiconductor memory |
US5126808A (en) * | 1989-10-23 | 1992-06-30 | Advanced Micro Devices, Inc. | Flash EEPROM array with paged erase architecture |
US5175819A (en) * | 1990-03-28 | 1992-12-29 | Integrated Device Technology, Inc. | Cascadable parallel to serial converter using tap shift registers and data shift registers while receiving input data from FIFO buffer |
US5243703A (en) | 1990-04-18 | 1993-09-07 | Rambus, Inc. | Apparatus for synchronously generating clock signals in a data processing system |
US5204669A (en) | 1990-08-30 | 1993-04-20 | Datacard Corporation | Automatic station identification where function modules automatically initialize |
US5319598A (en) | 1990-12-10 | 1994-06-07 | Hughes Aircraft Company | Nonvolatile serially programmable devices |
US5132635A (en) | 1991-03-05 | 1992-07-21 | Ast Research, Inc. | Serial testing of removable circuit boards on a backplane bus |
US5249270A (en) * | 1991-03-29 | 1993-09-28 | Echelon Corporation | Development system protocol |
US5291584A (en) * | 1991-07-23 | 1994-03-01 | Nexcom Technology, Inc. | Methods and apparatus for hard disk emulation |
US5430859A (en) | 1991-07-26 | 1995-07-04 | Sundisk Corporation | Solid state memory system including plural memory chips and a serialized bus |
US6230233B1 (en) | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
KR950000761B1 (ko) * | 1992-01-15 | 1995-01-28 | 삼성전자 주식회사 | 직렬 입력신호의 동기회로 |
US5398330A (en) * | 1992-03-05 | 1995-03-14 | Seiko Epson Corporation | Register file backup queue |
JP3088180B2 (ja) * | 1992-03-26 | 2000-09-18 | 日本電気アイシーマイコンシステム株式会社 | シリアル入力インタフェース回路 |
KR960000616B1 (ko) | 1993-01-13 | 1996-01-10 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치 |
US5519843A (en) | 1993-03-15 | 1996-05-21 | M-Systems | Flash memory system providing both BIOS and user storage capability |
JPH06275069A (ja) | 1993-03-20 | 1994-09-30 | Hitachi Ltd | シリアルメモリ |
US5365484A (en) * | 1993-08-23 | 1994-11-15 | Advanced Micro Devices, Inc. | Independent array grounds for flash EEPROM array with paged erase architechture |
JPH0793219A (ja) | 1993-09-20 | 1995-04-07 | Olympus Optical Co Ltd | 情報処理装置 |
US5602780A (en) * | 1993-10-20 | 1997-02-11 | Texas Instruments Incorporated | Serial to parallel and parallel to serial architecture for a RAM based FIFO memory |
US5452259A (en) * | 1993-11-15 | 1995-09-19 | Micron Technology Inc. | Multiport memory with pipelined serial input |
US5404460A (en) | 1994-01-28 | 1995-04-04 | Vlsi Technology, Inc. | Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus |
US5596724A (en) * | 1994-02-04 | 1997-01-21 | Advanced Micro Devices | Input/output data port with a parallel and serial interface |
DE4429433C1 (de) | 1994-08-19 | 1995-10-26 | Siemens Ag | Adreßzuordnungsverfahren |
US5473566A (en) | 1994-09-12 | 1995-12-05 | Cirrus Logic, Inc. | Memory architecture and devices, systems and methods utilizing the same |
KR0142367B1 (ko) * | 1995-02-04 | 1998-07-15 | 김광호 | 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로 |
US5636342A (en) | 1995-02-17 | 1997-06-03 | Dell Usa, L.P. | Systems and method for assigning unique addresses to agents on a system management bus |
US5729683A (en) * | 1995-05-18 | 1998-03-17 | Compaq Computer Corporation | Programming memory devices through the parallel port of a computer system |
US6728851B1 (en) | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US5835935A (en) * | 1995-09-13 | 1998-11-10 | Lexar Media, Inc. | Method of and architecture for controlling system data with automatic wear leveling in a semiconductor non-volatile mass storage memory |
JPH0991197A (ja) | 1995-09-22 | 1997-04-04 | Sharp Corp | データ転送制御装置 |
JP3693721B2 (ja) * | 1995-11-10 | 2005-09-07 | Necエレクトロニクス株式会社 | フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法 |
TW307869B (en) * | 1995-12-20 | 1997-06-11 | Toshiba Co Ltd | Semiconductor memory |
KR100211760B1 (ko) * | 1995-12-28 | 1999-08-02 | 윤종용 | 멀티뱅크 구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로 |
KR0170723B1 (ko) * | 1995-12-29 | 1999-03-30 | 김광호 | 단일 ras 신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리 장치 |
US5828899A (en) | 1996-01-04 | 1998-10-27 | Compaq Computer Corporation | System for peripheral devices recursively generating unique addresses based on the number of devices connected dependent upon the relative position to the port |
JPH09231740A (ja) * | 1996-02-21 | 1997-09-05 | Nec Corp | 半導体記憶装置 |
US5860080A (en) * | 1996-03-19 | 1999-01-12 | Apple Computer, Inc. | Multicasting system for selecting a group of memory devices for operation |
US5911053A (en) * | 1996-09-30 | 1999-06-08 | Intel Corporation | Method and apparatus for changing data transfer widths in a computer system |
US5941974A (en) * | 1996-11-29 | 1999-08-24 | Motorola, Inc. | Serial interface with register selection which uses clock counting, chip select pulsing, and no address bits |
KR100243335B1 (ko) | 1996-12-31 | 2000-02-01 | 김영환 | 독립적인 리프레쉬 수단을 가지는 데이지 체인 구조의 반도체 장치 |
KR100272037B1 (ko) * | 1997-02-27 | 2000-12-01 | 니시무로 타이죠 | 불휘발성 반도체 기억 장치 |
US6175891B1 (en) * | 1997-04-23 | 2001-01-16 | Micron Technology, Inc. | System and method for assigning addresses to memory devices |
GB2329792A (en) * | 1997-08-20 | 1999-03-31 | Nokia Telecommunications Oy | Identification signals enable a transceiver module to correctly configure itself to an attached functional module |
JPH1166841A (ja) | 1997-08-22 | 1999-03-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100240873B1 (ko) * | 1997-08-26 | 2000-01-15 | 윤종용 | 송수신 겸용의 레지스터를 갖는 직렬인터페이스장치 |
JP4039532B2 (ja) | 1997-10-02 | 2008-01-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6401167B1 (en) * | 1997-10-10 | 2002-06-04 | Rambus Incorporated | High performance cost optimized memory |
US5937425A (en) * | 1997-10-16 | 1999-08-10 | M-Systems Flash Disk Pioneers Ltd. | Flash file system optimized for page-mode flash technologies |
US6148364A (en) * | 1997-12-30 | 2000-11-14 | Netlogic Microsystems, Inc. | Method and apparatus for cascading content addressable memory devices |
US6002638A (en) | 1998-01-20 | 1999-12-14 | Microchip Technology Incorporated | Memory device having a switchable clock output and method therefor |
US6453365B1 (en) * | 1998-02-11 | 2002-09-17 | Globespanvirata, Inc. | Direct memory access controller having decode circuit for compact instruction format |
WO1999045460A2 (en) | 1998-03-02 | 1999-09-10 | Lexar Media, Inc. | Flash memory card with enhanced operating mode detection and user-friendly interfacing system |
US6085290A (en) * | 1998-03-10 | 2000-07-04 | Nexabit Networks, Llc | Method of and apparatus for validating data read out of a multi port internally cached dynamic random access memory (AMPIC DRAM) |
US6144576A (en) | 1998-08-19 | 2000-11-07 | Intel Corporation | Method and apparatus for implementing a serial memory architecture |
US6295618B1 (en) | 1998-08-25 | 2001-09-25 | Micron Technology, Inc. | Method and apparatus for data compression in memory devices |
US5995417A (en) * | 1998-10-20 | 1999-11-30 | Advanced Micro Devices, Inc. | Scheme for page erase and erase verify in a non-volatile memory array |
JP4601737B2 (ja) | 1998-10-28 | 2010-12-22 | 株式会社東芝 | メモリ混載ロジックlsi |
JP2000149564A (ja) | 1998-10-30 | 2000-05-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6304921B1 (en) | 1998-12-07 | 2001-10-16 | Motorola Inc. | System for serial peripheral interface with embedded addressing circuit for providing portion of an address for peripheral devices |
KR100284742B1 (ko) * | 1998-12-28 | 2001-04-02 | 윤종용 | 입출력 센스앰프의 개수가 최소화된 메모리장치 |
US6111787A (en) | 1999-10-19 | 2000-08-29 | Advanced Micro Devices, Inc. | Address transistion detect timing architecture for a simultaneous operation flash memory device |
US6680904B1 (en) | 1999-12-27 | 2004-01-20 | Orckit Communications Ltd. | Bi-directional chaining of network access ports |
US7363422B2 (en) * | 2000-01-05 | 2008-04-22 | Rambus Inc. | Configurable width buffered module |
US7356639B2 (en) * | 2000-01-05 | 2008-04-08 | Rambus Inc. | Configurable width buffered module having a bypass circuit |
US20050160218A1 (en) | 2004-01-20 | 2005-07-21 | Sun-Teck See | Highly integrated mass storage device with an intelligent flash controller |
US6442098B1 (en) | 2000-02-08 | 2002-08-27 | Alliance Semiconductor | High performance multi-bank compact synchronous DRAM architecture |
US6988154B2 (en) | 2000-03-10 | 2006-01-17 | Arc International | Memory interface and method of interfacing between functional entities |
US6816933B1 (en) | 2000-05-17 | 2004-11-09 | Silicon Laboratories, Inc. | Serial device daisy chaining method and apparatus |
US6643728B1 (en) * | 2000-05-30 | 2003-11-04 | Lexmark International, Inc. | Method and apparatus for converting IEEE 1284 signals to or from IEEE 1394 signals |
US6535948B1 (en) * | 2000-05-31 | 2003-03-18 | Agere Systems Inc. | Serial interface unit |
US6317350B1 (en) | 2000-06-16 | 2001-11-13 | Netlogic Microsystems, Inc. | Hierarchical depth cascading of content addressable memory devices |
US6728798B1 (en) * | 2000-07-28 | 2004-04-27 | Micron Technology, Inc. | Synchronous flash memory with status burst output |
US6754807B1 (en) | 2000-08-31 | 2004-06-22 | Stmicroelectronics, Inc. | System and method for managing vertical dependencies in a digital signal processor |
US6317352B1 (en) | 2000-09-18 | 2001-11-13 | Intel Corporation | Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules |
US6853557B1 (en) | 2000-09-20 | 2005-02-08 | Rambus, Inc. | Multi-channel memory architecture |
US6658509B1 (en) | 2000-10-03 | 2003-12-02 | Intel Corporation | Multi-tier point-to-point ring memory interface |
US6889304B2 (en) * | 2001-02-28 | 2005-05-03 | Rambus Inc. | Memory device supporting a dynamically configurable core organization |
US6691205B2 (en) * | 2001-03-05 | 2004-02-10 | M-Systems Flash Disk Pioneers Ltd. | Method for using RAM buffers with simultaneous accesses in flash based storage systems |
JP4115676B2 (ja) | 2001-03-16 | 2008-07-09 | 株式会社東芝 | 半導体記憶装置 |
US20020161941A1 (en) * | 2001-04-30 | 2002-10-31 | Sony Corporation And Electronics, Inc | System and method for efficiently performing a data transfer operation |
US6996644B2 (en) | 2001-06-06 | 2006-02-07 | Conexant Systems, Inc. | Apparatus and methods for initializing integrated circuit addresses |
KR100413762B1 (ko) * | 2001-07-02 | 2003-12-31 | 삼성전자주식회사 | 뱅크 수를 가변할 수 있는 반도체 장치 및 그 방법 |
US6456528B1 (en) * | 2001-09-17 | 2002-09-24 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
US6717847B2 (en) * | 2001-09-17 | 2004-04-06 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
US6928501B2 (en) | 2001-10-15 | 2005-08-09 | Silicon Laboratories, Inc. | Serial device daisy chaining method and apparatus |
US6807106B2 (en) * | 2001-12-14 | 2004-10-19 | Sandisk Corporation | Hybrid density memory card |
US6763426B1 (en) | 2001-12-27 | 2004-07-13 | Cypress Semiconductor Corporation | Cascadable content addressable memory (CAM) device and architecture |
US6799235B2 (en) * | 2002-01-02 | 2004-09-28 | Intel Corporation | Daisy chain latency reduction |
CN1278239C (zh) * | 2002-01-09 | 2006-10-04 | 株式会社瑞萨科技 | 存储系统和存储卡 |
US6754129B2 (en) * | 2002-01-24 | 2004-06-22 | Micron Technology, Inc. | Memory module with integrated bus termination |
US7043599B1 (en) * | 2002-06-20 | 2006-05-09 | Rambus Inc. | Dynamic memory supporting simultaneous refresh and data-access transactions |
US7062601B2 (en) | 2002-06-28 | 2006-06-13 | Mosaid Technologies Incorporated | Method and apparatus for interconnecting content addressable memory devices |
KR100499686B1 (ko) * | 2002-07-23 | 2005-07-07 | 주식회사 디지털웨이 | 메모리 확장 가능한 휴대용 플래쉬 메모리 장치 |
CA2396632A1 (en) | 2002-07-31 | 2004-01-31 | Mosaid Technologies Incorporated | Cam diamond cascade architecture |
KR100487539B1 (ko) | 2002-09-02 | 2005-05-03 | 삼성전자주식회사 | 직렬 에이티에이 케이블과 연결되는 불휘발성 반도체메모리 장치 |
US7032039B2 (en) | 2002-10-30 | 2006-04-18 | Atmel Corporation | Method for identification of SPI compatible serial memory devices |
KR100493884B1 (ko) | 2003-01-09 | 2005-06-10 | 삼성전자주식회사 | 시리얼 플래시 메모리에서의 현지 실행을 위한 제어 장치및 그 방법, 이를 이용한 플래시 메모리 칩 |
JP4836794B2 (ja) | 2003-05-13 | 2011-12-14 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | シリアルメモリインターコネクトを介して複数のメモリモジュールに接続されたホストを含むシステム |
US7073010B2 (en) * | 2003-12-02 | 2006-07-04 | Super Talent Electronics, Inc. | USB smart switch with packet re-ordering for interleaving among multiple flash-memory endpoints aggregated as a single virtual USB endpoint |
US7031221B2 (en) | 2003-12-30 | 2006-04-18 | Intel Corporation | Fixed phase clock and strobe signals in daisy chained chips |
CN100495369C (zh) | 2004-01-20 | 2009-06-03 | 特科2000国际有限公司 | 使用多个存储器设备的便携数据存储设备 |
US7475174B2 (en) | 2004-03-17 | 2009-01-06 | Super Talent Electronics, Inc. | Flash / phase-change memory in multi-ring topology using serial-link packet interface |
DE102004013493B4 (de) * | 2004-03-18 | 2009-11-05 | Infineon Technologies Ag | Zugriffs-Verfahren für einen NAND-Flash-Speicherbaustein und ein entsprechender NAND-Flash-Speicherbaustein |
US8375146B2 (en) * | 2004-08-09 | 2013-02-12 | SanDisk Technologies, Inc. | Ring bus structure and its use in flash memory systems |
US6950325B1 (en) | 2004-10-07 | 2005-09-27 | Winbond Electronics Corporation | Cascade-connected ROM |
EP1681770A1 (en) * | 2005-01-18 | 2006-07-19 | Koninklijke Philips Electronics N.V. | Error correcting code |
US8041879B2 (en) | 2005-02-18 | 2011-10-18 | Sandisk Il Ltd | Flash memory backup system and method |
JP2006236105A (ja) * | 2005-02-25 | 2006-09-07 | Canon Inc | アクセス制御装置及びその制御方法 |
WO2007036050A1 (en) | 2005-09-30 | 2007-04-05 | Mosaid Technologies Incorporated | Memory with output control |
US7652922B2 (en) | 2005-09-30 | 2010-01-26 | Mosaid Technologies Incorporated | Multiple independent serial link memory |
US20070076502A1 (en) | 2005-09-30 | 2007-04-05 | Pyeon Hong B | Daisy chain cascading devices |
US7496777B2 (en) * | 2005-10-12 | 2009-02-24 | Sun Microsystems, Inc. | Power throttling in a memory system |
US7631162B2 (en) * | 2005-10-27 | 2009-12-08 | Sandisck Corporation | Non-volatile memory with adaptive handling of data writes |
US8364861B2 (en) | 2006-03-28 | 2013-01-29 | Mosaid Technologies Incorporated | Asynchronous ID generation |
US8069328B2 (en) | 2006-03-28 | 2011-11-29 | Mosaid Technologies Incorporated | Daisy chain cascade configuration recognition technique |
US7506098B2 (en) * | 2006-06-08 | 2009-03-17 | Bitmicro Networks, Inc. | Optimized placement policy for solid state storage devices |
WO2008022434A1 (en) | 2006-08-22 | 2008-02-28 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
US7904639B2 (en) * | 2006-08-22 | 2011-03-08 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
-
2007
- 2007-08-17 US US11/840,692 patent/US7904639B2/en active Active
-
2008
- 2008-02-18 TW TW097105557A patent/TW200849276A/zh unknown
- 2008-02-19 KR KR1020097019268A patent/KR101476471B1/ko not_active IP Right Cessation
- 2008-02-19 WO PCT/US2008/054307 patent/WO2008101246A2/en active Application Filing
- 2008-02-19 EP EP08730166A patent/EP2126916A2/en not_active Withdrawn
- 2008-02-19 JP JP2009550173A patent/JP5408663B2/ja not_active Expired - Fee Related
- 2008-02-19 KR KR1020147023124A patent/KR101492383B1/ko not_active IP Right Cessation
- 2008-02-19 CN CN2008800123678A patent/CN101675478B/zh not_active Expired - Fee Related
- 2008-02-19 CA CA002676610A patent/CA2676610A1/en not_active Abandoned
-
2011
- 2011-01-28 US US13/016,396 patent/US20110131383A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06266614A (ja) * | 1993-03-16 | 1994-09-22 | Hitachi Ltd | メモリ制御方法 |
JPH1145206A (ja) * | 1997-07-29 | 1999-02-16 | Casio Comput Co Ltd | 電子装置、メモリ起動方法及びメモリ起動プログラムを記録した記録媒体 |
JPH11161544A (ja) * | 1997-11-25 | 1999-06-18 | Seiko Epson Corp | 情報処理装置、その制御方法およびメモリアドレス変換装置 |
US20040148482A1 (en) * | 2003-01-13 | 2004-07-29 | Grundy Kevin P. | Memory chain |
WO2005015406A1 (ja) * | 2003-08-06 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | 半導体メモリカード、アクセス装置及びアクセス方法 |
US20050120163A1 (en) * | 2003-12-02 | 2005-06-02 | Super Talent Electronics Inc. | Serial Interface to Flash-Memory Chip Using PCI-Express-Like Packets and Packed Data for Partial-Page Writes |
US20060248305A1 (en) * | 2005-04-13 | 2006-11-02 | Wayne Fang | Memory device having width-dependent output latency |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014509024A (ja) * | 2011-03-11 | 2014-04-10 | マイクロン テクノロジー, インク. | メモリを制御するためのシステム、装置、メモリコントローラ、および方法 |
JP2015130193A (ja) * | 2011-03-11 | 2015-07-16 | マイクロン テクノロジー, インク. | メモリ初期化のための方法 |
JP2015158945A (ja) * | 2011-03-11 | 2015-09-03 | マイクロン テクノロジー, インク. | メモリを制御するためのシステム、装置、メモリコントローラ、および方法 |
US9239806B2 (en) | 2011-03-11 | 2016-01-19 | Micron Technology, Inc. | Systems, devices, memory controllers, and methods for controlling memory |
US9524118B2 (en) | 2011-03-11 | 2016-12-20 | Micron Technology, Inc. | Systems, devices, memory controllers, and methods for controlling memory |
Also Published As
Publication number | Publication date |
---|---|
TW200849276A (en) | 2008-12-16 |
US7904639B2 (en) | 2011-03-08 |
KR101492383B1 (ko) | 2015-02-12 |
US20080052449A1 (en) | 2008-02-28 |
CN101675478B (zh) | 2013-10-30 |
CN101675478A (zh) | 2010-03-17 |
KR101476471B1 (ko) | 2014-12-24 |
KR20090115870A (ko) | 2009-11-09 |
EP2126916A2 (en) | 2009-12-02 |
KR20140119744A (ko) | 2014-10-10 |
JP5408663B2 (ja) | 2014-02-05 |
CA2676610A1 (en) | 2008-08-21 |
US20110131383A1 (en) | 2011-06-02 |
WO2008101246A2 (en) | 2008-08-21 |
WO2008101246A8 (en) | 2009-05-28 |
WO2008101246A3 (en) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5408663B2 (ja) | 1つもしくはそれ以上のメモリ装置を有するシステム | |
US8812768B2 (en) | System having one or more memory devices | |
US11880569B2 (en) | Clock mode determination in a memory system | |
US8837237B2 (en) | Dual function compatible non-volatile memory device | |
JP5599852B2 (ja) | 出力遅延調整によるシリアル接続のメモリシステム | |
JP2010524089A (ja) | バッファ装置と集積回路メモリ装置を含むメモリシステムトポロジ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121017 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130116 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130826 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130917 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131030 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |