JPH11161544A - 情報処理装置、その制御方法およびメモリアドレス変換装置 - Google Patents
情報処理装置、その制御方法およびメモリアドレス変換装置Info
- Publication number
- JPH11161544A JPH11161544A JP32301197A JP32301197A JPH11161544A JP H11161544 A JPH11161544 A JP H11161544A JP 32301197 A JP32301197 A JP 32301197A JP 32301197 A JP32301197 A JP 32301197A JP H11161544 A JPH11161544 A JP H11161544A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- addresses
- bit width
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 仕様の異なるＲＡＭモジュールを簡単に利用
することができ、低コストのメモリの増設が可能な情報
処理装置を提供する。 【解決手段】 ＲＡＭモジュールに搭載されたデバイス
の容量およびビット幅を自動的に判断する仕様判断機能
と、その仕様に合わせてアドレスの割付を設定できる割
付設定機能とを設け、さらに、（ａ）に示すようなアド
レスの割付マップを採用することにより、デバイスタイ
プに合わせて割付を変更する箇所が少なく、異なった仕
様のデバイスに対してメモリ空間が連続するように割り
付けできるようにする。従って、ＲＡＭモジュールのデ
バイス仕様を自動的に判断して、それに合わせて割付設
定が行われるので、どのような仕様のデバイスを搭載し
たＲＡＭモジュールでも利用することが可能となり、安
価で手軽にメモリを増設することができる。
することができ、低コストのメモリの増設が可能な情報
処理装置を提供する。 【解決手段】 ＲＡＭモジュールに搭載されたデバイス
の容量およびビット幅を自動的に判断する仕様判断機能
と、その仕様に合わせてアドレスの割付を設定できる割
付設定機能とを設け、さらに、（ａ）に示すようなアド
レスの割付マップを採用することにより、デバイスタイ
プに合わせて割付を変更する箇所が少なく、異なった仕
様のデバイスに対してメモリ空間が連続するように割り
付けできるようにする。従って、ＲＡＭモジュールのデ
バイス仕様を自動的に判断して、それに合わせて割付設
定が行われるので、どのような仕様のデバイスを搭載し
たＲＡＭモジュールでも利用することが可能となり、安
価で手軽にメモリを増設することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、プリンタの制御装
置などに適した情報処理装置およびその制御方法に関
し、特に、ＲＡＭモジュールに対するメモリアドレスの
変換に関するものである。
置などに適した情報処理装置およびその制御方法に関
し、特に、ＲＡＭモジュールに対するメモリアドレスの
変換に関するものである。
【０００２】
【従来の技術】ページプリンタの画像処理部を構成する
情報処理装置などにおいては、ＣＰＵの作業領域などの
一時記憶領域としてＲＡＭモジュールが用いられてい
る。近年、処理速度が速くて安価な同期型のＤＲＡＭ
（ＳＤＲＡＭ）を搭載したＲＡＭモジュールが多く用い
られるようになっている。
情報処理装置などにおいては、ＣＰＵの作業領域などの
一時記憶領域としてＲＡＭモジュールが用いられてい
る。近年、処理速度が速くて安価な同期型のＤＲＡＭ
（ＳＤＲＡＭ）を搭載したＲＡＭモジュールが多く用い
られるようになっている。
【０００３】
【発明が解決しようとする課題】しかしながら、ＲＡＭ
モジュールは、搭載されるメモリデバイス（以降におい
てはデバイス）のビット幅および容量により、メモリア
ドレスの数が変わるので、現状ではさまざまなアドレス
仕様のＲＡＭモジュールが存在している。例えば、図２
に表を用いて示してあるように、デバイス容量が４Ｍビ
ット、１６Ｍビットおよび６４Ｍビットで、ビット幅が
４、８および１６のデバイスでは、それぞれローアドレ
ス数およびカラムアドレス数が異なる。従来、ＲＡＭモ
ジュールのメモリアドレスに対するアドレスの割付は情
報処理装置毎に一意的に決められており、このため、仕
様の異なるデバイスを搭載したＲＡＭモジュールをその
まま利用することは不可能である。従って、ＲＡＭモジ
ュールを増設するときは、予め指定された仕様に合致す
るＲＡＭモジュールが必要であり、選択できるモジュー
ルが限られ、ユーザーが入手可能な適当な価格のモジュ
ールが使用できないなどの問題があった。
モジュールは、搭載されるメモリデバイス（以降におい
てはデバイス）のビット幅および容量により、メモリア
ドレスの数が変わるので、現状ではさまざまなアドレス
仕様のＲＡＭモジュールが存在している。例えば、図２
に表を用いて示してあるように、デバイス容量が４Ｍビ
ット、１６Ｍビットおよび６４Ｍビットで、ビット幅が
４、８および１６のデバイスでは、それぞれローアドレ
ス数およびカラムアドレス数が異なる。従来、ＲＡＭモ
ジュールのメモリアドレスに対するアドレスの割付は情
報処理装置毎に一意的に決められており、このため、仕
様の異なるデバイスを搭載したＲＡＭモジュールをその
まま利用することは不可能である。従って、ＲＡＭモジ
ュールを増設するときは、予め指定された仕様に合致す
るＲＡＭモジュールが必要であり、選択できるモジュー
ルが限られ、ユーザーが入手可能な適当な価格のモジュ
ールが使用できないなどの問題があった。
【０００４】仕様の異なるモジュールを使用できる情報
処理装置もあるが、アドレス仕様を変更するためには、
ユーザーがジャンパなどのハードウェア、あるいは、Ｂ
ＩＯＳなどのソフトウェアを操作してＲＡＭモジュール
の仕様にマッチした条件を設定する必要があり、面倒で
ある。さらに、メモリ等に対する十分な知識が必要であ
り、一般のユーザーでは難しい。
処理装置もあるが、アドレス仕様を変更するためには、
ユーザーがジャンパなどのハードウェア、あるいは、Ｂ
ＩＯＳなどのソフトウェアを操作してＲＡＭモジュール
の仕様にマッチした条件を設定する必要があり、面倒で
ある。さらに、メモリ等に対する十分な知識が必要であ
り、一般のユーザーでは難しい。
【０００５】そこで、本発明においては、仕様の異なる
ＲＡＭモジュールであっても簡単に使用することがで
き、低コストでメモリの増設が可能な情報処理装置およ
びその制御方法、メモリアドレス変換装置などを提供す
ることを目的としている。さらに、仕様の異なるＲＡＭ
モジュールを用いる際に、アドレスの割付を間違えずに
確実に使用することができる情報処理装置およびその制
御方法を提供することを目的としている。
ＲＡＭモジュールであっても簡単に使用することがで
き、低コストでメモリの増設が可能な情報処理装置およ
びその制御方法、メモリアドレス変換装置などを提供す
ることを目的としている。さらに、仕様の異なるＲＡＭ
モジュールを用いる際に、アドレスの割付を間違えずに
確実に使用することができる情報処理装置およびその制
御方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】このため、本発明の情報
処理装置においては、装着されたＲＡＭモジュールのデ
バイス容量およびビット幅を判断する仕様判断機能と、
この仕様判断機能で判明したデバイス容量およびビット
幅によってメモリアドレスの割付を変更可能な割付設定
機能とを設け、自動的にＲＡＭモジュールの仕様を判断
すると共に、それに合わせてメモリアドレスの割付を自
動的に設定できるようにしている。また、本発明の情報
処理装置の制御方法においては、ＲＡＭモジュールのデ
バイス容量およびビット幅を判断する仕様判断工程と、
この仕様判断工程で判明したデバイス容量およびビット
幅によってメモリアドレスの割付を変更する割付設定工
程とを設けて、自動的にアドレスの割付を変更できるよ
うにしている。
処理装置においては、装着されたＲＡＭモジュールのデ
バイス容量およびビット幅を判断する仕様判断機能と、
この仕様判断機能で判明したデバイス容量およびビット
幅によってメモリアドレスの割付を変更可能な割付設定
機能とを設け、自動的にＲＡＭモジュールの仕様を判断
すると共に、それに合わせてメモリアドレスの割付を自
動的に設定できるようにしている。また、本発明の情報
処理装置の制御方法においては、ＲＡＭモジュールのデ
バイス容量およびビット幅を判断する仕様判断工程と、
この仕様判断工程で判明したデバイス容量およびビット
幅によってメモリアドレスの割付を変更する割付設定工
程とを設けて、自動的にアドレスの割付を変更できるよ
うにしている。
【０００７】本発明の情報処理装置およびその制御方法
においては、自動的にＲＡＭモジュールの仕様を判断
し、その仕様に従ってメモリアドレスの割付が自動的に
行われる。このため、ユーザーはＲＡＭモジュールに搭
載されたデバイスタイプの差を意識することなく利用で
き、入手可能な仕様で低コストのＲＡＭモジュールを利
用することができる。さらに、ＲＡＭモジュールの仕様
が自動的に判断され、それに適したメモリアドレスの割
付が自動的に行われるので、アドレスの割付を間違えた
りすることなく、仕様の異なるＲＡＭモジュールを確実
に利用することができる。従って、信頼性が高く、ＲＡ
Ｍモジュールをフレキシブルに選択可能な半導体処理装
置およびその制御方法を提供することができる。ＲＡＭ
モジュールの仕様判断は、ＲＡＭモジュールの不揮発記
憶領域に用意された仕様情報を読み取ることによって判
断可能である。
においては、自動的にＲＡＭモジュールの仕様を判断
し、その仕様に従ってメモリアドレスの割付が自動的に
行われる。このため、ユーザーはＲＡＭモジュールに搭
載されたデバイスタイプの差を意識することなく利用で
き、入手可能な仕様で低コストのＲＡＭモジュールを利
用することができる。さらに、ＲＡＭモジュールの仕様
が自動的に判断され、それに適したメモリアドレスの割
付が自動的に行われるので、アドレスの割付を間違えた
りすることなく、仕様の異なるＲＡＭモジュールを確実
に利用することができる。従って、信頼性が高く、ＲＡ
Ｍモジュールをフレキシブルに選択可能な半導体処理装
置およびその制御方法を提供することができる。ＲＡＭ
モジュールの仕様判断は、ＲＡＭモジュールの不揮発記
憶領域に用意された仕様情報を読み取ることによって判
断可能である。
【０００８】割付設定するときは、アドレスに対し、次
のようにローアドレスおよびカラムアドレスを割り付け
るメモリアドレス変換装置あるいはメモリアドレス変換
方法を採用することが望ましい。まず、ローアドレスス
トローブ時は、メモリアドレスＭＡ０〜ＭＡ７に対しア
ドレスＡ１１〜Ａ１８を、メモリアドレスＭＡ８〜ＭＡ
９に対しアドレスＡ２１〜Ａ２２を、プリチャージアド
レスＰＡ（ＭＡ１０）に対しアドレスＡ１９を、バンク
アドレスＢＡ０に対しアドレスＡ２０を割り当てる。さ
らに、カラムアドレスストローブ時には、メモリアドレ
スＭＡ０〜ＭＡ７に対しアドレスＡ３〜Ａ１０を、メモ
リアドレスＭＡ８〜ＭＡ９に対しアドレスＡ２３〜Ａ２
４を割り当てる。
のようにローアドレスおよびカラムアドレスを割り付け
るメモリアドレス変換装置あるいはメモリアドレス変換
方法を採用することが望ましい。まず、ローアドレスス
トローブ時は、メモリアドレスＭＡ０〜ＭＡ７に対しア
ドレスＡ１１〜Ａ１８を、メモリアドレスＭＡ８〜ＭＡ
９に対しアドレスＡ２１〜Ａ２２を、プリチャージアド
レスＰＡ（ＭＡ１０）に対しアドレスＡ１９を、バンク
アドレスＢＡ０に対しアドレスＡ２０を割り当てる。さ
らに、カラムアドレスストローブ時には、メモリアドレ
スＭＡ０〜ＭＡ７に対しアドレスＡ３〜Ａ１０を、メモ
リアドレスＭＡ８〜ＭＡ９に対しアドレスＡ２３〜Ａ２
４を割り当てる。
【０００９】ただし、デバイス容量が６４ＭビットのＲ
ＡＭモジュールに対しては、ビット幅が４ビットのとき
は、メモリアドレスＭＡ１１およびバンクアドレスＢＡ
１／ＭＡ１２に対しアドレスＡ２５およびＡ２６を、ビ
ット幅が８ビットのときは、メモリアドレスＭＡ１１お
よびバンクアドレスＢＡ１／ＭＡ１２に対しアドレスＡ
２５およびＡ２４を、さらに、ビット幅が１６ビットの
ときは、メモリアドレスＭＡ１１およびバンクアドレス
ＢＡ１／ＭＡ１２に対しアドレスＡ２３およびＡ２４を
割り当てる。なお、デバイス容量およびビット幅によ
り、ローアドレスストローブ時、あるいはカラムアドレ
スストローブ時に無効なメモリアドレスにアドレスが割
り当てられているものについては無効となる。
ＡＭモジュールに対しては、ビット幅が４ビットのとき
は、メモリアドレスＭＡ１１およびバンクアドレスＢＡ
１／ＭＡ１２に対しアドレスＡ２５およびＡ２６を、ビ
ット幅が８ビットのときは、メモリアドレスＭＡ１１お
よびバンクアドレスＢＡ１／ＭＡ１２に対しアドレスＡ
２５およびＡ２４を、さらに、ビット幅が１６ビットの
ときは、メモリアドレスＭＡ１１およびバンクアドレス
ＢＡ１／ＭＡ１２に対しアドレスＡ２３およびＡ２４を
割り当てる。なお、デバイス容量およびビット幅によ
り、ローアドレスストローブ時、あるいはカラムアドレ
スストローブ時に無効なメモリアドレスにアドレスが割
り当てられているものについては無効となる。
【００１０】このような割付を採用することにより、デ
バイス容量が４Ｍビットから６４Ｍビットでビット幅が
４ビットから１６ビットのデバイスを搭載した全てのＲ
ＡＭモジュールに対しアドレスを連続して割り付けるこ
とが可能となる。さらに、カラムアドレスが下位アドレ
スに割り付けられているのでＲＡＭモジュールのページ
領域を大きくできる。そして、デバイスの仕様によって
変更する箇所は、デバイス容量が６４Ｍビットのときの
メモリアドレスＭＡ１１およびバンクアドレスＢＡ１／
ＭＡ１２に限られる。従って、非常に簡易なメモリアド
レス変換用のソフトウェアあるいはハードウェアによっ
てデバイスの仕様に対応した割付を自動的に設定するこ
とができる。
バイス容量が４Ｍビットから６４Ｍビットでビット幅が
４ビットから１６ビットのデバイスを搭載した全てのＲ
ＡＭモジュールに対しアドレスを連続して割り付けるこ
とが可能となる。さらに、カラムアドレスが下位アドレ
スに割り付けられているのでＲＡＭモジュールのページ
領域を大きくできる。そして、デバイスの仕様によって
変更する箇所は、デバイス容量が６４Ｍビットのときの
メモリアドレスＭＡ１１およびバンクアドレスＢＡ１／
ＭＡ１２に限られる。従って、非常に簡易なメモリアド
レス変換用のソフトウェアあるいはハードウェアによっ
てデバイスの仕様に対応した割付を自動的に設定するこ
とができる。
【００１１】さらに、本発明の割付を用いて、不揮発記
憶領域が用意されていない、あるいは不揮発記憶領域に
仕様情報が記載されていないＲＡＭモジュールに対して
は、搭載されているデバイスの仕様を自動的に判別する
ことも可能となる。すなわち、仕様判断機能あるいは工
程において、ローアドレスおよびカラムアドレスの割付
を、デバイス容量が６４Ｍビットでビット幅が４ビット
のＲＡＭモジュールに対する状態に設定し、８Ｍバイト
毎に異なるデータを想定される最大メモリ容量まで書き
込むことにより、データが連続して記録され、あるいは
上書きされるので、その後、想定される最大メモリ容量
まで読み取り、読み取ったデータによりデバイス容量お
よびビット幅を判断することができる。
憶領域が用意されていない、あるいは不揮発記憶領域に
仕様情報が記載されていないＲＡＭモジュールに対して
は、搭載されているデバイスの仕様を自動的に判別する
ことも可能となる。すなわち、仕様判断機能あるいは工
程において、ローアドレスおよびカラムアドレスの割付
を、デバイス容量が６４Ｍビットでビット幅が４ビット
のＲＡＭモジュールに対する状態に設定し、８Ｍバイト
毎に異なるデータを想定される最大メモリ容量まで書き
込むことにより、データが連続して記録され、あるいは
上書きされるので、その後、想定される最大メモリ容量
まで読み取り、読み取ったデータによりデバイス容量お
よびビット幅を判断することができる。
【００１２】本発明の情報処理装置の制御方法およびメ
モリアドレス変換方法は、上記の各処理を行う命令を備
えたプログラムとして実現することが可能であり、その
プログラムをＲＯＭ、ＲＯＭモジュールあるいはフロッ
ピーディスクなどのＣＰＵに読み取り可能な記録媒体に
記録して提供することができる。
モリアドレス変換方法は、上記の各処理を行う命令を備
えたプログラムとして実現することが可能であり、その
プログラムをＲＯＭ、ＲＯＭモジュールあるいはフロッ
ピーディスクなどのＣＰＵに読み取り可能な記録媒体に
記録して提供することができる。
【００１３】
【発明の実施の形態】以下に図面を参照しながら本発明
の実施の形態を説明する。図１に、本発明に係るプリン
タ１の概略構成を示してある。このプリンタ１は、パソ
コンなどのホスト側から印刷用の入力データを受信して
印刷機構（プリンタエンジン）で印刷可能な構成の出力
データに変換する画像処理部１０と、出力データに基づ
き印刷用紙上に印刷を行う印刷機構２とを備えている。
の実施の形態を説明する。図１に、本発明に係るプリン
タ１の概略構成を示してある。このプリンタ１は、パソ
コンなどのホスト側から印刷用の入力データを受信して
印刷機構（プリンタエンジン）で印刷可能な構成の出力
データに変換する画像処理部１０と、出力データに基づ
き印刷用紙上に印刷を行う印刷機構２とを備えている。
【００１４】画像処理部１０は、ホストから入力データ
を受信する入力インタフェース回路部２５と、画像デー
タを作成する印刷処理プログラム２２およびＩＰＬ２１
などが収納されたプログラム収納用のＲＯＭ１２と、画
像データを作成するためのフォントのビットマップデー
タなどが収納されたフォント収納用のＲＯＭ１３を備え
ており、メモリコントローラ１５とメモリバス１７を介
して接続されている。また、画像処理部１０は、画像デ
ータを作成する際の作業領域となり、中間のデータなど
が格納される同期型のＤＲＡＭ（ＳＤＲＡＭ）１４を備
えており、このＳＤＲＡＭ１４と、ＣＰＵ１１およびメ
モリコントローラ１５がＣＰＵバス１８によって接続さ
れている。この画像処理部１０によってホストから入力
された入力データが情報処理されて画像データに変換さ
れ、メモリバス１７に接続されたビデオインタフェース
回路部２０を介してプリンタエンジン２に供給されてペ
ージ毎の印刷が行われる。
を受信する入力インタフェース回路部２５と、画像デー
タを作成する印刷処理プログラム２２およびＩＰＬ２１
などが収納されたプログラム収納用のＲＯＭ１２と、画
像データを作成するためのフォントのビットマップデー
タなどが収納されたフォント収納用のＲＯＭ１３を備え
ており、メモリコントローラ１５とメモリバス１７を介
して接続されている。また、画像処理部１０は、画像デ
ータを作成する際の作業領域となり、中間のデータなど
が格納される同期型のＤＲＡＭ（ＳＤＲＡＭ）１４を備
えており、このＳＤＲＡＭ１４と、ＣＰＵ１１およびメ
モリコントローラ１５がＣＰＵバス１８によって接続さ
れている。この画像処理部１０によってホストから入力
された入力データが情報処理されて画像データに変換さ
れ、メモリバス１７に接続されたビデオインタフェース
回路部２０を介してプリンタエンジン２に供給されてペ
ージ毎の印刷が行われる。
【００１５】ＳＤＲＡＭモジュール１４に対しては、Ｃ
ＰＵから発生されたアドレスが、メモリコントローラ１
５のアドレス変換部１６によりメモリアドレスに変更さ
れ、そのメモリアドレス（ローアドレスおよびカラムア
ドレス）がメモリアドレスバス１９を介して供給されて
ＳＤＲＡＭモジュール１４に対する入出力が行われる。
ＳＤＲＡＭモジュール１４は、８ＭＢ（メガバイト）か
ら１２８ＭＢ程度までの種々の容量のものが市販されて
いる。このため、ユーザーは適当な容量のモジュールを
購入して置き換えることにより、メモリの増設を行うこ
とが可能であり、メモリ容量を大きくして大量の画像デ
ータをより高速で処理可能にするなど、プリンター１０
の機能アップを図ることができる。しかしながら、上述
したように、ＲＡＭモジュール１４に搭載されているデ
バイスによってアドレス仕様が異なり、従来のプリンタ
ーでは、どのようなＲＡＭモジュール１４でもそのまま
すぐに使用できるようにはなっていない。
ＰＵから発生されたアドレスが、メモリコントローラ１
５のアドレス変換部１６によりメモリアドレスに変更さ
れ、そのメモリアドレス（ローアドレスおよびカラムア
ドレス）がメモリアドレスバス１９を介して供給されて
ＳＤＲＡＭモジュール１４に対する入出力が行われる。
ＳＤＲＡＭモジュール１４は、８ＭＢ（メガバイト）か
ら１２８ＭＢ程度までの種々の容量のものが市販されて
いる。このため、ユーザーは適当な容量のモジュールを
購入して置き換えることにより、メモリの増設を行うこ
とが可能であり、メモリ容量を大きくして大量の画像デ
ータをより高速で処理可能にするなど、プリンター１０
の機能アップを図ることができる。しかしながら、上述
したように、ＲＡＭモジュール１４に搭載されているデ
バイスによってアドレス仕様が異なり、従来のプリンタ
ーでは、どのようなＲＡＭモジュール１４でもそのまま
すぐに使用できるようにはなっていない。
【００１６】図２に、デバイス容量およびビット幅毎の
アドレス仕様を表を用いて示してある。本図に示したよ
うに、例えば、デバイス容量が４Ｍビットでビット幅が
１６のデバイスを搭載したＲＡＭモジュールにおいて
は、９ビットのローアドレスＲＡ、１ビットのバンクア
ドレスＢＡ、および８ビットのカラムアドレスＣＡがロ
ーアドレスストローブ（ＲＡＳ）信号が供給されたとき
（アドレスストローブ時）およびカラムアドレスストロ
ーブ（ＣＡＳ）信号が供給されたとき（カラムアドレス
ストローブ時）にそれぞれ有効になる。加えて、カラム
アドレスストローブ時には、ローアドレスの１ビットに
相当するプリチャージアドレスＰＡが有効になる。
アドレス仕様を表を用いて示してある。本図に示したよ
うに、例えば、デバイス容量が４Ｍビットでビット幅が
１６のデバイスを搭載したＲＡＭモジュールにおいて
は、９ビットのローアドレスＲＡ、１ビットのバンクア
ドレスＢＡ、および８ビットのカラムアドレスＣＡがロ
ーアドレスストローブ（ＲＡＳ）信号が供給されたとき
（アドレスストローブ時）およびカラムアドレスストロ
ーブ（ＣＡＳ）信号が供給されたとき（カラムアドレス
ストローブ時）にそれぞれ有効になる。加えて、カラム
アドレスストローブ時には、ローアドレスの１ビットに
相当するプリチャージアドレスＰＡが有効になる。
【００１７】一方、デバイス容量が６４Ｍビットでビッ
ト幅が４のデバイスを搭載したＲＡＭモジュールにおい
ては、１２または１３ビットのローアドレスＲＡ、２ま
たは１ビットのバンクアドレスＢＡ、および１０ビット
のカラムアドレスＣＡがローアドレスストローブ時およ
びカラムアドレスストローブ時にそれぞれ有効になる。
また、ローアドレスの１ビットであるＭＡ１０がプリチ
ャージアドレスであり、カラムアドレスストローブ時に
はプリチャージ信号も有効になる。
ト幅が４のデバイスを搭載したＲＡＭモジュールにおい
ては、１２または１３ビットのローアドレスＲＡ、２ま
たは１ビットのバンクアドレスＢＡ、および１０ビット
のカラムアドレスＣＡがローアドレスストローブ時およ
びカラムアドレスストローブ時にそれぞれ有効になる。
また、ローアドレスの１ビットであるＭＡ１０がプリチ
ャージアドレスであり、カラムアドレスストローブ時に
はプリチャージ信号も有効になる。
【００１８】このように搭載されているデバイスによっ
てアドレス仕様の異なるＲＡＭモジュールに対し、従来
のプリンターでは、いずれかのアドレス仕様のＲＡＭモ
ジュールがプリンターメーカーによって指定されてお
り、メモリを増設する際はその仕様に則したＲＡＭモジ
ュールを購入する必要があった。これに対し、本願出願
人は、よりフレキシブルに、また低コストでメモリの増
設ができるように、アドレス仕様の異なるＲＡＭモジュ
ールでも利用可能なアドレス割付方法を検討し、その結
果、図３（ａ）に示すようなアドレス割付マップを得る
ことができた。このアドレス割付マップでは、バイト単
位でデータが入出力可能であることを考慮し、アドレス
Ａ３から最大でアドレスＡ２６までが連続してローアド
レス、バンクアドレスおよびカラムアドレスに割り付け
られている。すなわち、次にようにアドレスＡ３から最
大でＡ２６ＭＡまでがローアドレス、バンクアドレスお
よびカラムアドレスに変換されるようになっている。
てアドレス仕様の異なるＲＡＭモジュールに対し、従来
のプリンターでは、いずれかのアドレス仕様のＲＡＭモ
ジュールがプリンターメーカーによって指定されてお
り、メモリを増設する際はその仕様に則したＲＡＭモジ
ュールを購入する必要があった。これに対し、本願出願
人は、よりフレキシブルに、また低コストでメモリの増
設ができるように、アドレス仕様の異なるＲＡＭモジュ
ールでも利用可能なアドレス割付方法を検討し、その結
果、図３（ａ）に示すようなアドレス割付マップを得る
ことができた。このアドレス割付マップでは、バイト単
位でデータが入出力可能であることを考慮し、アドレス
Ａ３から最大でアドレスＡ２６までが連続してローアド
レス、バンクアドレスおよびカラムアドレスに割り付け
られている。すなわち、次にようにアドレスＡ３から最
大でＡ２６ＭＡまでがローアドレス、バンクアドレスお
よびカラムアドレスに変換されるようになっている。
【００１９】１．ローアドレスストローブ時：メモリア
ドレスＭＡ０〜ＭＡ７に対し、アドレスＡ１１〜Ａ１
８、メモリアドレスＭＡ８〜ＭＡ９に対し、アドレスＡ
２１〜Ａ２２、プリチャージアドレスＰＡに対し、アド
レスＡ１９、バンクアドレスＢＡ０に対し、アドレスＡ
２０、 ２．カラムアドレスストローブ時：メモリアドレスＭＡ
０〜ＭＡ７に対し、アドレスＡ３〜Ａ１０、メモリアド
レスＭＡ８〜ＭＡ９に対し、アドレスＡ２３〜Ａ２４、 ３．ただし、デバイス容量が６４ＭビットのＲＡＭモジ
ュールに対して：ビット幅が４では：メモリアドレスＭ
Ａ１１およびバンクアドレスＢＡ１／ＭＡ１２に、アド
レスＡ２５およびＡ２６、ビット幅が８では：メモリア
ドレスＭＡ１１およびバンクアドレスＢＡ１／ＭＡ１２
に、アドレスＡ２５およびＡ２４、ビット幅が１６で
は：メモリアドレスＭＡ１１およびバンクアドレスＢＡ
１／ＭＡ１２に、アドレスＡ２３およびＡ２４を割り当
てる。
ドレスＭＡ０〜ＭＡ７に対し、アドレスＡ１１〜Ａ１
８、メモリアドレスＭＡ８〜ＭＡ９に対し、アドレスＡ
２１〜Ａ２２、プリチャージアドレスＰＡに対し、アド
レスＡ１９、バンクアドレスＢＡ０に対し、アドレスＡ
２０、 ２．カラムアドレスストローブ時：メモリアドレスＭＡ
０〜ＭＡ７に対し、アドレスＡ３〜Ａ１０、メモリアド
レスＭＡ８〜ＭＡ９に対し、アドレスＡ２３〜Ａ２４、 ３．ただし、デバイス容量が６４ＭビットのＲＡＭモジ
ュールに対して：ビット幅が４では：メモリアドレスＭ
Ａ１１およびバンクアドレスＢＡ１／ＭＡ１２に、アド
レスＡ２５およびＡ２６、ビット幅が８では：メモリア
ドレスＭＡ１１およびバンクアドレスＢＡ１／ＭＡ１２
に、アドレスＡ２５およびＡ２４、ビット幅が１６で
は：メモリアドレスＭＡ１１およびバンクアドレスＢＡ
１／ＭＡ１２に、アドレスＡ２３およびＡ２４を割り当
てる。
【００２０】このアドレス割付マップは、全ての仕様の
ＲＡＭモジュールに対しアドレスを連続的に割り付ける
こと、ＲＡＭのページ領域を大きくするために、カラム
アドレスに下位アドレスを割り付けること、および仕様
の異なるＲＡＭモジュールに対応して割り当てを変える
必要があるメモリアドレスをできるだけ少なくすること
が考慮されている。このため、図３（ｂ）に示すよう
に、本発明のアドレス割付マップに基づいてメモリアド
レスの変換を行うと、デバイス容量が４Ｍビットおよび
１６Ｍビットの場合は変更はなく、デバイス容量が６４
ＭビットのＲＡＭモジュールに対しては、ビット幅に対
応してメモリアドレスＭＡ１１およびバンクアドレスＢ
Ａ１（ＭＡ１２）の２つのアドレスについて割付を変更
するだけで全ての仕様のＲＡＭモジュールに対しアドレ
スを連続して割り付けることが可能となっている。
ＲＡＭモジュールに対しアドレスを連続的に割り付ける
こと、ＲＡＭのページ領域を大きくするために、カラム
アドレスに下位アドレスを割り付けること、および仕様
の異なるＲＡＭモジュールに対応して割り当てを変える
必要があるメモリアドレスをできるだけ少なくすること
が考慮されている。このため、図３（ｂ）に示すよう
に、本発明のアドレス割付マップに基づいてメモリアド
レスの変換を行うと、デバイス容量が４Ｍビットおよび
１６Ｍビットの場合は変更はなく、デバイス容量が６４
ＭビットのＲＡＭモジュールに対しては、ビット幅に対
応してメモリアドレスＭＡ１１およびバンクアドレスＢ
Ａ１（ＭＡ１２）の２つのアドレスについて割付を変更
するだけで全ての仕様のＲＡＭモジュールに対しアドレ
スを連続して割り付けることが可能となっている。
【００２１】図４に、本発明の割付マップに基づき、そ
れぞれのデバイスのアドレス仕様に対応してメモリアド
レスにアドレスを割り付けた様子を示してある。例え
ば、デバイス容量が４Ｍビットでビット幅が１６のデバ
イスを使用したＲＡＭモジュールに対しては、ローアド
レスストローブ時にメモリアドレスＭＡ０〜ＭＡ７、プ
リチャージアドレスＰＡおよびバンクアドレスＢＡ０に
アドレスＡ１１〜Ａ２０が連続して割り当てられてお
り、カラムアドレスストローブ時にメモリアドレスＭＡ
０〜ＭＡ７にアドレスＡ３〜Ａ１０が割り当てられ、全
体としてアドレスＡ３〜Ａ２０がローアドレス、バンク
アドレスおよびカラムアドレスに連続して割り当てられ
ている。そして、カラムアドレスストローブ時にはプリ
チャージアドレスＰＡにプリチャージ信号が割り当てら
れ、バンクアドレスＢＡとともにプリチャージを制御す
る信号となる。
れぞれのデバイスのアドレス仕様に対応してメモリアド
レスにアドレスを割り付けた様子を示してある。例え
ば、デバイス容量が４Ｍビットでビット幅が１６のデバ
イスを使用したＲＡＭモジュールに対しては、ローアド
レスストローブ時にメモリアドレスＭＡ０〜ＭＡ７、プ
リチャージアドレスＰＡおよびバンクアドレスＢＡ０に
アドレスＡ１１〜Ａ２０が連続して割り当てられてお
り、カラムアドレスストローブ時にメモリアドレスＭＡ
０〜ＭＡ７にアドレスＡ３〜Ａ１０が割り当てられ、全
体としてアドレスＡ３〜Ａ２０がローアドレス、バンク
アドレスおよびカラムアドレスに連続して割り当てられ
ている。そして、カラムアドレスストローブ時にはプリ
チャージアドレスＰＡにプリチャージ信号が割り当てら
れ、バンクアドレスＢＡとともにプリチャージを制御す
る信号となる。
【００２２】なお、図３（ａ）のアドレス割り当てマッ
プに示したメモリアドレスの内、４Ｍビットのデバイス
ではアドレスストローブ時にメモリアドレスＭＡ８およ
びＭＡ９などは図４に「×」で示したように有効になっ
ておらず、このメモリアドレスに割り当てられたアドレ
スは４Ｍビットのデバイスのアクセスには用いられてい
ない。
プに示したメモリアドレスの内、４Ｍビットのデバイス
ではアドレスストローブ時にメモリアドレスＭＡ８およ
びＭＡ９などは図４に「×」で示したように有効になっ
ておらず、このメモリアドレスに割り当てられたアドレ
スは４Ｍビットのデバイスのアクセスには用いられてい
ない。
【００２３】一方、デバイス容量が６４Ｍビットでビッ
ト幅が４のデバイスを使用したＲＡＭモジュールに対し
ては、ローアドレスストローブ時にメモリアドレスＭＡ
０〜ＭＡ７、プリチャージアドレスＰＡ、バンクアドレ
スＢＡ０、メモリアドレスＭＡ８〜ＭＡ９にアドレスＡ
１１〜Ａ２２が連続して割り当てられ、さらに、メモリ
アドレスＭＡ１１およびバンクアドレスＢＡ１（ＭＡ１
２）にアドレスＡ２５およびＡ２６が割り当てられてい
る。また、カラムアドレスストローブ時にメモリアドレ
スＭＡ０〜ＭＡ７にアドレスＡ３〜Ａ１０が割り当てら
れ、さらに、メモリアドレスＭＡ８〜ＭＡ９にアドレス
Ａ２３およびＡ２４が割り当てられている。このため、
全体としてアドレスＡ３〜Ａ２６がローアドレス、バン
クアドレスおよびカラムアドレスに連続して割り当てら
れている。プリチャージアドレスＰＡにプリチャージ信
号が割り当てられているのも上記と同様である。
ト幅が４のデバイスを使用したＲＡＭモジュールに対し
ては、ローアドレスストローブ時にメモリアドレスＭＡ
０〜ＭＡ７、プリチャージアドレスＰＡ、バンクアドレ
スＢＡ０、メモリアドレスＭＡ８〜ＭＡ９にアドレスＡ
１１〜Ａ２２が連続して割り当てられ、さらに、メモリ
アドレスＭＡ１１およびバンクアドレスＢＡ１（ＭＡ１
２）にアドレスＡ２５およびＡ２６が割り当てられてい
る。また、カラムアドレスストローブ時にメモリアドレ
スＭＡ０〜ＭＡ７にアドレスＡ３〜Ａ１０が割り当てら
れ、さらに、メモリアドレスＭＡ８〜ＭＡ９にアドレス
Ａ２３およびＡ２４が割り当てられている。このため、
全体としてアドレスＡ３〜Ａ２６がローアドレス、バン
クアドレスおよびカラムアドレスに連続して割り当てら
れている。プリチャージアドレスＰＡにプリチャージ信
号が割り当てられているのも上記と同様である。
【００２４】図５に、本例のプリンター１０において、
ＲＡＭモジュール１４に搭載されているデバイスの仕様
を識別してアドレスの割付を自動的に設定する処理の概
要をフローチャートを用いて示してある。これらの処理
は、電源投入直後などのＩＰＬ２１がロードされたとき
に行われ、まず、ＲＡＭモジュール１４にＥＥＰＲＯＭ
が内蔵されているものとして、ステップ５１でＥＥＰＲ
ＯＭのデータを読む。ＲＡＭモジュールの多くには、通
常はＥＥＰＲＯＭなどによって不揮発性の記憶領域が用
意されており、そこにＳＰＤと称されるモジュールの仕
様情報（構成、性能など）が格納されている。従って、
ＲＡＭモジュールのＳＰＤを取得することにより、ＲＡ
Ｍモジュールに搭載されているデバイスの仕様を判断す
ることが可能である。このため、ステップ５２でＥＥＰ
ＲＯＭのデータが正常であることを判断し、正常の場合
はステップ５３でＳＰＤをデコードし、ステップ５４で
デバイスの容量およびビット幅といったデバイスの仕様
を判断する。
ＲＡＭモジュール１４に搭載されているデバイスの仕様
を識別してアドレスの割付を自動的に設定する処理の概
要をフローチャートを用いて示してある。これらの処理
は、電源投入直後などのＩＰＬ２１がロードされたとき
に行われ、まず、ＲＡＭモジュール１４にＥＥＰＲＯＭ
が内蔵されているものとして、ステップ５１でＥＥＰＲ
ＯＭのデータを読む。ＲＡＭモジュールの多くには、通
常はＥＥＰＲＯＭなどによって不揮発性の記憶領域が用
意されており、そこにＳＰＤと称されるモジュールの仕
様情報（構成、性能など）が格納されている。従って、
ＲＡＭモジュールのＳＰＤを取得することにより、ＲＡ
Ｍモジュールに搭載されているデバイスの仕様を判断す
ることが可能である。このため、ステップ５２でＥＥＰ
ＲＯＭのデータが正常であることを判断し、正常の場合
はステップ５３でＳＰＤをデコードし、ステップ５４で
デバイスの容量およびビット幅といったデバイスの仕様
を判断する。
【００２５】そして、デバイスの容量が１６Ｍビット以
下であれば、先に図３（ａ）に示したアドレスの割付マ
ップに従い、メモリアドレスＭＡ１１およびバンクアド
レスＢＡ１（ＭＡ１２）を除いてアドレスを割り付ける
ことにより、デバイス容量あるいはビット幅が異なるデ
バイスに対しても連続してアドレスをメモリアドレスに
変換することが可能である。このため、仕様の異なるデ
バイスが搭載されたメモリーモジュールを使用すること
ができる。このような割付をソフトウェアを用いて行っ
てももちろん良いが、本例のプリンター１においては、
メモリアドレス変換部１６でハードウェア的に図３
（ａ）に示した割付（メモリアドレスＭＡ１１およびバ
ンクアドレスＢＡ１（ＭＡ１２）を除き）が設定されて
いる。
下であれば、先に図３（ａ）に示したアドレスの割付マ
ップに従い、メモリアドレスＭＡ１１およびバンクアド
レスＢＡ１（ＭＡ１２）を除いてアドレスを割り付ける
ことにより、デバイス容量あるいはビット幅が異なるデ
バイスに対しても連続してアドレスをメモリアドレスに
変換することが可能である。このため、仕様の異なるデ
バイスが搭載されたメモリーモジュールを使用すること
ができる。このような割付をソフトウェアを用いて行っ
てももちろん良いが、本例のプリンター１においては、
メモリアドレス変換部１６でハードウェア的に図３
（ａ）に示した割付（メモリアドレスＭＡ１１およびバ
ンクアドレスＢＡ１（ＭＡ１２）を除き）が設定されて
いる。
【００２６】従って、本例のプリンター１においては、
ステップ５４で判断されたデバイス容量が６４Ｍビット
以上のときにステップ５９以降において、残りのメモリ
アドレスＭＡ１１およびバンクアドレスＢＡ１（ＭＡ１
２）の割付をソフトウェアで設定している。まず、ステ
ップ５９でビット幅が４のときは、ステップ６０でバン
クアドレスＢＡ１（ＭＡ１２）にアドレスＡ２６を、ま
た、メモリアドレスＭＡ１１にアドレスＡ２５を設定す
る。ステップ６１でビット幅が８のときは、ステップ６
２でバンクアドレスＢＡ１（ＭＡ１２）にアドレスＡ２
４を、また、メモリアドレスＭＡ１１にアドレスＡ２５
を設定する。ステップ６３でビット幅が１６のときは、
ステップ６４でバンクアドレスＢＡ１（ＭＡ１２）にア
ドレスＡ２４を、また、メモリアドレスＭＡ１１にアド
レスＡ２３を設定する。
ステップ５４で判断されたデバイス容量が６４Ｍビット
以上のときにステップ５９以降において、残りのメモリ
アドレスＭＡ１１およびバンクアドレスＢＡ１（ＭＡ１
２）の割付をソフトウェアで設定している。まず、ステ
ップ５９でビット幅が４のときは、ステップ６０でバン
クアドレスＢＡ１（ＭＡ１２）にアドレスＡ２６を、ま
た、メモリアドレスＭＡ１１にアドレスＡ２５を設定す
る。ステップ６１でビット幅が８のときは、ステップ６
２でバンクアドレスＢＡ１（ＭＡ１２）にアドレスＡ２
４を、また、メモリアドレスＭＡ１１にアドレスＡ２５
を設定する。ステップ６３でビット幅が１６のときは、
ステップ６４でバンクアドレスＢＡ１（ＭＡ１２）にア
ドレスＡ２４を、また、メモリアドレスＭＡ１１にアド
レスＡ２３を設定する。
【００２７】このようにデバイスの容量およびビット幅
によってアドレスの割付設定を変更することにより、仕
様の異なるデバイスが搭載されたＲＡＭモジュールに対
し適切なアドレスを設定して入出力を行うことが可能と
なる。従って、プリンター１で使用可能なＲＡＭモジュ
ールの仕様を限定せずに種々なＲＡＭモジュールを利用
することができる。さらに、ＲＡＭモジュールに搭載さ
れたデバイスの仕様の判断およびそれに適したアドレス
の割付が自動的に行われるので、ユーザーの手間を省略
でき、また、アドレスの割付の間違いを防止することも
可能である。
によってアドレスの割付設定を変更することにより、仕
様の異なるデバイスが搭載されたＲＡＭモジュールに対
し適切なアドレスを設定して入出力を行うことが可能と
なる。従って、プリンター１で使用可能なＲＡＭモジュ
ールの仕様を限定せずに種々なＲＡＭモジュールを利用
することができる。さらに、ＲＡＭモジュールに搭載さ
れたデバイスの仕様の判断およびそれに適したアドレス
の割付が自動的に行われるので、ユーザーの手間を省略
でき、また、アドレスの割付の間違いを防止することも
可能である。
【００２８】これらの処理は、本例のプリンター１にお
いては、初期設定を行うプログラムであるＩＰＬ２１に
含まれており、電源投入時あるいはリセット時などに実
行される。従って、本例のプリンター１においては、デ
バイスの容量およびビット幅を判断する仕様判断機能、
および仕様判断機能で判明したデバイス容量およびビッ
ト幅によってメモリアドレスの割付を変更可能な割付設
定機能は、ＩＰＬ２１に基づきＣＰＵ１１で実現され
る。
いては、初期設定を行うプログラムであるＩＰＬ２１に
含まれており、電源投入時あるいはリセット時などに実
行される。従って、本例のプリンター１においては、デ
バイスの容量およびビット幅を判断する仕様判断機能、
および仕様判断機能で判明したデバイス容量およびビッ
ト幅によってメモリアドレスの割付を変更可能な割付設
定機能は、ＩＰＬ２１に基づきＣＰＵ１１で実現され
る。
【００２９】このように、ＲＡＭモジュールにＥＥＰＲ
ＯＭが搭載され、その中にデバイスの仕様などを含んだ
ＳＰＤが収納されていれば上記のような手順でＲＡＭモ
ジュールに対するアドレスの割付を設定できる。しかし
ながら、現状では、パソコンあるいはプリンターなどの
情報処理装置の側で設置できるＲＡＭモジュールの仕様
を限定しているのでＳＰＤが情報処理装置の側で利用さ
れておらず、低コスト化などのためにＳＰＤを省略した
ＲＡＭモジュールも存在する。そこで、本例のプリンタ
ー１においては、ステップ５２でＥＥＰＲＯＭから読ま
れたデータが正常でない場合は、ＳＰＤを利用しないで
デバイスタイプを判断できるようにしている。このた
め、ステップ５５に移行し、バンクアドレスＢＡ１（Ｍ
Ａ１２）にアドレスＡ２６を、また、メモリアドレスＭ
Ａ１１にアドレスＡ２５を割り付けてローアドレスおよ
びカラムアドレスに対しフルにアドレスを設定できるよ
うにする。そして、ステップ５６において、現状で想定
される最大のメモリ容量である１２８ＭＢまで８ＭＢ毎
に異なったデータを書き込む。
ＯＭが搭載され、その中にデバイスの仕様などを含んだ
ＳＰＤが収納されていれば上記のような手順でＲＡＭモ
ジュールに対するアドレスの割付を設定できる。しかし
ながら、現状では、パソコンあるいはプリンターなどの
情報処理装置の側で設置できるＲＡＭモジュールの仕様
を限定しているのでＳＰＤが情報処理装置の側で利用さ
れておらず、低コスト化などのためにＳＰＤを省略した
ＲＡＭモジュールも存在する。そこで、本例のプリンタ
ー１においては、ステップ５２でＥＥＰＲＯＭから読ま
れたデータが正常でない場合は、ＳＰＤを利用しないで
デバイスタイプを判断できるようにしている。このた
め、ステップ５５に移行し、バンクアドレスＢＡ１（Ｍ
Ａ１２）にアドレスＡ２６を、また、メモリアドレスＭ
Ａ１１にアドレスＡ２５を割り付けてローアドレスおよ
びカラムアドレスに対しフルにアドレスを設定できるよ
うにする。そして、ステップ５６において、現状で想定
される最大のメモリ容量である１２８ＭＢまで８ＭＢ毎
に異なったデータを書き込む。
【００３０】このような書き込みを行うと、図６に表を
用いて示してあるように、メモリ容量および搭載されて
いるデバイスの仕様によってＲＡＭモジュールに記憶さ
れる内容が異なる。このため、ステップ５７で想定され
る最大のメモリ容量である１２８ＭＢまでＲＡＭモジュ
ールに記憶された値を読み取ることにより、ステップ５
８でＲＡＭモジュールの容量およびそのＲＡＭモジュー
ルに搭載されているデバイスの仕様を判断することが可
能となる。例えば、ＲＡＭモジュールの容量が８ＭＢで
あれば、メモリの内容が８ＭＢ毎に上書きされるので、
読み取り可能なデータは１２０ＭＢから１２８Ｍバイト
までのアドレスに対応して最終的に記録された「１５」
の値となる。
用いて示してあるように、メモリ容量および搭載されて
いるデバイスの仕様によってＲＡＭモジュールに記憶さ
れる内容が異なる。このため、ステップ５７で想定され
る最大のメモリ容量である１２８ＭＢまでＲＡＭモジュ
ールに記憶された値を読み取ることにより、ステップ５
８でＲＡＭモジュールの容量およびそのＲＡＭモジュー
ルに搭載されているデバイスの仕様を判断することが可
能となる。例えば、ＲＡＭモジュールの容量が８ＭＢで
あれば、メモリの内容が８ＭＢ毎に上書きされるので、
読み取り可能なデータは１２０ＭＢから１２８Ｍバイト
までのアドレスに対応して最終的に記録された「１５」
の値となる。
【００３１】一方、ビット幅が４で６４Ｍビットの容量
のデバイスを搭載した１２８ＭＢのＲＡＭモジュールに
おいては、０から１２８ＭＢまで異なったデータが書き
込まれるので、書き込まれた通りのデータが読み取られ
る。また、６４Ｍビットでビット幅が１６のデバイスが
搭載されたＲＡＭモジュールにおいては、カラムアドレ
スストローブ時にメモリアドレスＭＡ８およびＭＡ９に
割り当てられたアドレスＡ２３およびＡ２４が有効にな
らない。従って、１６ＭＢピッチの領域にしかアクセス
ができず、その領域が上書きされるので、表６に示した
ような値が読み取られることになる。
のデバイスを搭載した１２８ＭＢのＲＡＭモジュールに
おいては、０から１２８ＭＢまで異なったデータが書き
込まれるので、書き込まれた通りのデータが読み取られ
る。また、６４Ｍビットでビット幅が１６のデバイスが
搭載されたＲＡＭモジュールにおいては、カラムアドレ
スストローブ時にメモリアドレスＭＡ８およびＭＡ９に
割り当てられたアドレスＡ２３およびＡ２４が有効にな
らない。従って、１６ＭＢピッチの領域にしかアクセス
ができず、その領域が上書きされるので、表６に示した
ような値が読み取られることになる。
【００３２】このような方法により、ＥＥＰＲＯＭを搭
載していないＲＡＭモジュールに対してもデバイス容量
およびビット幅を自動的に判断できるので、上記と同様
にステップ５９以降のプロセスによってＲＡＭモジュー
ルに搭載されたデバイスの仕様に則したメモリアドレス
の割付けを設定し、ＲＡＭモジュールを利用することが
可能となる。
載していないＲＡＭモジュールに対してもデバイス容量
およびビット幅を自動的に判断できるので、上記と同様
にステップ５９以降のプロセスによってＲＡＭモジュー
ルに搭載されたデバイスの仕様に則したメモリアドレス
の割付けを設定し、ＲＡＭモジュールを利用することが
可能となる。
【００３３】このように、本例のプリンター１は、仕様
の異なるＲＡＭモジュール、特に、ＳＤＲＡＭモジュー
ルであってもそのまま設置して利用することが可能であ
る。従って、大量の画像データを扱うために大容量のＳ
ＤＲＡＭモジュールに差し替えるときに、ユーザーが入
手可能な仕様のＳＤＲＡＭモジュールを設置することが
可能であり、メーカーに指定された仕様のＳＤＲＡＭモ
ジュールを選択する必要はなくなる。このため、ユーザ
ーが容易に、また、安価に入手できるＳＤＲＡＭモジュ
ールを利用できるので、手間がかからずに、低コストで
メモリの増設を行うことが可能となる。
の異なるＲＡＭモジュール、特に、ＳＤＲＡＭモジュー
ルであってもそのまま設置して利用することが可能であ
る。従って、大量の画像データを扱うために大容量のＳ
ＤＲＡＭモジュールに差し替えるときに、ユーザーが入
手可能な仕様のＳＤＲＡＭモジュールを設置することが
可能であり、メーカーに指定された仕様のＳＤＲＡＭモ
ジュールを選択する必要はなくなる。このため、ユーザ
ーが容易に、また、安価に入手できるＳＤＲＡＭモジュ
ールを利用できるので、手間がかからずに、低コストで
メモリの増設を行うことが可能となる。
【００３４】なお、上記では、プリンターを例に説明し
ているが、パソコンなどの情報処理装置であってももち
ろん良く、本発明を適用することにより、搭載されてい
るＲＡＭモジュールのデバイスタイプに左右されずに、
ユーザーが最も入手し易いＲＡＭモジュールを利用する
ことが可能となる。さらに、デバイスタイプをユーザー
が調べてアドレスの割付を調整する必要がないので、割
付設定を間違えることもなく、どのようなデバイスタイ
プのＲＡＭモジュールであっても確実に利用することが
可能となる。
ているが、パソコンなどの情報処理装置であってももち
ろん良く、本発明を適用することにより、搭載されてい
るＲＡＭモジュールのデバイスタイプに左右されずに、
ユーザーが最も入手し易いＲＡＭモジュールを利用する
ことが可能となる。さらに、デバイスタイプをユーザー
が調べてアドレスの割付を調整する必要がないので、割
付設定を間違えることもなく、どのようなデバイスタイ
プのＲＡＭモジュールであっても確実に利用することが
可能となる。
【００３５】
【発明の効果】以上に説明したように、従来の情報処理
装置においては、その情報処理装置のメモリアドレスの
割付に合致した定められた仕様のデバイスが搭載された
ＲＡＭモジュールが指定されており、ユーザーがメモリ
を増設する際などにおいては、その定められた仕様のＲ
ＡＭモジュール以外は利用できなかった。これに対し、
本発明においては、ＲＡＭモジュールに搭載されている
デバイスの仕様を自動的に判断し、それに合わせてメモ
リアドレスの割付を変更すると機能および工程を備えた
情報処理装置およびその制御方法を提供するようにして
いる。従って、ユーザーは入手可能な仕様の異なるＲＡ
Ｍモジュールであっても自由に利用することが可能であ
り、手軽にメモリの増設など行うことができる。
装置においては、その情報処理装置のメモリアドレスの
割付に合致した定められた仕様のデバイスが搭載された
ＲＡＭモジュールが指定されており、ユーザーがメモリ
を増設する際などにおいては、その定められた仕様のＲ
ＡＭモジュール以外は利用できなかった。これに対し、
本発明においては、ＲＡＭモジュールに搭載されている
デバイスの仕様を自動的に判断し、それに合わせてメモ
リアドレスの割付を変更すると機能および工程を備えた
情報処理装置およびその制御方法を提供するようにして
いる。従って、ユーザーは入手可能な仕様の異なるＲＡ
Ｍモジュールであっても自由に利用することが可能であ
り、手軽にメモリの増設など行うことができる。
【００３６】さらに、本発明においては、図３に示した
ようなアドレスの割付マップを採用しており、これによ
り、デバイスの仕様が異なるＲＡＭモジュールに対し、
ほとんど割付を変更することなくアドレス空間が連続す
るようにメモリアドレスに割り付けることが可能とな
る。従って、デバイスタイプの相違に対応して割付を調
整する処理が簡単となり、簡易なソフトウェアあるいは
ハードウェアて対応することができる。
ようなアドレスの割付マップを採用しており、これによ
り、デバイスの仕様が異なるＲＡＭモジュールに対し、
ほとんど割付を変更することなくアドレス空間が連続す
るようにメモリアドレスに割り付けることが可能とな
る。従って、デバイスタイプの相違に対応して割付を調
整する処理が簡単となり、簡易なソフトウェアあるいは
ハードウェアて対応することができる。
【００３７】また、本発明においては、デバイスの仕様
情報を搭載していないＲＡＭモジュールに対しても所定
のメモリ領域毎に異なるデータを書き込んだ後に、その
内容を読み取ることによりメモリ容量およびそれに搭載
されているデバイスタイプを判断できるようにしてい
る。従って、市販されているどのようなＲＡＭモジュー
ル、特に、ＳＤＲＡＭモジュールであっても、そのデバ
イスタイプを自動的に判断し、それに適した割付を設定
して利用することが可能である。
情報を搭載していないＲＡＭモジュールに対しても所定
のメモリ領域毎に異なるデータを書き込んだ後に、その
内容を読み取ることによりメモリ容量およびそれに搭載
されているデバイスタイプを判断できるようにしてい
る。従って、市販されているどのようなＲＡＭモジュー
ル、特に、ＳＤＲＡＭモジュールであっても、そのデバ
イスタイプを自動的に判断し、それに適した割付を設定
して利用することが可能である。
【図１】本発明の実施の形態に係るプリンタの概略構成
を示すブロック図である。
を示すブロック図である。
【図２】デバイスタイプに対応したアドレス仕様を示し
た表である。
た表である。
【図３】（ａ）は本発明において採用したメモリアドレ
スの割付マップであり、（ｂ）はデバイスタイプによっ
て変更する部分を示す表である。
スの割付マップであり、（ｂ）はデバイスタイプによっ
て変更する部分を示す表である。
【図４】図３に示す割付マップによって各デバイスタイ
プ毎にアドレスを割り付けた状態を示す表である。
プ毎にアドレスを割り付けた状態を示す表である。
【図５】ＲＡＭモジュールに搭載されたデバイス仕様を
判断し、それに適した割付設定を行う処理を示すフロー
チャートである。
判断し、それに適した割付設定を行う処理を示すフロー
チャートである。
【図６】ＲＡＭモジュールに所定のデータを書き込んだ
後に読みだして、その容量およびデバイスタイプを判断
する条件を示した表である。
後に読みだして、その容量およびデバイスタイプを判断
する条件を示した表である。
１ プリンタ ２ 印刷機構 １０ 画像処理部 １１ ＣＰＵ １２ プログラム用ＲＯＭ １３ フォント用ＲＯＭ １４ ＳＤＲＡＭモジュール １５ メモリコントローラ １６ メモリアドレス変換部 １７ メモリバス １８ ＣＰＵバス １９ メモリアドレスバス ２０ ビデオインタフェース部 ２５ 入力インタフェース部
Claims (16)
- 【請求項１】 装着されたＲＡＭモジュールのデバイス
容量およびビット幅を判断する仕様判断機能と、この仕
様判断機能で判明したデバイス容量およびビット幅によ
ってメモリアドレスの割付を変更可能な割付設定機能と
を有することを特徴とする情報処理装置。 - 【請求項２】 請求項１において、前記仕様判断機能
は、ＲＡＭモジュールの不揮発記憶領域に用意された仕
様情報を読み取る機能を備えていることを特徴とする情
報処理装置。 - 【請求項３】 請求項１において、前記割付設定機能
は、次のようにローアドレスおよびカラムアドレスを割
り付けることを特徴とする情報処理装置。 ローアドレスストローブ時：メモリアドレスＭＡ０〜Ｍ
Ａ７に対し、アドレスＡ１１〜Ａ１８、 メモリアドレスＭＡ８〜ＭＡ９に対し、アドレスＡ２１
〜Ａ２２、 プリチャージアドレスＰＡに対し、アドレスＡ１９、 バンクアドレスＢＡ０に対し、アドレスＡ２０、 カラムアドレスストローブ時：メモリアドレスＭＡ０〜
ＭＡ７に対し、アドレスＡ３〜Ａ１０、 メモリアドレスＭＡ８〜ＭＡ９に対し、アドレスＡ２３
〜Ａ２４、 ただし、デバイス容量が６４ＭビットのＲＡＭモジュー
ルに対しては、 ビット幅が４ビットのときは、メモリアドレスＭＡ１１
およびバンクアドレスＢＡ１／ＭＡ１２に対し、アドレ
スＡ２５およびＡ２６、 ビット幅が８ビットのときは、メモリアドレスＭＡ１１
およびバンクアドレスＢＡ１／ＭＡ１２に対し、アドレ
スＡ２５およびＡ２４、 ビット幅が１６ビットのときは、メモリアドレスＭＡ１
１およびバンクアドレスＢＡ１／ＭＡ１２に対し、アド
レスＡ２３およびＡ２４を割り当てる。 - 【請求項４】 請求項３において、前記仕様判断機能
は、ローアドレスおよびカラムアドレスの割付を、デバ
イス容量が６４Ｍビットでビット幅が４ビットのＲＡＭ
モジュールに対する状態に設定し、８Ｍバイト毎に異な
るデータを想定される最大メモリ容量まで書き込んだ
後、その想定される最大メモリ容量まで読み取り、その
読み取りデータに基づいてデバイス容量およびビット幅
を判断する機能を備えていることを特徴とする情報処理
装置。 - 【請求項５】 ＲＡＭモジュールのデバイス容量および
ビット幅を判断する仕様判断工程と、 この仕様判断工程で判明したデバイス容量およびビット
幅によってメモリアドレスの割付を変更する割付設定工
程とを有することを特徴とする情報処理装置の制御方
法。 - 【請求項６】 請求項５において、前記仕様判断工程で
は、ＲＡＭモジュールの不揮発記憶領域に用意された仕
様情報を読み取ることを特徴とする情報処理装置の制御
方法。 - 【請求項７】 請求項５において、前記割付設定工程で
は、次のようにローアドレスおよびカラムアドレスを割
り付けることを特徴とする情報処理装置の制御方法。 ローアドレスストローブ時：メモリアドレスＭＡ０〜Ｍ
Ａ７に対し、アドレスＡ１１〜Ａ１８、 メモリアドレスＭＡ８〜ＭＡ９に対し、アドレスＡ２１
〜Ａ２２、 プリチャージアドレスＰＡに対し、アドレスＡ１９、 バンクアドレスＢＡ０に対し、アドレスＡ２０、 カラムアドレスストローブ時：メモリアドレスＭＡ０〜
ＭＡ７に対し、アドレスＡ３〜Ａ１０、 メモリアドレスＭＡ８〜ＭＡ９に対し、アドレスＡ２３
〜Ａ２４、 ただし、デバイス容量が６４ＭビットのＲＡＭモジュー
ルに対しては、 ビット幅が４ビットのときは、メモリアドレスＭＡ１１
およびバンクアドレスＢＡ１／ＭＡ１２に対し、アドレ
スＡ２５およびＡ２６、 ビット幅が８ビットのときは、メモリアドレスＭＡ１１
およびバンクアドレスＢＡ１／ＭＡ１２に対し、アドレ
スＡ２５およびＡ２４、 ビット幅が１６ビットのときは、メモリアドレスＭＡ１
１およびバンクアドレスＢＡ１／ＭＡ１２に対し、アド
レスＡ２３およびＡ２４を割り当てる。 - 【請求項８】 請求項７において、前記仕様判断工程で
は、ローアドレスおよびカラムアドレスの割付を、デバ
イス容量が６４Ｍビットでビット幅が４ビットのＲＡＭ
モジュールに対する状態に設定し、８Ｍバイト毎に異な
るデータを想定される最大メモリ容量まで書き込んだ
後、その想定される最大メモリ容量まで読み取り、その
読み取りデータに基づいてデバイス容量およびビット幅
を判断することを特徴とする情報処理装置の制御方法。 - 【請求項９】 ＲＡＭモジュールに対しデータを入出力
する際に、アドレスを次のようにローアドレスおよびカ
ラムアドレスに割り付けることを特徴とするメモリアド
レス変換装置。 ローアドレスストローブ時：メモリアドレスＭＡ０〜Ｍ
Ａ７に対し、アドレスＡ１１〜Ａ１８、 メモリアドレスＭＡ８〜ＭＡ９に対し、アドレスＡ２１
〜Ａ２２、 プリチャージアドレスＰＡに対し、アドレスＡ１９、 バンクアドレスＢＡ０に対し、アドレスＡ２０、 カラムアドレスストローブ時：メモリアドレスＭＡ０〜
ＭＡ７に対し、アドレスＡ３〜Ａ１０、 メモリアドレスＭＡ８〜ＭＡ９に対し、アドレスＡ２３
〜Ａ２４、 ただし、デバイス容量が６４ＭビットのＲＡＭモジュー
ルに対しては、 ビット幅が４ビットのときは、メモリアドレスＭＡ１１
およびバンクアドレスＢＡ１／ＭＡ１２に対し、アドレ
スＡ２５およびＡ２６、 ビット幅が８ビットのときは、メモリアドレスＭＡ１１
およびバンクアドレスＢＡ１／ＭＡ１２に対し、アドレ
スＡ２５およびＡ２４、 ビット幅が１６ビットのときは、メモリアドレスＭＡ１
１およびバンクアドレスＢＡ１／ＭＡ１２に対し、アド
レスＡ２３およびＡ２４を割り当てる。 - 【請求項１０】 請求項９に記載のメモリアドレス変換
装置と、アドレスの発生元であるＣＰＵと、ＲＡＭモジ
ュールとを有することを特徴とする情報処理装置。 - 【請求項１１】 ＲＡＭモジュールに対しデータを入出
力する際に、アドレスを次のようにローアドレスおよび
カラムアドレスに割り付けることを特徴とするメモリア
ドレス変換方法。 ローアドレスストローブ時：メモリアドレスＭＡ０〜Ｍ
Ａ７に対し、アドレスＡ１１〜Ａ１８、 メモリアドレスＭＡ８〜ＭＡ９に対し、アドレスＡ２１
〜Ａ２２、 プリチャージアドレスＰＡに対し、アドレスＡ１９、 バンクアドレスＢＡ０に対し、アドレスＡ２０、 カラムアドレスストローブ時：メモリアドレスＭＡ０〜
ＭＡ７に対し、アドレスＡ３〜Ａ１０、 メモリアドレスＭＡ８〜ＭＡ９に対し、アドレスＡ２３
〜Ａ２４、 ただし、デバイス容量が６４ＭビットのＲＡＭモジュー
ルに対しては、 ビット幅が４ビットのときは、メモリアドレスＭＡ１１
およびバンクアドレスＢＡ１／ＭＡ１２に対し、アドレ
スＡ２５およびＡ２６、 ビット幅が８ビットのときは、メモリアドレスＭＡ１１
およびバンクアドレスＢＡ１／ＭＡ１２に対し、アドレ
スＡ２５およびＡ２４、 ビット幅が１６ビットのときは、メモリアドレスＭＡ１
１およびバンクアドレスＢＡ１／ＭＡ１２に対し、アド
レスＡ２３およびＡ２４を割り当てる。 - 【請求項１２】 ＲＡＭモジュールのデバイス容量およ
びビット幅を判断する仕様判断処理と、 この仕様判断処理で判明したデバイス容量およびビット
幅によってメモリアドレスの割付を変更する割付設定処
理とを実行可能な命令を有するプログラムが記録されて
いることを特徴とする記録媒体。 - 【請求項１３】 請求項１２において、前記仕様判断処
理では、ＲＡＭモジュールの不揮発記憶領域に用意され
た仕様情報を読み取る処理を実行可能な命令を有するプ
ログラムが記録されていることを特徴する記録媒体。 - 【請求項１４】 請求項１２において、前記割付設定処
理では、次のようにローアドレスおよびカラムアドレス
を割り付ける処理を実行可能な命令を有するプログラム
が記録されていることを特徴とする記録媒体。 ローアドレスストローブ時：メモリアドレスＭＡ０〜Ｍ
Ａ７に対し、アドレスＡ１１〜Ａ１８、 メモリアドレスＭＡ８〜ＭＡ９に対し、アドレスＡ２１
〜Ａ２２、 プリチャージアドレスＰＡに対し、アドレスＡ１９、 バンクアドレスＢＡ０に対し、アドレスＡ２０、 カラムアドレスストローブ時：メモリアドレスＭＡ０〜
ＭＡ７に対し、アドレスＡ３〜Ａ１０、 メモリアドレスＭＡ８〜ＭＡ９に対し、アドレスＡ２３
〜Ａ２４が割り当てられており、さらに、 デバイス容量が６４ＭビットのＲＡＭモジュールに対し
ては、 ビット幅が４ビットのときは、メモリアドレスＭＡ１１
およびバンクアドレスＢＡ１／ＭＡ１２に対し、アドレ
スＡ２５およびＡ２６を割り当て、 ビット幅が８ビットのときは、メモリアドレスＭＡ１１
およびバンクアドレスＢＡ１／ＭＡ１２に対し、アドレ
スＡ２５およびＡ２４を割り当て、 ビット幅が１６ビットのときは、メモリアドレスＭＡ１
１およびバンクアドレスＢＡ１／ＭＡ１２に対し、アド
レスＡ２３およびＡ２４を割り当てる。 - 【請求項１５】 請求項１４において、前記仕様判断処
理では、ローアドレスおよびカラムアドレスの割付を、
デバイス容量が６４Ｍビットでビット幅が４ビットのＲ
ＡＭモジュールに対する状態に設定し、８Ｍバイト毎に
異なるデータを想定される最大メモリ容量まで書き込ん
だ後、その想定される最大メモリ容量まで読み取り、そ
の読み取りデータに基づいてデバイス容量およびビット
幅を判断する処理を実行可能な命令を有するプログラム
が記録されていることを特徴とする記録媒体。 - 【請求項１６】 ＲＡＭモジュールに対しデータを入出
力する際に、アドレスを次のようにローアドレスおよび
カラムアドレスに割り付ける処理を実行可能なプログラ
ムが記録されていることを特徴とする記録媒体。 ローアドレスストローブ時：メモリアドレスＭＡ０〜Ｍ
Ａ７に対し、アドレスＡ１１〜Ａ１８、 メモリアドレスＭＡ８〜ＭＡ９に対し、アドレスＡ２１
〜Ａ２２、 プリチャージアドレスＰＡに対し、アドレスＡ１９、 バンクアドレスＢＡ０に対し、アドレスＡ２０、 カラムアドレスストローブ時：メモリアドレスＭＡ０〜
ＭＡ７に対し、アドレスＡ３〜Ａ１０、 メモリアドレスＭＡ８〜ＭＡ９に対し、アドレスＡ２３
〜Ａ２４が割り当てられており、さらに、 デバイス容量が６４ＭビットのＲＡＭモジュールに対し
ては、 ビット幅が４ビットのときは、メモリアドレスＭＡ１１
およびバンクアドレスＢＡ１／ＭＡ１２に対し、アドレ
スＡ２５およびＡ２６を割り当て、 ビット幅が８ビットのときは、メモリアドレスＭＡ１１
およびバンクアドレスＢＡ１／ＭＡ１２に対し、アドレ
スＡ２５およびＡ２４を割り当て、 ビット幅が１６ビットのときは、メモリアドレスＭＡ１
１およびバンクアドレスＢＡ１／ＭＡ１２に対し、アド
レスＡ２３およびＡ２４を割り当てる。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32301197A JP3635899B2 (ja) | 1997-11-25 | 1997-11-25 | 情報処理装置、その制御方法およびメモリアドレス変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32301197A JP3635899B2 (ja) | 1997-11-25 | 1997-11-25 | 情報処理装置、その制御方法およびメモリアドレス変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11161544A true JPH11161544A (ja) | 1999-06-18 |
| JP3635899B2 JP3635899B2 (ja) | 2005-04-06 |
Family
ID=18150142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32301197A Expired - Fee Related JP3635899B2 (ja) | 1997-11-25 | 1997-11-25 | 情報処理装置、その制御方法およびメモリアドレス変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635899B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007069506A1 (ja) * | 2005-12-16 | 2007-06-21 | Nec Corporation | 記憶領域割当システム及び方法と制御装置 |
| JP2010519626A (ja) * | 2007-02-16 | 2010-06-03 | モスエイド テクノロジーズ インコーポレイテッド | １つもしくはそれ以上のメモリ装置を有するシステム |
| JP2011175577A (ja) * | 2010-02-25 | 2011-09-08 | Nec Computertechno Ltd | コンピュータシステム、メモリ初期化方法、及びプログラム |
| US8812768B2 (en) | 2007-02-16 | 2014-08-19 | Conversant Intellectual Property Management Inc. | System having one or more memory devices |
| CN109542799A (zh) * | 2018-11-05 | 2019-03-29 | 西安智多晶微电子有限公司 | 块存储器拼接方法、拼接模块、存储装置及现场可编程门阵列 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5363060B2 (ja) * | 2008-07-03 | 2013-12-11 | 株式会社バッファロー | メモリモジュール、および、メモリ用補助モジュール |
-
1997
- 1997-11-25 JP JP32301197A patent/JP3635899B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007069506A1 (ja) * | 2005-12-16 | 2007-06-21 | Nec Corporation | 記憶領域割当システム及び方法と制御装置 |
| US8225064B2 (en) | 2005-12-16 | 2012-07-17 | Nec Corporation | Storage region allocation system, storage region allocation method, and control apparatus |
| JP5040660B2 (ja) * | 2005-12-16 | 2012-10-03 | 日本電気株式会社 | 記憶領域割当システム及び方法と制御装置 |
| JP2010519626A (ja) * | 2007-02-16 | 2010-06-03 | モスエイド テクノロジーズ インコーポレイテッド | １つもしくはそれ以上のメモリ装置を有するシステム |
| US8812768B2 (en) | 2007-02-16 | 2014-08-19 | Conversant Intellectual Property Management Inc. | System having one or more memory devices |
| JP2011175577A (ja) * | 2010-02-25 | 2011-09-08 | Nec Computertechno Ltd | コンピュータシステム、メモリ初期化方法、及びプログラム |
| CN109542799A (zh) * | 2018-11-05 | 2019-03-29 | 西安智多晶微电子有限公司 | 块存储器拼接方法、拼接模块、存储装置及现场可编程门阵列 |
| CN109542799B (zh) * | 2018-11-05 | 2023-03-28 | 西安智多晶微电子有限公司 | 块存储器拼接方法、拼接模块、存储装置及现场可编程门阵列 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3635899B2 (ja) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5966727A (en) | Combination flash memory and dram memory board interleave-bypass memory access method, and memory access device incorporating both the same | |
| US20110219179A1 (en) | Flash memory device and flash memory system including buffer memory | |
| US4675813A (en) | Program assignable I/O addresses for a computer | |
| JP2000105725A (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
| US5339402A (en) | System for connecting an IC memory card to a central processing unit of a computer | |
| JP3635899B2 (ja) | 情報処理装置、その制御方法およびメモリアドレス変換装置 | |
| JP4616586B2 (ja) | メモリ初期化制御装置 | |
| US5488708A (en) | Memory management in an image processing apparatus with detachable memory | |
| US5909703A (en) | Method and apparatus for banking addresses for DRAMS | |
| JP4250250B2 (ja) | メモリ管理装置 | |
| US6430647B1 (en) | Data processing system for use in conjunction with a font card or the like | |
| US7395399B2 (en) | Control circuit to enable high data rate access to a DRAM with a plurality of areas | |
| JPH1173368A (ja) | メモリモジュール、情報処理装置の制御方法および記録媒体 | |
| JP2723038B2 (ja) | 記憶装置のデータ格納方法 | |
| JPH0148570B2 (ja) | ||
| US6209049B1 (en) | Data processing system and method for inputting data from storage devices where the data buss width for input depends on the number of memory devices | |
| US6789138B1 (en) | Computer peripheral apparatus and a computer readable medium having a program for controlling the computer peripheral apparatus | |
| JP3449749B2 (ja) | 情報処理装置 | |
| JP4724289B2 (ja) | データ処理装置およびデータ処理装置のメモリアクセス制御方法 | |
| JP3143103B2 (ja) | 仮想メモリシステム用分散型参照変換テーブル | |
| KR100211076B1 (ko) | 어드레스 스페이스 확장 장치 | |
| KR100321840B1 (ko) | 메모리 모듈, 컴퓨터 시스템, 컴퓨터 시스템에서의 뱅크 메모리소자 사용 방법 및 지능형 메모리 모듈의 시스템 제어 방법 | |
| JP4438740B2 (ja) | 画像形成装置 | |
| JPH05282194A (ja) | メモリアクセス制御方式 | |
| JPH10162567A (ja) | メモリ判別装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |