JP2010199237A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2010199237A
JP2010199237A JP2009041169A JP2009041169A JP2010199237A JP 2010199237 A JP2010199237 A JP 2010199237A JP 2009041169 A JP2009041169 A JP 2009041169A JP 2009041169 A JP2009041169 A JP 2009041169A JP 2010199237 A JP2010199237 A JP 2010199237A
Authority
JP
Japan
Prior art keywords
film
forming
manufacturing
ridge portion
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009041169A
Other languages
English (en)
Other versions
JP5298938B2 (ja
Inventor
Koji Katayama
浩二 片山
Hiroyuki Kitabayashi
弘之 北林
Satoshi Arakawa
聡 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009041169A priority Critical patent/JP5298938B2/ja
Priority to EP09167428A priority patent/EP2221857A1/en
Priority to US12/539,355 priority patent/US8227279B2/en
Priority to TW098127165A priority patent/TW201032273A/zh
Priority to KR1020090077636A priority patent/KR20100096982A/ko
Priority to CN2009101787333A priority patent/CN101814699B/zh
Priority to CA2686094A priority patent/CA2686094A1/en
Publication of JP2010199237A publication Critical patent/JP2010199237A/ja
Application granted granted Critical
Publication of JP5298938B2 publication Critical patent/JP5298938B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Medicinal Preparation (AREA)

Abstract

【課題】製造コストを低減するとともに特性の優れた半導体素子の製造方法を提供する。
【解決手段】この発明に従った半導体素子の製造方法は、以下の工程：ＧａＮ系半導体層形成工程（Ｓ１０）、電極層形成工程（Ｓ１００）、ＧａＮ系半導体層上にＡｌ膜を形成する工程（Ｓ２０）、エッチング速度が、Ａｌ膜を構成する材料より小さい材料からなるマスク層を形成する工程（Ｓ３０、Ｓ４０）、マスク層をマスクとして用いて、リッジ部を形成する工程（Ｓ５０）、Ａｌ膜の端面の側壁の位置をマスク層の側壁の位置より後退させる工程（Ｓ６０）、エッチング速度が、Ａｌ膜を構成する材料より小さい材料からなる保護膜を、リッジ部の側面およびマスク層の上部表面上に形成する工程（Ｓ７０）、Ａｌ膜を除去することにより、マスク層および当該マスク層の上部表面上に形成された保護膜の部分を除去する工程（Ｓ８０）、を備える。
【選択図】図１

Description

この発明は、半導体素子の製造方法に関し、より特定的には、窒化ガリウム系半導体層を備える半導体素子の製造方法に関する。
従来、窒化ガリウム系半導体層にリッジ構造を形成した半導体素子が知られている。このような半導体素子のリッジ構造の形成方法としては、従来様々な方法が提案されている。
たとえば、特許第３６０４２７８号公報（以下、特許文献１と呼ぶ）では、シリコン酸化物やフォトレジスト膜などからなる第１の保護膜をマスクとして窒化ガリウム系半導体層においてリッジ構造をドライエッチングにより形成することが開示されている。当該ドライエッチングの後、形成されたリッジ部（ストライプ状の導波路）を覆うように、第１の保護膜と異なる材料からなる第２の保護膜を形成し、リッジ部を形成するためのマスクとして用いた第１の保護膜をフッ酸で除去することにより、電極と接触するべき領域であるリッジ部の上部表面を露出させている。第２の保護膜はリッジ部の側面を覆い、その構成材料としてＴｉ、Ｖ、Ｚｒ、Ｎｂ、Ｈｆ、Ｔａなどの酸化物、ＢＮ、ＳｉＣ、ＡｌＮなどが示唆されている。
また、特許第３７２３４３４号公報（以下、特許文献２と呼ぶ）では、上述した第２の保護膜の構成を多層膜とし、当該多層膜においてリッジ部に接触する層を窒化膜とし、リッジ部から最も遠い側の層を酸化膜とすることが開示されている。また、特許文献２では、リッジ部の上部表面上のみに電極が形成された構造が開示されている。
また、特開２００４−１１９７７２号公報（以下、特許文献３と呼ぶ）では、上述したリッジ部およびリッジ部の側面を覆う保護膜を形成する方法として、以下のような方法が開示されている。まず、窒化ガリウム系半導体層上に上述した第１の保護膜としてＳｉＯ２膜およびＺｒＯ２膜の２層からなる膜を形成し、当該第１の保護膜に酸素雰囲気中で熱処理を行なうことでＺｒＯ２膜をフッ化アンモニウムにエッチングされないようにする。その後、ＳｉＯ２膜およびＺｒＯ２膜からなる第１の保護膜を反応性イオンエッチング（ＲＩＥ）により部分的に除去することにより、当該第１の保護膜にリッジ部のパターンを形成する。そして、第１の保護膜をマスクとして塩素ガスを含むエッチングガスを用いたドライエッチングによって、窒化ガリウム系半導体層を部分的に除去することにより、リッジ部を形成する。その後、フッ化アンモニウム液に試料を浸漬することにより、第１の保護膜の下側に位置するＳｉＯ２膜の側壁部をエッチングにより後退させる。ここで、上述した熱処理によりＺｒＯ２膜はフッ化アンモニウムによりエッチングされないようになっているため、ＳｉＯ２膜のみを選択的にエッチングできる。その後、第２の保護膜としてＺｒＯ２膜を電子ビーム蒸着法やスパッタ蒸着法を用いて第１の保護膜およびリッジ部全体を覆うように形成する。このとき、第１の保護膜を構成するＳｉＯ２膜の側壁部は後退した状態になっているため、第２の保護膜としてのＺｒＯ２膜は当該ＳｉＯ２膜の側壁上には堆積しない。そして、フッ化アンモニウムを用いて第１の保護膜を構成するＳｉＯ２膜を除去することで、当該ＳｉＯ２膜上に位置するＺｒＯ２膜も同時に除去する。このようにして、リッジ部の側壁上を第２の保護膜としてのＺｒＯ２膜が覆うとともに、リッジ部の上部表面は露出させ、当該上部表面上に電極を形成することができるとしている。
また、特許第４０４６５８２号公報（以下、特許文献４と呼ぶ）では、リッジ部およびリッジ部の側面を覆う保護膜を形成する方法として、以下のような方法が開示されている。まず、窒化ガリウム系半導体層の上に第１電極層を形成し、当該第１電極層上における所定の領域にリフトオフ法により第２電極を形成する。当該第２電極の平面形状は形成されるべきリッジ部の平面形状と同じになっている。この第２電極をマスクとして、第１電極層と窒化ガリウム系半導体層の一部をエッチングにより除去することにより、窒化ガリウム系半導体層にリッジ部を形成する。その後、全体を覆うように絶縁膜を成膜する。さらに、リッジ部上に位置する第２電極との接触を図るため、当該第２電極上の絶縁膜に窓を開ける工程を実施している。
特許第３６０４２７８号公報 特許第３７２３４３４号公報 特開２００４−１１９７７２号公報 特許第４０４６５８２号公報
上述した従来の半導体素子の製造方法においては、以下のような問題があった。すなわち、特許文献１に開示された製造方法では、第２の保護膜を形成した状態で第１の保護膜をフッ酸で除去することにより、リッジ部の上部表面上に位置する第２の保護膜の部分を除去する（リフトオフ法を用いて第２の保護膜を除去する）。しかし、このときにリッジ部の上部表面から第２の保護膜の部分が完全に除去されず第２の保護膜の一部がバリなどとして残存する場合があった。この場合、リッジ部の上部表面に電極を形成しても、リッジ部の上部表面と電極との接触が不完全になり、半導体素子の製造歩留りが低下する場合があった。この場合、半導体素子の製造コストを低減することは難しかった。
また、特許文献２のようにリッジ部の上部表面上のみに電極を形成する場合、当該電極を形成するためのエッチングのマスクパターンを形成するときに、当該マスクパターンの位置をリッジ部の上部表面の位置に正確に一致させる必要があるが、このような位置調整はリッジ部のサイズが小さくなるほど困難になる。そして、このマスクパターンの位置がリッジ部の位置からずれると、電極の位置がリッジ部の上部表面の位置からずれることになり、やはり半導体素子の製造歩留りが低下することになる。この結果、半導体素子の製造コストを低減することが難しかった。
また、特許文献３では、第１の保護膜を構成するＺｒＯ２膜について、フッ化アンモニアに対する耐性を上げるため（フッ化アンモニアによってエッチングされないようにするため）、酸素雰囲気中での熱処理が必要であり、このような熱処理が必要であることから製造コストを低減することが難しかった。
また、特許文献４では、リッジ部の上部において、電極と外部回路との接続を行なうため、絶縁膜に窓を開けているが、その場合、当該窓を形成するためのエッチングのマスクパターンを形成するときに、当該マスクパターンの位置をリッジ部の上部表面の位置に正確に一致させる必要がある。しかし、このような位置調整はリッジ部のサイズが小さくなるほど困難になる。そして、このマスクパターンの位置がリッジ部の位置からずれると、電極を露出させるための窓の位置がリッジ部の上部表面（つまり電極が形成されている領域）の位置からずれることになる。この結果、やはり半導体素子の製造歩留りが低下するので、半導体素子の製造コストを低減することが困難であった。
また、特許文献１から３に開示される技術のように、リッジ部を形成した後に当該リッジ部上に電極層を形成する場合、当該電極層を形成する工程までの前工程において窒化ガリウム系半導体層の表面酸化や不純物汚染が進み、結果的に得られた素子の駆動電圧が上昇するという問題があった。
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、製造コストを低減するとともに特性の優れた半導体素子の製造方法を提供することである。
この発明に従った半導体素子の製造方法では、以下の工程を実施する。まず、半導体素子を構成する窒化ガリウム系半導体層を準備する工程を実施する。窒化ガリウム系半導体層上に電極層を形成する工程を実施する。電極層上に第１の膜を形成する工程を実施する。アルカリ系エッチャントによるエッチング速度が、第１の膜を構成する材料より小さい材料からなり、パターンを有する第２の膜を形成する工程を実施する。第２の膜をマスクとして用いて、第１の膜、電極層および窒化ガリウム系半導体層を部分的にエッチングにより除去することにより、第２の膜の下に位置する領域において窒化ガリウム系半導体層にリッジ部を形成する工程を実施する。リッジ部上に位置する第１の膜の端部を、アルカリ系エッチャントを用いたエッチングにより除去することにより、第１の膜の端面の位置を第２の膜の端面の位置より後退させる工程を実施する。アルカリ系エッチャントによるエッチング速度が、第１の膜を構成する材料より小さい材料からなる保護膜を、リッジ部の側面および第２の膜の上部表面上に形成する工程を実施する。第１の膜を、アルカリ系エッチャントを用いたエッチングにより除去することにより、第２の膜および当該第２の膜の上部表面上に形成された保護膜の部分を除去する工程を実施する。
また、この発明に従った半導体素子の製造方法では、以下の工程を実施する。まず、半導体素子を構成する窒化ガリウム系半導体層を準備する工程を実施する。窒化ガリウム系半導体層上に電極層を形成する工程を実施する。電極層上に第１の膜を形成する工程を実施する。燐酸、硝酸、酢酸および水からなる混酸によるエッチング速度が、第１の膜を構成する材料より小さい材料からなり、パターンを有する第２の膜を形成する工程を実施する。第２の膜をマスクとして用いて、第１の膜、電極層および前記窒化ガリウム系半導体層を部分的にエッチングにより除去することにより、第２の膜の下に位置する領域において窒化ガリウム系半導体層にリッジ部を形成する工程を実施する。リッジ部上に位置する第１の膜の端部を、混酸を用いたエッチングにより除去することにより、第１の膜の端面の位置を第２の膜の端面の位置より後退させる工程を実施する。混酸によるエッチング速度が、第１の膜を構成する材料より小さい材料からなる保護膜を、リッジ部の側面および第２の膜の上部表面上に形成する工程を実施する。第１の膜を、混酸を用いたエッチングにより除去することにより、第２の膜および当該第２の膜の上部表面上に形成された保護膜の部分を除去する工程を実施する。
このようにすれば、リッジ部を形成するためのマスクとして第２の膜を用いるとともに、リッジ部の上部表面を露出させるために第１の膜の除去によって同時に、（その上部表面上に保護膜の部分が形成された）当該第２の膜が除去されるので、リッジ部の上部表面上から保護膜の部分を確実に除去できる。このため、リッジ部の上部表面上から保護膜の部分を除去するために、リッジ部の形成に用いたマスクとは別に新たなレジストパターンなどを形成する場合と比べて、リッジ部の上部表面の位置と保護膜の除去される部分の位置とがずれる可能性を低減できる。このため、リッジ部の上部表面の位置（つまり電極が形成された位置）と保護膜の除去される部分の位置がずれることに起因して、電極の露出部の位置が設計時とずれることによる半導体素子の特性の劣化や動作不良といった問題が発生することを防止できる。この結果、半導体素子の製造歩留りの低下に起因する製造コストの増大を抑制できる。
さらに、リッジ部を形成する前に電極層を形成しておき、リッジ部を形成する工程において当該電極層もリッジ部と同じ平面形状となるようにエッチングされるので、当該リッジ部を形成する工程などにおいてリッジ部の上部表面（電極層が接触している表面）が酸化したり不純物により汚染されたりする可能性を低減できる。この結果、このような酸化や不純物による汚染に起因して、得られる半導体素子の特性が劣化する（たとえば素子の駆動電圧が上昇する）可能性を低減でき、特性の優れた半導体素子を得ることができる。
また、保護膜を形成する前に、予め第１の膜の端部を第２の膜の端部の位置より後退させておくので、保護膜を形成したときに当該保護膜の一部が第１の膜の端部表面に形成される可能性を低減できる。このため、第１の膜を除去するときに、保護膜の一部が第１の膜の端部表面に形成されていることに起因して第１の膜が十分除去できない（このため、第２の膜および当該第２の膜の上部表面上に形成された保護膜の部分を十分除去できない）といった問題の発生確率を低減できる。このため、上記のような問題に起因する半導体素子の動作不良などの発生確率を低減できる。この結果、半導体素子の製造歩留りの低下に起因する製造コストの増大を抑制できる。
また、アルカリ系エッチャントや混酸によるエッチング速度が第１の膜を構成する材料より小さい材料により第２の膜を構成しているので、第１の膜を第２の膜に対して選択的にエッチングするために熱処理などの追加の処理を行なう必要が無い。そのため、上記のような追加の処理を行なう場合に比べて半導体素子の製造工程数を削減できる。この結果、半導体素子の製造コストを低減できる。
また、上記半導体素子の製造方法において、窒化ガリウム半導体層は、非極性基板または半極性基板上にエピタキシャル成長された半導体層であってもよい。さらに、上記半極性基板は、結晶構造が六方晶である材料からなっていてもよい。ここで、発明者らは数多くの実験を通じ、上述した問題（窒化ガリウム系半導体層の表面酸化や不純物汚染が進み、結果的に得られた素子の駆動電圧が上昇するという問題）が、特に非極性基板および半極性基板、さらに詳しくは、主表面の面方位が、{０００１}Ｃ面から６３°以上８０°以下、あるいは、１００°以上１１７°以下のオフ角を有する半極性基板（異なる観点から言えば、主表面の法線ベクトルに対し、面方位[０００１]が６３°以上８０°以下、または１００°以上１１７°以下傾斜している基板）を用いた場合に顕著となることを発見した。そのため、上記のような非極性基板または半極性基板上にエピタキシャル成長された窒化ガリウム半導体層を用いる場合に、上記のような問題の発生を抑制できるので特に効果が顕著である。
本発明によれば、半導体素子の製造歩留りの低下を防ぐことにより製造コストを低減するとともに、優れた特性の半導体素子を得ることができる。
本発明に従った化合物半導体素子の製造方法の実施の形態１を示すフローチャートである。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態２を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態４の各工程を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態４の各工程を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態４の各工程を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態４の各工程を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態４の各工程を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態４の各工程を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態４の各工程を説明するための断面模式図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
（実施の形態１）
図１は、本発明に従った化合物半導体素子の製造方法の実施の形態１を示すフローチャートである。図２〜図１１は、図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。図１〜図１１を参照して、本発明による化合物半導体素子の製造方法を説明する。
図１に示すように、本発明による化合物半導体素子の製造方法では、まずＧａＮ系半導体層形成工程（Ｓ１０）を実施する。この工程（Ｓ１０）においては、図２に示すように基板１の主表面上にエピタキシャル成長法などを用いてＧａＮ系半導体層２を形成する。ここで、基板１としてはたとえばＧａＮからなる基板やその他サファイアからなる基板など、その主表面上にＧａＮ系の半導体層を形成することが可能な基板を用いることができる。また、ＧａＮ系半導体層２の構成としては、形成される化合物半導体素子の要求特性に応じて、複数のＧａＮ系半導体層が積層された構造を採用することができる。たとえば、半導体素子として半導体レーザ素子を形成する場合、ＧａＮ系半導体層２の構成としては、基板１としてＧａＮ基板を用いた場合には、基板１上にｎ型クラッド層およびｐ型クラッド層が形成されており、活性層がｎ型クラッド層およびｐ型クラッド層に挟まれている、といった構成を用いることができる。また、ここでＧａＮ（窒化ガリウム）系半導体層２のとしては、組成にガリウム（Ｇａ）および窒素（Ｎ）を含む半導体層であれば任意の組成の半導体層を用いることができる。
また、基板１として非極性基板、あるいはＧａＮ基板などの化合物からなる基板であって、主表面の面方位が{０００１}Ｃ面から所定の角度(オフ角）だけ傾斜している（オフ角を有する）半極性基板を用いてもよい。また、上記オフ角としては、たとえば６３°以上８０°以下、あるいは、１００°以上１１７°以下といった数値範囲内の値を適用できる。
次に電極層形成工程（Ｓ１００）を実施する。この工程（Ｓ１００）においては、ＧａＮ系半導体層２にオーミック接触が得られるような電極層１７（図３参照）を形成する。電極層の材料としては、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｒｈ（ロジウム）、Ｏｓ（オスミウム）、Ｉｒ（イリジウム），Ｎｉ（ニッケル）、Ａｕ（金）からなる群より選択された少なくとも１種からなる。電極層１７の形成方法としては、ＥＢ蒸着法やスパッタ法など任意の方法を用いることができる。また、電極層１７の厚みは、オーミック特性が得られるのに充分で、且つ、密着性が損なわれない厚みであればよい。例えば、電極層１７の厚みを０．００５μｍ以上０．１μｍ以下とすることが望ましいが、電極層１７の厚みは上述した数値範囲以外の値としてもよい。
次に第１の膜形成工程（Ｓ２０）を実施する。この工程（Ｓ２０）においては、第１の膜としてのアルミニウム膜（Ａｌ膜３）を電極層１７上に形成する。このＡｌ膜３は、たとえば蒸着法やスパッタ蒸着法など、任意の方法により形成することができる。この第１の膜としてのＡｌ膜３の厚みは、たとえば０．０５μｍ以上１μｍ以下（たとえば０．３μｍ）とすることができる。なお、Ａｌ膜３の厚みの下限を０．０５μｍとしたのは、Ａｌ膜３の厚みが０．０５μｍ以上であれば後述するリフトオフ工程（Ｓ８０）におけるマスク層１４などのリフトオフを問題なく行なうことができるためである。
次に、図１に示すように第２の膜形成工程（Ｓ３０）を実施する。この工程（Ｓ３０）においては、上述したＡｌ膜３上に第２の膜としてのシリコン酸化膜（ＳｉＯ2膜４）を形成する。この結果、図３に示すような構造を得る。このＳｉＯ2膜４は、たとえばＣＶＤ（Chemical Vapor Deposition）法、ＥＢ（Electron Beam）蒸着法、スパッタ法などの任意の方法を用いて形成することができる。このＳｉＯ2膜４の厚みは、たとえば０．１μｍ以上１μｍ以下とすることができる。ここで、ＳｉＯ２膜４の厚みの下限を０．１μｍとしたのは、凸部形成工程（Ｓ５０）でのエッチング工程のときにＳｉＯ２膜４がエッチング終了時まで残存するための最低厚みが０．１μｍであったためである。また、ＳｉＯ２膜４の厚みの上限を１μｍとしたのは、パターニング工程（Ｓ４０）においてレジスト膜５が消失する前にＳｉＯ２膜４のパターニングを終了させることが可能な厚みの上限が１μｍだからである。
次に、図１に示すようにパターニング工程（Ｓ４０）を実施する。この工程（Ｓ４０）においては、まずＳｉＯ2膜４の表面上にレジスト膜を形成する。その後、フォトリソグラフィ法を用いて所定のパターンを当該レジスト膜に転写する。そして、現像処理を行なうことにより、図４に示すようにＳｉＯ2膜４上に所定のパターンを有するレジスト膜５を形成する。このレジスト膜５の平面形状は、後述するリッジ部の上部表面の平面形状に対応する。
次に、図１に示すように凸部形成工程（Ｓ５０）を実施する。この工程（Ｓ５０）においては、上述したレジスト膜５をマスクとして用いてＳｉＯ2膜４を部分的にエッチングにより除去することにより、図５に示すような構造を得る。つまり、上記エッチングによって、レジスト膜５下にはＳｉＯ2膜４（図４参照）から構成されるマスク層１４が形成される。マスク層１４の平面形状はレジスト膜５の平面形状と同じになっている。ここで、ＳｉＯ2膜４に対するエッチングにおいては、フッ素系のエッチングガスを用いた反応性イオンエッチング（ＲＩＥ）を用いる。
その後、ウェットエッチングなどを用いてレジスト膜５を除去する。この結果、図６に示すような構造を得る。そして、ＳｉＯ2からなるマスク層１４をマスクとして用いて、Ａｌ膜３、電極層１７およびＧａＮ系半導体層２をエッチングにより部分的に除去する。このエッチング工程においては、塩素系エッチングガスを用いたＲＩＥによってＡｌ膜３、電極層１７およびＧａＮ系半導体層２を部分的に除去する。この結果、マスク層１４下にＡｌ膜１３、電極７およびＧａＮ系半導体層の一部である凸部としてのリッジ部１２が形成される。このようにして、図７に示すような構造を得ることができる。なお、凸部としてのリッジ部１２の高さ（リッジ部１２に隣接するＧａＮ系半導体層２の平坦な上部表面からリッジ部１２の上部表面まで高さ）は、上述したエッチングの処理時間などのプロセス条件を調節することにより任意に決定することができる。
次に、図１に示すように、第１の膜の側壁を後退させる工程（Ｓ６０）を実施する。この工程（Ｓ６０）においては、第１の膜としてのＡｌ膜１３に対するエッチング速度が第２の膜としてのＳｉＯ2膜からなるマスク層１４（および好ましくは電極７）に対するエッチング速度より大きい条件となる任意のエッチング方法を用いることができる。たとえば、アルカリ水溶液（たとえばフルウチ化学株式会社製セミコクリーン２３）に図７に示した構造を有する基板を浸漬することにより、Ａｌ膜１３の側壁を部分的に除去できる。このようにして、Ａｌ膜１３の側壁２３の位置をマスク層１４の側壁２４の位置よりも内側に後退させる。この結果、図８に示すような構造を得る。なお、マスク層１４の側壁２４に対してＡｌ膜１３の側壁２３が後退した後退量（マスク層１４の側壁２４とＡｌ膜１３の側壁２３との間の距離）は、好ましくは０．０５μｍ以上１μｍ以下、より好ましくは０．１μｍ以上０．５μｍ以下とすることができる。
次に、図１に示す第３の膜形成工程（Ｓ７０）を実施する。この工程（Ｓ７０）においては、第３の膜としてのＳｉＯ2膜６をリッジ部１２の側壁上、電極７の側壁上、リッジ部１２以外のＧａＮ系半導体層２の上部表面上およびマスク層１４の上部表面上に形成する。この結果、図９に示すような構造を得る。ここで、保護膜としてのＳｉＯ２膜６の厚みは、たとえば０．０５μｍ以上０．５μｍ以下とすることができる。
このとき、ＳｉＯ2膜６の形成方法としては、上述したＥＢ蒸着法やスパッタ蒸着法など、任意の方法を用いることができる。また、Ａｌ膜１３の側壁２３の位置がマスク層１４の側壁２４の位置より後退しているので、Ａｌ膜１３の側壁２３上にはＳｉＯ2膜６は形成されていない。
次に、リフトオフ工程（Ｓ８０）を実施する。この工程（Ｓ８０）においては、図９に示すような構造の試料をアルカリ水溶液（たとえばフルウチ化学株式会社製セミコクリーン２３）に浸漬する。この結果、アルカリ水溶液はＡｌ膜１３を選択的にエッチングするので、Ａｌ膜１３が除去される。このＡｌ膜１３の除去に伴って、Ａｌ膜１３上に位置していたＳｉＯ2膜からなるマスク層１４および当該マスク層１４上に形成されていたＳｉＯ2膜６も同時に除去される。この結果、図１０に示すような構造を得る。図１０からもわかるように、リッジ部１２および電極７の側壁上に上述したＳｉＯ2膜６が形成された状態は維持されている。また、上述した工程からもわかるように、リッジ部１２を形成するためのマスク、およびＳｉＯ2膜６のうちリッジ部１２上に位置する部分を除去するリフトオフのためのマスクとしてＡｌ膜１３を兼用している。このため、リッジ部１２の上部表面の位置とＳｉＯ2膜６がリフトオフ法を用いて除去される領域とはほぼ正確に重なり、その位置関係にずれが発生することはない。そのため、リッジ部の構造が正確な半導体素子を得ることができる。
さらに、リッジ部１２を形成する前に電極層１７を形成しておき、リッジ部１２を形成する凸部形成工程（Ｓ５０）において当該電極層１７もリッジ部１２と同じ平面形状となるようにエッチングされることで電極７が形成される。そのため、当該凸部形成工程（Ｓ５０）などにおいてリッジ部１２の上部表面（電極層１７が接触している表面）が酸化したり不純物により汚染されたりする可能性を低減できる。この結果、このような酸化や不純物による汚染に起因して半導体素子の特性が劣化する（たとえば素子の駆動電圧が上昇する）可能性を低減でき、特性の優れた半導体素子が得られる。
次に、電極形成工程（Ｓ９０）を実施する。具体的には、図１１に示すように、基板１の裏面側（ＧａＮ系半導体層２が形成されている主表面とは反対側の裏面）に他方の電極８を形成している。電極８の製造方法は、リフトオフといった、従来周知の任意の方法を用いることができる。たとえば、基板１の裏面側において電極８が形成されるべき領域に開口パターンを有するレジスト膜を形成し、当該レジスト膜上に電極８となるべき導電体膜を形成する。そして、レジスト膜をウェットエッチングにより除去することにより、電極８を形成することができる。
上記のような工程の後、ダイシングソーなどを用いて基板１を個々のチップに分割することによって本発明による半導体素子を得ることができる。
なお、上述したマスク層１４の材質として、ＳｉＯ２に代えて一酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、酸化ジルコニウム（ＺｒＯ２）、酸化タンタル（Ｔａ２Ｏ３）、酸化ランタン（Ｌａ２Ｏ５）、酸化セリウム（ＣｅＯ３）、および酸化ハフニウム（ＨｆＯ２）のいずれか、あるいはこれらのうちの２つ以上の材料を用いてもよい。また、ＳｉＯ２膜６に代えて、一酸化珪素膜（ＳｉＯ膜）、窒化珪素膜（ＳｉＮ膜）、酸化ジルコニウム膜（ＺｒＯ２膜）、酸化タンタル膜（Ｔａ２Ｏ３膜）、酸化ランタン膜（Ｌａ２Ｏ５膜）、酸化セリウム膜（ＣｅＯ３膜）、および酸化ハフニウム膜（ＨｆＯ２膜）のいずれか、あるいはこれらの複合膜を用いてもよい。
（実施の形態２）
図１２は、本発明による化合物半導体素子の製造方法の実施の形態２を説明するための断面模式図である。図１２を参照して、本発明による化合物半導体素子の製造方法の実施の形態２を説明する。
本発明による化合物半導体素子の製造方法の実施の形態２は、基本的には、図１〜図１１を参照して説明した化合物半導体素子の製造方法と同様の工程を備えるが、リッジ部１２を形成する際のマスクとして用いる層が異なっている。具体的には、本発明による化合物半導体素子の製造方法の実施の形態２では、まず図１に示した製造方法のうち工程（Ｓ１０）〜工程（Ｓ４０）までを同様に実施する。この結果、図４に示すような構造を得る。そして、上述した実施の形態１の場合と同様に、レジスト膜５をマスクとして用いて、フッ素系のエッチングガスを用いたＲＩＥによりＳｉＯ2膜４を部分的に除去することにより、図５に示すような構造を得る。
次に、実施の形態２における化合物半導体素子の製造方法では、実施の形態１の場合とは異なりレジスト膜５を除去することなくこのままＡｌ膜３、電極層１７およびＧａＮ系半導体層２のエッチングを行なう。具体的には、レジスト膜５およびマスク層１４をマスクとして用いて、塩素系エッチングガスによるＲＩＥによってＡｌ膜３、電極層１７およびＧａＮ系半導体層２を部分的に除去する。この結果、図１２に示すような構造を得る。
このようにしてリッジ部１２を形成した後、ウェットエッチングなどを用いてレジスト膜５を除去する。その後上述した実施の形態１における工程（Ｓ６０）〜工程（Ｓ９０）を実施することにより、図１１に示すような化合物半導体素子を得ることができる。
（実施の形態３）
本発明による化合物半導体素子の製造方法の実施の形態３は、基本的には図１〜図１１に示した本発明による化合物半導体素子の製造方法の実施の形態１と同様の構成を備えるが、第１の膜の側壁を後退させる工程（Ｓ６０）およびリフトオフ工程（Ｓ８０）において用いるエッチャントがアルカリ水溶液ではなく燐酸、硝酸、酢酸および水からなる混酸である点が異なっている。混酸として、たとえば燐酸を８０質量％、硝酸を５質量％、酢酸を１０質量％、残部を水とした組成の混酸を用いることができる。このようにしても、本発明の実施の形態１と同様の効果を得ることができる。
なお、上記のように混酸を用いる場合において、上述したマスク層１４の材質として、ＳｉＯ２に代えて一酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、酸化ジルコニウム（ＺｒＯ２）、酸化タンタル（Ｔａ２Ｏ３）、酸化ランタン（Ｌａ２Ｏ５）、酸化セリウム（ＣｅＯ３）、および酸化ハフニウム（ＨｆＯ２）のいずれか、あるいはこれらのうちの２つ以上の材料を用いてもよい。また、ＳｉＯ２膜６に代えて、ＳｉＯ膜、ＳｉＮ膜、ＺｒＯ２膜、Ｔａ２Ｏ３膜、Ｌａ２Ｏ５膜、ＣｅＯ３膜、およびＨｆＯ２膜のいずれか、あるいはこれらの複合膜を用いてもよい。
また、上記のように混酸を用いる場合において、図１２に示したように、レジスト膜５を除去しない状態で、Ａｌ膜３、電極層１７およびＧａＮ系半導体層２のエッチングを行なってもよい。
（実施の形態４）
図１３〜図１９は、本発明による化合物半導体素子の製造方法の実施の形態４を説明するための断面模式図である。図１３〜図１９を参照して、本発明による化合物半導体素子の製造方法の実施の形態４を説明する。
本発明による化合物半導体素子の製造方法の実施の形態４は、基本的には、図１〜図１１を参照して説明した化合物半導体素子の製造方法と同様の工程を備えるが、第１の膜としてのＡｌ膜３を形成した後、第２の膜としてのＳｉＯ２膜４を形成する前に、Ａｌ膜３上に被覆膜としての金からなる膜（Ａｕ膜９（図１３参照））を形成している点が異なる。以下、具体的に説明する。
まず、本発明による化合物半導体素子の製造方法の実施の形態１と同様に、ＧａＮ系半導体層形成工程（Ｓ１０）（図１参照）を実施する。この工程（Ｓ１０）においては、図１３に示すように基板１の主表面上にエピタキシャル成長法などを用いてＧａＮ系半導体層２を形成する。
次に、図１に示したように電極層形成工程（Ｓ１００）を実施する。この工程（Ｓ１００）においては、ＧａＮ系半導体層２の主表面上に、ＧａＮ系半導体層２に対してオーミック接触が得られるような電極層１７（図１３参照）を形成する。電極層１７の材質としては、ＧａＮ系半導体層２に対してオーミック接触が得られる材料であれば任意の材料を用いることができる。また、電極層１７の厚みはたとえば０．１μｍ以下とすることができるが、当該厚みをより厚くしてもよい。また、電極層１７の形成方法としてはＥＢ蒸着法やスパッタ法など任意の方法を採用することができる。
次に、図１に示したように第１の膜形成工程（Ｓ２０）を実施する。この工程（Ｓ２０）においては、第１の膜としてのＡｌ膜３（図１３参照）を電極層１７上に形成する。Ａｌ膜３の形成方法としては、ＥＢ蒸着法やスパッタ法など任意の方法を用いることができる。また、このときＡｌ膜３の厚みはたとえば０．３μｍとすることができる。
次に、被覆膜形成工程を実施する。この被覆膜形成工程では、Ａｌ膜３上に被覆膜としてのＡｕ膜９（図１３参照）を形成する。このＡｕ膜９も任意の方法により形成することができる。また、Ａｕ膜９の厚みはたとえば０．００５μｍ以上０．０５μｍ以下（たとえば０．０１μｍ程度）とすることができる。
次に、図１に示した第２の膜形成工程（Ｓ３０）を実施する。この工程（Ｓ３０）においては、上述したＡｕ膜９上に第２の膜としてのＳｉＯ2膜４を形成する。この結果、図１３に示すような構造を得る。
次に、図１に示した製造方法と同様にパターニング工程（Ｓ４０）を実施する。この結果、図１４に示すようにＳｉＯ2膜４上に所定のパターンを有するレジスト膜５が形成される。このレジスト膜５の平面形状は、後述するリッジ部の上部表面の平面形状に対応する。
次に、図１に示す製造方法と同様に凸部形成工程（Ｓ５０）を実施する。この工程（Ｓ５０）においては、上述したレジスト膜５をマスクとして用いてＳｉＯ2膜４を部分的にエッチングにより除去することにより、図１５に示すような構造を得る。つまり、上記エッチングによって、レジスト膜５下にはＳｉＯ2膜４（図１４参照）から構成されるマスク層１４（図１５参照）が形成される。マスク層１４の平面形状はレジスト膜５の平面形状と同じになっている。ここで、ＳｉＯ2膜４に対するエッチングにおいては、フッ素系のエッチングガスを用いた反応性イオンエッチング（ＲＩＥ）を用いる。
その後、ウェットエッチングなどを用いてレジスト膜５を除去する。この結果、図１６に示すような構造を得る。そして、マスク層１４をマスクとして用いて、Ａｕ膜９、Ａｌ膜３およびＧａＮ系半導体層２をエッチングにより部分的に除去する。このエッチング工程においては、塩素系エッチングガスを用いたＲＩＥによってＡｕ膜９、Ａｌ膜３、電極層１７およびＧａＮ系半導体層２を部分的に除去する。この結果、図１７に示すようにマスク層１４下にＡｕ膜１９、Ａｌ膜１３、電極７およびＧａＮ系半導体層の一部である凸部としてのリッジ部１２が形成される。
なお、上述した工程（Ｓ５０）においてはマスク層１４を形成し、Ａｕ膜９のエッチングはＡｌ膜３およびＧａＮ系半導体層２のエッチングを行なうときに連続して行なっているが、Ａｕ膜９のエッチングのタイミングは異なるタイミングであってもよい。たとえば、図１５で説明したマスク層１４を形成するエッチング工程において、連続してレジスト膜５をマスクとして用いてＡｕ膜を部分的にエッチングにより除去することにより、レジスト膜５の平面パターンと同様の平面パターンを有するＡｕ膜１９を形成してもよい。この場合、上記図１７で説明したＡｌ膜３、電極層１７およびＧａＮ系半導体層２の部分的なエッチング工程では、Ａｕ膜９のエッチングは行なわれない。
次に、図１に示す製造方法と同様に、第１の膜の側壁を後退させる工程（Ｓ６０）を実施する。この工程（Ｓ６０）においては、第１の膜としてのＡｌ膜１３に対するエッチング速度が第２の膜としてのＳｉＯ2膜からなるマスク層１４（および好ましくはＡｕ膜１９、さらに好ましくは電極７）に対するエッチング速度より大きい条件となる任意のエッチング方法を用いることができる。たとえば、アルカリ水溶液（たとえばフルウチ化学株式会社製セミコクリーン２３）に図１７に示した構造を有する基板を浸漬することにより、Ａｌ膜１３の側壁を部分的に除去できる。このようにして、Ａｌ膜１３の側壁２３の位置をマスク層１４の側壁２４およびＡｕ膜１９の側壁２９の位置（さらには電極７の側壁の位置）よりも内側に後退させる。この結果、図１８に示すような構造を得る。
次に、図１に示す製造方法と同様に、第３の膜形成工程（Ｓ７０）を実施する。この工程（Ｓ７０）においては、図１９に示すように、第３の膜としてのＳｉＯ2膜６をリッジ部１２の側壁上、電極７の側壁上、リッジ部１２以外のＧａＮ系半導体層２の上部表面上およびマスク層１４の上部表面上に形成する。
このとき、ＳｉＯ2膜６の形成方法としては、上述したＥＢ蒸着法やスパッタ蒸着法など、任意の方法を用いることができる。また、Ａｌ膜１３の側壁２３の位置がマスク層１４の側壁２４の位置より後退しているので、Ａｌ膜１３の側壁２３上にはＳｉＯ2膜６は形成されていない。
次に、図１に示す製造方法と同様に、リフトオフ工程（Ｓ８０）を実施する。この工程（Ｓ８０）においては、図１９に示すような構造の試料をアルカリ水溶液（たとえばフルウチ化学株式会社製セミコクリーン２３）に浸漬する。この結果、アルカリ水溶液はＡｌ膜１３を選択的にエッチングするので、Ａｌ膜１３が除去される。このＡｌ膜１３の除去に伴って、Ａｌ膜１３上に位置していたマスク層１４、Ａｕ膜１９および当該マスク層１４上に形成されていたＳｉＯ2膜６も同時に除去される。この結果、図１０に示すような構造を得る。この後、上述した実施の形態１における工程（Ｓ９０）（図１参照）を実施することにより、図１１に示すような化合物半導体素子を得ることができる。
なお、上述した第１の膜の側壁を後退させる工程（Ｓ６０）およびリフトオフ工程（Ｓ８０）において用いるエッチャントとしてアルカリ水溶液ではなく、上述した本発明の実施の形態３において示した燐酸、硝酸、酢酸および水からなる混酸を用いてもよい。
ところで、上述した実施の形態４においては、Ａｌ膜３上に被覆膜としてＡｕ膜９を形成しているが、Ａｕ膜９の代わりにチタンを用いて被覆膜としてのＴｉ膜を形成してもよい。すなわち、第１の膜としてのＡｌ膜３と、第２の膜としてのＳｉＯ２膜４との間に、被覆膜としてＡｕ膜９ではなくＴｉ膜９を形成する。被覆膜としてＴｉ膜９を用いることにより、第１の膜としてのＡｌ膜３と被覆膜、および第２の膜としてのＳｉＯ２膜４と被覆膜との密着性が、Ａｕ膜９を用いた場合よりもさらに良好になる。つまり、上述した電極層１７、第１の膜としてのＡｌ膜３、および被覆膜と、第２の膜としてのＳｉＯ２膜４とをマスクにしたドライエッチングの際にマスクの端部が荒れることにより、形成されるリッジ部１２の端面が荒れる可能性を小さくすることができる。また、塩素系エッチングガスを用いたＲＩＥによってＴｉ膜９、Ａｌ膜３、電極層１７およびＧａＮ系半導体層２を部分的に除去する工程を行なうが、この際にＴｉ膜９の微細な残骸がエッチングされたリッジ部の表面上に残留する可能性は小さい。このため、リッジ部１２に付着された微細なＴｉ膜９が微細なマスクとなって、エッチング時に影響を与える可能性が小さく、半導体素子の歩留まり低下を抑制することができる。なお、被覆膜としてチタンを用いた場合においては、リフトオフ工程を行なった後には被覆膜はＴｉ膜１９となることは言うまでもない。
また、被覆膜としてＡｕ膜９の代わりにＴｉ膜９を用いた場合においても、その成膜方法や成膜する厚み、そのときの第１の膜としてのＡｌ膜３や第２の膜としてのＳｉＯ２膜４などの厚みなど、他のあらゆる条件は、上述したＡｕ膜９を被覆膜として用いた場合と同じにすればよい。
また、上述した実施の形態１〜４において、第２の膜形成工程（Ｓ３０）およびパターニング工程（Ｓ４０）においてリフトオフ法を用いてもよい。具体的には、第１の膜としてのＡｌ膜３上に、リッジ部１２が形成されるべき領域に開口パターンを有するレジスト膜を形成し、当該レジスト膜上に第２の膜としてのＳｉＯ２膜４を形成する。このとき、開口パターンの内部ではＡｌ膜３に接触した状態でＳｉＯ２膜４の一部（マスク層１４となるべき部分）が形成される。そして、レジスト膜をウェットエッチングにより除去することにより、上記マスク層１４となるべき部分を残してＳｉＯ２膜４の他の部分がレジスト膜とともに除去される。このようにして、図６に示すような構造を形成してもよい。
以下、上述した実施の形態と一部重複する部分もあるが、本発明の特徴的な構成を列挙する。
この発明に従った半導体素子の製造方法では、以下の工程を実施する。まず、半導体素子を構成する窒化ガリウム系半導体層（ＧａＮ系半導体層２）を準備する工程（ＧａＮ系半導体層形成工程（Ｓ１０））を実施する。ＧａＮ系半導体層２上に電極層１７を形成する工程（電極層形成工程（Ｓ１００））を実施する。電極層１７上に第１の膜（Ａｌ膜３）を形成する工程（第１の膜形成工程（Ｓ２０））を実施する。アルカリ系エッチャントによるエッチング速度が、Ａｌ膜３を構成する材料より小さい材料からなり、パターンを有する第２の膜（マスク層１４）を形成する工程（第２の膜形成工程（Ｓ３０）およびパターニング工程（Ｓ４０））を実施する。第２の膜（マスク層１４）をマスクとして用いて、Ａｌ膜３、電極層１７およびＧａＮ系半導体層２を部分的にエッチングにより除去することにより、第２の膜（マスク層１４）の下に位置する領域においてＧａＮ系半導体層２にリッジ部１２を形成する工程（凸部形成工程（Ｓ５０））を実施する。
リッジ部１２上に位置するＡｌ膜１３（図７参照）の端部を、アルカリ系エッチャントを用いたエッチングにより除去することにより、Ａｌ膜１３の端面の位置（側壁２３の位置）をマスク層１４の端面の位置（側壁２４の位置）より後退させる工程（第１の膜の側壁を後退させる工程（Ｓ６０））を実施する。アルカリ系エッチャントによるエッチング速度が、Ａｌ膜３、１３を構成する材料より小さい材料からなる保護膜（ＳｉＯ２膜６）を、リッジ部１２の側面およびマスク層１４の上部表面上に形成する工程（第３の膜形成工程（Ｓ７０））を実施する。Ａｌ膜１３を、アルカリ系エッチャントを用いたエッチングにより除去することにより、マスク層１４および当該マスク層１４の上部表面上に形成されたＳｉＯ２膜６の部分を除去する工程（リフトオフ工程（Ｓ８０））を実施する。
このようにすれば、リッジ部１２を形成するためのマスクとしてマスク層１４を用いるとともに、リッジ部１２の上部表面を露出させるためにＡｌ膜１３の除去によって同時に（その上部表面上に保護膜としてのＳｉＯ２膜６の部分が形成された）当該マスク層１４が除去されるので、リッジ部１２の上部表面上からＳｉＯ２膜６の部分を確実に除去できる。このため、リッジ部１２の上部表面上からＳｉＯ２膜６の部分を除去するために、リッジ部１２の形成に用いたマスク層１４とは別に新たなレジストパターンなどを形成する場合と比べて、リッジ部１２の上部表面の位置とＳｉＯ２膜６の除去される部分の位置とがずれる可能性を低減できる。このため、リッジ部１２の上部表面の位置（つまり電極７が形成された位置）とＳｉＯ２膜６の除去される部分の位置がずれることに起因して、電極７の露出部（ＳｉＯ２膜６の除去された部分と電極７との重なり部分）の面積が小さくなり、電極７へ外部配線を接続することが難しくなるといった問題が発生することを防止できる。この結果、半導体素子の製造歩留りの低下に起因する製造コストの増大を抑制できる。
さらに、リッジ部１２を形成する前に電極層１７を形成しておき、リッジ部１２を形成する凸部形成工程（Ｓ５０）において当該電極層１７もリッジ部１２と同じ平面形状となるようにエッチングされるので、当該リッジ部１２を形成する工程（Ｓ５０）などにおいてリッジ部１２の上部表面（電極層１７が接触している表面）が酸化したり不純物により汚染されたりする可能性を低減できる。この結果、このような酸化や不純物による汚染に起因して、半導体素子の特性が劣化する（たとえば素子の駆動電圧が上昇する）可能性を低減でき、特性の優れた半導体素子を得ることができる。
また、保護膜としてのＳｉＯ２膜６を形成する前に、予めＡｌ膜１３の側壁２３をマスク層１４の側壁２４の位置より後退させておくので、ＳｉＯ２膜６を形成したときに当該ＳｉＯ２膜６の一部がＡｌ膜１３の側壁２３上に形成される可能性を低減できる。このため、Ａｌ膜１３を除去するときに、ＳｉＯ２膜６の一部がＡｌ膜１３の側壁２３上に形成されていることに起因してＡｌ膜１３が十分除去できない（このため、マスク層１４および当該マスク層１４の上部表面上に形成されたＳｉＯ２膜６の部分を十分除去できない）といった問題の発生確率を低減できる。このため、上記のような問題に起因する半導体素子の動作不良などの発生確率を低減できる。この結果、半導体素子の製造歩留りの低下に起因する製造コストの増大を抑制できる。
また、アルカリ系エッチャントによるエッチング速度がＡｌ膜１３を構成する材料（Ａｌ）より小さい材料（ＳｉＯ２）によりマスク層１４を構成しているので、Ａｌ膜１３をマスク層１４に対して選択的にエッチングするために熱処理などの追加の処理を行なう必要が無い。そのため、上記のような追加の処理を行なう場合に比べて半導体素子の製造工程数を削減できる。この結果、半導体素子の製造コストを低減できる。
この発明に従った半導体素子の製造方法では、以下の工程を実施する。まず、半導体素子を構成する窒化ガリウム系半導体層（ＧａＮ系半導体層２）を準備する工程（ＧａＮ系半導体層形成工程（Ｓ１０））を実施する。ＧａＮ系半導体層２上に電極層１７を形成する工程（電極層形成工程（Ｓ１００））を実施する。電極層１７上に第１の膜（Ａｌ膜３）を形成する工程（第１の膜形成工程（Ｓ２０））を実施する。燐酸、硝酸、酢酸および水からなる混酸によるエッチング速度が、Ａｌ膜３を構成する材料より小さい材料からなり、パターンを有する第２の膜（マスク層１４）を形成する工程（第２の膜形成工程（Ｓ３０）およびパターニング工程（Ｓ４０））を実施する。第２の膜（マスク層１４）をマスクとして用いて、Ａｌ膜３、電極層１７およびＧａＮ系半導体層２を部分的にエッチングにより除去することにより、第２の膜（マスク層１４）の下に位置する領域においてＧａＮ系半導体層２にリッジ部１２を形成する工程（凸部形成工程（Ｓ５０））を実施する。
リッジ部上に位置するＡｌ膜１３の端部を、混酸を用いたエッチングにより除去することにより、Ａｌ膜１３の端面の位置（側壁２３の位置）をマスク層１４の端面の位置（側壁２４の位置）より後退させる工程（第１の膜の側壁を後退させる工程（Ｓ６０））を実施する。混酸によるエッチング速度が、Ａｌ膜３、１３を構成する材料より小さい材料からなる保護膜（ＳｉＯ２膜６）を、リッジ部１２の側面およびマスク層１４の上部表面上に形成する工程（第３の膜形成工程（Ｓ７０））を実施する。Ａｌ膜１３を混酸を用いたエッチングにより除去することにより、マスク層１４および当該マスク層１４の上部表面上に形成されたＳｉＯ２膜６の部分を除去する工程（リフトオフ工程（Ｓ８０））を実施する。
このようにすれば、リッジ部１２を形成するためのマスクとしてマスク層１４を用いるとともに、リッジ部１２の上部表面を露出させるためにＡｌ膜１３の除去によって同時に、（その上部表面上にＳｉＯ２膜６の部分が形成された）当該マスク層１４が除去されるので、リッジ部１２の上部表面上からＳｉＯ２膜６の部分を確実に除去できる。このため、リッジ部１２の上部表面上からＳｉＯ２膜６の部分を除去するために、リッジ部１２の形成に用いたマスク層１４とは別に新たなレジストパターンなどを形成する場合と比べて、リッジ部１２の上部表面の位置とＳｉＯ２膜６の除去される部分の位置とがずれる可能性を低減できる。このため、リッジ部１２の上部表面の位置（つまり電極７が形成された位置）とＳｉＯ２膜６の除去される部分の位置がずれることに起因して、電極７の露出部（ＳｉＯ２膜６の除去された部分と電極７との重なり部分）の面積が小さくなり、電極７へ外部配線を接続することが難しくなるといった問題が発生することを防止できる。この結果、半導体素子の製造歩留りの低下に起因する製造コストの増大を抑制できる。
さらに、リッジ部１２を形成する前に電極層１７を形成しておき、リッジ部１２を形成する凸部形成工程（Ｓ５０）において当該電極層１７もリッジ部１２と同じ平面形状となるようにエッチングされるので、当該リッジ部１２を形成する工程（Ｓ５０）などにおいてリッジ部１２の上部表面が酸化したり不純物により汚染されたりする可能性を低減できる。この結果、このような酸化や不純物による汚染に起因して、半導体素子の特性が劣化する可能性を低減でき、特性の優れた半導体素子を得ることができる。
また、ＳｉＯ２膜６を形成する前に、予めＡｌ膜１３の側壁２３をマスク層１４の側壁２４の位置より内側へ後退させておくので、ＳｉＯ２膜６を形成したときに当該ＳｉＯ２膜６の一部がＡｌ膜１３の側壁２３上に形成される可能性を低減できる。このため、Ａｌ膜１３を除去するときに、ＳｉＯ２膜６の一部がＡｌ膜１３の側壁２３上に形成されていることに起因してＡｌ膜１３が十分除去できないといった問題の発生確率を低減できる。このため、上記のような問題に起因する半導体素子の動作不良などの発生確率を低減できる。この結果、半導体素子の製造歩留りの低下に起因する製造コストの増大を抑制できる。
また、混酸によるエッチング速度がＡｌ膜１３を構成する材料（Ａｌ）より小さい材料（ＳｉＯ２）によりマスク層１４を構成しているので、Ａｌ膜１３をマスク層１４に対して選択的にエッチングするために熱処理などの追加の処理を行なう必要が無い。そのため、上記のような追加の処理を行なう場合に比べて半導体素子の製造工程数を削減できる。この結果、半導体素子の製造コストを低減できる。
上記半導体素子の製造方法において、第２の膜としてのマスク層１４を形成する工程（第２の膜形成工程（Ｓ３０）およびパターニング工程（Ｓ４０））ではリフトオフ法を用いてもよい。このようにすれば、エッチングなどを行なうことが難しいような材料を用いて、所定のパターンを有するマスク層１４を形成することができる。このため、マスク層１４として用いる材料の選択の自由度を大きくすることができる。
上記半導体素子の製造方法において、第１の膜を構成する材料はアルミニウムである。また、第２の膜であるマスク層１４を構成する材料は、二酸化珪素、一酸化珪素、窒化珪素、酸化ジルコニウム、酸化タンタル、酸化ランタン、酸化セリウム、および酸化ハフニウムからなる群から選択される少なくとも１種であってもよい。また、ＳｉＯ２膜６に対応する保護膜を構成する材料は、上述した二酸化珪素に代えて、一酸化珪素、窒化珪素、酸化ジルコニウム、酸化タンタル、酸化ランタン、酸化セリウム、および酸化ハフニウムからなる群から選択される少なくとも１種であってもよい。
この場合、酸化物からなるマスク層１４およびＳｉＯ２膜６などを用いた保護膜に比べてアルカリ系エッチャントや混酸によるエッチング速度が大きい金属であるアルミニウムをＡｌ膜３に対応する第１の膜の材料として用いることで、本発明による半導体素子の製造方法を確実に実施することができる。
上記半導体素子の製造方法は、図１３に示すように第１の膜形成工程（Ｓ２０）の後であって、第２の膜形成工程（Ｓ３０）の前に、第１の膜（Ａｌ膜３）上に被覆膜（Ａｕ膜９またはＴｉ膜９）を形成する工程をさらに備えていてもよい。また、上記半導体素子の製造方法は、図１７に示すように第２の膜（マスク層１４）のパターンと同様のパターンを有するように被覆膜（Ａｕ膜９またはＴｉ膜９）を部分的に除去する工程をさらに備えていてもよい。この結果、図１７に示すようにマスク層１４と同様のパターンを有するＡｕ膜１９またはＴｉ膜１９が形成される。保護膜（ＳｉＯ２膜６）の部分を除去する工程（リフトオフ工程（Ｓ８０））では、Ａｌ膜３上に位置する被覆膜としてのＡｕ膜１９またはＴｉ膜１９も除去される。なお、上記被覆膜（Ａｕ膜９またはＴｉ膜９）を部分的に除去する工程は、図１７に示すようにリッジ部１２を形成する工程と連続して実施してもよいが、上記リッジ部１２を形成する工程に先立って、パターンを有する第２の膜を形成する工程と連続して（パターニング工程（Ｓ４０）におけるマスク層１４を形成するためのエッチングと連続して）実施してもよい。
このようにすれば、第１の膜としてのＡｌ膜３表面をＡｕ膜９またはＴｉ膜９がカバーすることになるので、第２の膜（ＳｉＯ２膜４）を形成する工程によりＡｌ膜３の表面がダメージを受けることを防止できる。このため、特にリッジ部１２の幅が狭くなるような構成の場合、Ａｌ膜３の表面がダメージを受ける（たとえば第２の膜の形成工程に起因して凹凸ができる）と当該リッジ部１２の形状やサイズを設計どおりに形成することが難しくなるので、このようなＡｕ膜９またはＴｉ膜９を形成することでＡｌ膜３の表面を保護することは特に効果的である。
上記半導体素子の製造方法において、電極層１７を構成する材料は、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｒｈ（ロジウム）、Ｏｓ（オスミウム）、Ｉｒ（イリジウム），Ｎｉ（ニッケル）、Ａｕ（金）からなる群から選択される少なくとも１種を含んでいてもよい。これらの材料は、ＧａＮ系半導体層２とオーミック接触を形成することが可能である。
上記半導体素子の製造方法において、窒化ガリウム半導体層（ＧａＮ系半導体層２）は、非極性基板または半極性基板上にエピタキシャル成長された半導体層であってもよい。具体的には、たとえば非極性基板として（１０−１０）面を主面とする基板を用いることができる。また、半極性基板としては、後述するように化合物材料からなり、結晶構造が六方晶であって、主表面の法線ベクトルが面方位［０００１］から所定の角度（たとえば５８°以上）傾斜している基板を用いることができる。このような基板を用いると、ＧａＮ系半導体層２についても、非極性の、あるいはその主表面の法線ベクトルが面方位［０００１］から所定の角度だけ傾斜した（つまり大きなオフ角を有し、半極性となった）半導体層とすることができる。このようなＧａＮ系半導体層２を用いた場合、電極７を形成するリッジ部１２の上部表面における酸化などが特に顕著であり、当該酸化などによる半導体素子の特性劣化が問題となる。このため、本願発明が特に効果的である。なお、ここで基板の主表面とは、基板において最も面積の大きな面を言う。
上記半導体素子の製造方法において、半極性基板は、結晶構造が六方晶である材料からなっていてもよく、半極性基板の主表面の法線ベクトルに対し、面方位[０００１]が６３°以上８０°以下、または１００°以上１１７°以下傾斜していてもよい。この場合、形成されるＧａＮ系半導体層２の主表面についてもその法線ベクトルに対し、面方位［０００１］が所定の角度（たとえばＧａＮ系半導体層２に半極性基板の結晶方位がそのまま引き継がれる場合には６３°以上８０°以下、または１００°以上１１７°以下というオフ角）傾斜した状態となる。この場合、上述のようにＧａＮ系半導体層２の表面における酸化や不純物汚染といった問題が、主面の法線ベクトルに対し面方位［０００１］がほとんど傾いていないＧａＮ系半導体層より顕著になることを発明者は発見した。たとえば、発明者の実験によれば、上記オフ角が６０°以上といった半極性を示すＧａＮ層の表面と、その主表面のオフ角が実質的に０°となっているＧａＮ層の表面（いわゆるｃ面）とでは、半極性を示すＧａＮ層の方が表面酸化の程度が約１．５倍程度大きくなっていた。なお、表面酸化の程度は、当該ＧａＮ層の表面において一般的な有機洗浄および酸処理を行なった後、ＸＰＳ（Ｘ線光電子分光）で当該表面の酸素の存在量を測定することで評価した。そして、上述したオフ角が６３°以上８０°以下、または１００°以上１１７°以下というＧａＮ系半導体層について、特に表面酸化が顕著であり、本願発明が特に効果的であると考えられる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明は、特に窒化ガリウム系半導体層にリッジ部を形成した半導体素子の製造方法に適用することができる。
１ 基板、２ ＧａＮ系半導体層、３，１３ Ａｌ膜、４，６ ＳｉＯ２膜、５ レジスト膜、７，８ 電極、９，１９ Ａｕ膜またはＴｉ膜、１２ リッジ部、１４ マスク層、１７ 電極層、２２，２３，２４，２９ 側壁。

Claims (11)

  1. 半導体素子を構成する窒化ガリウム系半導体層を準備する工程と、
    前記窒化ガリウム系半導体層上に電極層を形成する工程と、
    前記電極層上に第１の膜を形成する工程と、
    アルカリ系エッチャントによるエッチング速度が、前記第１の膜を構成する材料より小さい材料からなり、パターンを有する第２の膜を形成する工程と、
    前記第２の膜をマスクとして用いて、前記第１の膜、前記電極層および前記窒化ガリウム系半導体層を部分的にエッチングにより除去することにより、前記第２の膜の下に位置する領域において前記窒化ガリウム系半導体層にリッジ部を形成する工程と、
    前記リッジ部上に位置する前記第１の膜の端部を、前記アルカリ系エッチャントを用いたエッチングにより除去することにより、前記第１の膜の端面の位置を前記第２の膜の端面の位置より後退させる工程と、
    前記アルカリ系エッチャントによるエッチング速度が、前記第１の膜を構成する材料より小さい材料からなる保護膜を、前記リッジ部の側面および前記第２の膜の上部表面上に形成する工程と、
    前記第１の膜を、前記アルカリ系エッチャントを用いたエッチングにより除去することにより、前記第２の膜および前記第２の膜の上部表面上に形成された前記保護膜の部分を除去する工程とを備える、半導体素子の製造方法。
  2. 半導体素子を構成する窒化ガリウム系半導体層を準備する工程と、
    前記窒化ガリウム系半導体層上に電極層を形成する工程と、
    前記電極層上に第１の膜を形成する工程と、
    燐酸、硝酸、酢酸および水からなる混酸によるエッチング速度が、前記第１の膜を構成する材料より小さい材料からなり、パターンを有する第２の膜を形成する工程と、
    前記第２の膜をマスクとして用いて、前記第１の膜、前記電極層および前記窒化ガリウム系半導体層を部分的にエッチングにより除去することにより、前記第２の膜の下に位置する領域において前記窒化ガリウム系半導体層にリッジ部を形成する工程と、
    前記リッジ部上に位置する前記第１の膜の端部を、前記混酸を用いたエッチングにより除去することにより、前記第１の膜の端面の位置を前記第２の膜の端面の位置より後退させる工程と、
    前記混酸によるエッチング速度が、前記第１の膜を構成する材料より小さい材料からなる保護膜を、前記リッジ部の側面および前記第２の膜の上部表面上に形成する工程と、
    前記第１の膜を、前記混酸を用いたエッチングにより除去することにより、前記第２の膜および前記第２の膜の上部表面上に形成された前記保護膜の部分を除去する工程とを備える、半導体素子の製造方法。
  3. 前記第２の膜を形成する工程ではリフトオフ法を用いる、請求項１または２に記載の半導体素子の製造方法。
  4. 前記第１の膜を構成する材料はアルミニウムである、請求項１〜３のいずれか１項に記載の半導体素子の製造方法。
  5. 前記第１の膜を形成する工程の後であって、前記第２の膜を形成する工程の前に、前記第１の膜上に被覆膜を形成する工程と、
    前記第２の膜のパターンと同様のパターンを有するように前記被覆膜を部分的に除去する工程とをさらに備え、
    前記保護膜の部分を除去する工程では、前記第１の膜上に位置する前記被覆膜も除去される、請求項１〜４のいずれか１項に記載の半導体素子の製造方法。
  6. 前記被覆膜を構成する材料は金またはチタンである、請求項５に記載の半導体素子の製造方法。
  7. 前記第２の膜を構成する材料は、二酸化珪素、一酸化珪素、窒化珪素、酸化ジルコニウム、酸化タンタル、酸化ランタン、酸化セリウム、および酸化ハフニウムからなる群から選択される少なくとも１種である、請求項１〜６のいずれか１項に記載の半導体素子の製造方法。
  8. 前記保護膜を構成する材料は、二酸化珪素、一酸化珪素、窒化珪素、酸化ジルコニウム、酸化タンタル、酸化ランタン、酸化セリウム、および酸化ハフニウムからなる群から選択される少なくとも１種である、請求項１〜７のいずれか１項に記載の半導体素子の製造方法。
  9. 前記電極層を構成する材料は、パラジウム、白金、ロジウム、オスミウム、イリジウム、ニッケル、金からなる群から選択される少なくとも１種を含む、請求項１〜８のいずれか１項に記載の半導体素子の製造方法。
  10. 前記窒化ガリウム半導体層が、非極性基板または半極性基板上にエピタキシャル成長された半導体層である、請求項１〜９のいずれか１項に記載の半導体素子の製造方法。
  11. 前記半極性基板は、結晶構造が六方晶である材料からなり、
    前記半極性基板の主表面の法線ベクトルに対し、面方位[０００１]が６３°以上８０°以下、または１００°以上１１７°以下傾斜している、請求項１０に記載の半導体素子の製造方法。
JP2009041169A 2009-02-24 2009-02-24 半導体素子の製造方法 Expired - Fee Related JP5298938B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2009041169A JP5298938B2 (ja) 2009-02-24 2009-02-24 半導体素子の製造方法
EP09167428A EP2221857A1 (en) 2009-02-24 2009-08-07 Manufacturing Method of a Semiconductor Element
US12/539,355 US8227279B2 (en) 2009-02-24 2009-08-11 Manufacturing method of a semiconductor element
TW098127165A TW201032273A (en) 2009-02-24 2009-08-12 Manufacturing method of a semiconductor element
KR1020090077636A KR20100096982A (ko) 2009-02-24 2009-08-21 반도체 소자의 제조 방법
CN2009101787333A CN101814699B (zh) 2009-02-24 2009-09-28 半导体元件的制造方法
CA2686094A CA2686094A1 (en) 2009-02-24 2009-11-20 Manufacturing method of a semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009041169A JP5298938B2 (ja) 2009-02-24 2009-02-24 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2010199237A true JP2010199237A (ja) 2010-09-09
JP5298938B2 JP5298938B2 (ja) 2013-09-25

Family

ID=42262680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009041169A Expired - Fee Related JP5298938B2 (ja) 2009-02-24 2009-02-24 半導体素子の製造方法

Country Status (7)

Country Link
US (1) US8227279B2 (ja)
EP (1) EP2221857A1 (ja)
JP (1) JP5298938B2 (ja)
KR (1) KR20100096982A (ja)
CN (1) CN101814699B (ja)
CA (1) CA2686094A1 (ja)
TW (1) TW201032273A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041978A (ja) * 2011-08-15 2013-02-28 Sumitomo Electric Ind Ltd 窒化物半導体発光素子、及び窒化物半導体発光素子を作製する方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076867A (ja) * 2007-08-30 2009-04-09 Sumitomo Electric Ind Ltd 半導体素子の製造方法
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9287113B2 (en) 2012-11-08 2016-03-15 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9892917B2 (en) * 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
JP7022651B2 (ja) * 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135797A (ja) * 1997-10-31 1999-05-21 Matsushita Electric Ind Co Ltd 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法
JP2004119772A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法
JP2004273752A (ja) * 2003-03-07 2004-09-30 Matsushita Electric Ind Co Ltd 半導体発光素子の製造方法
JP2004289149A (ja) * 2003-03-19 2004-10-14 Osram Opto Semiconductors Gmbh 層または層シーケンスにおいて電気的にポンピングされる少なくとも１つの領域または少なくとも１つのメサ構造またはリッジ構造を形成する方法
JP2009018983A (ja) * 2007-06-14 2009-01-29 Sumitomo Electric Ind Ltd ＧａＮ基板、エピタキシャル層付き基板、半導体装置、およびＧａＮ基板の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69010485T2 (de) * 1990-04-06 1995-01-26 Ibm Verfahren zur Erzeugung der Stegstruktur eines selbstausrichtenden Halbleiterlasers.
JP3604278B2 (ja) 1998-02-17 2004-12-22 日亜化学工業株式会社 窒化物半導体レーザー素子
US6503769B2 (en) * 1998-10-26 2003-01-07 Matsushita Electronics Corporation Semiconductor device and method for fabricating the same
JP3723434B2 (ja) 1999-09-24 2005-12-07 三洋電機株式会社 半導体発光素子
US6605519B2 (en) * 2001-05-02 2003-08-12 Unaxis Usa, Inc. Method for thin film lift-off processes using lateral extended etching masks and device
JP4046582B2 (ja) 2001-09-17 2008-02-13 三洋電機株式会社 窒化物系半導体発光素子およびその形成方法
KR20050082251A (ko) * 2004-02-18 2005-08-23 삼성전자주식회사 반도체 레이저 디바이스
KR100818522B1 (ko) * 2004-08-31 2008-03-31 삼성전기주식회사 레이저 다이오드의 제조방법
US8045595B2 (en) * 2006-11-15 2011-10-25 Cree, Inc. Self aligned diode fabrication method and self aligned laser diode
US7598104B2 (en) * 2006-11-24 2009-10-06 Agency For Science, Technology And Research Method of forming a metal contact and passivation of a semiconductor feature
JP5135879B2 (ja) * 2007-05-21 2013-02-06 富士電機株式会社 炭化珪素半導体装置の製造方法
EP2003696B1 (en) * 2007-06-14 2012-02-29 Sumitomo Electric Industries, Ltd. GaN substrate, substrate with epitaxial layer, semiconductor device and method of manufacturing GaN substrate
JP2009076867A (ja) * 2007-08-30 2009-04-09 Sumitomo Electric Ind Ltd 半導体素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135797A (ja) * 1997-10-31 1999-05-21 Matsushita Electric Ind Co Ltd 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法
JP2004119772A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法
JP2004273752A (ja) * 2003-03-07 2004-09-30 Matsushita Electric Ind Co Ltd 半導体発光素子の製造方法
JP2004289149A (ja) * 2003-03-19 2004-10-14 Osram Opto Semiconductors Gmbh 層または層シーケンスにおいて電気的にポンピングされる少なくとも１つの領域または少なくとも１つのメサ構造またはリッジ構造を形成する方法
JP2009018983A (ja) * 2007-06-14 2009-01-29 Sumitomo Electric Ind Ltd ＧａＮ基板、エピタキシャル層付き基板、半導体装置、およびＧａＮ基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041978A (ja) * 2011-08-15 2013-02-28 Sumitomo Electric Ind Ltd 窒化物半導体発光素子、及び窒化物半導体発光素子を作製する方法

Also Published As

Publication number Publication date
CN101814699B (zh) 2013-02-13
CA2686094A1 (en) 2010-08-24
US20100216268A1 (en) 2010-08-26
JP5298938B2 (ja) 2013-09-25
US8227279B2 (en) 2012-07-24
CN101814699A (zh) 2010-08-25
KR20100096982A (ko) 2010-09-02
TW201032273A (en) 2010-09-01
EP2221857A1 (en) 2010-08-25

Similar Documents

Publication Publication Date Title
JP5298938B2 (ja) 半導体素子の製造方法
TWI608632B (zh) 藍寶石基板、其製造方法以及氮化物半導體發光元件
JP6024533B2 (ja) サファイア基板及びその製造方法並びに窒化物半導体発光素子
JP2005019945A (ja) 窒化ガリウム系半導体発光素子の製造方法
WO2009093762A1 (ja) 半導体素子の製造方法
JP5792922B2 (ja) ショットキバリアダイオードおよびその製造方法
JP7068579B2 (ja) 発光素子の製造方法
US9318653B2 (en) Luminescent device and manufacturing method for luminescent device and semiconductor device
TWI528589B (zh) Group III nitride semiconductor element and method of manufacturing the same
TWI653742B (zh) 半導體裝置與其之製造方法
CN105390579A (zh) 半导体发光元件晶片、半导体发光元件及其制造方法
JP2005167118A (ja) 窒化ガリウム系半導体レーザ及びその製造方法
JP2010205829A (ja) 半導体発光素子及びその製造方法
TW202115909A (zh) 高電子遷移率電晶體及其製作方法
JP5514341B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法
JP6409614B2 (ja) 半導体素子の製造方法及び半導体素子
JP6337766B2 (ja) 半導体装置の製造方法
JP2012186336A (ja) 窒化物半導体レーザ装置の製造方法
JP2012186330A (ja) 窒化物半導体レーザ装置の製造方法
JP2013041977A (ja) 窒化物半導体発光素子を作製する方法
JPH10321592A (ja) 半導体層のエッチング方法およびそれを用いた半導体発光素子の製法
TW201327865A (zh) 太陽能電池及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees