WO2009093762A1 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
WO2009093762A1
WO2009093762A1 PCT/JP2009/052260 JP2009052260W WO2009093762A1 WO 2009093762 A1 WO2009093762 A1 WO 2009093762A1 JP 2009052260 W JP2009052260 W JP 2009052260W WO 2009093762 A1 WO2009093762 A1 WO 2009093762A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
forming
ridge portion
etching
manufacturing
Prior art date
Application number
PCT/JP2009/052260
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Kitabayashi
Koji Katayama
Satoshi Arakawa
Original Assignee
Sumitomo Electric Industries, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries, Ltd. filed Critical Sumitomo Electric Industries, Ltd.
Priority to CN2009800001406A priority Critical patent/CN101681828B/zh
Priority to EP09703270A priority patent/EP2120257A4/en
Priority to US12/529,073 priority patent/US20100120231A1/en
Priority to KR1020097018069A priority patent/KR101087851B1/ko
Publication of WO2009093762A1 publication Critical patent/WO2009093762A1/ja
Priority to US13/022,088 priority patent/US20110129997A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced

Definitions

  • the present invention relates to a method for manufacturing a semiconductor element, and more particularly to a method for manufacturing a semiconductor element including a gallium nitride based semiconductor layer.
  • Patent Document 1 a ridge structure is formed by dry etching in a gallium nitride based semiconductor layer using a first protective film made of silicon oxide or a photoresist film as a mask.
  • a second protective film made of a material different from the first protective film is formed so as to cover the formed ridge portion (striped waveguide), and a mask for forming the ridge portion
  • the upper surface of the ridge portion which is a region that should be in contact with the electrode, is exposed by removing the first protective film used as the substrate with hydrofluoric acid.
  • the second protective film covers the side surface of the ridge portion, and its constituent materials are suggested to be oxides such as Ti, V, Zr, Nb, Hf, and Ta, BN, SiC, and AlN.
  • Patent Document 2 discloses a structure in which electrodes are formed only on the upper surface of the ridge portion.
  • Patent Document 3 discloses the following method as a method of forming the above-described ridge portion and the protective film covering the side surface of the ridge portion.
  • a film composed of two layers of a SiO 2 film and a ZrO 2 film is formed on the gallium nitride based semiconductor layer as the first protective film, and the first protective film is subjected to heat treatment in an oxygen atmosphere.
  • the ZrO 2 film is not etched by ammonium fluoride.
  • the first protective film made of the SiO 2 film and the ZrO 2 film is partially removed by reactive ion etching (RIE), thereby forming a ridge pattern on the first protective film.
  • RIE reactive ion etching
  • the gallium nitride based semiconductor layer is partially removed by dry etching using an etching gas containing chlorine gas using the first protective film as a mask, thereby forming a ridge portion. Thereafter, by immersing the sample in an ammonium fluoride solution, the side wall portion of the SiO 2 film located under the first protective film is retracted by etching.
  • the ZrO 2 film is not etched by ammonium fluoride by the heat treatment described above, only the SiO 2 film can be selectively etched.
  • a ZrO 2 film is formed as a second protective film so as to cover the entire first protective film and the ridge portion by using an electron beam vapor deposition method or a sputtering vapor deposition method.
  • the ZrO 2 film as the second protective film is not deposited on the side wall of the SiO 2 film.
  • the ZrO 2 film located on the SiO 2 film is also removed at the same time.
  • the ZrO 2 film as the second protective film covers the side wall of the ridge portion, and the upper surface of the ridge portion is exposed, and an electrode can be formed on the upper surface.
  • the conventional semiconductor element manufacturing method described above has the following problems. That is, in the manufacturing method disclosed in Patent Document 1, the second protective film located on the upper surface of the ridge portion is removed by removing the first protective film with hydrofluoric acid while the second protective film is formed. The film portion is removed (the second protective film is removed using a lift-off method). However, at this time, the portion of the second protective film may not be completely removed from the upper surface of the ridge portion, and a part of the second protective film may remain as burrs. In this case, even if the electrode is formed on the upper surface of the ridge portion, the contact between the upper surface of the ridge portion and the electrode may be incomplete, and the manufacturing yield of the semiconductor element may be reduced. In this case, it has been difficult to reduce the manufacturing cost of the semiconductor element.
  • the ZrO 2 film constituting the first protective film needs to be heat-treated in an oxygen atmosphere in order to increase resistance to ammonia fluoride (so as not to be etched by ammonia fluoride). In addition, since such heat treatment is necessary, it has been difficult to reduce the manufacturing cost.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for manufacturing a semiconductor element capable of reducing the manufacturing cost.
  • a step of preparing a gallium nitride based semiconductor layer constituting a semiconductor element is performed.
  • a step of forming a first film on the gallium nitride based semiconductor layer is performed.
  • a step of forming a second film having a pattern in which the etching rate by the alkaline etchant is made of a material smaller than the material constituting the first film is performed.
  • the first film and the gallium nitride based semiconductor layer are partially removed by etching, whereby a ridge portion is formed in the gallium nitride based semiconductor layer in a region located below the second film.
  • the step of forming is performed. Removing the end of the first film located on the ridge by etching using an alkaline etchant, thereby retreating the position of the end face of the first film from the position of the end face of the second film. carry out.
  • a step of forming a protective film made of a material whose etching rate by an alkaline etchant is smaller than the material constituting the first film on the side surface of the ridge portion and the upper surface of the second film is performed. By removing the first film by etching using an alkaline etchant, a step of removing the second film and the portion of the protective film formed on the upper surface of the second film is performed.
  • a step of forming an electrode on the surface of the ridge portion exposed by removing the first film is performed.
  • a step of preparing a gallium nitride based semiconductor layer constituting a semiconductor element is performed.
  • a step of forming a first film on the gallium nitride based semiconductor layer is performed.
  • a step of forming a second film having a pattern in which an etching rate by a mixed acid composed of phosphoric acid, nitric acid, acetic acid and water is made of a material smaller than the material constituting the first film is performed.
  • the first film and the gallium nitride based semiconductor layer are partially removed by etching, so that a ridge is formed on the gallium nitride based semiconductor layer in a region located under the second film.
  • the step of forming the part is performed.
  • the step of retreating the position of the end face of the first film from the position of the end face of the second film is performed by removing the end of the first film located on the ridge by etching using a mixed acid. .
  • a step of forming a protective film made of a material whose etching rate by the mixed acid is smaller than that of the material constituting the first film on the side surface of the ridge portion and the upper surface of the second film is performed.
  • a step of removing the second film and the portion of the protective film formed on the upper surface of the second film is performed.
  • a step of forming an electrode on the surface of the ridge portion exposed by removing the first film is performed.
  • the second film is used as a mask for forming the ridge portion, and at the same time, the first film is removed to expose the upper surface of the ridge portion (the protective film on the upper surface). Since the second film (in which the portion is formed) is removed, the protective film portion can be reliably removed from the upper surface of the ridge portion. Therefore, in order to remove the protective film portion from the upper surface of the ridge portion, the upper surface of the ridge portion is compared with the case where a new resist pattern is formed separately from the mask used for forming the ridge portion. The possibility that the position and the position of the portion where the protective film is removed can be reduced.
  • the end of the first film is retracted from the position of the end of the second film in advance before forming the protective film, a part of the protective film is not removed when the protective film is formed.
  • the possibility of being formed on the end surface of one film can be reduced.
  • the first film cannot be sufficiently removed because a part of the protective film is formed on the end surface of the first film (therefore, the first film is removed). 2) and the portion of the protective film formed on the upper surface of the second film cannot be sufficiently removed).
  • the second film is formed of a material whose etching rate by an alkaline etchant or mixed acid is smaller than the material forming the first film, the first film is selectively etched with respect to the second film. Therefore, it is not necessary to perform additional processing such as heat treatment. Therefore, the number of manufacturing steps of the semiconductor element can be reduced as compared with the case where the additional processing as described above is performed. As a result, the manufacturing cost of the semiconductor element can be reduced.
  • Embodiment 1 of the manufacturing method of the compound semiconductor device according to this invention It is a cross-sectional schematic diagram for demonstrating each process of the manufacturing method of the compound semiconductor element shown in FIG. It is a cross-sectional schematic diagram for demonstrating each process of the manufacturing method of the compound semiconductor element shown in FIG. It is a cross-sectional schematic diagram for demonstrating each process of the manufacturing method of the compound semiconductor element shown in FIG. It is a cross-sectional schematic diagram for demonstrating each process of the manufacturing method of the compound semiconductor element shown in FIG. It is a cross-sectional schematic diagram for demonstrating each process of the manufacturing method of the compound semiconductor element shown in FIG. It is a cross-sectional schematic diagram for demonstrating each process of the manufacturing method of the compound semiconductor element shown in FIG.
  • FIG. 1 is a flowchart showing Embodiment 1 of a method for producing a compound semiconductor device according to the present invention.
  • 2 to 11 are schematic cross-sectional views for explaining each process of the method for manufacturing the compound semiconductor device shown in FIG. A method for manufacturing a compound semiconductor device according to the present invention will be described with reference to FIGS.
  • a GaN-based semiconductor layer forming step (S10) is performed.
  • a GaN-based semiconductor layer 2 is formed on the main surface of the substrate 1 using an epitaxial growth method or the like.
  • the substrate 1 for example, a substrate capable of forming a GaN-based semiconductor layer on its main surface, such as a substrate made of GaN or another substrate made of sapphire, can be used.
  • the configuration of the GaN-based semiconductor layer 2 a structure in which a plurality of GaN-based semiconductor layers are stacked can be employed according to the required characteristics of the compound semiconductor element to be formed.
  • the configuration of the GaN-based semiconductor layer 2 is that when a GaN substrate is used as the substrate 1, an n-type cladding layer and a p-type cladding layer are formed on the substrate 1. In other words, a configuration in which the active layer is sandwiched between the n-type cladding layer and the p-type cladding layer can be used.
  • the GaN (gallium nitride) -based semiconductor layer 2 a semiconductor layer having any composition can be used as long as it is a semiconductor layer containing gallium (Ga) and nitrogen (N) in the composition.
  • the first film formation step (S20) is performed.
  • an aluminum film (Al film 3) as a first film is formed on the GaN-based semiconductor layer 2.
  • the Al film 3 can be formed by an arbitrary method such as a vapor deposition method or a sputter vapor deposition method.
  • the thickness of the Al film 3 as the first film can be, for example, 0.05 ⁇ m or more and 1 ⁇ m or less.
  • the lower limit of the thickness of the Al film 3 is set to 0.05 ⁇ m so that the lift-off of the mask layer 14 and the like in the lift-off process (S80) described later can be performed without problems if the thickness of the Al film 3 is 0.05 ⁇ m or more. It is because it can do.
  • a second film forming step (S30) is performed.
  • a silicon oxide film (SiO 2 film 4) as a second film is formed on the Al film 3 described above.
  • This SiO 2 film 4 is made of, for example, CV It can be formed by using any method such as D (Chemical Vapor Deposition) method, EB (Electron Beam) vapor deposition method, sputtering method or the like.
  • the thickness of the SiO 2 film 4 is, for example, 0.1 It can be set to ⁇ m or more and 1 ⁇ m or less.
  • the lower limit of the thickness of the SiO 2 film 4 is set to 0.1 ⁇ m because the minimum thickness required for the SiO 2 film 4 to remain until the etching is completed in the etching process in the convex forming process (S50). This is because it was 0.1 ⁇ m.
  • the upper limit of the thickness of the SiO 2 film 4 is set to 1 ⁇ m because the upper limit of the thickness at which the patterning of the SiO 2 film 4 can be finished before the resist film 5 disappears in the patterning step (S40) is 1 ⁇ m. It is.
  • a patterning step (S40) is performed as shown in FIG.
  • a resist film is first formed on the surface of the SiO 2 film 4.
  • a predetermined pattern is transferred to the resist film using a photolithography method.
  • a resist film 5 having a predetermined pattern is formed on the SiO 2 film 4 as shown in FIG.
  • the planar shape of the resist film 5 corresponds to the planar shape of the upper surface of the ridge portion described later.
  • a convex part formation process (S50) is implemented as shown in FIG.
  • the structure shown in FIG. 5 is obtained by partially removing the SiO 2 film 4 by etching using the resist film 5 described above as a mask. That is, by the etching, a mask layer 14 composed of the SiO 2 film 4 (see FIG. 4) is formed under the resist film 5.
  • the planar shape of the mask layer 14 is the same as the planar shape of the resist film 5.
  • reactive ion etching (RIE) using a fluorine-based etching gas is used.
  • the resist film 5 is removed by wet etching or the like.
  • a structure as shown in FIG. 6 is obtained.
  • the mask layer 14 made of SiO 2 as a mask
  • the Al film 3 and the GaN-based semiconductor layer 2 are partially removed by etching.
  • the Al film 3 and the GaN-based semiconductor layer 2 are partially removed by RIE using a chlorine-based etching gas.
  • the Al film 13 and the ridge portion 12 as a convex portion that is a part of the GaN-based semiconductor layer are formed under the mask layer 14.
  • a structure as shown in FIG. 7 can be obtained.
  • the height of the ridge portion 12 as a convex portion (the height from the flat upper surface of the GaN-based semiconductor layer 2 adjacent to the ridge portion 12 to the upper surface of the ridge portion 12) is the etching processing time described above, etc. It can be arbitrarily determined by adjusting the process conditions.
  • a step (S60) of retracting the side wall of the first film is performed.
  • an arbitrary etching method is used in which the etching rate for the Al film 13 as the first film is higher than the etching rate for the mask layer 14 made of the SiO 2 film as the second film.
  • the side wall of the Al film 13 can be partially removed by immersing the substrate having the structure shown in FIG. 7 in an alkaline aqueous solution (for example, Semico Clean 23 manufactured by Furuuchi Chemical Co., Ltd.). In this way, the position of the side wall 23 of the Al film 13 is made to recede from the position of the side wall 24 of the mask layer 14.
  • the amount of receding of the side wall 23 of the Al film 13 with respect to the side wall 24 of the mask layer 14 is preferably 0.05 ⁇ m or more.
  • the thickness may be 1 ⁇ m or less, more preferably 0.1 ⁇ m or more and 0.5 ⁇ m or less.
  • the third film formation step (S70) shown in FIG. 1 is performed.
  • the SiO 2 film 6 as the third film is formed on the sidewall of the ridge portion 12, on the upper surface of the GaN-based semiconductor layer 2 other than the ridge portion 12, and on the upper surface of the mask layer 14. To do.
  • the thickness of the SiO 2 film 6 as the protective film can be set to 0.05 ⁇ m or more and 0.5 ⁇ m or less, for example.
  • any method such as the EB vapor deposition method or the sputter vapor deposition method described above can be used. Further, since the position of the side wall 23 of the Al film 13 is set back from the position of the side wall 24 of the mask layer 14, the SiO 2 film 6 is not formed on the side wall 23 of the Al film 13.
  • a lift-off process (S80) is performed.
  • a sample having a structure as shown in FIG. 9 is immersed in an alkaline aqueous solution (for example, Semico Clean 23 manufactured by Furuuchi Chemical Co., Ltd.).
  • an alkaline aqueous solution for example, Semico Clean 23 manufactured by Furuuchi Chemical Co., Ltd.
  • the alkaline aqueous solution selectively etches the Al film 13, so that the Al film 13 is removed.
  • the mask layer 14 made of the SiO 2 film located on the Al film 13 and the SiO 2 film 6 formed on the mask layer 14 are also removed at the same time.
  • a structure as shown in FIG. 10 is obtained. As can be seen from FIG.
  • the state in which the above-described SiO 2 film 6 is formed on the side wall of the ridge portion 12 is maintained.
  • the Al film 13 is also used as a mask for forming the ridge portion 12 and a lift-off mask for removing a portion of the SiO 2 film 6 located on the ridge portion 12. is doing. For this reason, the position of the upper surface of the ridge portion 12 and the region where the SiO 2 film 6 is removed using the lift-off method are almost exactly overlapped, and there is no deviation in the positional relationship. Therefore, a semiconductor element with an accurate ridge structure can be obtained.
  • an electrode formation step (S90) is performed. Specifically, as shown in FIG. 11, one electrode 7 is formed at a position in contact with the upper surface of the ridge portion 12, and the back surface side of the substrate 1 (the main surface on which the GaN-based semiconductor layer 2 is formed) The other electrode 8 is formed on the opposite back surface.
  • any conventionally known method such as lift-off can be used. For example, a resist film having an opening pattern is formed in a region covering the ridge portion where the electrode 7 is to be formed, and a conductor film to be the electrode 7 is formed on the resist film. Then, the resist film is removed by wet etching to form an electrode.
  • the method for manufacturing the electrode 8 can use processes such as formation of a mask layer, formation of a conductor film on the mask, and lift-off by wet etching.
  • the electrode 7 is formed so that its width is wider than the width of the upper surface of the ridge portion 12 (the distance between the side walls of the ridge portion 12). That is, the electrode 7 extends from the upper surface of the ridge portion 12 onto the SiO 2 film 6. In this way, when the width of the upper surface of the ridge portion 12 is extremely narrow, even when the formation position of the electrode 7 varies to some extent, the electrode 7 is securely connected to the upper surface of the ridge portion 12. can do.
  • the semiconductor element according to the present invention can be obtained by dividing the substrate 1 into individual chips using a dicing saw or the like.
  • SiO 2 silicon monoxide instead of (SiO), silicon nitride (SiN), zirconium oxide (ZrO 2), tantalum oxide (Ta 2 O 3), lanthanum oxide (La 2 Any of O 5 ), cerium oxide (CeO 3 ), and hafnium oxide (HfO 2 ), or two or more of these materials may be used.
  • SiO 2 film 6 a silicon monoxide film (SiO film), a silicon nitride film (SiN film), a zirconium oxide film (ZrO 2 film), a tantalum oxide film (Ta 2 O 3 film), a lanthanum oxide film Any of (La 2 O 5 film), cerium oxide film (CeO 3 film), hafnium oxide film (HfO 2 film), or a composite film thereof may be used.
  • FIG. 12 is a schematic cross-sectional view for explaining Embodiment 2 of the method for producing a compound semiconductor element according to the present invention. With reference to FIG. 12, Embodiment 2 of the manufacturing method of the compound semiconductor element by this invention is demonstrated.
  • the second embodiment of the method for manufacturing a compound semiconductor device according to the present invention basically includes the same steps as those of the method for manufacturing a compound semiconductor device described with reference to FIGS.
  • the layers used as masks when forming are different.
  • Embodiment 2 of the method for manufacturing a compound semiconductor device according to the present invention first, the steps (S10) to (S40) in the manufacturing method shown in FIG. 1 are similarly performed. As a result, a structure as shown in FIG. 4 is obtained.
  • the resist film 5 is used as a mask, and the SiO 2 film 4 is partially removed by RIE using a fluorine-based etching gas, as shown in FIG. A structure like this is obtained.
  • the Al film 3 and the GaN-based semiconductor layer 2 are etched as they are without removing the resist film 5. Specifically, using the resist film 5 and the mask layer 14 as a mask, the Al film 3 and the GaN-based semiconductor layer 2 are partially removed by RIE using a chlorine-based etching gas. As a result, a structure as shown in FIG. 12 is obtained.
  • the resist film 5 is removed using wet etching or the like. Thereafter, by performing the steps (S60) to (S90) in the first embodiment described above, a compound semiconductor element as shown in FIG. 11 can be obtained.
  • the third embodiment of the method for manufacturing a compound semiconductor device according to the present invention basically has the same configuration as that of the first embodiment of the method for manufacturing a compound semiconductor device according to the present invention shown in FIGS.
  • the etchant used in the step of retracting the side wall of the first film (S60) and the lift-off step (S80) is not an alkaline aqueous solution but a mixed acid composed of phosphoric acid, nitric acid, acetic acid and water.
  • the mixed acid for example, a mixed acid having a composition in which phosphoric acid is 80 mass%, nitric acid is 5 mass%, acetic acid is 10 mass%, and the balance is water can be used. Even if it does in this way, the effect similar to Embodiment 1 of this invention can be acquired.
  • the material of the mask layer 14 described above is changed to SiO 2 instead of SiO 2 , silicon monoxide (SiO), silicon nitride (SiN), zirconium oxide (ZrO 2 ), tantalum oxide (Ta 2 O 3 ), lanthanum oxide (La 2 O 5 ), cerium oxide (CeO 3 ), and hafnium oxide (HfO 2 ), or two or more of these materials may be used.
  • any one of a SiO film, a SiN film, a ZrO 2 film, a Ta 2 O 3 film, a La 2 O 5 film, a CeO 3 film, and a HfO 2 film, or a composite film thereof is used. It may be used.
  • the Al film 3 and the GaN-based semiconductor layer 2 may be etched without removing the resist film 5 as shown in FIG.
  • FIGS. 13 to 19 are schematic cross-sectional views for explaining Embodiment 4 of the compound semiconductor device manufacturing method according to the present invention.
  • Embodiment 4 of the method for manufacturing a compound semiconductor device according to the present invention will be described.
  • the fourth embodiment of the method for manufacturing a compound semiconductor device according to the present invention basically includes the same steps as the method for manufacturing a compound semiconductor device described with reference to FIGS. 1 to 11, but the first film. After forming the Al film 3 as a film and before forming the SiO 2 film 4 as the second film, a film made of gold as a coating film on the Al film 3 (Au film 9 (see FIG. 13)) Is different. This will be specifically described below.
  • a GaN-based semiconductor layer forming step (S10) (see FIG. 1) is performed as in the first embodiment of the method for manufacturing a compound semiconductor device according to the present invention.
  • the GaN-based semiconductor layer 2 is formed on the main surface of the substrate 1 using an epitaxial growth method or the like.
  • the first film formation step (S20) is performed.
  • an Al film 3 (see FIG. 13) as a first film is formed on the GaN-based semiconductor layer 2.
  • a method for forming the Al film 3 an arbitrary method such as an EB vapor deposition method or a sputtering method can be used.
  • the thickness of the Al film 3 can be set to 0.3 ⁇ m, for example.
  • a coating film forming step is performed.
  • an Au film 9 (see FIG. 13) as a coating film is formed on the Al film 3.
  • This Au film 9 can also be formed by an arbitrary method.
  • the thickness of the Au film 9 can be set to, for example, 0.005 ⁇ m or more and 0.05 ⁇ m or less (for example, about 0.01 ⁇ m).
  • the second film formation step (S30) shown in FIG. 1 is performed.
  • the SiO 2 film 4 as the second film is formed on the Au film 9 described above.
  • a structure as shown in FIG. 13 is obtained.
  • a patterning step (S40) is performed in the same manner as the manufacturing method shown in FIG. As a result, a resist film 5 having a predetermined pattern is formed on the SiO 2 film 4 as shown in FIG.
  • the planar shape of the resist film 5 corresponds to the planar shape of the upper surface of the ridge portion described later.
  • the convex part formation process (S50) is implemented similarly to the manufacturing method shown in FIG.
  • the structure as shown in FIG. 15 is obtained by partially removing the SiO 2 film 4 by etching using the resist film 5 described above as a mask. That is, by the etching, a mask layer 14 composed of the SiO 2 film 4 (see FIG. 14) is formed under the resist film 5.
  • the planar shape of the mask layer 14 is the same as the planar shape of the resist film 5.
  • reactive ion etching (RIE) using a fluorine-based etching gas is used.
  • the resist film 5 is removed by wet etching or the like. As a result, a structure as shown in FIG. 16 is obtained. Then, using the mask layer 14 as a mask, the Au film 9, the Al film 3, and the GaN-based semiconductor layer 2 are partially removed by etching. In this etching process, the Au film 9, the Al film 3, and the GaN-based semiconductor layer 2 are partially removed by RIE using a chlorine-based etching gas. As a result, as shown in FIG. 17, the ridge portion 12 as a convex portion which is a part of the Au film 19, the Al film 13 and the GaN-based semiconductor layer is formed under the mask layer 14.
  • the mask layer 14 is formed, and the etching of the Au film 9 is continuously performed when the Al film 3 and the GaN-based semiconductor layer 2 are etched.
  • the timing of etching may be different.
  • the Au film is partially removed by etching using the resist film 5 as a mask in succession, whereby a pattern similar to the pattern of the resist film 5 is obtained.
  • the Au film 19 may be formed. In this case, the Au film 9 is not etched in the partial etching process of the Al film 3 and the GaN-based semiconductor layer 2 described with reference to FIG.
  • a step (S60) of retracting the side wall of the first film is performed.
  • the etching rate for the Al film 13 as the first film is higher than the etching rate for the mask layer 14 (and preferably the Au film 19) made of the SiO 2 film as the second film, and Any etching method can be used.
  • the side wall of the Al film 13 can be partially removed by immersing the substrate having the structure shown in FIG. 17 in an alkaline aqueous solution (for example, Semico Clean 23 manufactured by Furuuchi Chemical Co., Ltd.). In this way, the position of the side wall 23 of the Al film 13 is made to recede inward from the positions of the side wall 24 of the mask layer 14 and the side wall 29 of the Au film 19. As a result, a structure as shown in FIG. 18 is obtained.
  • a third film formation step (S70) is performed as in the manufacturing method shown in FIG.
  • the SiO 2 film 6 as the third film is formed on the sidewall of the ridge portion 12, the upper surface of the GaN-based semiconductor layer 2 other than the ridge portion 12, and the mask layer. 14 on the upper surface.
  • any method such as the EB vapor deposition method or the sputter vapor deposition method described above can be used. Further, since the position of the side wall 23 of the Al film 13 is set back from the position of the side wall 24 of the mask layer 14, the SiO 2 film 6 is not formed on the side wall 23 of the Al film 13.
  • a lift-off process (S80) is performed.
  • a sample having a structure as shown in FIG. 19 is immersed in an alkaline aqueous solution (for example, Semico Clean 23 manufactured by Furuuchi Chemical Co., Ltd.).
  • an alkaline aqueous solution for example, Semico Clean 23 manufactured by Furuuchi Chemical Co., Ltd.
  • the alkaline aqueous solution selectively etches the Al film 13, so that the Al film 13 is removed.
  • the mask layer 14, the Au film 19, and the SiO 2 film 6 formed on the mask layer 14 are also removed at the same time.
  • a structure as shown in FIG. 10 is obtained.
  • step (S90) see FIG. 1) in the first embodiment described above, a compound semiconductor element as shown in FIG. 11 can be obtained.
  • the etchant used in the step of retracting the side wall of the first film (S60) and the lift-off step (S80) is not an alkaline aqueous solution, but phosphoric acid, nitric acid, acetic acid, and the like described in the third embodiment of the present invention. You may use the mixed acid which consists of water.
  • the possibility that the end surface of the ridge portion becomes rough can be reduced. Further, a step of partially removing the Ti film 9, the Al film 3, and the GaN-based semiconductor layer 2 by RIE using a chlorine-based etching gas is performed. At this time, a ridge in which fine debris of the Ti film 9 is etched The possibility of remaining on the surface of the part is small. For this reason, the fine Ti film 9 attached to the ridge portion serves as a fine mask and is less likely to be affected during etching, so that a reduction in the yield of the semiconductor element can be suppressed. Needless to say, when titanium is used as the coating film, the coating film becomes the Ti film 19 after the lift-off process.
  • the film forming method, the thickness to be formed, the Al film 3 as the first film at that time, and the second film All other conditions such as the thickness of the SiO 2 film 4 and the like may be the same as in the case where the Au film 9 is used as the coating film.
  • the lift-off method may be used in the second film formation step (S30) and the patterning step (S40). Specifically, a resist film having an opening pattern in a region where the ridge portion 12 is to be formed is formed on the Al film 3 as the first film, and SiO 2 as the second film is formed on the resist film. A film 4 is formed. At this time, a part of the SiO 2 film 4 (part to be the mask layer 14) is formed in the state of being in contact with the Al film 3 inside the opening pattern. Then, by removing the resist film by wet etching, the other part of the SiO 2 film 4 is removed together with the resist film, leaving the part to be the mask layer 14. In this way, a structure as shown in FIG. 6 may be formed.
  • a step of preparing a gallium nitride based semiconductor layer (GaN based semiconductor layer 2) constituting the semiconductor element (GaN based semiconductor layer forming step (S10)) is performed.
  • a step of forming a first film (Al film 3) on the GaN-based semiconductor layer 2 (first film formation step (S20)) is performed.
  • a process (second film forming process (S30) and patterning process) of forming a second film (mask layer 14) having an etching rate of an alkaline etchant made of a material smaller than the material constituting the Al film 3 and having a pattern. (S40)) is performed.
  • the Al film 3 and the GaN-based semiconductor layer 2 are partially removed by etching, whereby a region located under the second film (mask layer 14) Then, the step of forming the ridge portion 12 in the GaN-based semiconductor layer 2 (convex portion forming step (S50)) is performed.
  • the end of the Al film 13 (see FIG. 7) located on the ridge portion 12 is removed by etching using an alkaline etchant, whereby the position of the end face of the Al film 13 (position of the side wall 23) is changed to the mask layer 14.
  • a step of retracting from the position of the end face (position of the side wall 24) (step of retracting the side wall of the first film (S60)) is performed.
  • a third film formation step (S70)) is performed.
  • the Al film 13 is removed by etching using an alkaline etchant, thereby removing the mask layer 14 and the portion of the SiO 2 film 6 formed on the upper surface of the mask layer 14 (lift-off process (S80)). To implement. A step of forming the electrode 7 on the surface of the ridge portion 12 exposed by removing the Al film 13 (electrode forming step (S90)) is performed.
  • the mask layer 14 is used as a mask for forming the ridge portion 12, and at the same time by removing the Al film 13 to expose the upper surface of the ridge portion 12 (as a protective film on the upper surface). portion of the SiO 2 film 6 is formed) because the mask layer 14 is removed, it can be reliably removed portion of the SiO 2 film 6 from the upper surface of the ridge portion 12. Therefore, in order to remove the portion of the SiO 2 film 6 from the upper surface of the ridge portion 12, compared to a case where a new resist pattern or the like is formed separately from the mask layer 14 used for forming the ridge portion 12, The possibility that the position of the upper surface of the ridge portion 12 and the position of the portion where the SiO 2 film 6 is removed can be reduced.
  • the SiO 2 film 6 is formed when the SiO 2 film 6 is formed.
  • the possibility that a part of the two films 6 is formed on the side wall 23 of the Al film 13 can be reduced.
  • the Al film 13 cannot be sufficiently removed because a part of the SiO 2 film 6 is formed on the side wall 23 of the Al film 13 (for this reason, the mask layer). 14 and the portion of the SiO 2 film 6 formed on the upper surface of the mask layer 14 cannot be sufficiently removed). For this reason, it is possible to reduce the probability of occurrence of malfunction of the semiconductor element due to the above problems. As a result, an increase in manufacturing cost due to a decrease in manufacturing yield of semiconductor elements can be suppressed.
  • the mask layer 14 is made of a material (SiO 2 ) whose etching rate by the alkaline etchant is smaller than the material (Al) constituting the Al film 13, the Al film 13 is selectively formed with respect to the mask layer 14. There is no need to perform additional processing such as heat treatment for etching. Therefore, the number of manufacturing steps of the semiconductor element can be reduced as compared with the case where the additional processing as described above is performed. As a result, the manufacturing cost of the semiconductor element can be reduced.
  • a step of preparing a gallium nitride based semiconductor layer (GaN based semiconductor layer 2) constituting the semiconductor element (GaN based semiconductor layer forming step (S10)) is performed.
  • a step of forming a first film (Al film 3) on the GaN-based semiconductor layer 2 (first film formation step (S20)) is performed.
  • a step of forming a second film (mask layer 14) having a pattern in which an etching rate by a mixed acid composed of phosphoric acid, nitric acid, acetic acid and water is smaller than the material constituting the Al film 3 and having a pattern (second film formation) Step (S30) and patterning step (S40)) are performed.
  • the second film (mask layer 14) as a mask, the Al film 3 and the GaN-based semiconductor layer 2 are partially removed by etching, whereby a region located under the second film (mask layer 14)
  • the step of forming the ridge portion 12 in the GaN-based semiconductor layer 2 (convex portion forming step (S50)) is performed.
  • the position of the end face of the Al film 13 is changed to the position of the end face of the mask layer 14 (position of the side wall 24).
  • the step of retreating from the position is performed.
  • a step of forming a protective film (SiO 2 film 6) made of a material whose etching rate by the mixed acid is smaller than the material constituting the Al films 3 and 13 on the side surface of the ridge portion 12 and the upper surface of the mask layer 14 (third The film forming step (S70)) is performed.
  • the step of removing the Al layer 13 by etching using a mixed acid to remove the mask layer 14 and the portion of the SiO 2 film 6 formed on the upper surface of the mask layer 14 is performed.
  • a step of forming the electrode 7 on the surface of the ridge portion 12 exposed by removing the Al film 13 is performed.
  • the mask layer 14 is used as a mask for forming the ridge portion 12, and at the same time, by removing the Al film 13 to expose the upper surface of the ridge portion 12, (on the upper surface, SiO 2 Since the mask layer 14 (in which the film 6 portion is formed) is removed, the SiO 2 film 6 portion can be reliably removed from the upper surface of the ridge portion 12. Therefore, in order to remove the portion of the SiO 2 film 6 from the upper surface of the ridge portion 12, compared to a case where a new resist pattern or the like is formed separately from the mask layer 14 used for forming the ridge portion 12, The possibility that the position of the upper surface of the ridge portion 12 and the position of the portion where the SiO 2 film 6 is removed can be reduced.
  • the SiO 2 film at the time of forming the SiO 2 film 6 The possibility that part of 6 is formed on the side wall 23 of the Al film 13 can be reduced. For this reason, when the Al film 13 is removed, the probability of occurrence of a problem that the Al film 13 cannot be sufficiently removed due to a part of the SiO 2 film 6 being formed on the side wall 23 of the Al film 13 is increased. Can be reduced. For this reason, it is possible to reduce the probability of occurrence of malfunction of the semiconductor element due to the above problems. As a result, an increase in manufacturing cost due to a decrease in manufacturing yield of semiconductor elements can be suppressed.
  • the mask layer 14 is made of a material (SiO 2 ) whose etching rate by the mixed acid is smaller than the material (Al) constituting the Al film 13, the Al film 13 is selectively etched with respect to the mask layer 14. Therefore, there is no need to perform additional processing such as heat treatment. Therefore, the number of manufacturing steps of the semiconductor element can be reduced as compared with the case where the additional processing as described above is performed. As a result, the manufacturing cost of the semiconductor element can be reduced.
  • a lift-off method may be used in the step of forming the mask layer 14 as the second film (second film formation step (S30) and patterning step (S40)).
  • the mask layer 14 having a predetermined pattern can be formed using a material that is difficult to etch. For this reason, the freedom degree of selection of the material used as the mask layer 14 can be enlarged.
  • the material constituting the first film is aluminum.
  • the material constituting the mask layer 14 may be at least one selected from the group consisting of silicon dioxide, silicon monoxide, silicon nitride, zirconium oxide, tantalum oxide, lanthanum oxide, cerium oxide, and hafnium oxide.
  • the material constituting the protective film corresponding to the SiO 2 film 6 is a group consisting of silicon monoxide, silicon nitride, zirconium oxide, tantalum oxide, lanthanum oxide, cerium oxide, and hafnium oxide instead of the above-described silicon dioxide. It may be at least one selected from
  • the first film corresponding to the Al film 3 is made of aluminum, which is a metal having a higher etching rate due to an alkaline etchant or mixed acid than the protective film using the mask layer 14 made of oxide and the SiO 2 film 6.
  • the manufacturing method of the semiconductor element by this invention can be implemented reliably.
  • the manufacturing method of the semiconductor element is after the first film formation step (S20) and before the second film formation step (S30). ) May be further provided with a step of forming a coating film (Au film 9 or Ti film 9) thereon. Further, in the method of manufacturing the semiconductor element, as shown in FIG. 17, the coating film (Au film 9 or Ti film 9) is partially formed so as to have the same pattern as that of the second film (mask layer 14). The process of removing may be further provided. As a result, an Au film 19 or a Ti film 19 having the same pattern as the mask layer 14 is formed as shown in FIG.
  • the Au film 19 or the Ti film 19 as the coating film located on the Al film 3 is also removed.
  • the step of partially removing the coating film may be performed continuously with the step of forming the ridge portion 12 as shown in FIG. Prior to the step of forming the portion 12, it may be performed continuously with the step of forming the second film having the pattern (continuously with the etching for forming the mask layer 14 in the patterning step (S40)). Good.
  • the Al film 3 is formed by the step of forming the second film (SiO 2 film 4).
  • the surface of the can be prevented from being damaged. For this reason, particularly in the case of a configuration in which the width of the ridge portion 12 is narrowed, if the surface of the Al film 3 is damaged (for example, irregularities are formed due to the second film forming step), the ridge portion 12 Since it becomes difficult to form the shape and size as designed, it is particularly effective to protect the surface of the Al film 3 by forming such an Au film 9 or Ti film 9.
  • the present invention is particularly applicable to a method for manufacturing a semiconductor element in which a ridge portion is formed in a gallium nitride based semiconductor layer.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Led Devices (AREA)

Abstract

　この発明に従った半導体素子の製造方法は、以下の工程：ＧａＮ系半導体層形成工程（Ｓ１０）、ＧａＮ系半導体層上にＡｌ膜を形成する工程（Ｓ２０）、エッチング速度が、Ａｌ膜を構成する材料より小さい材料からなるマスク層を形成する工程（Ｓ３０、Ｓ４０）、マスク層をマスクとして用いて、Ａｌ膜およびＧａＮ系半導体層を部分的に除去することにより、リッジ部を形成する工程（Ｓ５０）、Ａｌ膜の端面の側壁の位置をマスク層の側壁の位置より後退させる工程（Ｓ６０）、エッチング速度が、Ａｌ膜を構成する材料より小さい材料からなる保護膜を、リッジ部の側面およびマスク層の上部表面上に形成する工程（Ｓ７０）、Ａｌ膜を除去することにより、マスク層および当該マスク層の上部表面上に形成された保護膜の部分を除去する工程（Ｓ８０）、を備える。

Description

半導体素子の製造方法
　この発明は、半導体素子の製造方法に関し、より特定的には、窒化ガリウム系半導体層を備える半導体素子の製造方法に関する。
　従来、窒化ガリウム系半導体層にリッジ構造を形成した半導体素子が知られている。このような半導体素子のリッジ構造の形成方法としては、従来様々な方法が提案されている。
　たとえば、特許第３６０４２７８号（以下、特許文献１と呼ぶ）では、シリコン酸化物やフォトレジスト膜などからなる第１の保護膜をマスクとして窒化ガリウム系半導体層においてリッジ構造をドライエッチングにより形成することが開示されている。当該ドライエッチングの後、形成されたリッジ部（ストライプ状の導波路）を覆うように、第１の保護膜と異なる材料からなる第２の保護膜を形成し、リッジ部を形成するためのマスクとして用いた第１の保護膜をフッ酸で除去することにより、電極と接触するべき領域であるリッジ部の上部表面を露出させている。第２の保護膜はリッジ部の側面を覆い、その構成材料としてＴｉ、Ｖ、Ｚｒ、Ｎｂ、Ｈｆ、Ｔａなどの酸化物、ＢＮ、ＳｉＣ、ＡｌＮなどが示唆されている。
　また、特許第３７２３４３４号（以下、特許文献２と呼ぶ）では、上述した第２の保護膜の構成を多層膜とし、当該多層膜においてリッジ部に接触する層を窒化膜とし、リッジ部から最も遠い側の層を酸化膜とすることが開示されている。また、特許文献２では、リッジ部の上部表面上のみに電極が形成された構造が開示されている。
　また、特開２００４－１１９７７２号公報（以下、特許文献３と呼ぶ）では、上述したリッジ部およびリッジ部の側面を覆う保護膜を形成する方法として、以下のような方法が開示されている。まず、窒化ガリウム系半導体層上に上述した第１の保護膜としてＳｉＯ２膜およびＺｒＯ２膜の２層からなる膜を形成し、当該第１の保護膜に酸素雰囲気中で熱処理を行なうことでＺｒＯ２膜をフッ化アンモニウムにエッチングされないようにする。その後、ＳｉＯ２膜およびＺｒＯ２膜からなる第１の保護膜を反応性イオンエッチング（ＲＩＥ）により部分的に除去することにより、当該第１の保護膜にリッジ部のパターンを形成する。そして、第１の保護膜をマスクとして塩素ガスを含むエッチングガスを用いたドライエッチングによって、窒化ガリウム系半導体層を部分的に除去することにより、リッジ部を形成する。その後、フッ化アンモニウム液に試料を浸漬することにより、第１の保護膜の下側に位置するＳｉＯ２膜の側壁部をエッチングにより後退させる。ここで、上述した熱処理によりＺｒＯ２膜はフッ化アンモニウムによりエッチングされないようになっているため、ＳｉＯ２膜のみを選択的にエッチングできる。その後、第２の保護膜としてＺｒＯ２膜を電子ビーム蒸着法やスパッタ蒸着法を用いて第１の保護膜およびリッジ部全体を覆うように形成する。このとき、第１の保護膜を構成するＳｉＯ２膜の側壁部は後退した状態になっているため、第２の保護膜としてのＺｒＯ２膜は当該ＳｉＯ２膜の側壁上には堆積しない。そして、フッ化アンモニウムを用いて第１の保護膜を構成するＳｉＯ２膜を除去することで、当該ＳｉＯ２膜上に位置するＺｒＯ２膜も同時に除去する。このようにして、リッジ部の側壁上を第２の保護膜としてのＺｒＯ２膜が覆うとともに、リッジ部の上部表面は露出させ、当該上部表面上に電極を形成することができるとしている。
特許第３６０４２７８号 特許第３７２３４３４号 特開２００４－１１９７７２号公報
　上述した従来の半導体素子の製造方法においては、以下のような問題があった。すなわち、特許文献１に開示された製造方法では、第２の保護膜を形成した状態で第１の保護膜をフッ酸で除去することにより、リッジ部の上部表面上に位置する第２の保護膜の部分を除去する（リフトオフ法を用いて第２の保護膜を除去する）。しかし、このときにリッジ部の上部表面から第２の保護膜の部分が完全に除去されず第２の保護膜の一部がバリなどとして残存する場合があった。この場合、リッジ部の上部表面に電極を形成しても、リッジ部の上部表面と電極との接触が不完全になり、半導体素子の製造歩留りが低下する場合があった。この場合、半導体素子の製造コストを低減することは難しかった。
　また、特許文献２のようにリッジ部の上部表面上のみに電極を形成する場合、当該電極を形成するためのエッチングのマスクパターンを形成するときに、当該マスクパターンの位置をリッジ部の上部表面の位置に正確に一致させる必要があるが、このような位置調整はリッジ部のサイズが小さくなるほど困難になる。そして、このマスクパターンの位置がリッジ部の位置からずれると、電極の位置がリッジ部の上部表面の位置からずれることになり、やはり半導体素子の製造歩留りが低下することになる。この結果、半導体素子の製造コストを低減することが難しかった。
　また、特許文献３では、第１の保護膜を構成するＺｒＯ２膜について、フッ化アンモニアに対する耐性を上げるため（フッ化アンモニアによってエッチングされないようにするため）、酸素雰囲気中での熱処理が必要であり、このような熱処理が必要であることから製造コストを低減することが難しかった。
　この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、製造コストを低減することが可能な半導体素子の製造方法を提供することである。
　この発明に従った半導体素子の製造方法では、以下の工程を実施する。まず、半導体素子を構成する窒化ガリウム系半導体層を準備する工程を実施する。窒化ガリウム系半導体層上に第１の膜を形成する工程を実施する。アルカリ系エッチャントによるエッチング速度が、第１の膜を構成する材料より小さい材料からなり、パターンを有する第２の膜を形成する工程を実施する。第２の膜をマスクとして用いて、第１の膜および窒化ガリウム系半導体層を部分的にエッチングにより除去することにより、第２の膜の下に位置する領域において窒化ガリウム系半導体層にリッジ部を形成する工程を実施する。リッジ部上に位置する第１の膜の端部を、アルカリ系エッチャントを用いたエッチングにより除去することにより、第１の膜の端面の位置を第２の膜の端面の位置より後退させる工程を実施する。アルカリ系エッチャントによるエッチング速度が、第１の膜を構成する材料より小さい材料からなる保護膜を、リッジ部の側面および第２の膜の上部表面上に形成する工程を実施する。第１の膜をアルカリ系エッチャントを用いたエッチングにより除去することにより、第２の膜および当該第２の膜の上部表面上に形成された保護膜の部分を除去する工程を実施する。第１の膜を除去することにより露出したリッジ部の表面に電極を形成する工程を実施する。
　また、この発明に従った半導体素子の製造方法では、以下の工程を実施する。まず、半導体素子を構成する窒化ガリウム系半導体層を準備する工程を実施する。窒化ガリウム系半導体層上に第１の膜を形成する工程を実施する。燐酸、硝酸、酢酸および水からなる混酸によるエッチング速度が、第１の膜を構成する材料より小さい材料からなり、パターンを有する第２の膜を形成する工程を実施する。第２の膜をマスクとして用いて、第１の膜および前記窒化ガリウム系半導体層を部分的にエッチングにより除去することにより、第２の膜の下に位置する領域において窒化ガリウム系半導体層にリッジ部を形成する工程を実施する。リッジ部上に位置する第１の膜の端部を、混酸を用いたエッチングにより除去することにより、第１の膜の端面の位置を第２の膜の端面の位置より後退させる工程を実施する。混酸によるエッチング速度が、第１の膜を構成する材料より小さい材料からなる保護膜を、リッジ部の側面および第２の膜の上部表面上に形成する工程を実施する。第１の膜を混酸を用いたエッチングにより除去することにより、第２の膜および当該第２の膜の上部表面上に形成された保護膜の部分を除去する工程を実施する。第１の膜を除去することにより露出したリッジ部の表面に電極を形成する工程を実施する。
　このようにすれば、リッジ部を形成するためのマスクとして第２の膜を用いるとともに、リッジ部の上部表面を露出させるために第１の膜の除去によって同時に、（その上部表面上に保護膜の部分が形成された）当該第２の膜が除去されるので、リッジ部の上部表面上から保護膜の部分を確実に除去できる。このため、リッジ部の上部表面上から保護膜の部分を除去するために、リッジ部の形成に用いたマスクとは別に新たなレジストパターンなどを形成する場合と比べて、リッジ部の上部表面の位置と保護膜の除去される部分の位置とがずれる可能性を低減できる。このため、リッジ部の上部表面の位置と保護膜の除去される部分の位置がずれることに起因して、電極の接続位置が設計時とずれることによる半導体素子の特性の劣化や動作不良といった問題が発生することを防止できる。この結果、半導体素子の製造歩留りの低下に起因する製造コストの増大を抑制できる。
　また、保護膜を形成する前に、予め第１の膜の端部を第２の膜の端部の位置より後退させておくので、保護膜を形成したときに当該保護膜の一部が第１の膜の端部表面に形成される可能性を低減できる。このため、第１の膜を除去するときに、保護膜の一部が第１の膜の端部表面に形成されていることに起因して第１の膜が十分除去できない（このため、第２の膜および当該第２の膜の上部表面上に形成された保護膜の部分を十分除去できない）といった問題の発生確率を低減できる。このため、上記のような問題に起因する半導体素子の動作不良などの発生確率を低減できる。この結果、半導体素子の製造歩留りの低下に起因する製造コストの増大を抑制できる。
　また、アルカリ系エッチャントや混酸によるエッチング速度が第１の膜を構成する材料より小さい材料により第２の膜を構成しているので、第１の膜を第２の膜に対して選択的にエッチングするために熱処理などの追加の処理を行なう必要が無い。そのため、上記のような追加の処理を行なう場合に比べて半導体素子の製造工程数を削減できる。この結果、半導体素子の製造コストを低減できる。
　本発明によれば、半導体素子の製造歩留りの低下を防ぐことにより製造コストを低減することができる。
本発明に従った化合物半導体素子の製造方法の実施の形態１を示すフローチャートである。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態２を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態４の各工程を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態４の各工程を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態４の各工程を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態４の各工程を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態４の各工程を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態４の各工程を説明するための断面模式図である。 本発明による化合物半導体素子の製造方法の実施の形態４の各工程を説明するための断面模式図である。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
　（実施の形態１）
　図１は、本発明に従った化合物半導体素子の製造方法の実施の形態１を示すフローチャートである。図２～図１１は、図１に示した化合物半導体素子の製造方法の各工程を説明するための断面模式図である。図１～図１１を参照して、本発明による化合物半導体素子の製造方法を説明する。
　図１に示すように、本発明による化合物半導体素子の製造方法では、まずＧａＮ系半導体層形成工程（Ｓ１０）を実施する。この工程（Ｓ１０）においては、図２に示すように基板１の主表面上にエピタキシャル成長法などを用いてＧａＮ系半導体層２を形成する。ここで、基板１としてはたとえばＧａＮからなる基板やその他サファイアからなる基板など、その主表面上にＧａＮ系の半導体層を形成することが可能な基板を用いることができる。また、ＧａＮ系半導体層２の構成としては、形成される化合物半導体素子の要求特性に応じて、複数のＧａＮ系半導体層が積層された構造を採用することができる。たとえば、半導体素子として半導体レーザ素子を形成する場合、ＧａＮ系半導体層２の構成としては、基板１としてＧａＮ基板を用いた場合には、基板１上にｎ型クラッド層およびｐ型クラッド層が形成されており、活性層がｎ型クラッド層およびｐ型クラッド層に挟まれている、といった構成を用いることができる。また、ここでＧａＮ（窒化ガリウム）系半導体層２のとしては、組成にガリウム（Ｇａ）および窒素（Ｎ）を含む半導体層であれば任意の組成の半導体層を用いることができる。
　次に第１の膜形成工程（Ｓ２０）を実施する。この工程（Ｓ２０）においては、第１の膜としてのアルミニウム膜（Ａｌ膜３）をＧａＮ系半導体層２上に形成する。このＡｌ膜３は、たとえば蒸着法やスパッタ蒸着法など、任意の方法により形成することができる。この第１の膜としてのＡｌ膜３の厚みは、たとえば０．０５μｍ以上１μｍ以下とすることができる。なお、Ａｌ膜３の厚みの下限を０．０５μｍとしたのは、Ａｌ膜３の厚みが０．０５μｍ以上であれば後述するリフトオフ工程（Ｓ８０）におけるマスク層１４などのリフトオフを問題なく行なうことができるためである。
　次に、図１に示すように第２の膜形成工程（Ｓ３０）を実施する。この工程（Ｓ３０）においては、上述したＡｌ膜３上に第２の膜としてのシリコン酸化膜（ＳｉＯ2膜４）を
形成する。この結果、図３に示すような構造を得る。このＳｉＯ2膜４は、たとえばＣＶ
Ｄ（Chemical Vapor Deposition）法、ＥＢ（Electron Beam）蒸着法、スパッタ法などの任意の方法を用いて形成することができる。このＳｉＯ2膜４の厚みは、たとえば０．１
μｍ以上１μｍ以下とすることができる。ここで、ＳｉＯ２膜４の厚みの下限を０．１μｍとしたのは、凸部形成工程（Ｓ５０）でのエッチング工程のときにＳｉＯ２膜４がエッチング終了時まで残存するための最低厚みが０．１μｍであったためである。また、ＳｉＯ２膜４の厚みの上限を１μｍとしたのは、パターニング工程（Ｓ４０）においてレジスト膜５が消失する前にＳｉＯ２膜４のパターニングを終了させることが可能な厚みの上限が１μｍだからである。
　次に、図１に示すようにパターニング工程（Ｓ４０）を実施する。この工程（Ｓ４０）においては、まずＳｉＯ2膜４の表面上にレジスト膜を形成する。その後、フォトリソグラフィ法を用いて所定のパターンを当該レジスト膜に転写する。そして、現像処理を行なうことにより、図４に示すようにＳｉＯ2膜４上に所定のパターンを有するレジスト膜５を形成する。このレジスト膜５の平面形状は、後述するリッジ部の上部表面の平面形状に対応する。
　次に、図１に示すように凸部形成工程（Ｓ５０）を実施する。この工程（Ｓ５０）においては、上述したレジスト膜５をマスクとして用いてＳｉＯ2膜４を部分的にエッチングにより除去することにより、図５に示すような構造を得る。つまり、上記エッチングによって、レジスト膜５下にはＳｉＯ2膜４（図４参照）から構成されるマスク層１４が形成される。マスク層１４の平面形状はレジスト膜５の平面形状と同じになっている。ここで、ＳｉＯ2膜４に対するエッチングにおいては、フッ素系のエッチングガスを用いた反応性イオンエッチング（ＲＩＥ）を用いる。
　その後、ウェットエッチングなどを用いてレジスト膜５を除去する。この結果、図６に示すような構造を得る。そして、ＳｉＯ2からなるマスク層１４をマスクとして用いて、Ａｌ膜３およびＧａＮ系半導体層２をエッチングにより部分的に除去する。このエッチング工程においては、塩素系エッチングガスを用いたＲＩＥによってＡｌ膜３およびＧａＮ系半導体層２を部分的に除去する。この結果、マスク層１４下にＡｌ膜１３およびＧａＮ系半導体層の一部である凸部としてのリッジ部１２が形成される。この結果、図７に示すような構造を得ることができる。なお、凸部としてのリッジ部１２の高さ（リッジ部１２に隣接するＧａＮ系半導体層２の平坦な上部表面からリッジ部１２の上部表面まで高さ）は、上述したエッチングの処理時間などのプロセス条件を調節することにより任意に決定することができる。
　次に、図１に示すように、第１の膜の側壁を後退させる工程（Ｓ６０）を実施する。この工程（Ｓ６０）においては、第１の膜としてのＡｌ膜１３に対するエッチング速度が第２の膜としてのＳｉＯ2膜からなるマスク層１４に対するエッチング速度より大きい条件となる任意のエッチング方法を用いることができる。たとえば、アルカリ水溶液（たとえばフルウチ化学株式会社製セミコクリーン２３）に図７に示した構造を有する基板を浸漬することにより、Ａｌ膜１３の側壁を部分的に除去できる。このようにして、Ａｌ膜１３の側壁２３の位置をマスク層１４の側壁２４の位置よりも内側に後退させる。この結果、図８に示すような構造を得る。なお、マスク層１４の側壁２４に対してＡｌ膜１３の側壁２３が後退した後退量（マスク層１４の側壁２４とＡｌ膜１３の側壁２３との間の距離）は、好ましくは０．０５μｍ以上１μｍ以下、より好ましくは０．１μｍ以上０．５μｍ以下とすることができる。
　次に、図１に示す第３の膜形成工程（Ｓ７０）を実施する。この工程（Ｓ７０）においては、第３の膜としてのＳｉＯ2膜６をリッジ部１２の側壁上、リッジ部１２以外のＧａＮ系半導体層２の上部表面上およびマスク層１４の上部表面上に形成する。この結果、図９に示すような構造を得る。ここで、保護膜としてのＳｉＯ２膜６の厚みは、たとえば０．０５μｍ以上０．５μｍ以下とすることができる。
　このとき、ＳｉＯ2膜６の形成方法としては、上述したＥＢ蒸着法やスパッタ蒸着法など、任意の方法を用いることができる。また、Ａｌ膜１３の側壁２３の位置がマスク層１４の側壁２４の位置より後退しているので、Ａｌ膜１３の側壁２３上にはＳｉＯ2膜６は形成されていない。
　次に、図１に示すように、リフトオフ工程（Ｓ８０）を実施する。この工程（Ｓ８０）においては、図９に示すような構造の試料をアルカリ水溶液（たとえばフルウチ化学株式会社製セミコクリーン２３）に浸漬する。この結果、アルカリ水溶液はＡｌ膜１３を選択的にエッチングするので、Ａｌ膜１３が除去される。このＡｌ膜１３の除去に伴って、Ａｌ膜１３上に位置していたＳｉＯ2膜からなるマスク層１４および当該マスク層１４上に形成されていたＳｉＯ2膜６も同時に除去される。この結果、図１０に示すような構造を得る。図１０からもわかるように、リッジ部１２の側壁上に上述したＳｉＯ2膜６が形成された状態は維持されている。また、上述した工程からもわかるように、リッジ部１２を形成するためのマスク、およびＳｉＯ2膜６のうちリッジ部１２上に位置する部分を除去するリフトオフのためのマスクとしてＡｌ膜１３を兼用している。このため、リッジ部１２の上部表面の位置とＳｉＯ2膜６がリフトオフ法を用いて除去される領域とはほぼ正確に重なり、その位置関係にずれが発生することはない。そのため、リッジ部の構造が正確な半導体素子を得ることができる。
　次に、図１に示すように、電極形成工程（Ｓ９０）を実施する。具体的には、図１１に示すように、リッジ部１２の上部表面と接触する位置に一方の電極７を形成し、基板１の裏面側（ＧａＮ系半導体層２が形成されている主表面とは反対側の裏面）に他方の電極８を形成している。電極７、８の製造方法は、リフトオフといった、従来周知の任意の方法を用いることができる。たとえば、電極７が形成されるべきリッジ部を覆う領域に開口パターンを有するレジスト膜を形成し、当該レジスト膜上に電極７となるべき導電体膜を形成する。そして、レジスト膜をウェットエッチングにより除去することにより、電極を形成する。また、電極８の製造方法も、同様にマスク層の形成、当該マスク上への導電体膜の形成、ウェットエッチングによるリフトオフ、といった工程を用いることができる。
　図１１から分かるように、電極７は、リッジ部１２の上部表面の幅（リッジ部１２の側壁の間の距離）よりその幅が広くなるように形成されている。つまり、電極７はリッジ部１２の上部表面上からＳｉＯ２膜６上に延在するようになっている。このようにすれば、リッジ部１２の上部表面の幅が極めて狭くなったような場合、電極７の形成位置がある程度ばらついたようなときでも、電極７をリッジ部１２の上部表面と確実に接続することができる。
　上記のような工程の後、ダイシングソーなどを用いて基板１を個々のチップに分割することによって本発明による半導体素子を得ることができる。
　なお、上述したマスク層１４の材質として、ＳｉＯ２に代えて一酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、酸化ジルコニウム（ＺｒＯ２）、酸化タンタル（Ｔａ２Ｏ３）、酸化ランタン（Ｌａ２Ｏ５）、酸化セリウム（ＣｅＯ３）、および酸化ハフニウム（ＨｆＯ２）のいずれか、あるいはこれらのうちの２つ以上の材料を用いてもよい。また、ＳｉＯ２膜６に代えて、一酸化珪素膜（ＳｉＯ膜）、窒化珪素膜（ＳｉＮ膜）、酸化ジルコニウム膜（ＺｒＯ２膜）、酸化タンタル膜（Ｔａ２Ｏ３膜）、酸化ランタン膜（Ｌａ２Ｏ５膜）、酸化セリウム膜（ＣｅＯ３膜）、および酸化ハフニウム膜（ＨｆＯ２膜）のいずれか、あるいはこれらの複合膜を用いてもよい。
　（実施の形態２）
　図１２は、本発明による化合物半導体素子の製造方法の実施の形態２を説明するための断面模式図である。図１２を参照して、本発明による化合物半導体素子の製造方法の実施の形態２を説明する。
　本発明による化合物半導体素子の製造方法の実施の形態２は、基本的には、図１～図１１を参照して説明した化合物半導体素子の製造方法と同様の工程を備えるが、リッジ部１２を形成する際のマスクとして用いる層が異なっている。具体的には、本発明による化合物半導体素子の製造方法の実施の形態２では、まず図１に示した製造方法のうち工程（Ｓ１０）～工程（Ｓ４０）までを同様に実施する。この結果、図４に示すような構造を得る。そして、上述した実施の形態１の場合と同様に、レジスト膜５をマスクとして用いて、フッ素系のエッチングガスを用いたＲＩＥによりＳｉＯ2膜４を部分的に除去することに
より、図５に示すような構造を得る。
　次に、実施の形態２における化合物半導体素子の製造方法では、実施の形態１の場合とは異なりレジスト膜５を除去することなくこのままＡｌ膜３およびＧａＮ系半導体層２のエッチングを行なう。具体的には、レジスト膜５およびマスク層１４をマスクとして用いて、塩素系エッチングガスによるＲＩＥによってＡｌ膜３およびＧａＮ系半導体層２を部分的に除去する。この結果、図１２に示すような構造を得る。
　このようにしてリッジ部１２を形成した後、ウェットエッチングなどを用いてレジスト膜５を除去する。その後上述した実施の形態１における工程（Ｓ６０）～工程（Ｓ９０）を実施することにより、図１１に示すような化合物半導体素子を得ることができる。
　（実施の形態３）
　本発明による化合物半導体素子の製造方法の実施の形態３は、基本的には図１～図１１に示した本発明による化合物半導体素子の製造方法の実施の形態１と同様の構成を備えるが、第１の膜の側壁を後退させる工程（Ｓ６０）およびリフトオフ工程（Ｓ８０）において用いるエッチャントがアルカリ水溶液ではなく燐酸、硝酸、酢酸および水からなる混酸である点が異なっている。混酸として、たとえば燐酸を８０質量％、硝酸を５質量％、酢酸を１０質量％、残部を水とした組成の混酸を用いることができる。このようにしても、本発明の実施の形態１と同様の効果を得ることができる。
　なお、上記のように混酸を用いる場合において、上述したマスク層１４の材質として、ＳｉＯ２に代えて一酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、酸化ジルコニウム（ＺｒＯ２）、酸化タンタル（Ｔａ２Ｏ３）、酸化ランタン（Ｌａ２Ｏ５）、酸化セリウム（ＣｅＯ３）、および酸化ハフニウム（ＨｆＯ２）のいずれか、あるいはこれらのうちの２つ以上の材料を用いてもよい。また、ＳｉＯ２膜６に代えて、ＳｉＯ膜、ＳｉＮ膜、ＺｒＯ２膜、Ｔａ２Ｏ３膜、Ｌａ２Ｏ５膜、ＣｅＯ３膜、およびＨｆＯ２膜のいずれか、あるいはこれらの複合膜を用いてもよい。
　また、上記のように混酸を用いる場合において、図１２に示したように、レジスト膜５を除去しない状態で、Ａｌ膜３およびＧａＮ系半導体層２のエッチングを行なってもよい。
　（実施の形態４）
　図１３～図１９は、本発明による化合物半導体素子の製造方法の実施の形態４を説明するための断面模式図である。図１３～図１９を参照して、本発明による化合物半導体素子の製造方法の実施の形態４を説明する。
　本発明による化合物半導体素子の製造方法の実施の形態４は、基本的には、図１～図１１を参照して説明した化合物半導体素子の製造方法と同様の工程を備えるが、第１の膜としてのＡｌ膜３を形成した後、第２の膜としてのＳｉＯ２膜４を形成する前に、Ａｌ膜３上に被覆膜としての金からなる膜（Ａｕ膜９（図１３参照））を形成している点が異なる。以下、具体的に説明する。
　まず、本発明による化合物半導体素子の製造方法の実施の形態１と同様に、ＧａＮ系半導体層形成工程（Ｓ１０）（図１参照）を実施する。この工程（Ｓ１０）においては、図１３に示すように基板１の主表面上にエピタキシャル成長法などを用いてＧａＮ系半導体層２を形成する。
　次に、図１に示したように第１の膜形成工程（Ｓ２０）を実施する。この工程（Ｓ２０）においては、第１の膜としてのＡｌ膜３（図１３参照）をＧａＮ系半導体層２上に形成する。Ａｌ膜３の形成方法としては、ＥＢ蒸着法やスパッタ法など任意の方法を用いることができる。また、このときＡｌ膜３の厚みはたとえば０．３μｍとすることができる。
　次に、被覆膜形成工程を実施する。この被覆膜形成工程では、Ａｌ膜３上に被覆膜としてのＡｕ膜９（図１３参照）を形成する。このＡｕ膜９も任意の方法により形成することができる。また、Ａｕ膜９の厚みはたとえば０．００５μｍ以上０．０５μｍ以下（たとえば０．０１μｍ程度）とすることができる。
　次に、図１に示した第２の膜形成工程（Ｓ３０）を実施する。この工程（Ｓ３０）においては、上述したＡｕ膜９上に第２の膜としてのＳｉＯ2膜４を形成する。この結果、図１３に示すような構造を得る。
　次に、図１に示した製造方法と同様にパターニング工程（Ｓ４０）を実施する。この結果、図１４に示すようにＳｉＯ2膜４上に所定のパターンを有するレジスト膜５が形成される。このレジスト膜５の平面形状は、後述するリッジ部の上部表面の平面形状に対応する。
　次に、図１に示す製造方法と同様に凸部形成工程（Ｓ５０）を実施する。この工程（Ｓ５０）においては、上述したレジスト膜５をマスクとして用いてＳｉＯ2膜４を部分的にエッチングにより除去することにより、図１５に示すような構造を得る。つまり、上記エッチングによって、レジスト膜５下にはＳｉＯ2膜４（図１４参照）から構成されるマスク層１４が形成される。マスク層１４の平面形状はレジスト膜５の平面形状と同じになっている。ここで、ＳｉＯ2膜４に対するエッチングにおいては、フッ素系のエッチングガスを用いた反応性イオンエッチング（ＲＩＥ）を用いる。
　その後、ウェットエッチングなどを用いてレジスト膜５を除去する。この結果、図１６に示すような構造を得る。そして、マスク層１４をマスクとして用いて、Ａｕ膜９、Ａｌ膜３およびＧａＮ系半導体層２をエッチングにより部分的に除去する。このエッチング工程においては、塩素系エッチングガスを用いたＲＩＥによってＡｕ膜９、Ａｌ膜３およびＧａＮ系半導体層２を部分的に除去する。この結果、図１７に示すようにマスク層１４下にＡｕ膜１９、Ａｌ膜１３およびＧａＮ系半導体層の一部である凸部としてのリッジ部１２が形成される。
　なお、上述した工程（Ｓ５０）においてはマスク層１４を形成し、Ａｕ膜９のエッチングはＡｌ膜３およびＧａＮ系半導体層２のエッチングを行なうときに連続して行なっているが、Ａｕ膜９のエッチングのタイミングは異なるタイミングであってもよい。たとえば、図１５で説明したマスク層１４を形成するエッチング工程において、連続してレジスト膜５をマスクとして用いてＡｕ膜を部分的にエッチングにより除去することにより、レジスト膜５のパターンと同様のパターンを有するＡｕ膜１９を形成してもよい。この場合、上記図１７で説明したＡｌ膜３およびＧａＮ系半導体層２の部分的なエッチング工程では、Ａｕ膜９のエッチングは行なわれない。
　次に、図１に示す製造方法と同様に、第１の膜の側壁を後退させる工程（Ｓ６０）を実施する。この工程（Ｓ６０）においては、第１の膜としてのＡｌ膜１３に対するエッチング速度が第２の膜としてのＳｉＯ2膜からなるマスク層１４（および好ましくはＡｕ膜１９）に対するエッチング速度より大きい条件となる任意のエッチング方法を用いることができる。たとえば、アルカリ水溶液（たとえばフルウチ化学株式会社製セミコクリーン２３）に図１７に示した構造を有する基板を浸漬することにより、Ａｌ膜１３の側壁を部分的に除去できる。このようにして、Ａｌ膜１３の側壁２３の位置をマスク層１４の側壁２４およびＡｕ膜１９の側壁２９の位置よりも内側に後退させる。この結果、図１８に示すような構造を得る。
　次に、図１に示す製造方法と同様に、第３の膜形成工程（Ｓ７０）を実施する。この工程（Ｓ７０）においては、図１９に示すように、第３の膜としてのＳｉＯ2膜６をリッジ部１２の側壁上、リッジ部１２以外のＧａＮ系半導体層２の上部表面上およびマスク層１４の上部表面上に形成する。
　このとき、ＳｉＯ2膜６の形成方法としては、上述したＥＢ蒸着法やスパッタ蒸着法など、任意の方法を用いることができる。また、Ａｌ膜１３の側壁２３の位置がマスク層１４の側壁２４の位置より後退しているので、Ａｌ膜１３の側壁２３上にはＳｉＯ2膜６は形成されていない。
　次に、図１に示す製造方法と同様に、リフトオフ工程（Ｓ８０）を実施する。この工程（Ｓ８０）においては、図１９に示すような構造の試料をアルカリ水溶液（たとえばフルウチ化学株式会社製セミコクリーン２３）に浸漬する。この結果、アルカリ水溶液はＡｌ膜１３を選択的にエッチングするので、Ａｌ膜１３が除去される。このＡｌ膜１３の除去に伴って、Ａｌ膜１３上に位置していたマスク層１４、Ａｕ膜１９および当該マスク層１４上に形成されていたＳｉＯ2膜６も同時に除去される。この結果、図１０に示すような構造を得る。この後、上述した実施の形態１における工程（Ｓ９０）（図１参照）を実施することにより、図１１に示すような化合物半導体素子を得ることができる。
　なお、上述した第１の膜の側壁を後退させる工程（Ｓ６０）およびリフトオフ工程（Ｓ８０）において用いるエッチャントとしてアルカリ水溶液ではなく、上述した本発明の実施の形態３において示した燐酸、硝酸、酢酸および水からなる混酸を用いてもよい。
　ところで、上述した実施の形態４においては、Ａｌ膜３上に被覆膜としてＡｕ膜９を形成しているが、金の代わりにチタンを用いてＴｉ膜９を形成してもよい。すなわち、第１の膜としてのＡｌ膜３と、第２の膜としてのＳｉＯ２膜４との間に、被覆膜としてＡｕ膜９ではなくＴｉ膜９を形成する。被覆膜としてＴｉ膜９を用いることにより、第１の膜としてのＡｌ膜３と被覆膜、および第２の膜としてのＳｉＯ２膜４と被覆膜との密着性が、Ａｕ膜９を用いた場合よりもさらに良好になる。つまり、上述した第１の膜としてのＡｌ膜３と被覆膜と、第２の膜としてのＳｉＯ２膜４をマスクにしたドライエッチングの際にマスクの端部が荒れることにより、形成されるリッジ部の端面が荒れる可能性を小さくすることができる。また、塩素系エッチングガスを用いたＲＩＥによってＴｉ膜９、Ａｌ膜３およびＧａＮ系半導体層２を部分的に除去する工程を行なうが、この際にＴｉ膜９の微細な残骸がエッチングされたリッジ部の表面上に残留する可能性は小さい。このため、リッジ部に付着された微細なＴｉ膜９が微細なマスクとなって、エッチング時に影響を与える可能性が小さく、半導体素子の歩留まり低下を抑制することができる。なお、被覆膜としてチタンを用いた場合においては、リフトオフ工程を行なった後には被覆膜はＴｉ膜１９となることは言うまでもない。
　また、被覆膜としてＡｕ膜９の代わりにＴｉ膜９を用いた場合においても、その成膜方法や成膜する厚み、そのときの第１の膜としてのＡｌ膜３や第２の膜としてのＳｉＯ２膜４などの厚みなど、他のあらゆる条件は、上述したＡｕ膜９を被覆膜として用いた場合と同じにすればよい。
　また、上述した実施の形態１～４において、第２の膜形成工程（Ｓ３０）およびパターニング工程（Ｓ４０）においてリフトオフ法を用いてもよい。具体的には、第１の膜としてのＡｌ膜３上に、リッジ部１２が形成されるべき領域に開口パターンを有するレジスト膜を形成し、当該レジスト膜上に第２の膜としてのＳｉＯ２膜４を形成する。このとき、開口パターンの内部ではＡｌ膜３に接触した状態でＳｉＯ２膜４の一部（マスク層１４となるべき部分）が形成される。そして、レジスト膜をウェットエッチングにより除去することにより、上記マスク層１４となるべき部分を残してＳｉＯ２膜４の他の部分がレジスト膜とともに除去される。このようにして、図６に示すような構造を形成してもよい。
　以下、上述した実施の形態と一部重複する部分もあるが、本発明の特徴的な構成を列挙する。
　この発明に従った半導体素子の製造方法では、以下の工程を実施する。まず、半導体素子を構成する窒化ガリウム系半導体層（ＧａＮ系半導体層２）を準備する工程（ＧａＮ系半導体層形成工程（Ｓ１０））を実施する。ＧａＮ系半導体層２上に第１の膜（Ａｌ膜３）を形成する工程（第１の膜形成工程（Ｓ２０））を実施する。アルカリ系エッチャントによるエッチング速度が、Ａｌ膜３を構成する材料より小さい材料からなり、パターンを有する第２の膜（マスク層１４）を形成する工程（第２の膜形成工程（Ｓ３０）およびパターニング工程（Ｓ４０））を実施する。第２の膜（マスク層１４）をマスクとして用いて、Ａｌ膜３およびＧａＮ系半導体層２を部分的にエッチングにより除去することにより、第２の膜（マスク層１４）の下に位置する領域においてＧａＮ系半導体層２にリッジ部１２を形成する工程（凸部形成工程（Ｓ５０））を実施する。
　リッジ部１２上に位置するＡｌ膜１３（図７参照）の端部を、アルカリ系エッチャントを用いたエッチングにより除去することにより、Ａｌ膜１３の端面の位置（側壁２３の位置）をマスク層１４の端面の位置（側壁２４の位置）より後退させる工程（第１の膜の側壁を後退させる工程（Ｓ６０））を実施する。アルカリ系エッチャントによるエッチング速度が、Ａｌ膜３、１３を構成する材料より小さい材料からなる保護膜（ＳｉＯ２膜６）を、リッジ部１２の側面およびマスク層１４の上部表面上に形成する工程（第３の膜形成工程（Ｓ７０））を実施する。Ａｌ膜１３をアルカリ系エッチャントを用いたエッチングにより除去することにより、マスク層１４および当該マスク層１４の上部表面上に形成されたＳｉＯ２膜６の部分を除去する工程（リフトオフ工程（Ｓ８０））を実施する。Ａｌ膜１３を除去することにより露出したリッジ部１２の表面に電極７を形成する工程（電極形成工程（Ｓ９０））を実施する。
　このようにすれば、リッジ部１２を形成するためのマスクとしてマスク層１４を用いるとともに、リッジ部１２の上部表面を露出させるためにＡｌ膜１３の除去によって同時に（その上部表面上に保護膜としてのＳｉＯ２膜６の部分が形成された）当該マスク層１４が除去されるので、リッジ部１２の上部表面上からＳｉＯ２膜６の部分を確実に除去できる。このため、リッジ部１２の上部表面上からＳｉＯ２膜６の部分を除去するために、リッジ部１２の形成に用いたマスク層１４とは別に新たなレジストパターンなどを形成する場合と比べて、リッジ部１２の上部表面の位置とＳｉＯ２膜６の除去される部分の位置とがずれる可能性を低減できる。このため、リッジ部１２の上部表面の位置とＳｉＯ２膜６の除去される部分の位置がずれることに起因して、電極７とリッジ部１２の上部表面との接続不良による半導体素子の特性の劣化や動作不良といった問題が発生することを防止できる。この結果、半導体素子の製造歩留りの低下に起因する製造コストの増大を抑制できる。
　また、保護膜としてのＳｉＯ２膜６を形成する前に、予めＡｌ膜１３の側壁２３をマスク層１４の側壁２４の位置より後退させておくので、ＳｉＯ２膜６を形成したときに当該ＳｉＯ２膜６の一部がＡｌ膜１３の側壁２３上に形成される可能性を低減できる。このため、Ａｌ膜１３を除去するときに、ＳｉＯ２膜６の一部がＡｌ膜１３の側壁２３上に形成されていることに起因してＡｌ膜１３が十分除去できない（このため、マスク層１４および当該マスク層１４の上部表面上に形成されたＳｉＯ２膜６の部分を十分除去できない）といった問題の発生確率を低減できる。このため、上記のような問題に起因する半導体素子の動作不良などの発生確率を低減できる。この結果、半導体素子の製造歩留りの低下に起因する製造コストの増大を抑制できる。
　また、アルカリ系エッチャントによるエッチング速度がＡｌ膜１３を構成する材料（Ａｌ）より小さい材料（ＳｉＯ２）によりマスク層１４を構成しているので、Ａｌ膜１３をマスク層１４に対して選択的にエッチングするために熱処理などの追加の処理を行なう必要が無い。そのため、上記のような追加の処理を行なう場合に比べて半導体素子の製造工程数を削減できる。この結果、半導体素子の製造コストを低減できる。
　この発明に従った半導体素子の製造方法では、以下の工程を実施する。まず、半導体素子を構成する窒化ガリウム系半導体層（ＧａＮ系半導体層２）を準備する工程（ＧａＮ系半導体層形成工程（Ｓ１０））を実施する。ＧａＮ系半導体層２上に第１の膜（Ａｌ膜３）を形成する工程（第１の膜形成工程（Ｓ２０））を実施する。燐酸、硝酸、酢酸および水からなる混酸によるエッチング速度が、Ａｌ膜３を構成する材料より小さい材料からなり、パターンを有する第２の膜（マスク層１４）を形成する工程（第２の膜形成工程（Ｓ３０）およびパターニング工程（Ｓ４０））を実施する。第２の膜（マスク層１４）をマスクとして用いて、Ａｌ膜３およびＧａＮ系半導体層２を部分的にエッチングにより除去することにより、第２の膜（マスク層１４）の下に位置する領域においてＧａＮ系半導体層２にリッジ部１２を形成する工程（凸部形成工程（Ｓ５０））を実施する。
　リッジ部上に位置するＡｌ膜１３の端部を、混酸を用いたエッチングにより除去することにより、Ａｌ膜１３の端面の位置（側壁２３の位置）をマスク層１４の端面の位置（側壁２４の位置）より後退させる工程（第１の膜の側壁を後退させる工程（Ｓ６０））を実施する。混酸によるエッチング速度が、Ａｌ膜３、１３を構成する材料より小さい材料からなる保護膜（ＳｉＯ２膜６）を、リッジ部１２の側面およびマスク層１４の上部表面上に形成する工程（第３の膜形成工程（Ｓ７０））を実施する。Ａｌ膜１３を混酸を用いたエッチングにより除去することにより、マスク層１４および当該マスク層１４の上部表面上に形成されたＳｉＯ２膜６の部分を除去する工程（リフトオフ工程（Ｓ８０））を実施する。Ａｌ膜１３を除去することにより露出したリッジ部１２の表面に電極７を形成する工程（電極形成工程（Ｓ９０））を実施する。
　このようにすれば、リッジ部１２を形成するためのマスクとしてマスク層１４を用いるとともに、リッジ部１２の上部表面を露出させるためにＡｌ膜１３の除去によって同時に、（その上部表面上にＳｉＯ２膜６の部分が形成された）当該マスク層１４が除去されるので、リッジ部１２の上部表面上からＳｉＯ２膜６の部分を確実に除去できる。このため、リッジ部１２の上部表面上からＳｉＯ２膜６の部分を除去するために、リッジ部１２の形成に用いたマスク層１４とは別に新たなレジストパターンなどを形成する場合と比べて、リッジ部１２の上部表面の位置とＳｉＯ２膜６の除去される部分の位置とがずれる可能性を低減できる。このため、リッジ部１２の上部表面の位置とＳｉＯ２膜６の除去される部分の位置がずれることに起因して、電極７とリッジ部１２の上部表面との接続不良による半導体素子の特性の劣化や動作不良といった問題が発生することを防止できる。この結果、半導体素子の製造歩留りの低下に起因する製造コストの増大を抑制できる。
　また、ＳｉＯ２膜６を形成する前に、予めＡｌ膜１３の側壁２３をマスク層１４の側壁２４の位置より内側へ後退させておくので、ＳｉＯ２膜６を形成したときに当該ＳｉＯ２膜６の一部がＡｌ膜１３の側壁２３上に形成される可能性を低減できる。このため、Ａｌ膜１３を除去するときに、ＳｉＯ２膜６の一部がＡｌ膜１３の側壁２３上に形成されていることに起因してＡｌ膜１３が十分除去できないといった問題の発生確率を低減できる。このため、上記のような問題に起因する半導体素子の動作不良などの発生確率を低減できる。この結果、半導体素子の製造歩留りの低下に起因する製造コストの増大を抑制できる。
　また、混酸によるエッチング速度がＡｌ膜１３を構成する材料（Ａｌ）より小さい材料（ＳｉＯ２）によりマスク層１４を構成しているので、Ａｌ膜１３をマスク層１４に対して選択的にエッチングするために熱処理などの追加の処理を行なう必要が無い。そのため、上記のような追加の処理を行なう場合に比べて半導体素子の製造工程数を削減できる。この結果、半導体素子の製造コストを低減できる。
　上記半導体素子の製造方法において、第２の膜としてのマスク層１４を形成する工程（第２の膜形成工程（Ｓ３０）およびパターニング工程（Ｓ４０））ではリフトオフ法を用いてもよい。このようにすれば、エッチングなどを行なうことが難しいような材料を用いて、所定のパターンを有するマスク層１４を形成することができる。このため、マスク層１４として用いる材料の選択の自由度を大きくすることができる。
　上記半導体素子の製造方法において、第１の膜を構成する材料はアルミニウムである。また、マスク層１４を構成する材料は、二酸化珪素、一酸化珪素、窒化珪素、酸化ジルコニウム、酸化タンタル、酸化ランタン、酸化セリウム、および酸化ハフニウムからなる群から選択される少なくとも１種であってもよい。また、ＳｉＯ２膜６に対応する保護膜を構成する材料は、上述した二酸化珪素に代えて、一酸化珪素、窒化珪素、酸化ジルコニウム、酸化タンタル、酸化ランタン、酸化セリウム、および酸化ハフニウムからなる群から選択される少なくとも１種であってもよい。
　この場合、酸化物からなるマスク層１４およびＳｉＯ２膜６などを用いた保護膜に比べてアルカリ系エッチャントや混酸によるエッチング速度が大きい金属であるアルミニウムをＡｌ膜３に対応する第１の膜の材料として用いることで、本発明による半導体素子の製造方法を確実に実施することができる。
　上記半導体素子の製造方法は、図１３に示すように第１の膜形成工程（Ｓ２０）の後であって、第２の膜形成工程（Ｓ３０）の前に、第１の膜（Ａｌ膜３）上に被覆膜（Ａｕ膜９またはＴｉ膜９）を形成する工程をさらに備えていてもよい。また、上記半導体素子の製造方法は、図１７に示すように第２の膜（マスク層１４）のパターンと同様のパターンを有するように被覆膜（Ａｕ膜９またはＴｉ膜９）を部分的に除去する工程をさらに備えていてもよい。この結果、図１７に示すようにマスク層１４と同様のパターンを有するＡｕ膜１９またはＴｉ膜１９が形成される。保護膜（ＳｉＯ２膜６）の部分を除去する工程（リフトオフ工程（Ｓ８０））では、Ａｌ膜３上に位置する被覆膜としてのＡｕ膜１９またはＴｉ膜１９も除去される。なお、上記被覆膜（Ａｕ膜９またはＴｉ膜９）を部分的に除去する工程は、図１７に示すようにリッジ部１２を形成する工程と連続して実施してもよいが、上記リッジ部１２を形成する工程に先立って、パターンを有する第２の膜を形成する工程と連続して（パターニング工程（Ｓ４０）におけるマスク層１４を形成するためのエッチングと連続して）実施してもよい。
　このようにすれば、第１の膜としてのＡｌ膜３表面をＡｕ膜９またはＴｉ膜９がカバーすることになるので、第２の膜（ＳｉＯ２膜４）を形成する工程によりＡｌ膜３の表面がダメージを受けることを防止できる。このため、特にリッジ部１２の幅が狭くなるような構成の場合、Ａｌ膜３の表面がダメージを受ける（たとえば第２の膜の形成工程に起因して凹凸ができる）と当該リッジ部１２の形状やサイズを設計どおりに形成することが難しくなるので、このようなＡｕ膜９またはＴｉ膜９を形成することでＡｌ膜３の表面を保護することは特に効果的である。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　この発明は、特に窒化ガリウム系半導体層にリッジ部を形成した半導体素子の製造方法に適用することができる。

Claims (8)

  1. 　半導体素子を構成する窒化ガリウム系半導体層を準備する工程と、
    　前記窒化ガリウム系半導体層上に第１の膜を形成する工程と、
    　アルカリ系エッチャントによるエッチング速度が、前記第１の膜を構成する材料より小さい材料からなり、パターンを有する第２の膜を形成する工程と、
    　前記第２の膜をマスクとして用いて、前記第１の膜および前記窒化ガリウム系半導体層を部分的にエッチングにより除去することにより、前記第２の膜の下に位置する領域において前記窒化ガリウム系半導体層にリッジ部を形成する工程と、
    　前記リッジ部上に位置する前記第１の膜の端部を、前記アルカリ系エッチャントを用いたエッチングにより除去することにより、前記第１の膜の端面の位置を前記第２の膜の端面の位置より後退させる工程と、
    　前記アルカリ系エッチャントによるエッチング速度が、前記第１の膜を構成する材料より小さい材料からなる保護膜を、前記リッジ部の側面および前記第２の膜の上部表面上に形成する工程と、
    　前記第１の膜を前記アルカリ系エッチャントを用いたエッチングにより除去することにより、前記第２の膜および前記第２の膜の上部表面上に形成された前記保護膜の部分を除去する工程と、
    　前記第１の膜を除去することにより露出した前記リッジ部の表面に電極を形成する工程とを備える、半導体素子の製造方法。
  2. 　半導体素子を構成する窒化ガリウム系半導体層を準備する工程と、
    　前記窒化ガリウム系半導体層上に第１の膜を形成する工程と、
    　燐酸、硝酸、酢酸および水からなる混酸によるエッチング速度が、前記第１の膜を構成する材料より小さい材料からなり、パターンを有する第２の膜を形成する工程と、
    　前記第２の膜をマスクとして用いて、前記第１の膜および前記窒化ガリウム系半導体層を部分的にエッチングにより除去することにより、前記第２の膜の下に位置する領域において前記窒化ガリウム系半導体層にリッジ部を形成する工程と、
    　前記リッジ部上に位置する前記第１の膜の端部を、前記混酸を用いたエッチングにより除去することにより、前記第１の膜の端面の位置を前記第２の膜の端面の位置より後退させる工程と、
    　前記混酸によるエッチング速度が、前記第１の膜を構成する材料より小さい材料からなる保護膜を、前記リッジ部の側面および前記第２の膜の上部表面上に形成する工程と、
    　前記第１の膜を前記混酸を用いたエッチングにより除去することにより、前記第２の膜および前記第２の膜の上部表面上に形成された前記保護膜の部分を除去する工程と、
    　前記第１の膜を除去することにより露出した前記リッジ部の表面に電極を形成する工程とを備える、半導体素子の製造方法。
  3. 　前記第２の膜を形成する工程ではリフトオフ法を用いる、請求項１または２に記載の半導体素子の製造方法。
  4. 　前記第１の膜を構成する材料はアルミニウムである、請求項１～３のいずれか１項に記載の半導体素子の製造方法。
  5. 　前記第１の膜を形成する工程の後であって、前記第２の膜を形成する工程の前に、前記第１の膜上に被覆膜を形成する工程と、
    　前記第２の膜のパターンと同様のパターンを有するように前記被覆膜を部分的に除去する工程とをさらに備え、
    　前記保護膜の部分を除去する工程では、前記第１の膜上に位置する前記被覆膜も除去される、請求項１～４のいずれか１項に記載の半導体素子の製造方法。
  6. 　前記被覆膜を構成する材料は金またはチタンである、請求項５に記載の半導体素子の製造方法。
  7. 　前記第２の膜を構成する材料は、二酸化珪素、一酸化珪素、窒化珪素、酸化ジルコニウム、酸化タンタル、酸化ランタン、酸化セリウム、および酸化ハフニウムからなる群から選択される少なくとも１種である、請求項１～６のいずれか１項に記載の半導体素子の製造方法。
  8. 　前記保護膜を構成する材料は、二酸化珪素、一酸化珪素、窒化珪素、酸化ジルコニウム、酸化タンタル、酸化ランタン、酸化セリウム、および酸化ハフニウムからなる群から選択される少なくとも１種である、請求項１～７のいずれか１項に記載の半導体素子の製造方法。
PCT/JP2009/052260 2008-07-22 2009-02-12 半導体素子の製造方法 WO2009093762A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN2009800001406A CN101681828B (zh) 2008-07-22 2009-02-12 制造半导体器件的方法
EP09703270A EP2120257A4 (en) 2008-07-22 2009-02-12 MANUFACTURING METHOD FOR SEMICONDUCTOR COMPONENT
US12/529,073 US20100120231A1 (en) 2008-07-22 2009-02-12 Method for manufacturing semiconductor device
KR1020097018069A KR101087851B1 (ko) 2008-07-22 2009-02-12 반도체 소자의 제조 방법
US13/022,088 US20110129997A1 (en) 2008-07-22 2011-02-07 Method for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008188718A JP2009076867A (ja) 2007-08-30 2008-07-22 半導体素子の製造方法
JP2008-188718 2008-07-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/022,088 Division US20110129997A1 (en) 2008-07-22 2011-02-07 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
WO2009093762A1 true WO2009093762A1 (ja) 2009-07-30

Family

ID=40611510

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/052260 WO2009093762A1 (ja) 2008-07-22 2009-02-12 半導体素子の製造方法

Country Status (7)

Country Link
US (2) US20100120231A1 (ja)
EP (1) EP2120257A4 (ja)
JP (1) JP2009076867A (ja)
KR (1) KR101087851B1 (ja)
CN (1) CN101681828B (ja)
TW (1) TW201005829A (ja)
WO (1) WO2009093762A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5298938B2 (ja) 2009-02-24 2013-09-25 住友電気工業株式会社 半導体素子の製造方法
JP5381632B2 (ja) * 2009-11-13 2014-01-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体発光素子を作製する方法、ｉｉｉ族窒化物半導体素子のための電極を形成する方法
DE102013006624B3 (de) 2013-04-18 2014-05-28 Forschungszentrum Jülich GmbH Hochfrequenzleiter mit verbesserter Leitfähigkeit und Verfahren seiner Herstellung
CN103701037B (zh) * 2013-11-27 2016-03-23 中国科学院半导体研究所 氮化镓激光器腔面的制作方法
JP2015195332A (ja) * 2014-03-27 2015-11-05 株式会社東芝 半導体発光装置及びその製造方法
CN116344708B (zh) * 2023-05-22 2023-12-08 西湖烟山科技(杭州)有限公司 一种基于自对准工艺的Micro-LED器件制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135797A (ja) * 1997-10-31 1999-05-21 Matsushita Electric Ind Co Ltd 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法
JP2004119772A (ja) 2002-09-27 2004-04-15 Toshiba Corp 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法
JP2004289149A (ja) * 2003-03-19 2004-10-14 Osram Opto Semiconductors Gmbh 層または層シーケンスにおいて電気的にポンピングされる少なくとも１つの領域または少なくとも１つのメサ構造またはリッジ構造を形成する方法
JP3604278B2 (ja) 1998-02-17 2004-12-22 日亜化学工業株式会社 窒化物半導体レーザー素子
JP3723434B2 (ja) 1999-09-24 2005-12-07 三洋電機株式会社 半導体発光素子
JP2006074043A (ja) * 2004-08-31 2006-03-16 Samsung Electro Mech Co Ltd レーザダイオードの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4572765A (en) * 1983-05-02 1986-02-25 Fairchild Camera & Instrument Corporation Method of fabricating integrated circuit structures using replica patterning
DE69010485T2 (de) * 1990-04-06 1995-01-26 Ibm Verfahren zur Erzeugung der Stegstruktur eines selbstausrichtenden Halbleiterlasers.
US6605519B2 (en) * 2001-05-02 2003-08-12 Unaxis Usa, Inc. Method for thin film lift-off processes using lateral extended etching masks and device
KR100685953B1 (ko) * 2002-08-20 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치용 배선의 형성방법
US7012027B2 (en) * 2004-01-27 2006-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Zirconium oxide and hafnium oxide etching using halogen containing chemicals
DE102004054566B4 (de) * 2004-11-11 2008-04-30 Siltronic Ag Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
KR100620705B1 (ko) * 2004-12-31 2006-09-13 동부일렉트로닉스 주식회사 유전체의 두께가 균일한 안티퓨즈 및 그 제조 방법
US7598104B2 (en) * 2006-11-24 2009-10-06 Agency For Science, Technology And Research Method of forming a metal contact and passivation of a semiconductor feature
JP5347236B2 (ja) * 2007-05-08 2013-11-20 三菱電機株式会社 半導体光素子の製造方法
JP5298938B2 (ja) * 2009-02-24 2013-09-25 住友電気工業株式会社 半導体素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135797A (ja) * 1997-10-31 1999-05-21 Matsushita Electric Ind Co Ltd 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法
JP3604278B2 (ja) 1998-02-17 2004-12-22 日亜化学工業株式会社 窒化物半導体レーザー素子
JP3723434B2 (ja) 1999-09-24 2005-12-07 三洋電機株式会社 半導体発光素子
JP2004119772A (ja) 2002-09-27 2004-04-15 Toshiba Corp 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法
JP2004289149A (ja) * 2003-03-19 2004-10-14 Osram Opto Semiconductors Gmbh 層または層シーケンスにおいて電気的にポンピングされる少なくとも１つの領域または少なくとも１つのメサ構造またはリッジ構造を形成する方法
JP2006074043A (ja) * 2004-08-31 2006-03-16 Samsung Electro Mech Co Ltd レーザダイオードの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2120257A4

Also Published As

Publication number Publication date
TW201005829A (en) 2010-02-01
CN101681828B (zh) 2012-03-21
EP2120257A1 (en) 2009-11-18
EP2120257A4 (en) 2010-09-29
CN101681828A (zh) 2010-03-24
KR20100027092A (ko) 2010-03-10
JP2009076867A (ja) 2009-04-09
US20110129997A1 (en) 2011-06-02
US20100120231A1 (en) 2010-05-13
KR101087851B1 (ko) 2011-11-30

Similar Documents

Publication Publication Date Title
JP5298938B2 (ja) 半導体素子の製造方法
TWI608632B (zh) 藍寶石基板、其製造方法以及氮化物半導體發光元件
WO2009093762A1 (ja) 半導体素子の製造方法
CN101276994B (zh) 半导体光元件的制造方法
KR102480037B1 (ko) 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
TW201545315A (zh) 半導體裝置與其之製造方法
JP2019062176A (ja) 発光素子の製造方法
TWI501419B (zh) 發光二極體與其形成方法
JP2009212386A (ja) 半導体光素子の製造方法
JP2011023453A (ja) 半導体装置の製造方法
JP5032511B2 (ja) 半導体発光装置の製造方法と、それを用いて製造した半導体発光装置
JP2005167118A (ja) 窒化ガリウム系半導体レーザ及びその製造方法
US7879684B2 (en) Method for manufacturing semiconductor light-emitting element
US8445346B2 (en) Method of reducing wordline shorting
JP5079297B2 (ja) 化合物半導体レーザの作製方法
JP2004327981A (ja) 自己整列を利用した半導体レーザーダイオード及びその製造方法
JP2011192728A (ja) 半導体レーザの製造方法
JP5403023B2 (ja) 窒化物半導体発光素子を作製する方法
WO2023104321A1 (en) Method of processing an optoelectronic device and optoelectronic device
JP2012186330A (ja) 窒化物半導体レーザ装置の製造方法
JP6409614B2 (ja) 半導体素子の製造方法及び半導体素子
JP2013041977A (ja) 窒化物半導体発光素子を作製する方法
JPH10321592A (ja) 半導体層のエッチング方法およびそれを用いた半導体発光素子の製法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980000140.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2009703270

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12529073

Country of ref document: US

Ref document number: 1020097018069

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09703270

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE