JP6337766B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置および、その製造方法に関する。

従来、半導体装置の製造方法において、金属膜の上に、フォトレジストを用いてレジストパターンを形成する工程を含む方法がある。この金属膜の反射率が高い場合、レジストパターンが崩れることがある。ここで、レジストパターンが崩れるとは、設計とおりのレジストパターンが形成されない場合をいう。

レジストパターンが崩れる理由としては、２つの要因が挙げられる。一つ目としては、ハレーションが挙げられる。ハレーションとは、レジストパターンを形成するために照射される光が金属膜で反射し、照射させたい位置の周りにも光があたることを示す。

二つ目としては、光の乱反射が挙げられる。レジストパターンを形成する金属膜の表面粗さが大きい場合、その表面に照射された光が乱反射することにより、意図しない領域に露光されてしまい、設計通りにレジストパターンが形成できない。

この課題を解決するため、例えば、特許文献１の技術が知られている。特許文献１には、金属膜上に反射防止膜を形成した上で、レジストパターンを形成する技術が記載されている。

特許第０３２１６４０２号 特開平７−２３５５１３号公報

しかし、特許文献１に記載された技術においては、反射防止膜を作成する工程が必要となるため、製造時間や製造コストが上昇するという課題があった。

このため、レジストパターンが崩れることを抑制できる他の方法が望まれていた。その他、従来の半導体装置の製造方法においては、容易化や、精確さ、作業性の向上等が望まれていた。

本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することができる。
本発明の第１の形態は、
スパッタリングにより金属膜を形成する第１の工程と、
前記金属膜の上にレジストパターンを形成するフォトリソグラフィ工程と、
前記フォトリソグラフィ工程の後に行うエッチング工程と、を含む、半導体装置の製造方法であって、
前記第１の工程において、
成膜速度は、７ｎｍ／ｍｉｎ以上５１ｎｍ／ｍｉｎ以下であり、
放電用ガス流量は１０ｓｃｃｍより大きく、１００ｓｃｃｍ以下であり、
前記金属膜は、主に、アルミニウムから形成されており、
前記放電用ガスは、アルゴンガスであり、
測定波長４０５ｎｍにおける前記金属膜の反射率は、３０％以下であり、
前記金属膜の表面粗さは、４．０８ｎｍ以上７．５４ｎｍ以下である、
半導体装置の製造方法である。また、本発明は以下の形態として実現することもできる。

（１）本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、スパッタリングにより金属膜を形成する第１の工程を含む半導体装置の製造方法であって、前記第１の工程において、成膜速度は、７ｎｍ／ｍｉｎ以上１００ｎｍ／ｍｉｎ以下であり、放電用ガス流量は１０ｓｃｃｍより大きい。この形態の半導体装置の製造方法によれば、金属膜の反射率は３０％以下となり、金属膜の表面粗さは１０ｎｍ以下となる。このため、金属膜の上にレジストパターンを形成する際に、レジストパターン崩れを抑制できる。なお、反射率は、波長４０５ｎｍでの反射率を示す。

（２）上記形態の半導体装置の製造方法において、前記金属膜の材料であるバルク金属の反射率が５０％以上であるとしてもよい。

（３）上記形態の半導体装置の製造方法において前記金属膜は、主に、アルミニウム、銀、銅の少なくとも一つから形成されているとしてもよい。

（４）上記形態の半導体装置の製造方法において、前記放電用ガスは、アルゴンガスであるとしてもよい。

（５）上記形態の半導体装置の製造方法において、さらに、前記金属膜の上にレジストパターンを形成するフォトリソグラフィ工程を含むとしてもよい。

（６）上記形態の半導体装置の製造方法において、さらに、前記フォトリソグラフィ工程の後に、エッチング工程を含むとしてもよい。

（７）本発明の他の形態によれば、半導体装置が提供される。この半導体装置は、前記金属膜の反射率は、３０％以下であり、前記金属膜の表面粗さは、１０ｎｍ以下である。この形態の半導体装置によれば、金属膜の上にレジストパターンを形成する際に、レジストパターン崩れを抑制できる。

（８）上記形態の半導体装置において、前記金属膜は、主に、アルミニウム、銀、銅の少なくとも一つから形成されているとしてもよい。

（９）上記形態の半導体装置において、前記金属膜の抵抗率が１０μΩｃｍ以下であるとしてもよい。

（１０）上記形態の半導体装置において、前記金属膜の膜厚が２００ｎｍ以上であるとしてもよい。

（１１）上記形態の半導体装置において、前記金属膜の膜厚が２００００ｎｍ以下であるとしてもよい。

上述した本発明の各形態の有する複数の構成要素はすべてが必須のものではなく、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、適宜、前記複数の構成要素の一部の構成要素について、その変更、削除、新たな他の構成要素との差し替え、限定内容の一部削除を行うことが可能である。また、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、上述した本発明の一形態に含まれる技術的特徴の一部又は全部を上述した本発明の他の形態に含まれる技術的特徴の一部又は全部と組み合わせて、本発明の独立した一形態とすることも可能である。

本発明は、半導体装置の製造方法や半導体装置以外の種々の形態で実現することも可能である。例えば、半導体装置を備える電力変換装置等の形態で実現することができる。

本発明によれば、レジストパターン崩れを抑制できる。

第１実施形態における半導体装置１００の構成を模式的に示す断面図。 第１実施形態における半導体装置１００の製造方法を示すフローチャート。 異なる成膜条件で製造した半導体装置の測定結果を示す図。 測定結果におけるパターン崩れの有無の判定方法を説明するための図。 試作例の表面をＳＥＭ（走査型電子顕微鏡）で撮影した画像。 反射率に対する表面粗さと反射率に対する抵抗率とを示す図。 反射率に対する成膜速度と表面粗さに対する成膜速度と抵抗率に対する成膜速度とを示す図。 表面粗さが大きい場合に反射光によるパターン崩れが発生する様子を示す模式図。 フォトレジストの吸光係数の違いを説明する図。 従来の金属膜形成工程を示す図。 本発明の実施形態における金属膜形成工程を示す図。

Ａ．第１実施形態：
Ａ１．半導体装置１００の構成：
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。図１には、本実施形態における半導体装置１００の断面の一部を示している。図１は、半導体装置１００の技術的特徴をわかりやすく示すための図であり、各層の厚さを正確に示すものではない。また、図１には、説明を容易にするために、相互に直行するＸＹＺ軸が図示されている。なお、本明細書において、層の厚さとは、Ｘ軸方向の厚みをいう。

本実施形態における半導体装置１００は、ＳＢＤ（Schottky Barrier Diode）である。半導体装置１００は、半導体層１０（「半導体基板１０」とも呼ぶ）と、アノード電極層２０と、絶縁層３０と、配線電極層４０と、カソード電極層５０と、を備える。本実施形態における「配線電極層４０」が、「課題を解決するための手段」における「金属膜」に相当する。

本実施形態において、半導体層１０は、主に、窒化ガリウム（ＧａＮ）から形成されている。窒化ガリウム（ＧａＮ）から主に形成されるとは、モル分率において、窒化ガリウム（ＧａＮ）を９０％以上含有することを示す。半導体層１０には、ドナー不純物として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などを添加してもよい。

アノード電極層２０は、半導体層１０の一部と接するように形成されている。本実施形態において、アノード電極層２０はチタン（Ｔｉ）から形成される層である。アノード電極層２０の膜厚は、例えば、１００ｎｍから５００ｎｍとすることができる。本実施形態において、アノード電極層２０の厚さｔは１００ｎｍとする。アノード電極層２０は、例えば、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、金（Ａｕ）などの他の材料で形成されていてもよく、上記の材料を組み合わせ形成してもよい。

本実施形態において、アノード電極層２０は、単層であるが、複数層としてもよい。複数層とする場合には、例えば、アノード電極層２０の最表面（配線電極層４０と接する面）に、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）から選ばれる一種以上の材料の窒化物および／または酸化物の層を設けてもよい。

絶縁層３０は、半導体層１０と接する層である。絶縁層３０は、例えば、シリコン（Ｓｉ）、アルミニウム（Ａl）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）の少なくとも１つを含む酸化物、窒化物、または酸窒化物により形成することができる。本実施形態において、絶縁層３０は酸化アルミニウム（Ａｌ_２Ｏ_３）から形成されている。絶縁層３０の膜厚は、例えば、５０ｎｍから１０００ｎｍとすることができる。本実施形態において、絶縁層３０の厚さは１００ｎｍとする。

カソード電極層５０は、半導体層１０の面であって、アノード電極層２０が形成されている面とは反対側の面に設けられている。カソード電極層５０は、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、スズ（Ｓｎ）、インジウム（Ｉｎ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）、バリウム（Ｂａ）、銀（Ａｇ）、ロジウム（Ｒｈ）、ハフニウム（Ｈｆ）から選ばれる１種以上の材料により形成することができる。本実施形態において、カソード電極層５０はチタン（Ｔｉ）から形成されている。カソード電極層５０の膜厚は、例えば、５０ｎｍから１０００
ｎｍとすることができる。本実施形態において、カソード電極層５０の厚さは１００ｎｍとする。

配線電極層４０は、アノード電極層２０と絶縁層３０の上（＋Ｚ軸側）に形成されている。また、配線電極層４０は、アノード電極層２０を覆うように形成されている。配線電極層４０の反射率は、３０％以下であり、表面粗さは１０ｎｍ以下である。このようにすることにより、配線電極層４０の上にレジストパターンを形成する際に、レジストパターン崩れを抑制できる。

反射率の測定方法としては、絶対反射率法を用いる。具体的には、ハロゲンランプと重水素ランプを用い、試料に対して垂直に波長２３０ｎｍから８００ｎｍの光を照射し、各波長における反射強度を計測する。光のスポット径は直径３μｍとし、３反復行なった際の波長４０５ｎｍでの反射率の平均値を、反射率とする。

表面粗さの測定方法としては、白色干渉計測法を用いる。具体的には、白色光を装置内で二分割し、一方を試料表面に照射し、他方を参照表面に照射する。そして、それぞれの表面から発生する反射光により、試料の凹凸状態を計測する。評価領域は、１２０μｍ×９０μｍとし、この領域において３点を測定し、その平均値を表面粗さとする。

配線電極層４０の抵抗率は、１０μΩｃｍ以下が好ましく、６μΩｃｍ以下がより好ましく、５μΩｃｍ以下がさらに好ましい。抵抗率の測定方法としては、四深針法を用いる。具体的には、試料に４本の針状の電極（四深針プローブ）を直線上に置き、外側の二深針間に一定電流を流し、内側の二深針間に生じる電位差を測定することにより抵抗率を測定し、３反復行なった際の平均値を抵抗率とする。

本実施形態において、配線電極層４０は、主にアルミニウム（Ａｌ）から形成されている。「主にアルミニウム（Ａｌ）から形成されている」とは、モル分率において、アルミニウム（Ａｌ）を９０％以上含有することを示す。配線電極層４０としては、銅（Ｃｕ）、マンガン（Ｍｎ）、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）などを添加したものを用いてもよい。配線電極層４０の材料としては、バルク金属の反射率が５０％以上のものを用いることができる。

「バルク金属の反射率」とは、市販のターゲットメタルに対して、波長４０５ｎｍの光を垂直に照射した際の反射率をいう。バルク金属の反射率が５０％以上のものとしては、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）が挙げられる。なお、アルミニウム（Ａｌ）のバルク金属の反射率は、８０％から９０％である。銀（Ａｇ）のバルク金属の反射率は、８０％から９０％である。銅（Ｃｕ）のバルク金属の反射率は、５０％から６０％である。

配線電極層４０の膜厚は、例えば、２００ｎｍから２００００ｎｍとすることができる。本実施形態において、配線電極層４０の厚さは２０００ｎｍとする。配線電極層４０を２０００ｎｍ以上とすることにより、配線電極層４０をワイヤボンディングする際に、配線電極層４０が割れることを抑制できるため、より好ましい。

Ａ２．半導体装置１００の製造方法：
図２は、第１実施形態における半導体装置１００の製造方法を示すフローチャートである。ステップＳ１００において、製造者は、半導体基板１０（半導体層１０）を用意する。

ステップＳ１１０において、製造者は、半導体基板１０の上に、絶縁層３０を形成する。本実施形態において、絶縁層３０は、例えば、化学気相成長（ＣＶＤ：Chemical vapor deposition）により形成される。

ステップＳ１２０において、製造者は、絶縁層３０にコンタクトホールを形成する。本実施形態において、製造者は、絶縁層３０の上に、ポジ型フォトレジストを用いてレジストパターンを形成した後、エッチングを行なうことにより、コンタクトホールを形成する。エッチングとしては、ドライエッチングを用いてもよく、ウェットエッチングを用いてもよく、ドライエッチングとウェットエッチングの両方を用いてもよい。ドライエッチングに使用するガスとしては、例えば、トリフルオロメタン（ＣＨＦ３）を用いることができる。ウェットエッチングに使用する溶液としては、例えば、バッファードフッ酸（ＢＨＦ）や、フッ化水素（ＨＦ）や、バッファードフッ酸（ＢＨＦ）とフッ化水素（ＨＦ）の混合液を用いることができる。

ステップＳ１３０において、製造者は、アノード電極層２０を形成する。具体的には、製造者は、アノード電極層２０が半導体層１０と絶縁層３０と接触するように、アノード電極層２０を形成する。アノード電極層２０の形成方法としては、例えば、ＥＢ(Electron Beam)蒸着や抵抗加熱蒸着などの蒸着を用いても良く、スパッタリングを用いてもよい。

ステップＳ１４０において、製造者は、スパッタリングにより配線電極層４０を形成する。本実施形態における「ステップＳ１４０」が、「課題を解決するための手段における「第１の工程」に相当する。この工程において、成膜速度は、７ｎｍ／ｍｉｎ以上１００ｎｍ／ｍｉｎ以下であり、放電用ガス流量は１０ｓｃｃｍより大きい。ここで、「ｓｓｃｍ」とは、standard cc/minを示し、１aｔｍ（大気圧１０１３ｈＰａ）において０℃で規格化されたｃｃｍを示す。このようにすることにより、配線電極層４０の上にレジストパターンを形成する際に、レジストパターン崩れを抑制できる。放電用ガスとしては、例えば、希ガスや窒素ガスを用いることができる。希ガスとしては、例えば、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）が挙げられる。本実施形態において、放電用ガスとしてアルゴンガスを用いる。放電用ガス流量の上限は、特に限定されないが、２００ｓｃｃｍ以下が好ましく、１００ｓｃｃｍ以下がより好ましい。

次に、ステップＳ１４５において、製造者は、配線電極層４０の上にレジストパターンを形成する。この工程を、フォトリソグラフィ工程とも呼ぶ。本実施形態において、製造者は、ポジ型フォトレジストを用いてレジストパターンを形成する。露光装置の露光波長は、１５０ｎｍから５００ｎｍを用いることができる。例えば、Ｆ２エキシマレーザー（１５７ｎｍ）、ＡｒＦエキシマレーザー（１９３ｎｍ）、ＫｒＦエキシマレーザー（２４８ｎｍ）、ｉ線（３６５ｎｍ）、ｈ線（４０５ｎｍ）、ｇ線（４３６ｎｍ）が挙げられる。本実施形態において、露光波長は、ｈ線（４０５ｎｍ）を用いる。

ステップＳ１４７において、製造者は、エッチングを行なう。エッチング工程により、配線電極層４０を所望の形状とすることができる。その後、Ｎ−メチル−２−ピロリドン（ＮＭＰ）を含む剥離液やアッシングにより、フォトレジストを除去する。

ステップＳ１５０において、製造者は、カソード電極層５０を形成する。カソード電極層５０の形成方法としては、例えば、ＥＢ(Electron Beam)蒸着や抵抗加熱蒸着などの蒸着を用いても良く、スパッタリングを用いてもよい。以上の工程により、半導体装置１００は完成する。

Ｂ．性能評価：
図３は、異なる成膜条件で製造した半導体装置の測定結果を示す図である。本評価は、試作例１から試作例８を作製した上で、測定結果として、反射率（％）、表面粗さ（ｎｍ）、抵抗率（μΩｃｍ）を測定し、パターン崩れの有無を観察した。「パターン崩れ」の項目において、「○」はパターン崩れがなかったことを示し、「×」はパターン崩れがあったことを示す。パターン崩れの有無の判定方法は、後に詳述する。

成膜された膜の性質は、成膜を行なう際の、印加電力（Ｗ）と、放電用ガス流量（ｓｃｃｍ）と、背圧（Ｐａ）によりに影響を受ける。このため、これらを異ならせることにより、製造者は、試作例を作製した。なお、成膜速度（ｎｍ／ｍｉｎ）は、印加電力（Ｗ）に強く依存する。

具体的には、製造者は、シリコン基板の上に絶縁膜（酸化ケイ素（ＳｉＯ_２）：膜厚１μｍ）を形成した後、以下の成膜条件のアルミニウム層を２０００ｎｍ積層することにより試作例を作製した。放電用ガスとしてはアルゴンガスを用いた。フォトレジストとしてはTCIR-ZR8800（東京応化工業社製）を用いた。なお、同様の試験を、絶縁膜に代えて金属層（チタン（Ｔｉ）／窒化チタン（ＴｉＮ）／チタン（Ｔｉ）＝膜厚：２０ｎｍ／２００ｎｍ／２０ｎｍ）で行ったが、同様の結果が得られたため、絶縁膜での試験結果のみを示す。これら２つの試験結果から、アルミニウム層の下の層によらず、本発明の効果が奏されることが分かった。
［試作例１］
印加電力：５００Ｗ 放電用ガス流量：２９ｓｃｃｍ 背圧：８．００×１０^−５Ｐａ
［試作例２］
印加電力：２００Ｗ 放電用ガス流量：２９ｓｃｃｍ 背圧：８．００×１０^−５Ｐａ
［試作例３］
印加電力：８００Ｗ 放電用ガス流量：２９ｓｃｃｍ 背圧：８．００×１０^−５Ｐａ
［試作例４］
印加電力：５００Ｗ 放電用ガス流量：１０ｓｃｃｍ 背圧：８．００×１０^−５Ｐａ
［試作例５］
印加電力：５００Ｗ 放電用ガス流量：１００ｓｃｃｍ 背圧：８．００×１０^−５Ｐａ
［試作例６］
印加電力：５００Ｗ 放電用ガス流量：２９ｓｃｃｍ 背圧：３．００×１０^−５Ｐａ
［試作例７］
ＥＢ蒸着により成膜（成膜速度：３０．０ｎｍ／ｍｉｎ）
［試作例８］
印加電力：１５００Ｗ 放電用ガス流量：２９ｓｃｃｍ 背圧：８．００×１０^−５Ｐａ

図４は、測定結果におけるパターン崩れの有無の判定方法を説明するための図である。
左側に示すレジスト形状が、設計どおりのレジスト形状Ｆ１を示す。右側に示すレジスト形状はレジストパターン崩れがあったレジスト形状Ｆ２を示す。レジストパターンの端部（「パターンエッジ」とも呼ぶ）が波状に形成された場合であって、波の振幅ｗが０．１５μｍより大きい場合、レジストパターン崩れがあった（図３において「×」と記載する）と判定し、それ以外の場合をレジストパターン崩れがなかった（図３において「○」と記載する）と判定した。

図５は、試作例の表面をＳＥＭ（走査型電子顕微鏡）で撮影した画像である。図５において、パターン崩れがない例として試作例１の画像を示し、パターン崩れがある例として試作例４と試作例７の画像を示す。また、各試作例における（ｉ）パターンエッジの波の振幅の測定結果と、（ｉｉ）反射率と、（ｉｉｉ）表面粗さを図５に示す。図５に示すとおり、試作例１におけるパターンエッジの波の振幅は０．０５μｍであり、試作例４におけるパターンエッジの波の振幅は０．４７μｍであり、試作例７におけるパターンエッジの波の振幅は０．２５μｍであった。

図６は、反射率に対する表面粗さと、反射率に対する抵抗率とを示す図である。図６（Ａ）は、反射率に対する表面粗さを示し、図６（Ｂ）は、反射率に対する抵抗率を示す。なお、パターン崩れがなかった試作例は、試作例１，３，５，６，８である。

図６（Ａ）から、試作例２と試作例４の表面粗さが他の試作例よりも大きいことがわかる。試作例２は成膜速度が６．８ｎｍ／ｍｉｎであり、他の試作例と比較して成膜速度が遅い試作例である。この結果から、成膜速度が遅すぎる場合、表面粗さが大きくなり、この結果として、パターン崩れが発生することが分かる。この原因としては、成膜速度が速い場合と比べて、成膜速度が遅い場合のほうが、所定の膜厚を成形するための時間が長いため、膜中に不純物が入りやすいことが考えられる。試作例４は放電用ガス流量が１０ｓｃｃｍと、他の試作例と比較して放電用ガス流量が小さい。この結果から、放電用ガス流量が小さすぎる場合、表面粗さが大きくなり、この結果として、パターン崩れが発生することが分かる。この原因としては、放電用ガス流量が小さすぎる場合、試料の表面に対して垂直な方向に選択的に膜が形成され、その結果として表面粗さが大きくなったのではないかと考えられる。

図６（Ｂ）から、試作例２と試作例５の抵抗率が他の試作例よりも大きいことがわかる。試作例２は成膜速度が６．８ｎｍ／ｍｉｎであり、他の試作例と比較して成膜速度が遅い試作例である。この結果から、成膜速度が遅すぎる場合、抵抗率があがると考えられる。この原因としては、成膜速度が速い場合と比べて、成膜速度が遅い場合のほうが、所定の膜厚を成形するための時間が長いため、膜中に不純物が入りやすいことが考えられる。試作例５は放電用ガス流量が１００ｓｃｃｍと、他の試作例と比較して放電用ガス流量が大きい。この結果から、放電用ガス流量が大きすぎる場合、抵抗率があがると考えられる。この原因としては、ガス流量が小さい場合と比べて、ガス流量が大きい場合のほうが膜中に放電用ガスが取り込まれやすくなることが考えられる。

図７は、反射率に対する成膜速度と、表面粗さに対する成膜速度と、抵抗率に対する成膜速度とを示す図である。図７（Ａ）は、反射率に対する成膜速度を示し、図７（Ｂ）は、表面粗さに対する成膜速度を示し、図７（Ｃ）は、抵抗率に対する成膜速度を示す。

図７（Ａ）から以下のことが分かる。つまり、放電用ガス流量を変更した試作例４および試作例５ならびに成膜条件が異なる試作例７とを除外した場合、成膜速度が速いほど、反射率があがることが分かる。この原因としては、成膜速度が速い場合と比べて、成膜速度が遅い場合のほうが、膜中に不純物が入りやすいことが考えられる。つまり、成膜速度が速くするほど、膜中に不純物が入り込まないため、反射率が大きくなると考えられる。

図７（Ｂ）から以下のことが分かる。つまり、放電用ガス流量を変更した試作例４および試作例５ならびに成膜条件が異なる試作例７とを除外した場合、成膜速度が遅いと、表面粗さが大きくなるが、成膜速度を一定以上の速さとすることにより、表面粗さを低くできることが分かる。この結果から、表面粗さを小さくするには、成膜速度を１５ｎｍ／ｍｉｎ以上とすることがより好ましいことが分かる。

図７（Ｃ）から以下のことが分かる。つまり、放電用ガス流量を変更した試作例４および試作例５ならびに成膜条件が異なる試作例７とを除外した場合、成膜速度が速いほど、抵抗率が下がることが分かる。この原因としては、成膜速度が速い場合と比べて、成膜速度が遅い場合のほうが、膜中に不純物が入りやすいことが考えられる。つまり、成膜速度が速くなるほど、膜中に不純物が入り込む量が減り、抵抗率が小さくなると考えられる。

Ｃ．まとめ：
図８は、表面粗さが大きい場合に、反射光によるパターン崩れが発生する様子を示す模式図である。図８（Ａ）は、表面粗さが大きい金属膜４０へフォトレジスト６０を介して光（入射光）があたる様子を示し、図８（Ｂ）は、入射光が金属膜表面で乱反射する様子を示し、図８（Ｃ）は、反射光の影響によりフォトレジストの側面が垂直ではなく傾いている様子を示す。図８に示されるように、表面粗さが大きい場合に、反射光によるパターン崩れが発生することが分かる。

図９は、フォトレジストの吸光係数の違いを説明する図である。図９（Ａ）は、吸光係数が小さいフォトレジスト６０を用いた様子を示す図であり、図９（Ｂ）は、吸光係数が大きいフォトレジスト６２を用いた様子を示す図である。

図９（Ａ）に示されるとおり、吸光係数が小さいフォトレジスト６０に光を照射した際、その光をフォトレジスト６０は少ししか吸収しないため、フォトレジスト６０への反射光の影響が大きくなる。一方、図９（Ｂ）に示されるとおり、吸光係数が大きいフォトレジスト６２に光を照射した際、その光をフォトレジスト６２は多く吸収するため、フォトレジスト６２への反射光の影響が小さくなる。上述の実験では、吸収係数が比較的小さいフォトレジストであるTCIR-ZR8800（東京応化工業社製）を用いた。このため、実験で用いたフォトレジストよりも吸収係数が大きいフォトレジストを用いても、パターン崩れを抑制できると考えられる。

図１０は、従来の金属膜形成工程（例えば、特許第０３２１６４０２号参照）の例を示す図である。従来技術においては、以下のような工程を経る。まず、（ｉ）半導体基板２００の上に金属膜２１０の形成（ステップＳ２１０）後、（ｉｉ）反射防止膜２２０を形成し（ステップＳ２２０）、（ｉｉｉ）レジストパターン２３０を形成（ステップＳ２３０）する。その後、（ｉｖ）エッチング工程（ステップＳ２４０）を経て、（ｖ）レジストパターン２３０を除去し（ステップＳ２５０）、反射防止膜２２０を除去する（ステップＳ２６０）。一方、本発明の実施形態は以下のような工程を経る。

図１１は、本発明の実施形態における金属膜形成工程を示す図である。まず、（ｉ）半導体基板３００の上に金属膜３１０の形成（ステップＳ３１０）後、（ｉｉ）レジストパターン３２０を形成（ステップＳ３２０）する。その後、（ｉｉｉ）エッチング工程（ステップＳ３３０）を経て、（ｉｖ）レジストパターン３２０を除去する（ステップＳ３４０）。本発明の実施形態は、従来の実施形態と比較して、２つの工程（反射防止膜２２０を形成する工程（ステップＳ２２０）と反射防止膜２２０を除去する工程（ステップＳ２６０））を省略できる。このため、本実施形態によれば、製造コストの低減と、製造の容易化と、作業性の向上とを達成できる。

Ｄ．変形例：
この発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の形態において実施することが可能であり、例えば次のような変形も可能である。

Ｄ１．変形例１：
本実施形態において、半導体として窒化ガリウム（ＧａＮ）を用いている。しかし、本発明は、これに限定されない。半導体としては、例えば、シリコン（Ｓｉ）やゲルマニウム（Ｇｅ）などのＩＶ族半導体を用いてもよく、亜鉛セレン（ＺｎＳｅ）やカドミウム硫黄（ＣｄＳ）などのＩＩ―ＶＩ族半導体を用いても良く、ガリウム砒素（ＧａＡｓ）やインジウムリン（ＩｎＰ）などのＩＩＩ―Ｖ族半導体を用いても良く、シリコンカーバイト（ＳｉＣ）やシリコンゲルマニウム（ＳｉＧｅ）などのＩＶ族化合物半導体などを用いてもよい。

Ｄ２．変形例２：
本実施形態において、半導体装置はＳＢＤとしている。しかし、本発明はこれに限らない。半導体装置としては、例えば、ＦＥＴ（Field Effect Transistor）、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＰＩＮ（p-intrinsic-n）ダイオードなどの金属膜を備える全ての半導体装置に本発明を適用することができる。

Ｄ３．変形例３：
本実施形態において、配線電極層４０の形成（ステップＳ１４０）後に、カソード電極層５０を形成している（ステップＳ１５０）。しかし、本発明は、これに限られない。例えば、カソード電極層５０を形成後、絶縁層３０を形成してもよい。

Ｄ４．変形例４：
本実施形態において、配線電極層４０は単層により形成されている。しかし、本発明は、これに限られない。配線電極層４０は、複数層により形成されていてもよい。配線電極層４０としては、例えば、窒化チタン（ＴｉＮ）上に、アルミニウム（Ａｌ）を形成してもよい。また、窒化チタン（ＴｉＮ）の代わりに、例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）や、それらの酸化物や窒化物を用いても良く、上記したものを組み合わせて用いてもよい。

本発明は、上述の実施形態や変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、変形例中の技術的特徴は、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。

１０…半導体層（半導体基板）
２０…アノード電極層
３０…絶縁層
４０…配線電極層（金属膜）
５０…カソード電極層
６０…フォトレジスト
６２…フォトレジスト
１００…半導体装置
２００…半導体基板
２１０…金属膜
２２０…反射防止膜
２３０…レジストパターン
３００…半導体基板
３１０…金属膜
３２０…レジストパターン
ｔ…厚さ
ｗ…振幅
Ｆ１…レジスト形状
Ｆ２…レジスト形状

Claims (4)

1. スパッタリングにより金属膜を形成する第１の工程と、
   前記金属膜の上にレジストパターンを形成するフォトリソグラフィ工程と、
   前記フォトリソグラフィ工程の後に行うエッチング工程と、を含む、半導体装置の製造方法であって、
   前記第１の工程において、
   成膜速度は、７ｎｍ／ｍｉｎ以上５１ｎｍ／ｍｉｎ以下であり、
   放電用ガス流量は１０ｓｃｃｍより大きく、１００ｓｃｃｍ以下であり、
   前記金属膜は、主に、アルミニウムから形成されており、
   前記放電用ガスは、アルゴンガスであり、
   測定波長４０５ｎｍにおける前記金属膜の反射率は、３０％以下であり、
   前記金属膜の表面粗さは、４．０８ｎｍ以上７．５４ｎｍ以下である、
   半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法であって、
   前記金属膜の材料であるバルク金属の反射率が５０％以上である、
   半導体装置の製造方法。
3. 請求項１または請求項２に記載の半導体装置の製造方法であって、
   前記金属膜の抵抗率が３．４５μΩｃｍ以上６．３２μΩｃｍ以下である、
   半導体装置の製造方法。
4. 請求項１から請求項３までのいずれか一項に記載の半導体装置の製造方法であって、
   前記第１の工程において、
   背圧は、８．００×１０^−５Ｐａ以下である、半導体装置の製造方法。

Images