JP2010140490A - メモリ装置と通信する複数の通信チャンネル間のチャンネルスキュー補償回路とその方法及びこれを含むメモリコントローラ - Google Patents
メモリ装置と通信する複数の通信チャンネル間のチャンネルスキュー補償回路とその方法及びこれを含むメモリコントローラ Download PDFInfo
- Publication number
- JP2010140490A JP2010140490A JP2009284462A JP2009284462A JP2010140490A JP 2010140490 A JP2010140490 A JP 2010140490A JP 2009284462 A JP2009284462 A JP 2009284462A JP 2009284462 A JP2009284462 A JP 2009284462A JP 2010140490 A JP2010140490 A JP 2010140490A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channels
- circuit
- channel
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dram (AREA)
- Memory System (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】本発明のチャンネルスキュー補償回路は、メモリ回路との通信に使われる複数のチャンネルの間のスキューを補償する回路であって、送信回路、複数の受信回路、検出回路、及び遅延回路を備える。送信回路は、複数のチャンネルの入力端で複数のチャンネルを介して基準信号を送信する。複数の受信回路は、複数のチャンネルの出力端から各々反射された複数の反射信号を複数のチャンネルの入力端で受信する。検出回路は、反射信号を受信して複数のチャンネルの間の相対的な信号伝播時間差を検出する。遅延回路は、複数のチャンネルのうちの少なくとも1つに連結され、検出された相対的な信号伝播時間差に基づいて複数のチャンネルのうちの少なくとも1つの信号伝播遅延を設定する。
【選択図】図3
Description
一実施形態において、前記基準信号はステップ信号(step signal)でありうる。
一実施形態において、前記チャンネルスキュー補償回路は、テスト信号を前記メモリ回路及びメモリコントローラ回路へ転送して該メモリ回路の制御に使われる少なくとも1つのBOT(built−off−test)回路でありうる。
一実施形態において、前記メモリ回路は、被検査素子(DUT)、DRAMメモリ回路及びDDR3 DRAMメモリ回路のうちの少なくとも1つを含むことができる。
一実施形態において、前記複数のチャンネルのうちの1つは、データストローブ信号(DQS)を伝達するチャンネルでありうる。一実施形態において、前記遅延回路は、前記データストローブ信号を伝達する前記チャンネルが90度の位相シフトを持つように設定できる。
一実施形態において、前記遅延回路は、遅延ライン、プログラム可能な遅延ライン、及びプログラム可能な非同期遅延ラインのうちの少なくとも1つを含むことができる。
一実施形態において、前記送信回路は、前記複数のチャンネルの前記入力端を終端するソース終端回路(source termination circuit)を含むことができる。一実施形態において、前記基準信号が前記複数のチャンネルを介して送信される際、前記複数のチャンネルの前記出力端は開放回路(open circuit)で具現できる。一実施形態において、前記基準信号が前記複数のチャンネルを介して送信される際、前記複数のチャンネルの前記出力端は前記メモリ回路と連結が切り離されることがある。
一実施形態において、前記基準信号はステップ信号でありうる。
一実施形態において、前記メモリ回路は、DRAMメモリ回路及びメモリDDR3 DRAMメモリ回路のうちの少なくとも1つを含むことができる。
一実施形態において、前記複数のチャンネルのうちの1つは、データストローブ信号を伝達するチャンネルでありうる。一実施形態において、前記遅延回路は、前記データストローブ信号を伝達する前記チャンネルが90度の位相シフトを持つように設定できる。
一実施形態において、前記送信回路は、前記複数のチャンネルの前記入力端を終端するソース終端回路を含むことができる。
12、1100 自動テスト装置
14 被検査素子
16、420、520 テスト回路
18、1020、1020a〜1020d、1032、1036、1044、1050 インターフェース
20a〜20n、330、330a〜330d (通信)チャンネル
380 ダミーウエハ
381 導体パターン
422、522 処理回路
424、425、426、427、524、525、526、527、593、594、595 送信回路
428、429、430、431、528、529、530、531、596、597、598 受信回路
580、1010、1012、1014、1016 メモリ回路
591 基準電圧生成器
592 キャリブレーションマルチプレクサ
611、612、613 有限状態マシン(finite state machine:FSM)
614、654、684 ANDゲート
615、616、617 非同期可変遅延ライン回路
618、618a デ−スキュー制御回路、デ−スキュー制御ブロック
619、620、621、679、679a Dフリップフロップ
622、623 センスアンプ
631 遅延素子
632 受信トライステートバッファー
633 反転トライステート通過バッファー
634 送信バッファー
636、637、674、675、676 トライステート通過バッファー(tri−state pass buffer)
638、677 FETトランジスタ
651 遅延制御回路
652 遅延回路
653 送/受信回路
655、656、657 マルチプレクサ
658、659、660 遅延及びキャリブレーション制御回路
661、662 フリップフロップ
671、680、681、683 反転バッファー
672、673 反転トライステートバッファー
678 非同期遅延ライン
685 TX_EN信号及びRX_EN信号を生成する回路
1000、1000a〜1000d メモリコントローラ
1010a〜1010d、1104 メモリ装置
1011、1102 メモリモジュール
1018、1108 メモリバス
1022、1024、1026 バスインターフェース
1030 モニター
1034、1042 チップセット
1046 CPU
1048 グラフィックカード
1106 AMB(advanced memory buffer)部
2000 プル−アップ制御回路
2002 プル−ダウン制御回路
2004、2010 反転回路
2006、2008 NORゲート
2012、2014 NANDゲート
2016 比較器
3000 チャンネルの間のスキューを補償するシステム
3100 チャンネルスキュー補償回路
3300 半導体メモリ装置
DQS、DQdiff データストローブ信号
DQ、DQs データ信号
TX_EN 送信イネーブル制御信号
RX_EN 受信イネーブル制御信号
TXDAT0、TXDAT1 デ−スキューキャリブレーション信号
Claims (20)
- メモリ回路との通信に使われる複数のチャンネルの間のスキューを補償する回路であって、
前記複数のチャンネルの入力端で前記複数のチャンネルを介して基準信号を送信する送信回路と、
前記複数のチャンネルの出力端から各々反射された複数の反射信号を前記複数のチャンネルの前記入力端で受信する複数の受信回路と、
前記反射信号を受信して前記複数のチャンネルの間の相対的な信号伝播時間差を検出する検出回路と、
前記複数のチャンネルのうちの少なくとも1つに連結され、前記検出された相対的な信号伝播時間差に基づいて前記複数のチャンネルのうちの少なくとも1つの信号伝播遅延を設定する遅延回路と、
を備えることを特徴とするチャンネルスキュー補償回路。 - 前記複数のチャンネルと連結され、前記検出された相対的な信号伝播時間差に基づいて前記複数のチャンネルの信号伝播遅延を設定する複数の遅延回路を更に備えることを特徴とする請求項1に記載のチャンネルスキュー補償回路。
- 前記基準信号はステップ信号(step signal)であることを特徴とする請求項1に記載のチャンネルスキュー補償回路。
- 前記チャンネルスキュー補償回路は、
テスト信号を前記メモリ回路及びメモリコントローラ回路へ転送して該メモリ回路の制御に使われる少なくとも1つのBOT(built−off−test)回路であることを特徴とする請求項1に記載のチャンネルスキュー補償回路。 - 前記メモリ回路は、被検査素子(DUT)、DRAMメモリ回路、及びDDR3 DRAMメモリ回路のうちの少なくとも1つを含むことを特徴とする請求項1に記載のチャンネルスキュー補償回路。
- 前記複数のチャンネルのうちの1つは、データストローブ信号(DQS)を伝達するチャンネルであることを特徴とする請求項1に記載のチャンネルスキュー補償回路。
- 前記遅延回路は、前記データストローブ信号を伝達する前記チャンネルが90度の位相シフトを持つように設定されることを特徴とする請求項6に記載のチャンネルスキュー補償回路。
- 前記遅延回路は、遅延ライン、プログラム可能な遅延ライン、及びプログラム可能な非同期遅延ラインのうちの少なくとも1つを含むことを特徴とする請求項1に記載のチャンネルスキュー補償回路。
- 前記送信回路は、前記複数のチャンネルの前記入力端を終端するソース終端回路(source termination circuit)を含むことを特徴とする請求項1に記載のチャンネルスキュー補償回路。
- 前記基準信号が前記複数のチャンネルを介して送信される際、前記複数のチャンネルの前記出力端は開放回路(open circuit)で具現されることを特徴とする請求項9に記載のチャンネルスキュー補償回路。
- 前記基準信号が前記複数のチャンネルを介して送信される際、前記複数のチャンネルの前記出力端は前記メモリ回路と連結が切り離されることを特徴とする請求項10に記載のチャンネルスキュー補償回路。
- メモリ回路を制御し、該メモリ回路との通信に使われる複数のチャンネルの間のスキューを補償するデ−スキュー(de−skew)機能を有するメモリコントローラであって、
前記複数のチャンネルの入力端で前記複数のチャンネルを介して基準信号を送信する送信回路と、
前記複数のチャンネルの出力端から各々反射された複数の反射信号を前記複数のチャンネルの前記入力端で受信する複数の受信回路と、
前記反射信号を受信して前記複数のチャンネルの間の相対的な信号伝播時間差を検出する検出回路と、
前記複数のチャンネルのうちの少なくとも1つに連結され、前記検出された相対的な信号伝播時間差に基づいて前記複数のチャンネルのうちの少なくとも1つの信号伝播遅延を設定する遅延回路と、を備えることを特徴とするメモリコントローラ。 - 前記複数のチャンネルと連結され、前記検出された相対的な信号伝播時間差に基づいて前記複数のチャンネルの信号伝播遅延を設定する複数の遅延回路を更に備えることを特徴とする請求項12に記載のメモリコントローラ。
- 前記基準信号はステップ信号であることを特徴とする請求項12に記載のメモリコントローラ。
- 前記メモリ回路は、DRAMメモリ回路及びDDR3 DRAMメモリ回路のうちの少なくとも1つを含むことを特徴とする請求項12に記載のメモリコントローラ。
- 前記複数のチャンネルのうちの1つは、データストローブ信号を伝達するチャンネルであることを特徴とする請求項12に記載のメモリコントローラ。
- 前記遅延回路は、前記データストローブ信号を伝達する前記チャンネルが90度の位相シフトを持つように設定されることを特徴とする請求項16に記載のメモリコントローラ。
- 前記送信回路は、前記複数のチャンネルの前記入力端を終端するソース終端回路を含むことを特徴とする請求項12に記載のメモリコントローラ。
- メモリ回路との通信に使われる複数のチャンネルの間のスキューを補償する方法であって、
前記複数のチャンネルの入力端で前記複数のチャンネルを介して基準信号を送信するステップと、
前記複数のチャンネルの出力端から各々反射された複数の反射信号を前記複数のチャンネルの前記入力端で受信するステップと、
前記反射信号を受信して前記複数のチャンネルの間の相対的な信号伝播時間差を検出するステップと、
前記検出された相対的な信号伝播時間差に基づいて前記複数のチャンネルのうちの少なくとも1つの信号伝播遅延を設定するステップと、
を有することを特徴とするチャンネルスキュー補償方法。 - 前記検出された相対的な信号伝播時間差に基づいて前記複数のチャンネルの信号伝播遅延を設定するステップを更に有することを特徴とする請求項19に記載のチャンネルスキュー補償方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080127103A KR20100068670A (ko) | 2008-12-15 | 2008-12-15 | 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법 |
US12/592,271 US8103917B2 (en) | 2008-12-15 | 2009-11-20 | Circuit and method for correcting skew in a plurality of communication channels for communicating with a memory device, memory controller, system and method using the same, and memory test system and method using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010140490A true JP2010140490A (ja) | 2010-06-24 |
JP2010140490A5 JP2010140490A5 (ja) | 2013-01-31 |
Family
ID=42242037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009284462A Pending JP2010140490A (ja) | 2008-12-15 | 2009-12-15 | メモリ装置と通信する複数の通信チャンネル間のチャンネルスキュー補償回路とその方法及びこれを含むメモリコントローラ |
Country Status (5)
Country | Link |
---|---|
US (2) | US8103917B2 (ja) |
JP (1) | JP2010140490A (ja) |
KR (1) | KR20100068670A (ja) |
CN (1) | CN101770815A (ja) |
TW (1) | TW201101322A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016197275A (ja) * | 2015-04-02 | 2016-11-24 | 富士通株式会社 | 情報処理装置、情報処理システム、情報処理装置の制御プログラムおよび情報処理装置の制御方法 |
KR20210059017A (ko) * | 2014-01-24 | 2021-05-24 | 퀄컴 인코포레이티드 | 포트-투-포트 루프백들을 이용한 동적 랜덤 액세스 메모리 (dram) 시스템들의 메모리 훈련의 제공, 및 관련 방법들, 시스템들, 및 장치들 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101499176B1 (ko) * | 2008-04-08 | 2015-03-06 | 삼성전자주식회사 | 클럭 신호의 위상 튜닝 방법 및 그 장치 |
KR20100068670A (ko) * | 2008-12-15 | 2010-06-24 | 삼성전자주식회사 | 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법 |
KR101638184B1 (ko) * | 2009-11-13 | 2016-07-21 | 삼성전자주식회사 | 비오티 장치 및 이를 포함하는 테스트 시스템 |
KR20120035755A (ko) * | 2010-10-06 | 2012-04-16 | 삼성전기주식회사 | 적응형 지연 조절 기능이 구비된 데이터 인터페이스 장치 |
CN102332309B (zh) * | 2011-07-19 | 2013-09-18 | 山东华芯半导体有限公司 | 一种dram源同步的测试方法及其测试电路 |
US10107917B2 (en) | 2011-12-05 | 2018-10-23 | Mediatek Inc. | Method of inter-channel bias calibration in a GNSS receiver and related device |
US8738979B2 (en) * | 2012-03-30 | 2014-05-27 | Lsi Corporation | Methods and structure for correlation of test signals routed using different signaling pathways |
KR101977664B1 (ko) | 2012-09-14 | 2019-05-13 | 삼성전자주식회사 | 임베디드 멀티미디어 카드와 이를 제어하는 호스트 |
US9076558B2 (en) | 2012-11-01 | 2015-07-07 | Nanya Technology Corporation | Memory test system and memory test method |
KR102013583B1 (ko) * | 2012-11-13 | 2019-08-23 | 에스케이하이닉스 주식회사 | 반도체 시스템 |
US8737161B1 (en) * | 2012-12-31 | 2014-05-27 | Texas Instruments Incorporated | Write-leveling system and method |
US9142272B2 (en) | 2013-03-15 | 2015-09-22 | International Business Machines Corporation | Dual asynchronous and synchronous memory system |
US9535778B2 (en) | 2013-03-15 | 2017-01-03 | International Business Machines Corporation | Reestablishing synchronization in a memory system |
US9430418B2 (en) * | 2013-03-15 | 2016-08-30 | International Business Machines Corporation | Synchronization and order detection in a memory system |
TWI511163B (zh) * | 2013-10-01 | 2015-12-01 | Wistron Corp | 記憶體測試方法及裝置 |
US9494671B2 (en) * | 2013-11-08 | 2016-11-15 | Advantest Corporation | Method and apparatus for improving differential direct (DC) measurement accuracy |
KR102166908B1 (ko) * | 2014-02-13 | 2020-10-19 | 삼성전자주식회사 | 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법 |
US9112550B1 (en) | 2014-06-25 | 2015-08-18 | Kandou Labs, SA | Multilevel driver for high speed chip-to-chip communications |
US9521058B2 (en) * | 2014-06-25 | 2016-12-13 | Qualcomm Incorporated | Multi-wire signaling with matched propagation delay among wire pairs |
TWI569278B (zh) * | 2015-04-28 | 2017-02-01 | 晨星半導體股份有限公司 | 記憶體測試資料產生電路與方法 |
US10684319B2 (en) * | 2015-07-20 | 2020-06-16 | International Business Machines Corporation | Tuning a testing apparatus for measuring skew |
US10162002B2 (en) * | 2015-07-20 | 2018-12-25 | International Business Machines Corporation | Tuning a testing apparatus for measuring skew |
TWI596618B (zh) * | 2016-01-22 | 2017-08-21 | 華邦電子股份有限公司 | 動態隨機存取記憶體以及搭載動態隨機存取記憶體之系統的測試方法 |
US10153591B2 (en) | 2016-04-28 | 2018-12-11 | Kandou Labs, S.A. | Skew-resistant multi-wire channel |
KR102629183B1 (ko) * | 2016-12-07 | 2024-01-24 | 에스케이하이닉스 주식회사 | 테스트 장치 |
CN116860070A (zh) | 2017-02-28 | 2023-10-10 | 康杜实验室公司 | 多线路时偏的测量和校正方法和装置 |
CN107104742B (zh) * | 2017-04-02 | 2020-11-10 | 上海无线通信研究中心 | 一种面向并行多通道无线信道测量的校准方法及其系统 |
US10686583B2 (en) * | 2017-07-04 | 2020-06-16 | Kandou Labs, S.A. | Method for measuring and correcting multi-wire skew |
KR102415198B1 (ko) * | 2017-11-20 | 2022-07-04 | 에스케이하이닉스 주식회사 | 스큐 보상 회로 및 이를 포함하는 반도체 장치 |
KR102610279B1 (ko) | 2017-12-12 | 2023-12-07 | 삼성전자주식회사 | 메모리 장치, 메모리 장치의 동작 방법 및 메모리 장치를 포함하는 테스트 시스템의 동작 방법 |
US10243614B1 (en) | 2018-01-26 | 2019-03-26 | Kandou Labs, S.A. | Method and system for calibrating multi-wire skew |
KR102389071B1 (ko) | 2018-06-11 | 2022-04-22 | 칸도우 랩스 에스에이 | 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정 |
US11276443B2 (en) * | 2018-10-16 | 2022-03-15 | Micron Technology, Inc. | Offset cancellation |
CN113450866B (zh) | 2020-03-27 | 2022-04-12 | 长鑫存储技术有限公司 | 存储器测试方法 |
TWI743755B (zh) * | 2020-04-23 | 2021-10-21 | 瑞昱半導體股份有限公司 | 發射器裝置與校正方法 |
CN115291090B (zh) * | 2022-10-09 | 2023-01-31 | 苏州华兴源创科技股份有限公司 | 芯片测试机信号延迟测量方法、装置及计算机设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005078547A (ja) * | 2003-09-03 | 2005-03-24 | Renesas Technology Corp | 半導体集積回路 |
JP2006099245A (ja) * | 2004-09-28 | 2006-04-13 | Seiko Epson Corp | データ信号取得装置 |
JP2007280289A (ja) * | 2006-04-11 | 2007-10-25 | Fujitsu Ltd | 半導体装置及び信号処理方法 |
JP2007531959A (ja) * | 2004-03-31 | 2007-11-08 | マイクロン テクノロジー、インコーポレイテッド | 集積回路における信号タイミングの再構成 |
JP2008228276A (ja) * | 2007-03-08 | 2008-09-25 | Hynix Semiconductor Inc | Zqキャリブレーション動作制御回路及びそれによるzqキャリブレーション方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4660197A (en) * | 1985-11-01 | 1987-04-21 | Teradyne, Inc. | Circuitry for synchronizing a multiple channel circuit tester |
US6820234B2 (en) * | 1998-06-29 | 2004-11-16 | Acuid Limited | Skew calibration means and a method of skew calibration |
US6675117B2 (en) * | 2000-12-12 | 2004-01-06 | Teradyne, Inc. | Calibrating single ended channels for differential performance |
US20030081709A1 (en) | 2001-10-30 | 2003-05-01 | Sun Microsystems, Inc. | Single-ended IO with dynamic synchronous deskewing architecture |
US7310752B2 (en) * | 2003-09-12 | 2007-12-18 | Micron Technology, Inc. | System and method for on-board timing margin testing of memory modules |
US7177205B2 (en) * | 2004-04-27 | 2007-02-13 | Intel Corporation | Distributed loop components |
DE102004046957B4 (de) * | 2004-09-28 | 2016-02-04 | Polaris Innovations Ltd. | Verfahren und Schaltungsanordnungen zum Abgleichen von Signallaufzeiten in einem Speichersystem |
KR100565889B1 (ko) * | 2004-11-03 | 2006-03-31 | 삼성전자주식회사 | 메모리 테스트 방법, 메모리 모듈의 허브 및 이를 가지는풀리 버퍼드 듀얼인라인 메모리 모듈 |
US8081706B2 (en) * | 2005-08-24 | 2011-12-20 | Altera Corporation | Lane-to-lane skew reduction in multi-channel, high-speed, transceiver circuitry |
US7362107B2 (en) | 2005-11-08 | 2008-04-22 | Mediatek Inc. | Systems and methods for automatically eliminating imbalance between signals |
KR20100068670A (ko) * | 2008-12-15 | 2010-06-24 | 삼성전자주식회사 | 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법 |
-
2008
- 2008-12-15 KR KR1020080127103A patent/KR20100068670A/ko not_active Application Discontinuation
-
2009
- 2009-11-20 US US12/592,271 patent/US8103917B2/en active Active
- 2009-12-07 TW TW098141744A patent/TW201101322A/zh unknown
- 2009-12-15 JP JP2009284462A patent/JP2010140490A/ja active Pending
- 2009-12-15 CN CN200910261460A patent/CN101770815A/zh active Pending
-
2012
- 2012-01-10 US US13/347,000 patent/US20120166894A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005078547A (ja) * | 2003-09-03 | 2005-03-24 | Renesas Technology Corp | 半導体集積回路 |
JP2007531959A (ja) * | 2004-03-31 | 2007-11-08 | マイクロン テクノロジー、インコーポレイテッド | 集積回路における信号タイミングの再構成 |
JP2006099245A (ja) * | 2004-09-28 | 2006-04-13 | Seiko Epson Corp | データ信号取得装置 |
JP2007280289A (ja) * | 2006-04-11 | 2007-10-25 | Fujitsu Ltd | 半導体装置及び信号処理方法 |
JP2008228276A (ja) * | 2007-03-08 | 2008-09-25 | Hynix Semiconductor Inc | Zqキャリブレーション動作制御回路及びそれによるzqキャリブレーション方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210059017A (ko) * | 2014-01-24 | 2021-05-24 | 퀄컴 인코포레이티드 | 포트-투-포트 루프백들을 이용한 동적 랜덤 액세스 메모리 (dram) 시스템들의 메모리 훈련의 제공, 및 관련 방법들, 시스템들, 및 장치들 |
KR102354764B1 (ko) * | 2014-01-24 | 2022-01-21 | 퀄컴 인코포레이티드 | 포트-투-포트 루프백들을 이용한 동적 랜덤 액세스 메모리 (dram) 시스템들의 메모리 훈련의 제공, 및 관련 방법들, 시스템들, 및 장치들 |
JP2016197275A (ja) * | 2015-04-02 | 2016-11-24 | 富士通株式会社 | 情報処理装置、情報処理システム、情報処理装置の制御プログラムおよび情報処理装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101770815A (zh) | 2010-07-07 |
US8103917B2 (en) | 2012-01-24 |
TW201101322A (en) | 2011-01-01 |
US20120166894A1 (en) | 2012-06-28 |
KR20100068670A (ko) | 2010-06-24 |
US20100153792A1 (en) | 2010-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010140490A (ja) | メモリ装置と通信する複数の通信チャンネル間のチャンネルスキュー補償回路とその方法及びこれを含むメモリコントローラ | |
US7983094B1 (en) | PVT compensated auto-calibration scheme for DDR3 | |
US10409320B2 (en) | Open loop solution in data buffer and RCD | |
KR100305546B1 (ko) | 반도체장치,반도체시스템및디지탈지연회로 | |
US9306584B2 (en) | Multi-function delay locked loop | |
CN1956338B (zh) | Dll电路及具有其的半导体装置 | |
US8948212B2 (en) | Memory controller with circuitry to set memory device-specific reference voltages | |
US8780653B2 (en) | Semiconductor device having skew detection circuit measuring skew between clock signal and data strobe signal | |
US10063241B2 (en) | Die location compensation | |
US8565033B1 (en) | Methods for calibrating memory interface circuitry | |
US9378783B2 (en) | I/O circuit with phase mixer for slew rate control | |
US10437279B2 (en) | Open loop solution in data buffer and RCD | |
JP6434161B2 (ja) | ソースシンクロナスインターフェースから受信する制御デバイスのキャリブレーション | |
KR100929846B1 (ko) | 온 다이 터미네이션 제어 회로 | |
CN117497021A (zh) | 在ddr5 dram中调整到锁存路径的指令延迟 | |
US8209560B2 (en) | Transmission system where a first device generates information for controlling transmission and latch timing for a second device | |
US11217298B2 (en) | Delay-locked loop clock sharing | |
KR20230040013A (ko) | 클럭 경로를 포함하는 반도체 장치 | |
US9300282B2 (en) | Semiconductor device and semiconductor system including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140701 |