KR102629183B1 - 테스트 장치 - Google Patents

테스트 장치 Download PDF

Info

Publication number
KR102629183B1
KR102629183B1 KR1020160165760A KR20160165760A KR102629183B1 KR 102629183 B1 KR102629183 B1 KR 102629183B1 KR 1020160165760 A KR1020160165760 A KR 1020160165760A KR 20160165760 A KR20160165760 A KR 20160165760A KR 102629183 B1 KR102629183 B1 KR 102629183B1
Authority
KR
South Korea
Prior art keywords
timing information
data signal
signal
data
response
Prior art date
Application number
KR1020160165760A
Other languages
English (en)
Other versions
KR20180065222A (ko
Inventor
김철우
김동윤
정인화
김용주
Original Assignee
에스케이하이닉스 주식회사
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 고려대학교 산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160165760A priority Critical patent/KR102629183B1/ko
Priority to US15/650,403 priority patent/US10557888B2/en
Publication of KR20180065222A publication Critical patent/KR20180065222A/ko
Priority to US16/733,035 priority patent/US10983164B2/en
Application granted granted Critical
Publication of KR102629183B1 publication Critical patent/KR102629183B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31728—Optical aspects, e.g. opto-electronics used for testing, optical signal transmission for testing electronic circuits, electro-optic components to be tested in combination with electronic circuits, measuring light emission of digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 다수의 피 시험 장치(DUT: device under test)들을 외부에서 동시에 테스트(BOST: Built-Out-Self-Test)하는 장치를 개시한다. 상기 테스트 장치는, 트레이닝 모드에서 클럭 신호를 기준으로 미리 설정된 단위 간격(Unit Interval)의 범위 내에서 제1 데이터 신호를 지연시킨 제1 타이밍 정보를 제공하여 가장 느린 송수신기와의 타이밍 차이에 대응하는 제2 타이밍 정보를 수신하고, 오퍼레이션 모드에서 상기 제2 타이밍 정보에 대응하여 제2 데이터 신호를 상기 미리 설정된 단위 간격의 배수로 지연시킨 보상 데이터를 다수의 피 시험 장치들에게 동시에 제공하는 송수신기들; 및 상기 트레이닝 모드에서 상기 제1 타이밍 정보를 수신하고, 상기 제1 타이밍 정보에 대응하여 가장 느린 상기 송수신기와의 타이밍 차이를 연산하고, 상기 타이밍 차이에 대응하는 상기 제2 타이밍 정보를 상기 송수신기들에 제공하는 글로벌 디-스큐(De-skew)부;를 포함한다.

Description

테스트 장치{TEST APPARATUS}
본 발명은 테스트 장치에 관한 것으로, 더 상세하게는 다수의 피 시험 장치(DUT: device under test)들을 외부에서 동시에 테스트(BOST: Built-Out-Self-Test)하는 장치에 관한 것이다.
일반적으로, BOST(Built-Out-Self-Test) 장치는 다수의 피 시험 장치들의 모든 입력 핀에 동일한 신호를 같은 타이밍에 인가하여 다수의 피 시험 장치들의 성능 및 불량 여부를 동시에 테스트하고 있다.
그런데, 데이터 신호를 피 시험 장치들로 전송할 때, 각 피 시험 장치들과 대응하는 채널의 길이, PVT 변화, 핀과 핀 사이의 미스매치 등으로 인하여 스큐(skew)가 발생할 수 있다.
종래의 테스트 장치는 지연고정루프(DLL: Delay Locked Loop)를 이용하여 각 채널에서 발생하는 모든 스큐를 보정하고 있으나, 지연고정루프의 넓은 지연 범위로 인해 파워를 많이 소모하고, 특히 고속의 데이터 신호를 전송하는 오퍼레이션모드에서 파워 드롭(power drop)이 발생하는 문제점이 있다.
따라서, 종래의 테스트 장치는 파워 드롭으로 각 채널들의 지연고정루프의 지연이 달라져 채널들 간의 디-스큐(De-skew)가 정상적으로 이루어지지 못하므로, 피 시험 장치들의 성능 및 불량 여부를 정확히 테스트하지 못하는 문제점이 있다.
한국공개번호 KR 2016-0046259(2016.04.28) 한국공개번호 KR 2015-0080060(2015.07.09) 한국등록번호 KR 10-0897349(2009.05.06)
본 발명이 해결하고자 하는 기술적 과제는 채널들 간의 디-스큐(De-skew)가 정상적으로 이루어져 다수의 피 시험 장치들을 동시에 정확히 테스트할 수 있는 테스트 장치를 제공하는데 있다.
본 발명의 실시예에 따른 테스트 장치는, 트레이닝 모드에서 클럭 신호를 기준으로 미리 설정된 단위 간격(Unit Interval)의 범위 내에서 제1 데이터 신호를 지연시킨 제1 타이밍 정보를 제공하여 가장 느린 송수신기와의 타이밍 차이에 대응하는 제2 타이밍 정보를 수신하고, 오퍼레이션 모드에서 상기 제2 타이밍 정보에 대응하여 제2 데이터 신호를 상기 미리 설정된 단위 간격의 배수로 지연시킨 보상 데이터를 다수의 피 시험 장치들에게 동시에 제공하는 송수신기들; 및 상기 트레이닝 모드에서 상기 제1 타이밍 정보를 수신하고, 상기 제1 타이밍 정보에 대응하여 가장 느린 상기 송수신기와의 타이밍 차이를 연산하고, 상기 타이밍 차이에 대응하는 상기 제2 타이밍 정보를 상기 송수신기들에 제공하는 글로벌 디-스큐(De-skew)부;를 포함한다.
본 발명에서, 상기 송수신기들은, 상기 트레이닝 모드에서 상기 클럭 신호를 기준으로 상기 제1 데이터 신호를 상기 미리 설정된 단위 간격의 범위 내에서 지연시키는 지연고정루프; 및 상기 오퍼레이션 모드에서 상기 제2 데이터 신호를 상기 제2 타이밍 정보에 대응하는 상기 미리 설정된 단위 간격의 배수로 지연시키는 로컬 디-스큐부;를 포함한다.
본 발명에서, 상기 송수신기들은, 상기 트레이닝 모드에서 상기 미리 설정된 단위 간격의 위상 차이를 가지는 다중 위상 클록 신호들을 생성하고, 상기 오퍼레이션 모드에서 상기 다중 위상 클록 신호들을 상기 로컬 디-스큐부에 제공하는 위상 생성기;를 더 포함한다.
본 발명에서, 상기 로컬 디-스큐부는, 상기 오퍼레이션 모드에서 상기 제2 타이밍 정보에 대응하여 상기 제2 데이터 신호를 상기 미리 설정된 단위 간격의 배수로 지연시키는 디-플립플롭들; 및 상기 오퍼레이션 모드에서 상기 제2 타이밍 정보에 대응하여 상기 다중 위상 클록 신호들 중 하나를 선택하는 클록 선택기;를 포함한다.
본 발명에서, 상기 송수신기들은, 상기 클록 신호를 미리 설정된 비로 분할하고 분할된 클록 신호를 출력하는 클록 디바이더; 상기 클록 신호와 상기 분할된 클록 신호에 응답하여 상기 지연고정루프에 의해 지연된 상기 제1 데이터 신호를 병렬화하는 병렬 변환기; 및 상기 병렬 변환기의 출력 신호를 엔코딩한 상기 제1 타이밍 정보를 상기 글로벌 디-스큐부에 제공하는 엔코더;를 더 포함한다.
본 발명에서, 상기 송수신기들은 상기 클럭 신호와 선택된 위상 클럭 신호에 응답하여 지연된 상기 제2 데이터 신호를 직렬화하는 직렬 변환기; 상기 지연고정루프에 의해 지연된 클록 신호에 응답하여 상기 직렬 변환기의 출력 신호를 래치하는 래치부; 및 상기 래치부의 출력 신호에 응답하여 상기 보상 데이터를 상기 피 시험 장치에 제공하는 출력 구동부;를 더 포함한다.
본 발명에서, 상기 지연고정루프는 상기 오퍼레이션 모드에서 상기 클럭 신호를 상기 트레이닝 모드에서 락된(locked) 지연량으로 지연시키고, 지연된 상기 클럭 신호를 상기 래치부에 제공한다.
본 발명에서, 상기 클럭 신호를 생성하는 클럭 생성부; 및 상기 트레이닝 모드에서 상기 제1 데이터 신호를 생성하고, 상기 오퍼레이션모드에서 상기 제2 데이터 신호를 생성하는 데이터 생성부;를 더 포함한다.
본 발명의 다른 실시예에 따른 테스트 장치는, 클럭 신호를 기준으로 미리 설정된 단위 간격(Unit Interval)의 범위 내에서 제1 데이터 신호를 지연시키는 지연고정루프, 상기 지연고정루프에 의해 지연된 상기 제1 데이터 신호에 대응하는 제1 타이밍 정보를 제공하는 엔코더, 및 가장 느린 송수신기와의 타이밍 차이에 대응하는 제2 타이밍 정보에 대응하여 제2 데이터 신호를 상기 미리 설정된 단위 간격의 배수로 지연시키는 로컬 디-스큐부를 포함하는 송수신기들; 및 상기 제1 타이밍 정보를 수신하고, 상기 제1 타이밍 정보에 대응하여 가장 느린 상기 송수신기와의 타이밍 차이를 연산하며, 상기 타이밍 차이에 대응하는 상기 제2 타이밍 정보를 상기 로컬 디-스큐부에 제공하는 글로벌 디-스큐(De-skew)부;를 포함한다.
본 발명에서, 상기 지연고정루프는, 상기 미리 설정된 단위 간격의 범위 내에서 지연시키도록 설정된 지연 라인을 포함한다.
본 발명에서, 상기 로컬 디-스큐부는, 상기 제2 타이밍 정보에 대응하여 상기 제2 데이터 신호를 상기 미리 설정된 단위 간격의 배수로 지연시키는 로직 회로를 포함한다.
본 발명에서, 상기 송수신기들은, 상기 미리 설정된 단위 간격의 위상 차이를 가지는 다중 위상 클록 신호들을 생성하고, 이를 상기 로컬 디-스큐부에 제공하는 위상 생성기;를 더 포함한다.
본 발명에서, 상기 로컬 디-스큐부는, 상기 제2 타이밍 정보에 대응하여 상기 제2 데이터 신호를 상기 미리 설정된 단위 간격의 배수로 지연시키는 디 플립플롭들; 및 상기 제2 타이밍 정보에 대응하여 상기 다중 위상 클록 신호들 중 하나를 선택하는 클록 선택기;를 포함한다.
본 발명에서, 상기 제1 데이터 신호는 상기 송수신기들에 대응하는 채널들의 타이밍 정보를 얻기 위한 트레이닝 모드에 제공되는 신호이고, 상기 제2 데이터 신호는 피 시험 장치들을 테스트하는 오퍼레이션 모드에 제공되는 신호로 설정된다.
본 발명에 따르면, 지연고정루프의 지연을 미리 설정된 단위 간격(unit interval)으로 제한하므로 다수의 피 시험 장치들을 동시에 테스트 시 파워 드롭이 발생하는 것을 방지할 수 있다.
또한, 채널들 간의 디-스큐(De-skew)가 정상적으로 이루어져 다수의 피 시험 장치들을 동시에 정확히 테스트할 수 있다.
또한, 지연고정루프의 지연라인을 크기를 줄일 수 있으므로 설계 측면에서 칩 면적을 크게 줄일 수 있다.
또한, 위상고정루프의 주파수 변화에 상관없이 다양한 주파수 대역에서 피 시험 장치들을 동시에 테스트 할 수 있다.
도 1은 본 발명의 실시예에 따른 테스트 장치의 개략 블록도이다.
도 2는 본 발명의 실시예에 따른 테스트 장치의 세부 블럭도이다.
도 3는 본 발명의 실시예에 따른 테스트 장치의 송수신기의 블록도이다.
도 4은 본 발명의 실시예에 따른 테스트 장치의 트레이닝 모드에서의 동작을 설명하기 위한 블록도이다.
도 5는 본 발명의 실시예에 따른 테스트 장치의 오퍼레이션 모드에서의 동작을 설명하기 위한 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
도 1은 본 발명의 실시예에 따른 테스트 장치의 개략 블록도이다.
도 1을 참고하면, 본 발명의 실시예에 따른 테스트 장치(100)는 클록 생성부(10), 데이터 생성부(20), 송수신기들(TRX<0> ~ TRX<n>) 및 글로벌 디-스큐부(40)를 포함한다.
클록 생성부(10)는 클럭 신호(CLK)를 생성하고, 이를 양방향 송수신기들(TRX<0> ~ TRX<n>)에 제공한다. 일례로, 4.5GHz의 클럭 신호(CLK)를 제공하는 것으로 구성할 수 있다.
데이터 생성부(20)는 데이터 신호(DATA)를 생성하고, 이를 양방향 송수신기들(TRX<0> ~ TRX<n>)에 제공한다. 데이터 생성부(20)는 트레이닝 모드와 오퍼레이션 모드에 따라 다른 주파수의 데이터를 데이터 신호(DATA)로 제공하는 것으로 구성할 수 있다. 일례로, 트레이닝 모드에서 100MHz의 제1 데이터 신호(D1)를 데이터 신호(DATA)로 제공하고, 오퍼레이션 모드에서 4.5GHz의 제2 데이터 신호(D2)를 데이터 신호(DATA)를 제공하는 것으로 구성할 수 있다.
송수신기들(TRX<0> ~ TRX<n>)은 트레이닝 모드에서 지연고정루프(32, 도 3에 도시)를 통해 데이터 신호(DATA)가 클록 신호(CLK)에 동기되도록 미리 설정된 단위 간격(Unit Interval)의 범위 내에서 데이터 신호(DATA)를 지연시키고, 각 송수신기들(TRX<0> ~ TRX<n>)의 지연된 데이터 신호에 대응하는 제1 타이밍 정보(TP<0> ~ TP<n>)를 글로벌 디-스큐부(40)에 제공한다. 일례로, 단위 간격은 9Gbps의 1UI로 설정될 수 있다.
글로벌 디-스큐부(40)는 트레이닝 모드에서 각 송수신기들(TRX<0> ~ TRX<n>)로부터 지연된 데이터 신호에 대응하는 제1 타이밍 정보(TP<0> ~ TP<n>)를 수신하고, 가장 느린 송수신기와의 타이밍 차이에 대응하는 제2 타이밍 정보(LTP<0> ~ LTP<n>)를 각 송수신기들(TRX<0> ~ TRX<n>)에 제공한다.
송수신기들(TRX<0> ~ TRX<n>)은 오퍼레이션 모드에서 로컬 디-스큐부(44, 도 3에 도시)를 통해 제2 타이밍 정보(LTP<0> ~ LTP<n>)에 대응하는 단위 간격의 배수로 데이터 신호(DATA)를 지연시키고, 스큐(skew)가 보정된 보상 데이터(DATA_CP)를 다수의 피 시험 장치(200)들에게 동시에 제공한다. 일례로, 송수신기들(TRX<0> ~ TRX<n>)은 제2 타이밍 정보(LTP<0> ~ LTP<n>)에 대응하는 단위 간격의 정수 배로 데이터 신호(DATA)를 지연시킨다.
여기에서, 트레이닝 모드는 송수신기들(TRX<0> ~ TRX<n>)에 대응하는 채널들의 타이밍 정보를 얻기 위한 동작 구간이고, 오퍼레이션 모드는 피 시험 장치(200)들을 실질적으로 테스트하는 동작 구간으로 이해될 수 있다.
도 2는 본 발명의 실시예에 따른 테스트 장치의 세부 블럭도이다.
도 2를 참고하면, 본 발명의 실시예에 따른 테스트 장치(100)는 클록 생성부(10), 데이터 생성부(20), 클럭 및 데이터 트리(25), 송수신기들(TRX<0> ~ TRX<n>) 및 글로벌 디-스큐부(40)를 포함한다.
클록 생성부(10)는 위상 고정 루프(12) 및 클록 디바이더(14)를 포함하고, 위상 고정 루프(12)는 기준 클록 신호(RCLK)를 이용하여 생성한 클록 신호(CLK)을 송수신기(30)에 제공하며, 클록 디바이더(14)는 클록 신호(CLK)을 분할한 클록 신호(DCLK)를 데이터 생성부(20)에 제공한다. 일례로, 위상 고정 루프(12)는 4.5GHz의 클록 신호(CLK)를 제공하고, 클록 디바이더(14)는 4.5GHz의 클럭 신호(CLK)를 1/8로 분할한 562.5MHz의 클럭 신호(DCLK)를 제공하는 것으로 구성할 수 있다.
데이터 생성부(20)는 제1 데이터 생성부(22), 제2 데이터 생성부(24) 및 선택부(26)를 포함하고, 제1 데이터 생성부(22)는 트레이닝 모드에서 제1 데이터(D1)를 데이터 신호(DATA)로 제공하고, 제2 데이터 생성부(24)는 오퍼레이션 모드에서 제2 데이터(D2)를 데이터 신호(DATA)로 제공하며, 선택부(26)는 선택 신호(SEL)에 따라 제1 데이터(D1) 및 제2 데이터(D2) 중 하나를 선택하여 송수신기(30)에 제공한다. 일례로, 데이터 생성부(20)는 트레이닝 모드(training mode)에서 100MHz의 제1 데이터 신호(D1)를 데이터 신호(DATA)로 제공하고, 오퍼레이션 모드(operation mode)에서 4.5GHz의 제2 데이터 신호(D2)를 데이터 신호(DATA)를 제공하는 것으로 구성할 수 있다.
클럭 트리 및 데이터 트리(25)는 클록 생성부(10)의 클럭 신호(CLK)와 데이터 생성부(20)의 데이터 신호(DATA)를 각 송수신기들(TRX<0> ~ TRX<n>)에 전달하는 매개 역할을 한다.
송수신기들(TRX<0> ~ TRX<n>)은 트레이닝 모드에서 지연고정루프(32, 도 3에 도시)를 통해 데이터 신호(DATA)가 클록 신호(CLK)에 동기되도록 9Gbps의 1UI로 설정된 범위 내에서 데이터 신호(DATA)를 지연시키고, 지연된 데이터 신호에 대응하는 제1 타이밍 정보(TP<0> ~ TP<n>)를 글로벌 디-스큐부(40)에 제공한다. 본 실시예에 따르면, 지연고정루프(32)의 지연을 9Gbps의 1UI 범위 내로 제한하므로 고속의 데이터 신호를 이용하여 다수의 피 시험 장치들을 동시에 테스트하는 오퍼레이션 모드 동작에서 파워가 드롭(drop)되는 것을 방지할 수 있다.
그리고, 송수신기들(TRX<0> ~ TRX<n>)은 오퍼레이션 모드에서 로컬 디-스큐부(44, 도 3에 도시)를 통해 제2 타이밍 정보(LTP<0> ~ LTP<n>)에 대응하는 단위 간격의 배수로 데이터 신호(DATA)를 지연시키고, 스큐(skew)가 보정된 보상 데이터(DATA_CP)를 다수의 피 시험 장치(200)들에게 동시에 제공한다. 일례로, 로컬 디-스큐부(44)는 디-플립플롭들로 구성할 수 있다.
글로벌 디-스큐부(40)는 트레이닝 모드에서 각 송수신기들(TRX<0> ~ TRX<n>)로부터 지연된 데이터 신호에 대응하는 제1 타이밍 정보(TP<0> ~ TP<n>)를 수신하고, 가장 느린 송수신기와의 타이밍 차이에 대응하는 제2 타이밍 정보(LTP<0> ~ LTP<n>)를 각 송수신기들(TRX<0> ~ TRX<n>)에 제공한다.
도 3는 본 발명의 실시예에 따른 테스트 장치의 송수신기의 블록도이다.
도 3을 참고하면, 본 발명의 실시예에 따른 테스트 장치의 송수신기(30)는 지연고정루프(32), 디바이더(34), 위상 생성기(36), 병렬 변환기(38), 엔코더(42), 로컬 디-스큐부(44), 직렬 변환기(46), 래치부(48) 및 출력 구동부(52)를 포함한다.
지연고정루프(32)는 트레이닝 모드에서 클럭 신호(CLK)와 데이터 신호(DATA)를 수신하고, 데이터 신호(DATA)가 클록 신호(CLK)에 동기되도록 단위 간격의 범위 내에서 데이터 신호(DATA)를 지연시키며, 지연된 데이터 신호(D1_del)를 병렬 변환기(38)에 제공한다. 일례로, 지연고정루프(32)는 0 ~ 2ns 범위에서 지연하도록 지연라인을 구성할 수 있다.
그리고, 지연고정루프(32)는 오퍼레이션 모드에서 클록 신호(CLK)를 트레이닝 모드에서 락된(locked) 지연 값으로 지연시키고, 지연된 클럭 신호(CLK_del)를 래치부(48)에 제공한다.
디바이더(34)는 클럭 신호(CLK)를 분할한 클럭 신호(CLK_DIV)를 위상 생성기(36), 병렬 변환기(38) 및 로컬 디-스큐부(44)에 제공한다. 일례로, 디바이더(34)는 4.5GHz의 클럭 신호(CLK)를 1/8로 분할한 562.5MHz의 클럭 신호(CLK_DIV)를 제공하는 것을 구성할 수 있다.
위상 생성기(36)는 트레이닝 모드에서 분할된 클럭 신호(CLK_DIV)에 응답하여 미리 설정된 위상 차이를 갖는 다중 위상 클록 신호들(CLK<0:m>)을 생성하고, 오퍼레이션 모드에서 다중 위상 클록 신호들(CLK<0:m>)을 로컬 디-스큐부(44)에 제공한다. 일례로, 다중 위상 클록 신호들(CLK<0:m>)의 위상 차이는 9GHz의 1UI로 설정될 수 있다. 일례로, 위상 생성기(36)는 분할된 클럭 신호(CLK_DIV)를 지연하는 지연 라인, 지연 라인의 출력 신호와 분할된 클럭 신호(CLK_DIV)의 위상을 비교하여 검출 신호를 출력하는 위상 검출기 등을 포함할 수 있다. 여기서, m은 제2 데이터 신호(D2)의 비트 수에 대응된다. 일례로, 오퍼레이션 모드에서 16비트의 제2 데이터 신호를 제공하는 경우 9GHz의 1UI씩 위상 차이가 나는 다중 위상 클록 신호들(CLK<0:15>)를 생성하는 것으로 구성할 수 있다.
이러한 위상 생성기(36)는 트레이닝 모드에서 다중 위상 클록 신호들(CLK<0:m>)을 생성하고, 오퍼레이션 모드에서 다중 위상 클록 신호들(CLK<0:m>)을 로컬 디-스큐부(44)에 제공하므로, 위상고정루프(12)의 주파수 변화에 상관없이 다양한 주파수 대역에서 피 시험 장치(200)들을 동시에 테스트 할 수 있다.
병렬 변환기(38)는 트레이닝 모드에서 클록 신호(CLK)와 분할된 클록 신호(CLK_DIV)에 응답하여 지연고정루프(32)에 의해 지연된 데이터 신호(D1_del)를 병렬 데이터로 변환한다.
엔코더(42)는 트레이닝 모드에서 병렬 변환기(38)의 병렬 데이터를 엔코딩하고, 제1 타이밍 정보(TP)를 글로벌 디-스큐부(40)에 제공한다. 즉, 각 송수신기들(TRX<0> ~ TRX<n>)의 엔코더(42)는 지연고정루프(32)에 의해 지연된 데이터 신호(D1_del)에 대응하는 제1 타이밍 정보(TP<0> ~ TP<n>)를 글로벌 디-스큐부(40)에 제공한다.
로컬 디-스큐부(44)는 트레이닝 모드에서 가장 느린 송수신기와의 타이밍 차이에 대응하는 제2 타이밍 정보(LTP)를 수신하고 이를 저장한다. 그리고, 로컬 디-스큐부(44)는 오퍼레이션 모드에서 제2 타이밍 정보(LTP)에 대응하여 디-플립플롭(442, 도 5에 도시) 등의 로직 회로를 통해 데이터 신호(DATA)를 단위 간격의 배수로 지연시키고, 지연된 데이터 신호(D2_del)를 직렬 변환기(46)에 제공한다. 일례로, 가장 느린 송수신기와의 타이밍 차이가 N(여기서, N은 정수)인 경우 로직 회로를 통해 N*UI배만큼 데이터 신호(DATA)를 지연시킨다.
그리고, 로컬 디-스큐부(44)는 오퍼레이션 모드에서 클럭 선택기(444, 도 5에 도시)를 통해 다중 위상 클럭 신호들(CLK<0:m>) 중 하나를 선택하고, 선택한 위상 클럭 신호(CLK_SEL)를 직렬 변환기(46)에 제공한다.
직렬 변환기(46)는 오퍼레이션 모드에서 클럭 신호(CLK)와 클록 선택기(444)에 의해 선택된 위상 클록 신호(CLK_SEL)에 응답하여 지연된 제2 데이터 신호(D2_del)를 직렬 데이터로 변환한다.
래치부(48)는 오퍼레이션 모드에서 지연고정루프(32)에 의해 지연된 클록 신호(CLK_del)에 응답하여 직렬 변환기(46)의 직렬 데이터를 래치하고, 출력 구동부(52)는 오퍼레이션 모드에서 래치부(48)의 직렬 데이터에 응답하여 스큐가 보정된 보상 데이터(DATA_CP)를 피 시험 장치(200)에 제공한다.
도 4은 본 발명의 실시예에 따른 테스트 장치(100)의 트레이닝 모드에서의 동작을 설명하기 위한 블록도이다. 트레이닝 모드는 송수신기들(TRX<0> ~ TRX<n>)에 대응하는 채널들의 타이밍 정보를 얻기 위한 모드로 이해될 수 있다.
도 4를 참고하면, 지연고정루프(32)는 지연 라인(322), 멀티플렉서(324), 위상 검출기(326) 및 제어기(328)를 포함하며, 트레이닝 모드에서 클럭 신호(CLK)와 데이터 신호(DATA)를 수신한다.
지연 라인(322)은 지연 셀들을 통해 데이터 신호(DATA)를 지연시키고, 다수의 지연 신호를 출력하며, 멀티플렉서(324)는 제어기(328)의 제어에 따라 다수의 지연 신호 중 하나를 선택하여 출력한다. 위상 검출기(326)는 클럭 신호(CLK)와 선택된 지연 신호의 위상을 비교하고, 비교 결과에 대응하는 신호를 제어기(328)에 제공하며, 제어기(328)는 그에 따른 선택 신호를 멀티플렉서(324)에 제공한다.
이러한 지연고정루프(32)는 데이터 신호(DATA)와 클록 신호(CLK)가 미리 설정된 단위 간격의 배수로 차이가 나도록 단위 간격의 범위 내에서 데이터 신호(DATA)를 지연시키고, 지연시킨 데이터 신호(D1_del)를 병렬 변환기(38)에 제공한다.
병렬 변환기(38)는 트레이닝 모드에서 클록 신호(CLK)와 분할된 클록 신호(CLK_DIV)에 응답하여 지연고정루프(32)에 의해 지연된 데이터 신호(D1_del)를 병렬 데이터로 변환하고, 엔코더(42)는 트레이닝 모드에서 병렬 변환기(38)의 병렬 데이터를 엔코딩하고, 제1 타이밍 정보(TP)를 글로벌 디-스큐부(40)에 제공한다.
글로벌 디-스큐부(40)는 트레이닝 모드에서 송수신기들(TRX<0> ~ TRX<n>)로부터 지연된 데이터 신호에 대응하는 제1 타이밍 정보(TP<0> ~ TP<n>)를 수신하고, 가장 느린 송수신기와의 타이밍 차이에 대응하는 제2 타이밍 정보(LTP<0> ~ LTP<n>)를 연산하며, 제2 타이밍 정보(LTP<0> ~ LTP<n>)를 송수신기들(TRX<0> ~ TRX<n>)에 제공한다.
로컬 디-스큐부(44)는 트레이닝 모드에서 가장 느린 송수신기와의 타이밍 차이에 대응하는 제2 타이밍 정보(LTP<0> ~ LTP<n>)를 수신하고, 이를 저장한다.
위상 생성기(36)는 트레이닝 모드에서 분할된 클럭 신호(CLK_DIV)에 응답하여 미리 설정된 위상 차이를 갖는 다중 위상 클록 신호들(CLK<0:m>)을 생성하고, 이를 저장한다. 여기서, 다중 위상 클록 신호들(CLK<0:m>)의 위상 차이는 9GHz의 1UI로 설정될 수 있다.
도 5는 본 발명의 실시예에 따른 테스트 장치의 오퍼레이션 모드에서의 동작을 설명하기 위한 블록도이다. 오퍼레이션 모드는 피 시험 장치(200)들을 실질적으로 동시에 테스트하는 모드로 이해될 수 있다.
도 5를 참고하면, 지연고정루프(32)는 오퍼레이션 모드에서 클록 신호(CLK)를 트레이닝 모드에서 락된(locked) 지연 값으로 지연시키고, 지연된 클럭 신호(CLK_del)를 래치부(48)에 제공한다.
로컬 디-스큐부(44)는 오퍼레이션 모드에서 디-플립플롭(442)들을 통해 데이터 신호(DATA)를 가장 느린 송수신기와의 타이밍 차이에 대응하는 제2 타이밍 정보(LTP<0> ~ LTP<n>)에 응답하여 단위 간격의 배수로 지연시키고, 지연된 데이터 신호(D2_del)를 직렬 변환기(46)에 제공한다.
위상 생성기(36)는 오퍼레이션 모드에서 다중 위상 클록 신호들(CLK<0:m>)을 로컬 디-스큐부(44)에 제공하고, 로컬 디-스큐부(44)는 오퍼레이션 모드에서 클럭 선택기(444)를 통해 다중 위상 클럭 신호들(CLK<0:m>) 중 하나를 선택하고, 선택한 위상 클럭 신호(CLK_SEL)를 직렬 변환기(46)에 제공한다. 이는 위상고정루프(12)의 주파수 변화에 상관없이 다양한 주파수 대역에서 피 시험 장치(200)들을 동시에 테스트 할 수 있게 지원한다.
직렬 변환기(46)는 오퍼레이션 모드에서 클럭 신호(CLK)와 클록 선택기(444)에 의해 선택된 위상 클록 신호(CLK_SEL)에 응답하여 지연된 제2 데이터 신호(D2_del)를 직렬 데이터로 변환한다.
래치부(48)는 오퍼레이션 모드에서 지연고정루프(32)에 의해 지연된 클록 신호(CLK_del)에 응답하여 직렬 변환기(46)의 직렬 데이터를 래치하고, 출력 구동부(52)는 오퍼레이션 모드에서 래치부(48)의 직렬 데이터에 응답하여 스큐가 보정된 보상 데이터(DATA_CP)를 피 시험 장치(200)에 제공한다.
이와 같이, 본 발명의 실시예에 따른 테스트 장치(100)는 송수신기들(TRX<0> ~ TRX<n>)에 대응하는 채널들의 타이밍 정보를 얻기 위한 트레이닝 모드와 피 시험 장치(200)들을 실질적으로 동시에 테스트하는 오퍼레이션 모드로 나누어 동작한다.
본 발명의 실시예에 따르면, 지연고정루프(32)는 클록 신호(CLK)를 기준으로 데이터 신호(DATA)가 미리 설정된 단위 간격의 배수로 차이가 나도록 단위 간격의 범위 내에서 데이터 신호(DATA)를 지연시키도록 제한되므로, 다수의 피 시험 장치들을 동시에 테스트 시 파워 드롭이 발생하는 것을 방지할 수 있고, 지연고정루프의 지연라인을 크기를 줄일 수 있으므로 설계 측면에서 칩 면적을 크게 줄일 수 있다.
또한, 로컬 디-스큐부(44)는 가장 느린 송수신기와의 타이밍 차이에 대응하는 제2 타이밍 정보(LTP<0> ~ LTP<n>)에 응답하여 N*UI만큼 지연시키므로, 채널들 간의 디-스큐(De-skew)가 정상적으로 이루어져 다수의 피 시험 장치들을 동시에 정확히 테스트할 수 있다.
또한, 위상 생성기(36)는 오퍼레이션 모드에서 단위 간격 만큼의 위상 차이를 가지는 다중 위상 클록 신호들(CLK<0:m>)을 생성하고, 이를 보상 데이터(DATA_CP) 출력에 이용하므로, 위상고정루프의 주파수 변화에 상관없이 다양한 주파수 대역에서 피 시험 장치들을 동시에 테스트 할 수 있다.
한편, 본 발명의 실시예에 따른 테스트 장치는 테스트 모드에서 100MHz의 패턴 데이터 신호를 제공하는 것으로 구성하고 있으나, 테스트 모드에서 100MHz의 패턴 데이터 신호를 제공하여 가장 느린 송수신기와의 타이밍 차이에 대응하는 제2 타이밍 정보를 획득하고, 4.5GHz의 데이터 신호를 제공하여 지연고정루프의 지연을 락(lock)시키는 것으로 구성할 수 있다.
10: 클럭 생성부 20: 데이터 생성부
30: 송수신기 40: 글로벌 디-스큐부
100: 테스트 장치 200: 피 시험 장치

Claims (14)

  1. 트레이닝 모드에서 클럭 신호를 기준으로 미리 설정된 단위 간격의 범위 내에서 제1 데이터 신호를 지연시킨 제1 타이밍 정보를 제공하고 가장 느린 송수신기와의 타이밍 차이에 대응하는 제2 타이밍 정보를 수신하며, 오퍼레이션 모드에서 상기 제2 타이밍 정보에 대응하여 제2 데이터 신호를 상기 미리 설정된 단위 간격의 배수로 지연시킨 보상 데이터를 다수의 피 시험 장치들에게 동시에 제공하는 송수신기들; 및
    상기 트레이닝 모드에서 상기 제1 타이밍 정보를 수신하고, 상기 제1 타이밍 정보에 대응하여 가장 느린 상기 송수신기와의 타이밍 차이를 연산하고, 상기 타이밍 차이에 대응하는 상기 제2 타이밍 정보를 상기 송수신기들에 제공하는 글로벌 디-스큐(De-skew)부;
    를 포함하는 테스트 장치.
  2. 제 1 항에 있어서, 상기 송수신기들은,
    상기 트레이닝 모드에서 상기 클럭 신호를 기준으로 상기 제1 데이터 신호를 상기 미리 설정된 단위 간격의 범위 내에서 지연시키는 지연고정루프; 및
    상기 오퍼레이션 모드에서 상기 제2 데이터 신호를 상기 제2 타이밍 정보에 대응하는 상기 미리 설정된 단위 간격의 배수로 지연시키는 로컬 디-스큐부;를 포함하는 테스트 장치.
  3. 제 2 항에 있어서, 상기 송수신기들은,
    상기 트레이닝 모드에서 상기 미리 설정된 단위 간격의 위상 차이를 가지는 다중 위상 클록 신호들을 생성하고, 상기 오퍼레이션 모드에서 상기 다중 위상 클록 신호들을 상기 로컬 디-스큐부에 제공하는 위상 생성기;를 더 포함하는 테스트 장치.
  4. 제 3 항에 있어서, 상기 로컬 디-스큐부는,
    상기 오퍼레이션 모드에서 상기 제2 타이밍 정보에 대응하여 상기 제2 데이터 신호를 상기 미리 설정된 단위 간격의 배수로 지연시키는 디-플립플롭들; 및
    상기 오퍼레이션 모드에서 상기 제2 타이밍 정보에 대응하여 상기 다중 위상 클록 신호들 중 하나를 선택하는 클록 선택기;
    를 포함하는 테스트 장치.
  5. 제 2 항에 있어서, 상기 송수신기들은,
    상기 클록 신호를 미리 설정된 비로 분할하고 분할된 클록 신호를 출력하는 클록 디바이더;
    상기 클록 신호와 상기 분할된 클록 신호에 응답하여 상기 지연고정루프에 의해 지연된 상기 제1 데이터 신호를 병렬화하는 병렬 변환기; 및
    상기 병렬 변환기의 출력 신호를 엔코딩한 상기 제1 타이밍 정보를 상기 글로벌 디-스큐부에 제공하는 엔코더;
    를 더 포함하는 테스트 장치.
  6. 제 2 항에 있어서, 상기 송수신기들은
    상기 클럭 신호와 선택된 위상 클럭 신호에 응답하여 지연된 상기 제2 데이터 신호를 직렬화하는 직렬 변환기;
    상기 지연고정루프에 의해 지연된 클록 신호에 응답하여 상기 직렬 변환기의 출력 신호를 래치하는 래치부; 및
    상기 래치부의 출력 신호에 응답하여 상기 보상 데이터를 상기 피 시험 장치에 제공하는 출력 구동부;
    를 더 포함하는 테스트 장치.
  7. 제 6 항에 있어서, 상기 지연고정루프는
    상기 오퍼레이션 모드에서 상기 클럭 신호를 상기 트레이닝 모드에서 락된(locked) 지연량으로 지연시키고, 지연된 상기 클럭 신호를 상기 래치부에 제공하는 테스트 장치.
  8. 제 1 항에 있어서,
    상기 클럭 신호를 생성하는 클럭 생성부; 및
    상기 트레이닝 모드에서 상기 제1 데이터 신호를 생성하고, 상기 오퍼레이션모드에서 상기 제2 데이터 신호를 생성하는 데이터 생성부;
    를 더 포함하는 테스트 장치.
  9. 클럭 신호를 기준으로 미리 설정된 단위 간격(Unit Interval)의 범위 내에서 제1 데이터 신호를 지연시키는 지연고정루프,
    상기 지연고정루프에 의해 지연된 상기 제1 데이터 신호에 대응하는 제1 타이밍 정보를 제공하는 엔코더, 및
    가장 느린 송수신기와의 타이밍 차이에 대응하는 제2 타이밍 정보에 대응하여 제2 데이터 신호를 상기 미리 설정된 단위 간격의 배수로 지연시키는 로컬 디-스큐부를 포함하는 송수신기들; 및
    상기 제1 타이밍 정보를 수신하고, 상기 제1 타이밍 정보에 대응하여 가장 느린 상기 송수신기와의 타이밍 차이를 연산하며, 상기 타이밍 차이에 대응하는 상기 제2 타이밍 정보를 상기 로컬 디-스큐부에 제공하는 글로벌 디-스큐(De-skew)부;를 포함하는 테스트 장치.
  10. 제 9 항에 있어서, 상기 지연고정루프는,
    상기 미리 설정된 단위 간격의 범위 내에서 지연시키도록 설정된 지연 라인을 포함하는 테스트 장치.
  11. 제 9 항에 있어서, 상기 로컬 디-스큐부는,
    상기 제2 타이밍 정보에 대응하여 상기 제2 데이터 신호를 상기 미리 설정된 단위 간격의 배수로 지연시키는 로직 회로를 포함하는 테스트 장치.
  12. 제 9 항에 있어서, 상기 송수신기들은,
    상기 미리 설정된 단위 간격의 위상 차이를 가지는 다중 위상 클록 신호들을 생성하고, 이를 상기 로컬 디-스큐부에 제공하는 위상 생성기;를 더 포함하는 테스트 장치.
  13. 제 12 항에 있어서, 상기 로컬 디-스큐부는,
    상기 제2 타이밍 정보에 대응하여 상기 제2 데이터 신호를 상기 미리 설정된 단위 간격의 배수로 지연시키는 디 플립플롭들; 및
    상기 제2 타이밍 정보에 대응하여 상기 다중 위상 클록 신호들 중 하나를 선택하는 클록 선택기;를 포함하는 테스트 장치.
  14. 제 9 항에 있어서,
    상기 제1 데이터 신호는 상기 송수신기들에 대응하는 채널들의 타이밍 정보를 얻기 위한 구간에 제공되는 신호이고, 상기 제2 데이터 신호는 피 시험 장치들을 동시에 테스트하는 구간에 제공되는 신호로 설정된 테스트 장치.
KR1020160165760A 2016-12-07 2016-12-07 테스트 장치 KR102629183B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160165760A KR102629183B1 (ko) 2016-12-07 2016-12-07 테스트 장치
US15/650,403 US10557888B2 (en) 2016-12-07 2017-07-14 Test apparatus
US16/733,035 US10983164B2 (en) 2016-12-07 2020-01-02 Test apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160165760A KR102629183B1 (ko) 2016-12-07 2016-12-07 테스트 장치

Publications (2)

Publication Number Publication Date
KR20180065222A KR20180065222A (ko) 2018-06-18
KR102629183B1 true KR102629183B1 (ko) 2024-01-24

Family

ID=62240096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160165760A KR102629183B1 (ko) 2016-12-07 2016-12-07 테스트 장치

Country Status (2)

Country Link
US (2) US10557888B2 (ko)
KR (1) KR102629183B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3879746A4 (en) * 2018-12-21 2021-12-22 Huawei Technologies Co., Ltd. CLOCK DOMAIN CROSSING PROCESSING CIRCUIT
US11742979B2 (en) * 2019-12-18 2023-08-29 Siemens Industry Software Inc. Transmission rate adaptation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030007581A1 (en) 1998-11-09 2003-01-09 Agazzi Oscar E. Multi-pair gigabit ethernet transceiver
US20050134286A1 (en) 2003-12-19 2005-06-23 Schneider Myron J. Systems and methods for defining acceptable device interconnect, and for evaluating device interconnect
US20080012549A1 (en) 2006-06-19 2008-01-17 Kam Brandon R Circuit and method for on-chip jitter measurement
US20080252341A1 (en) 2007-04-13 2008-10-16 Hynix Seminconductor, Inc. Clock signal distribution circuit and interface apparatus using the same
US20090052509A1 (en) 1998-08-28 2009-02-26 Agazzi Oscar E Phy control module for a multi-pair gigabit transceiver
US20100153792A1 (en) 2008-12-15 2010-06-17 Samsung Electronics Co., Ltd. Circuit and method for correcting skew in a plurality of communication channels for communicating with a memory device, memory controller, system and method using the same, and memory test system and method using the same
KR101004664B1 (ko) 2009-06-03 2011-01-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696951A (en) * 1996-01-03 1997-12-09 Credence Systems Corporation Signal deskewing system for synchronous logic circuit
US6388482B1 (en) * 2000-06-21 2002-05-14 Infineon Technologies North America Corp. DLL lock scheme with multiple phase detection
US8149901B2 (en) * 2005-05-27 2012-04-03 Verigy (Singapore) Pte. Ltd. Channel switching circuit
KR100897349B1 (ko) 2007-06-12 2009-05-15 주식회사 유니테스트 반도체 소자 테스트 장치
KR20130035507A (ko) * 2011-09-30 2013-04-09 에스케이하이닉스 주식회사 반도체 장치
KR102165231B1 (ko) 2013-12-30 2020-10-14 에스케이하이닉스 주식회사 스큐를 보정하는 리시버 회로, 이를 포함하는 반도체 장치 및 시스템
KR20160046259A (ko) 2014-10-20 2016-04-28 에스케이하이닉스 주식회사 테스트 경로 보상 회로 및 테스트 경로 보상 시스템

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090052509A1 (en) 1998-08-28 2009-02-26 Agazzi Oscar E Phy control module for a multi-pair gigabit transceiver
US20030007581A1 (en) 1998-11-09 2003-01-09 Agazzi Oscar E. Multi-pair gigabit ethernet transceiver
US20050134286A1 (en) 2003-12-19 2005-06-23 Schneider Myron J. Systems and methods for defining acceptable device interconnect, and for evaluating device interconnect
US20080012549A1 (en) 2006-06-19 2008-01-17 Kam Brandon R Circuit and method for on-chip jitter measurement
US20080252341A1 (en) 2007-04-13 2008-10-16 Hynix Seminconductor, Inc. Clock signal distribution circuit and interface apparatus using the same
US20100153792A1 (en) 2008-12-15 2010-06-17 Samsung Electronics Co., Ltd. Circuit and method for correcting skew in a plurality of communication channels for communicating with a memory device, memory controller, system and method using the same, and memory test system and method using the same
KR101004664B1 (ko) 2009-06-03 2011-01-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작방법

Also Published As

Publication number Publication date
KR20180065222A (ko) 2018-06-18
US10983164B2 (en) 2021-04-20
US20180156870A1 (en) 2018-06-07
US10557888B2 (en) 2020-02-11
US20200132765A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
US8094766B2 (en) Tracker circuit and method for automated test equipment systems
KR101382500B1 (ko) 지연 고정 회로 및 클록 생성 방법
US8942333B2 (en) Apparatus and methods for clock alignment for high speed interfaces
US20030043926A1 (en) Circuit and method for generating a timing signal, and signal transmission system performing for high-speed signal transmission and reception between LSIs
US8143926B2 (en) Data signal generating apparatus
KR101994243B1 (ko) 클럭 생성 회로 및 이를 포함하는 반도체 장치
KR102001692B1 (ko) 멀티 채널 지연 고정 루프
US20120112810A1 (en) Clock de-skewing delay locked loop circuit
US20080238504A1 (en) Phase locked loop
US9455725B2 (en) Phase detector and associated phase detecting method
KR20100019799A (ko) 반도체 테스트 장치
US10983164B2 (en) Test apparatus
US7210052B2 (en) Method and system for synchronizing all clock sources of semiconductor devices
US7882474B2 (en) Testing phase error of multiple on-die clocks
KR101062856B1 (ko) 스큐 검출 회로와 이를 이용한 반도체 메모리 장치
US6704892B1 (en) Automated clock alignment for testing processors in a bypass mode
KR102106337B1 (ko) 반도체 소자의 테스트를 위한 고속 클럭 동기 회로
US9467152B2 (en) Output circuit
KR102491525B1 (ko) 반도체 장치의 클럭 생성 회로
JP2007127460A (ja) 半導体集積回路
US20150263849A1 (en) Phase adjustment circuit and method, and data transmission apparatus and system
KR101082426B1 (ko) 클럭 생성 회로 및 클럭 생성 회로를 포함하는 테스트 시스템
KR20140075348A (ko) 반도체 장치
US10079593B2 (en) Folded divider architecture
US8004332B2 (en) Duty ratio control apparatus and duty ratio control method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant