TWI596618B - 動態隨機存取記憶體以及搭載動態隨機存取記憶體之系統的測試方法 - Google Patents
動態隨機存取記憶體以及搭載動態隨機存取記憶體之系統的測試方法 Download PDFInfo
- Publication number
- TWI596618B TWI596618B TW105101983A TW105101983A TWI596618B TW I596618 B TWI596618 B TW I596618B TW 105101983 A TW105101983 A TW 105101983A TW 105101983 A TW105101983 A TW 105101983A TW I596618 B TWI596618 B TW I596618B
- Authority
- TW
- Taiwan
- Prior art keywords
- random access
- dynamic random
- access memory
- variation
- input
- Prior art date
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本發明係有關測試方法，特別係有關搭載動態隨機存取記憶體之系統的測試方法。
現行搭載動態隨機存取記憶體之系統，普遍應用於筆記型電腦、個人電腦或行動裝置之中。在上述系統與所搭載之動態隨機存取記憶體發生相容性問題時，一般而言，無法有效找出上述相容性問題係發生在所搭載之動態隨機存取記憶體的哪些接腳(pin)，以及上述接腳發生相容性問題的原因。
由於無法有效找出發生上述相容性問題的接腳以及原因，針對上述相容性問題的偵錯過程，將會消耗許多的時間以及成本，進而對整體的研發過程造成負擔。
本發明提供一種動態隨機存取記憶體，包括複數輸入接腳以及複數輸出接腳；一主要電路，耦接該等輸入接腳和該等輸出接腳；以及一控制電路，在該動態隨機存取記憶體操作於一測試模式時，每隔一既定間隔時間，將該主要電路輸出給不同之該等輸出接腳其中之一的輸出訊號，或該主要電路從不同之該等輸入接腳其中之一接收的輸入訊號，加入一變異
量。其中，該控制電路記錄該等輸出接腳之輸出訊號以及該等輸入接腳的輸入訊號，被加入該變異量的時間以及該變異量。
本發明提供一種搭載動態隨機存取記憶體之系統的測試方法，包括在該動態隨機存取記憶體操作於一測試模式時，每隔一既定間隔時間，將該動態隨機存取記憶體之不同的複數輸出接腳其中之一的輸出訊號，或該動態隨機存取記憶體之不同的複數輸入接腳其中之一的輸入訊號，加入一變異量；將該等輸出接腳之輸出訊號或該等輸入接腳的輸入訊號，被加入該變異量的時間以及該變異量，記錄至一測試資料；以及當該系統失效時，依據該測試資料，找出該系統失效時所對應的輸入接腳或輸出接腳，以及該變異量。
在一實施例中，本發明提供之上述搭載動態隨機存取記憶體之系統的測試方法，更包括計算該動態隨機存取記憶體接收再新訊號(refresh)的一累計接收次數；以及在該累計接收次數符合一既定數量時，將該動態隨機存取記憶體接收該既定數量之再新訊號所需的時間，設定為該既定間隔時間。
在另一實施例中，本發明提供之上述搭載動態隨機存取記憶體之系統的測試方法，更包括將該系統失效時所對應的該變異量，依據一查找表，找出該動態隨機存取記憶體之該等輸出、輸入接腳之訊號，在該測試模式以外之一操作模式時，發生該系統失效時所對應的該變異量的機率。
100‧‧‧動態隨機存取記憶體
101‧‧‧主要電路
102‧‧‧控制電路
103‧‧‧輸入/輸出接腳
1011-1013‧‧‧輸入接腳
1021-1023‧‧‧輸出接腳
t0-t3‧‧‧時間點
R1-R3、T1-T3‧‧‧原訊號
D‧‧‧變異量
300‧‧‧時序圖
301-303‧‧‧輸入訊號
td‧‧‧時間延遲
400‧‧‧時序圖
401-403‧‧‧輸入訊號
Vd‧‧‧電壓偏差值
500A、500B‧‧‧流程圖
501-505‧‧‧步驟
第1圖係依據本發明一實施例之動態隨機存取記憶體的示
意圖。
第2A圖係依據本發明一實施例之調整動態隨機存取記憶體的輸入接腳的操作示意圖。
第2B圖係依據本發明一實施例之調整動態隨機存取記憶體的輸出接腳的操作示意圖。
第3圖係依據本發明一實施例之調整動態隨機存取記憶體之輸入接腳之延遲的時序圖。
第4圖係依據本發明一實施例之調整動態隨機存取記憶體之輸入接腳之訊號強度的時序圖。
第5A、5B圖係依據本發明一實施例之搭載動態隨機存取記憶體之系統的測試流程圖。
為讓本發明之上述目的、特徵和優點能更明顯易懂，下文特舉出本發明之具體實施例，並配合所附圖式，作詳細說明如下。
第1圖係依據本發明一實施例之動態隨機存取記憶體100的示意圖。動態隨機存取記憶體100包括主要電路101、控制電路102以及輸入/輸出接腳103，而輸入/輸出接腳103包括輸入接腳1011~1013以及輸出接腳1021~1023。其中，主要電路101透過控制電路102以耦接輸入/輸出接腳103。
在一些實施例中，動態隨機存取記憶體100被搭載至一電子系統，當動態隨機存取記憶體100操作在一測試模式時，控制電路102每隔一既定間隔時間，將主要電路101從輸入接腳1011~1013其中之一接收的輸入訊號，加入一變異量，如
第2A圖所示(該測試模式於時間點t1開始)；或將主要電路101輸出給該等輸出接腳1021~1023其中之一的輸出訊號，加入該變異量，如第2B圖所示(該測試模式於時間點t1開始)；且控制電路102用以記錄輸入接腳1011~1013的訊號以及輸出接腳1021~1023的訊號，被加入該變異量的時間點以及該變異量。
在第2A圖中，該測試模式於時間點t1開始，輸入接腳1011~1013分別在時間點t1~t3中，加入一變異量D，而時間點t1~t3之相鄰時間點的時間間隔，即為該既定間隔時間。以輸入接腳1011為例，控制電路102在時間點t2、t3時，將輸入接腳1011接收的原訊號R1送至主要電路101；而在時間點t1時，將輸入接腳1011接收的原訊號R1加入變異量D，再傳送至主要電路101，並同時將輸入接腳1011之訊號被加入變異量D之時間點t1以及變異量D，記錄至一測試資料。如第2A圖所示，控制電路102每隔該既定間隔時間，將輸入接腳1011~1013其中之一所接收的原訊號R1、R2或R3加入變異量D，藉以在不同的時間點，測試變異量D在個別輸入接腳1011~1013所造成的影響。控制電路102更分別將輸入接腳1011~1013之訊號被加入變異量D之時間點以及變異量D，記錄至該測試資料，藉以在該電子系統與動態隨機存取記憶體100發生相容性問題或失效時，依據該測試資料，找出造成該電子系統與動態隨機存取記憶體100發生相容性問題或失效的輸入接腳以及變異量D。
在第2B圖中，該測試模式於時間點t1開始，輸出接腳1021~1023分別在時間點t1~t3中，加入變異量D，而時間點t1~t3之相鄰時間點的時間間隔，即為該既定間隔時間。以輸
出接腳1021為例，控制電路102在時間點t1、t2時，將主要電路101發送之原訊號T1，發送至輸出接腳1021；而在時間點t3時，將主要電路101發送之原訊號T1加入變異量D，再傳送至輸出接腳1021，並同時將輸出接腳1021之訊號被加入變異量D之時間點t3以及變異量D記錄至該測試資料。如第2B圖所示，控制電路102每隔該既定間隔時間，將主要電路101發送至輸出接腳1021~1023其中之一的原訊號T1、T2或T3，加入變異量D，藉以在不同的時間點，測試變異量D在個別輸出接腳1021~1023所造成的影響。控制電路102更分別將輸出接腳1021~1023之訊號被加入變異量D之時間點以及變異量D，記錄至該測試資料，藉以在該電子系統與動態隨機存取記憶體100發生相容性問題或失效時，依據該測試資料，找出造成該電子系統與動態隨機存取記憶體100發生相容性問題或失效的輸出接腳以及變異量D。
在一些實施例中，當動態隨機存取記憶體100操作在該測試模式時，控制電路102可依任意次序，在每隔該既定間隔時間後，將變異量D加入輸入/輸出接腳103其中之一之訊號，且分別將輸入/輸出接腳103之個別接腳之訊號被加入變異量D之時間點以及變異量D，記錄至該測試資料。在一些實施例中，當動態隨機存取記憶體100操作在一測試模式時，輸入/輸出接腳103之所有接腳之訊號皆透過上述方法，在相隔該既定間隔時間下加入變異量D，且將上述接腳之訊號被加入變異量D之時間點以及變異量D，個別紀錄至該測試資料。
在一些實施例中，當動態隨機存取記憶體100操作
在該測試模式時，該既定時間係由控制電路102之一時序電路所定義。在另一些實施例中，當動態隨機存取記憶體100操作在該測試模式時，該既定時間係由控制電路102之一計數器電路所產生，該計數器電路計算動態隨機存取記憶體100從該電子系統所接收之再新訊號(refresh)的一累計接收次數，其中，該計數器電路在該累計接收次數符合一既定數量時，將動態隨機存取記憶體100接收該既定數量之再新訊號所需的時間，設定為該既定間隔時間。在一些實施例中，當動態隨機存取記憶體100操作在該測試模式時，該既定間隔時間係人為可辨識的一段時間，例如五分鐘，但本發明不限於此。
在一些實施例中，變異量D係一訊號時間延遲。第3圖係依據本發明一實施例之調整動態隨機存取記憶體100之輸入接腳之訊號時間延遲的時序圖300。在第3圖中，該測試模式於時間點t1開始，時間點t1~t3之相鄰時間點的時間間隔，即為該既定間隔時間，而輸入接腳1011之輸入訊號301、輸入接腳1012之輸入訊號302以及輸入接腳1013之輸入訊號303，分別在時間點t1~t3時被控制電路102加入一變異量。在此實施例中，該變異量係一訊號時間延遲td，且控制電路102分別將輸入接腳1011~1013之訊號被加入訊號時間延遲td之時間點以及訊號時間延遲td，記錄至一測試資料。在此實施例中，當動態隨機存取記憶體100操作在該測試模式時，若該電子系統與動態隨機存取記憶體100發生相容性問題或失效，可依據該測試資料，找出造成該電子系統與動態隨機存取記憶體100發生相容性問題或失效的輸入接腳以及訊號時間延遲td。
在一些實施例中，當動態隨機存取記憶體100操作在該測試模式時，動態隨機存取記憶體100之輸出接腳其中之一，亦可透過控制電路102在每隔該既定時間間隔後，加入訊號時間延遲td，且控制電路102將輸出接腳之訊號被加入訊號時間延遲td之時間點以及訊號時間延遲td，個別記錄至該測試資料。
在一些實施例中，變異量D係一電流偏差值或一電壓偏差值。第4圖係依據本發明一實施例之調整動態隨機存取記憶體100之輸入接腳之電壓訊號的電壓偏差值的時序圖400。在第4圖中，該測試模式於時間點t1開始，時間點t1~t3之相鄰時間點的時間間隔，即為該既定間隔時間，而輸入接腳1011之輸入訊號401、輸入接腳1012之輸入訊號402以及輸入接腳1013之輸入訊號403，分別在時間點t1~t3時被控制電路102加入一變異量。在此實施例中，該變異量係一電壓偏差值Vd，且控制電路102分別將輸入接腳1011~1013之電壓訊號被加入電壓偏差值Vd之時間點以及電壓偏差值Vd，記錄至一測試資料。在此實施例中，當動態隨機存取記憶體100操作在該測試模式時，若該電子系統與動態隨機存取記憶體100發生相容性問題或失效，可依據該測試資料，找出造成該電子系統與動態隨機存取記憶體100發生相容性問題或失效的輸入接腳以及電壓偏差值Vd。
在一些實施例中，當動態隨機存取記憶體100操作在該測試模式時，動態隨機存取記憶體100之輸出接腳其中之一，亦可透過控制電路102在每隔該既定時間間隔後，加入電
壓偏差值Vd，且控制電路102將輸出接腳之訊號被加入電壓偏差值Vd之時間點以及電壓偏差值Vd，個別記錄至該測試資料。
在一些實施例中，當動態隨機存取記憶體100操作在該測試模式時，控制電路102加入輸入/輸出接腳103之不同接腳之訊號的變異量，可以係不同的性質，且控制電路102將輸入/輸出接腳103之訊號被加變異量之時間點以及該變異量，個別記錄至該測試資料。例如，當動態隨機存取記憶體100操作在該測試模式時，控制電路102可在輸入/輸出接腳103之一輸入接腳之訊號加入訊號時間延遲；而在該既定間隔時間後，控制電路102可在輸入/輸出接腳103之另一輸入接腳或輸出接腳之訊號，加入電壓偏差值或電流偏差值。
在一些實施例中，當動態隨機存取記憶體100操作在該測試模式時，若控制電路102加入輸入/輸出接腳103之訊號的一變異量，致使該電子系統與動態隨機存取記憶體100發生相容性問題或失效時，更可依據一查找表，找出動態隨機存取記憶體100之輸入/輸出接腳103之訊號，對應該電子系統啟動後，動態隨機存取記憶體100在該測試模式以外的一操作模式下，發生該變異量的機率(亦即動態隨機存取記憶體100產生該變異量而致使該電子系統失效的機率)，進而可得知動態隨機存取記憶體100於該測試模式以外的一操作模式下，應用於該電子系統的良率。
在一些實施例中，上述查找表的製作，係透過在一測試系統的一既定模式的操作下，量測一既定數量的相同動態隨機存取記憶體(例如與動態隨機存取記憶體100相同之動
態隨機存取記憶體)之輸入/輸出接腳的訊號。繼之，個別將該等動態隨機存取記憶體之輸入/輸出接腳的訊號，所發生之最大偏差量(亦即變異量)以及發生該等變異量的機率，紀錄並製成上述查找表，並用以對應一變異量與該變異量的發生機率。
第5A圖係依據本發明一實施例之搭載動態隨機存取記憶體之系統的測試流程圖500A。在步驟501中，開啟搭載一動態隨機存取記憶體之一電子系統，並將該動態隨機存取記憶體操作於一測試模式。在步驟502中，設定一變異量。在步驟503中，每隔一既定間隔時間，該動態隨機存取記憶體將該變異量，分別加入該動態隨機存取記憶體之輸入/輸出接腳其中之一的訊號，並將各輸入/輸出接腳之訊號被加入該變異量的時間點以及該變異量，分別紀錄至一測試資料；且同時檢測搭載該動態隨機存取記憶體之該電子系統是否失效，若該電子系統沒有發生失效，步驟進入502；若該電子系統發生失效，步驟進入504。在步驟504中，依據該電子系統發生失效的時間點，從該測試資料找出造成該電子系統失效的輸入/輸出接腳以及該變異量。
第5B圖係依據本發明一實施例之搭載動態隨機存取記憶體之系統的測試流程圖500B。步驟501至步驟503與第500A圖相同，在此不再贅述。步驟505之內容，係除了第5A圖之步驟504的內容外，更包括依據一查找表，得知該動態隨機存取記憶體之輸入/輸出接腳之訊號，對應該電子系統啟動後，該動態隨機存取記憶體於該測試模式以外的一操作模式下，應用於該電子系統而發生該變異量的機率。
本發明所提供之一些實施例，可在一動態隨機存取記憶體操作在一測試模式時，當該動態隨機存取記憶體與其搭載之一電子系統，發生相容性問題或失效時，依據該動態隨機存取記憶體所儲存之一測試資料，基於發生相容性問題或失效的時間點，找出造成問題之該動態隨機存取記憶體的接腳以及變異量，藉此明確定義問題發生的位置以及原因。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
500A‧‧‧流程圖
501-504‧‧‧步驟
Claims (10)
- 一種動態隨機存取記憶體，包括：複數輸入接腳以及複數輸出接腳；一主要電路，耦接該等輸入接腳和該等輸出接腳；以及一控制電路，在該動態隨機存取記憶體操作於一測試模式時，每隔一既定間隔時間，將該主要電路輸出給不同之該等輸出接腳其中之一的輸出訊號，或該主要電路從不同之該等輸入接腳其中之一接收的輸入訊號，加入一變異量；其中，該控制電路將該等輸出接腳之輸出訊號或該等輸入接腳的輸入訊號被加入該變異量的時間以及該變異量紀錄至一測試資料；其中，該測試資料被配置以在該動態隨機存取記憶體失效時，基於該動態隨機存取記憶體發生失效的一時間點，指示造成該動態隨機存取記憶體失效的輸入接腳或輸出接腳，以及該變異量。
- 如申請專利範圍第1項所述之動態隨機存取記憶體，其中，該控制電路更包括一計數器電路，計算該動態隨機存取記憶體接收再新訊號的一累計接收次數；其中，該計數器電路在該累計接收次數符合一既定數量時，將該動態隨機存取記憶體接收該既定數量之再新訊號所需的時間，設定為該既定間隔時間。
- 如申請專利範圍第1項所述之動態隨機存取記憶體，其中，該變異量係一電流偏差值或一電壓偏差值。
- 如申請專利範圍第1項所述之動態隨機存取記憶體，其中， 該變異量係一訊號時間延遲。
- 一種搭載動態隨機存取記憶體之系統的測試方法，包括：在該動態隨機存取記憶體操作於一測試模式時，每隔一既定間隔時間，將該動態隨機存取記憶體之不同的複數輸出接腳其中之一的輸出訊號，或該動態隨機存取記憶體之不同的複數輸入接腳其中之一的輸入訊號，加入一變異量；將該等輸出接腳之輸出訊號或該等輸入接腳的輸入訊號，被加入該變異量的時間以及該變異量，記錄至一測試資料；以及當該系統失效時，依據該系統發生失效的時間點，從該測試資料找出造成該系統失效的輸入接腳或輸出接腳，以及該變異量。
- 如申請專利範圍第5項所述之搭載動態隨機存取記憶體之系統的測試方法，更包括：計算該動態隨機存取記憶體接收再新訊號的一累計接收次數；以及在該累計接收次數符合一既定數量時，將該動態隨機存取記憶體接收該既定數量之再新訊號所需的時間，設定為該既定間隔時間。
- 如申請專利範圍第5項所述之搭載動態隨機存取記憶體之系統的測試方法，更包括：將該系統失效時所對應的該變異量，依據一查找表，找出該動態隨機存取記憶體之該等輸出、輸入接腳之訊號，在該測試模式以外之一操作模式時，發生該系統失效時所對 應的該變異量的機率。
- 如申請專利範圍第5項所述之搭載動態隨機存取記憶體之系統的測試方法，其中，該變異量係一電流偏差值或一電壓偏差值。
- 如申請專利範圍第5項所述之搭載動態隨機存取記憶體之系統的測試方法，其中，該變異量係一訊號時間延遲。
- 一種動態隨機存取記憶體，包括：複數輸入接腳以及複數輸出接腳；一主要電路，耦接該等輸入接腳和該等輸出接腳；以及一控制電路，在該動態隨機存取記憶體操作於一測試模式時，每隔一既定間隔時間，將該主要電路輸出給不同之該等輸出接腳其中之一的輸出訊號，或該主要電路從不同之該等輸入接腳其中之一接收的輸入訊號，加入一變異量；其中，該控制電路記錄該等輸出接腳之輸出訊號以及該等輸入接腳的輸入訊號，被加入該變異量的時間以及該變異量；其中，該變異量係一電流偏差值或一電壓偏差值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105101983A TWI596618B (zh) | 2016-01-22 | 2016-01-22 | 動態隨機存取記憶體以及搭載動態隨機存取記憶體之系統的測試方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105101983A TWI596618B (zh) | 2016-01-22 | 2016-01-22 | 動態隨機存取記憶體以及搭載動態隨機存取記憶體之系統的測試方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201727659A TW201727659A (zh) | 2017-08-01 |
| TWI596618B true TWI596618B (zh) | 2017-08-21 |
Family
ID=60186488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105101983A TWI596618B (zh) | 2016-01-22 | 2016-01-22 | 動態隨機存取記憶體以及搭載動態隨機存取記憶體之系統的測試方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI596618B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS522456B1 (zh) * | 1971-05-11 | 1977-01-21 | ||
| US6400625B2 (en) * | 2000-05-10 | 2002-06-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device capable of performing operational test for contained memory core at operating frequency higher than that of memory tester |
| US6512704B1 (en) * | 2001-09-14 | 2003-01-28 | Sun Microsystems, Inc. | Data strobe receiver |
| US20100153792A1 (en) * | 2008-12-15 | 2010-06-17 | Samsung Electronics Co., Ltd. | Circuit and method for correcting skew in a plurality of communication channels for communicating with a memory device, memory controller, system and method using the same, and memory test system and method using the same |
| CN202205465U (zh) * | 2011-07-19 | 2012-04-25 | 西安华芯半导体有限公司 | 一种dram源同步的测试电路 |
-
2016
- 2016-01-22 TW TW105101983A patent/TWI596618B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS522456B1 (zh) * | 1971-05-11 | 1977-01-21 | ||
| US6400625B2 (en) * | 2000-05-10 | 2002-06-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device capable of performing operational test for contained memory core at operating frequency higher than that of memory tester |
| US6512704B1 (en) * | 2001-09-14 | 2003-01-28 | Sun Microsystems, Inc. | Data strobe receiver |
| US20100153792A1 (en) * | 2008-12-15 | 2010-06-17 | Samsung Electronics Co., Ltd. | Circuit and method for correcting skew in a plurality of communication channels for communicating with a memory device, memory controller, system and method using the same, and memory test system and method using the same |
| CN202205465U (zh) * | 2011-07-19 | 2012-04-25 | 西安华芯半导体有限公司 | 一种dram源同步的测试电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201727659A (zh) | 2017-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hashemian et al. | A robust authentication methodology using physically unclonable functions in DRAM arrays | |
| US8862953B2 (en) | Memory testing with selective use of an error correction code decoder | |
| US20140088947A1 (en) | On-going reliability monitoring of integrated circuit chips in the field | |
| US9712330B2 (en) | Physically uncloneable function device using MRAM | |
| JPH1186598A (ja) | 組込みテスト回路を使用したｄｒａｍにおけるデータ保持時間を検証しかつ特性付けるための方法および装置 | |
| US20170123892A1 (en) | Parity check circuit and memory device including the same | |
| JP2009021707A (ja) | 発振装置、その調整方法及びメモリ装置 | |
| TWI741809B (zh) | 刷新測試電路及方法 | |
| TWI426513B (zh) | 資訊處理系統 | |
| US10302692B1 (en) | Aging-sensitive recycling sensors for chip authentication | |
| TW201919062A (zh) | 偽靜態隨機存取記憶體及其刷新的方法 | |
| JP2010151756A (ja) | 電池パック | |
| KR20140006219A (ko) | 반도체 장치 및 이의 테스트 회로 | |
| TWI596618B (zh) | 動態隨機存取記憶體以及搭載動態隨機存取記憶體之系統的測試方法 | |
| CN106997784B (zh) | 动态随机存取存储器以及搭载其系统的测试方法 | |
| JP2007087467A (ja) | データ転送動作終了検知回路及びこれを備える半導体記憶装置 | |
| WO2017065802A1 (en) | Scrubbing data in a memory device | |
| US9824745B1 (en) | Refresh time detection circuit and semiconductor device including the same | |
| JP6010645B2 (ja) | 検査装置及び方法 | |
| TWI774493B (zh) | 可用於信號轉換器的控制電路與校正方法 | |
| US9703625B1 (en) | Method and apparatus for detecting or correcting multi-bit errors in computer memory systems | |
| JP2014146222A (ja) | 車両用マイクロコンピュータ装置 | |
| WO2023272788A1 (zh) | 一种信号生成电路、方法及半导体存储器 | |
| TW201501125A (zh) | 半導體裝置 | |
| WO2002001363A1 (fr) | Dispositif et procede de commande de memoire |