JP2010086995A - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP2010086995A
JP2010086995A JP2008250914A JP2008250914A JP2010086995A JP 2010086995 A JP2010086995 A JP 2010086995A JP 2008250914 A JP2008250914 A JP 2008250914A JP 2008250914 A JP2008250914 A JP 2008250914A JP 2010086995 A JP2010086995 A JP 2010086995A
Authority
JP
Japan
Prior art keywords
heat spreader
circuit
semiconductor element
circuit board
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008250914A
Other languages
English (en)
Other versions
JP5550225B2 (ja
Inventor
Kiyoaki Kudo
清昭 工藤
Takashi Shibazaki
孝 柴崎
Tetsuya Yamamoto
哲也 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008250914A priority Critical patent/JP5550225B2/ja
Priority to US12/568,491 priority patent/US8373197B2/en
Priority to CN2009101796099A priority patent/CN101714542B/zh
Publication of JP2010086995A publication Critical patent/JP2010086995A/ja
Application granted granted Critical
Publication of JP5550225B2 publication Critical patent/JP5550225B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】内蔵される素子同士の熱干渉が抑制されると共に装置全体の小型化も達成された回路装置を提供する。
【解決手段】本発明の混成集積回路装置１０は、ヒートスプレッダー３０Ａに固着された半導体素子２８Ａ等から成る混成集積回路が上面に組み込まれた回路基板１２と、回路基板１２を被覆して混成集積回路を封止する封止樹脂４４と、導電パターン２０から成るパッドに固着されて外部に延在するリード１４とを有する構成となっている。そして、ヒートスプレッダー３０Ａに実装される半導体素子２８Ａの位置と、ヒートスプレッダー３０Ｂに実装される半導体素子２８Ｂの位置とを異ならせて両者を離間している。
【選択図】図２

Description

本発明は回路装置に関し、特に、素子どうしの熱干渉が抑制された回路装置に関するものである。
図５を参照して、従来型の回路装置の一例として混成集積回路装置１００の構成を説明する。先ず、矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成され、この導電パターン１０３の所望の箇所に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子１０５Ａとチップ素子１０５Ｂが採用されている。半導体素子１０５Ａは、例えばトランジスタまたはダイオードであり、上面の電極が金属配線１０７を経由して所定の導電パターン１０３と接続され、裏面の電極は導電パターン１０３Ａに接続されている。一方、コンデンサまたは抵抗器であるチップ素子１０５Ｂは、両端の電極が半田等の接合材１０６を介して接合されている。また、封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。
上記した構成の混成集積回路の上面には、例えば、インバータ回路等の大電流のスイッチングを行う回路が構築される。
特開２００７−０３６０１４号公報
しかしながら、例えばインバータ回路が組み込まれた装置全体の小型化の為に、複数個のパワー系のトランジスタを狭い領域に配置させると、トランジスタ同士が熱的に干渉して、自己発熱以上にジャンクション温度が上昇してしまう問題があった。
更に、この問題を回避するために、トランジスタ同士を離間して配置させると、熱的な干渉は抑制されるものの、装置全体の小型化が阻まれる問題があった。
本発明は上記した問題を鑑みて成されたものであり、本発明の主たる目的は、内蔵される素子同士の熱干渉が抑制されると共に装置全体の小型化も達成された回路装置を提供することにある。
本発明の回路装置は、回路基板と、前記回路基板の上面に配置された第１ヒートスプレッダーと、前記第１ヒートスプレッダーの上面に固着された第１半導体素子と、前記回路基板の上面にて前記第１ヒートスプレッダーに接近して配置された第２ヒートスプレッダーと、前記第２ヒートスプレッダーの上面に固着された第２半導体素子と、を備え、前記第１ヒートスプレッダーの上面に前記第１半導体素子が固着される箇所と、前記第２ヒートスプレッダーの上面に前記第２半導体素子が固着される箇所とを異ならせることを特徴とする。
本発明によれば、ヒートスプレッダーに固着された半導体素子を接近して配置させる際に、ヒートスプレッダーの上面において半導体素子が実装される位置をずらして配置させている。従って、接近して配置されたヒートスプレッダーの上面に配置された半導体素子同士を極力離間して配置させることができ、熱干渉を抑制して半導体素子の過熱が抑制される。
図１を参照して、本発明の回路装置の一例として混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０を示す斜視図であり、図１（Ｂ）は混成集積回路装置１０の代表的な断面図であり、図１（Ｃ）は拡大された断面図である。
図１（Ａ）および図１（Ｂ）を参照して、混成集積回路装置１０は、導電パターン２０および半導体素子２８Ａ等（回路素子）から成る混成集積回路が上面に組み込まれた回路基板１２と、回路基板１２を被覆して混成集積回路を封止する封止樹脂４４と、導電パターン２０から成るパッドに固着されて外部に延在するリード１４とを主要に有する構成となっている。
回路基板１２は、アルミニウム（Ａｌ）や銅（Ｃｕ）等を主材料とする金属基板である。回路基板１２の具体的な大きさは、例えば、縦×横＝６１ｍｍ×８８ｍｍ程度であり、厚みは１．５ｍｍ〜２．０ｍｍ程度である。回路基板１２としてアルミニウムより成る基板を採用した場合は、回路基板１２の両主面は陽極酸化膜により被覆される。ここで、樹脂材料や、セラミックに代表される無機材料等の絶縁材料から回路基板１２が構成されても良い。
絶縁層１８は、回路基板１２の上面全域を覆うように形成されている。絶縁層１８は、ＡＬ２Ｏ３等のフィラーが例えば６０重量％〜８０重量％程度に高充填されたエポキシ樹脂等から成る。フィラーが混入されることにより、絶縁層１８の熱抵抗が低減されるので、内蔵される回路素子から発生した熱を、絶縁層１８および回路基板１２を経由して良好に外部に放出することができる。絶縁層１８の具体的な厚みは、例えば５０μｍ程度である。
導電パターン２０は厚みが例えば３５μｍ〜７０μｍ程度の銅等の金属から成り、所定の電気回路が形成されるように絶縁層１８の表面に形成される。また、リード１４が固着される部分に、導電パターン２０からなるパッドが設けられる。
導電パターン２０に電気的に接続される回路素子としては、能動素子や受動素子を全般的に採用することができる。具体的には、トランジスタ、ＬＳＩチップ、ダイオード、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器などを回路素子として採用することができる。図１（Ａ）を参照すると、回路基板１２の上面には、半導体素子２８Ａ、ＬＳＩである制御素子３２、チップ抵抗やチップコンデンサ等であるチップ素子３４が実装されて導電パターン２０と接続されている。
本実施の形態では、発熱量が大きい半導体素子２８Ａ等は、銅などの熱伝導性に優れた金属片から成るヒートスプレッダー３０Ａの上面に載置されている。即ち、導電パターン２０から成るパッドの上面にヒートスプレッダー３０Ａが実装され、このヒートスプレッダー３０Ａの上面に、半導体素子２８Ａの裏面電極（例えばコレクタ電極）が接続される。ヒートスプレッダー３０Ａは、実装される半導体素子２８Ａよりも広い面積を持つ。従って、半導体素子２８Ａから発生した熱は、ヒートスプレッダー３０Ａにより横方向に拡散され、広い面積を持ってヒートスプレッダー３０Ａから回路基板１２に伝導される。このことにより、ヒートスプレッダー３０Ａを用いない場合と比較すると、半導体素子２８Ａから発生した熱をより良好に外部に放出させることができる。また、ヒートスプレッダー３０Ａは、半導体素子２８Ａの主電極を流れる電流が通過する経路としても機能している。
ヒートスプレッダー３０Ａの具体的な大きさは、例えば、縦×横×厚さ＝１５ｍｍ×１５ｍｍ×１ｍｍ程度である。ヒートスプレッダー３０Ａの上面には、１つの半導体素子が実装されても良いし、複数の半導体素子が実装されても良い。ヒートスプレッダー３０Ａの上面に実装される半導体素子としては、ＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタまたはダイオードが採用される。ここで、ヒートスプレッダーは、ヒートシンクまたはＲプレートと称される場合もある。
回路基板１２の上面に構築された混成集積回路は樹脂封止される。図１（Ｂ）には、ケース材２２を用いた樹脂封止を示している。ここでは、回路基板１２の側辺に、額縁状のケース材２２の側壁内面を当接させ、ケース材２２により囲まれる領域に封止樹脂４４を充填することで樹脂封止を行っている。即ち、半導体素子２８Ａ等の回路素子、金属配線３８、リード１４および導電パターン２０が封止樹脂４４により被覆される。ここで、ケース材２２は樹脂材料を射出成形して製造された枠状の部材であり、封止樹脂４４はフィラーが混入された熱硬化性樹脂から成る。ここでは、回路基板１２の対向する側面に、ケース材２２の第１側壁２４と第２側壁２６とが当接している。両側壁の下端の内側には、回路基板１２および絶縁基板１６の厚みに即した形状の凹部が設けられている。
更にまた、回路基板１２の上面に形成された回路素子等を封止する構成としては、フタ状のケース材で回路基板１２の上面を塞ぐ構成でも良い。更には、トランスファーモールドされた封止樹脂４４により回路基板１２の上面、側面および下面を被覆しても良い。
図１（Ｃ）を参照して、本形態では、回路基板１２と絶縁基板１６とを積層させている。先ず、回路基板１２の上面を被覆する絶縁層１８を部分的に除去して露出部４０が設けられており、この露出部４０から露出する回路基板１２と導電パターン２０とが、金属配線３８を経由して接続されている。ここで、金属配線３８には、直径が数十μｍ程度の金属細線と、直径が数百μｍ程度の金属太線とが含まれる。
この様に、露出部４０を介して回路基板１２と導電パターン２０とを接続することにより、回路基板１２の電位を固定電位（接地電位や電源電位）にすることが可能となり、回路基板１２により外部からのノイズが遮蔽されるシールド効果をより大きくすることができる。更には、導電パターン２０の一部と回路基板１２との電位が同一に成るので、両者の間に発生する寄生容量を低減させることも可能となる。上記構成の回路基板１２の裏面は、シリコン樹脂やポリイミド樹脂等から成る絶縁層４２を介して、絶縁基板１６の上面に貼着される。
絶縁基板１６は、回路基板１２と同様にアルミニウム等の金属から成り、平面的な大きさが回路基板１２よりも大きく形成されている。従って、絶縁基板１６の端部と、回路基板１２の端部とは離間して配置されている。また、ポリイミド樹脂等の樹脂材料から成る絶縁層４２により、絶縁基板１６の上面は被覆されている。更に、絶縁基板１６の下面は、ケース材２２の側壁の下端と同一平面上に位置している。以上のように、回路基板１２と絶縁基板１６とを積層させることで、基板の放熱性と耐圧性とを高いレベルで両立させることができる。更にここで、絶縁基板１６を回路基板１２よりも小さく形成することによっても、金属材料が露出する回路基板１２の側面を外部と絶縁させることができる。
図２を参照して、次に、ヒートスプレッダーおよび半導体素子の配置に関して説明する。図２（Ａ）は半導体素子２８Ａ等の配置を示す平面図であり、図２（Ｂ）は他の配置を示す平面図であり、図２（Ｃ）は熱干渉を抑制する為の構成を示す断面図である。
図２（Ａ）を参照して、ここでは、紙面上にて横方向であるＸ方向に沿って３つのヒートスプレッダー３０Ａ、３０Ｂ、３０Ｃが接近して配置されている。ここでは、Ｘ方向に対して直線状に３つのヒートスプレッダー３０Ａ等が配置されているが、若干ずれて配置されても良い。装置全体の小型化のために、これらのヒートスプレッダー３０Ａ等は接近して配置され、ヒートスプレッダー３０Ａとヒートスプレッダー３０Ｂとが離間する距離Ｌ１は、例えば２ｍｍ以下である。この様に密にヒートスプレッダー３０Ａ等が配置された場合、各々のヒートスプレッダー３０Ａ等の上面の中央部に半導体素子２８Ａ等を配置すると、半導体素子どうしが接近することとなり、熱干渉による過熱が発生する恐れがある。
この熱干渉を抑制するために、本実施の形態では、各々のヒートスプレッダーの上面において、半導体素子が実装される位置を異ならせている。図２（Ａ）では、Ｘ方向に直交するＹ方向に対して、各半導体素子がずれて配置されている。具体的には、半導体素子２８Ａはヒートスプレッダー３０Ａの上端寄りに配置され、半導体素子２８Ｂはヒートスプレッダー３０Ｂの中央部付近に配置され、半導体素子２８Ｃはヒートスプレッダー３０Ｃの下端寄りに配置されている。この様にすることで、全ての半導体素子をヒートスプレッダーの中央に配置した場合と比較して、各半導体素子を離間させることができる。具体的には、半導体素子２８Ａと半導体素子２８Ｂとが離間する距離Ｌ２を、例えば、１０ｍｍ程度以上にすることもできる。
図２（Ｂ）を参照すると、各ヒートスプレッダーの上面に、ＩＧＢＴとダイオードが配置されている。具体的には、ヒートスプレッダー３０Ａの上面にはＩＧＢＴ５０Ａとダイオード５２Ａが固着され、ヒートスプレッダー３０Ｂの上面にはＩＧＢＴ５０Ｂとダイオード５２Ｂが固着され、ヒートスプレッダー３０Ｃの上面にはＩＧＢＴ５０Ｃとダイオード５２Ｃが固着されている。そして、動作時に於いては、ＩＧＢＴの方がダイオードよりも発熱量が大きく、熱干渉を起こす恐れが大きい。
ＩＧＢＴどうしの熱干渉を抑制するために、本実施の形態では、中央に配置されたヒートスプレッダー３０Ｂに配置される素子のＹ方向（紙面上に於ける上方方向）の位置関係を、両端に配置されたヒートスプレッダー３０Ａ、３０Ｃに配置される素子とは逆方向にしている。即ち、左端に位置するヒートスプレッダー３０Ａでは、ＩＧＢＴ５０Ａが上端寄りに配置され、ダイオード５２Ａが下端寄りに配置される。同様に、右端に位置するヒートスプレッダー３０Ｃでも、ＩＧＢＴ５０Ｂが上端寄りに配置され、ダイオード５２Ｃが下端寄りに配置される。一方、中央に配置されたヒートスプレッダー３０Ｂでは、ＩＧＢＴ５０Ｂは下端寄りに配置され、ダイオード５２Ｂは上端寄りに配置されている。この様にすることで、発熱量が大きいＩＧＢＴどうしを離間して配置させることが可能となり、動作時に於ける熱干渉が抑制される。例えば、ＩＧＢＴどうしが離間する距離Ｌ３を、１０ｍｍ以上にすることができる。
図２（Ｃ）を参照して、熱干渉を抑制する他の構造を説明する。ここでは、ヒートスプレッダー３０Ａとヒートスプレッダー３０Ｂとの間に、断熱性に優れた材料から成る壁状の壁部４６を設けている。この壁部４６は、例えば、フィラーを含まない樹脂材料等の断熱性の高い材料から成る。この様に壁部４６を設けることにより熱伝導が抑制され、隣接する半導体素子２８Ａ、２８Ｂとの間で熱干渉が発生することが抑制される。
更にまた、素子どうしの熱干渉を抑制するために、ヒートスプレッダー３０Ａとヒートスプレッダー３０Ｂとの間の回路基板１２を溝状に除去してスリット４８が設けられている。回路基板１２はアルミニウム等の熱伝導性に優れた材料から成るので、回路基板１２を熱が伝導することにより熱干渉が発生してしまう恐れがある。このことから、回路基板１２を部分的に除去してスリット４８を設けることにより、回路基板１２を経由した熱の伝導が低減されて熱干渉が抑制される。
図３を参照して、本実施の形態の混成集積回路装置１０にインバータ回路が組み込まれた場合に関して説明する。図３（Ａ）は３相のインバータ回路を示す回路図であり、図３（Ｂ）はインバータ回路が組み込まれた回路基板１２を概略的に示す平面図である。
図３（Ａ）には、回路基板１２の上面に形成される電気回路の一例として、外部から入力される交流電力を直流電力に変換する整流回路５４と、直流電力を所定の周波数の交流電圧に変換するインバータ回路５６とが示されている。
整流回路５４は、ブリッジ接続された４つのダイオードから成り、外部から入力された交流電力を直流電力に変換する。また、コンデンサＣは、変換後の直流電力を安定化させるためのものである。整流回路５４にて変換された直流電力は、インバータ回路５６に出力される。
インバータ回路５６は、６個のＩＧＢＴ（Ｑ１−Ｑ６）と６個のダイオード（Ｄ１−Ｄ６）から構成され、Ｑ１−Ｑ３がハイサイド側のトランジスタであり、Ｑ４−Ｑ６がローサイド側のトランジスタである。そして、各ＩＧＢＴ（Ｑ１−Ｑ６）のコレクタ電極およびエミッタ電極には、逆並列にフライホイールダイオード（Ｄ１−Ｄ６）が接続されている。この様に、フライホイールダイオードをＩＧＢＴに対して逆並列に接続させることで、誘導性負荷に発生する逆起電力からＩＧＢＴが過電圧破壊されないように保護することができる。
また、ＩＧＢＴ（Ｑ１）とＩＧＢＴ（Ｑ４）とは直列に接続されており、排他的にオン／オフ制御されて両素子の中間点からＵ相の交流電力がリードを経由して外部に出力される。また、ＩＧＢＴ（Ｑ２）とＩＧＢＴ（Ｑ５）とは直列に接続されており、排他的にオン／オフする両素子の中間点からＶ相の交流電力が外部に出力される。更に、直列接続されるＩＧＢＴ（Ｑ３）とＩＧＢＴ（Ｑ６）は排他的にオン／オフし、両者の中間点からＷ相の交流電力が外部に出力される。そして、各相の出力は、リード１４を経由してモータＭの励磁巻線へ供給されて、モータＭが駆動される。各ＩＧＢＴのスイッチングは、不図示の制御素子により制御されている。
図３（Ｂ）を参照して、上記したＩＧＢＴおよびダイオードは、導電パターンの上面に実装されたヒートスプレッダーに固着される。そして、同一のヒートスプレッダーに固着されたＩＧＢＴとダイオードとは、相補排他的に電流が流れる。即ち、図３に示すＱ１に電流が流れるときにはＤ１には電流が流れず、Ｄ１に電流が流れるときにはＱ１には電流が流れない。
具体的には、導電パターン２０Ａの上面に３つのヒートスプレッダー３０Ａ、３０Ｂ、３０Ｃが接近して配置される。そして、ヒートスプレッダー３０Ａの上面にＩＧＢＴ（Ｑ１）とダイオードＤ１が配置され、ヒートスプレッダー３０Ｂの上面にＩＧＢＴ（Ｑ２）とダイオードＤ２が配置され、ヒートスプレッダー３０Ｃの上面にＩＧＢＴ（Ｑ３）とダイオードＤ３が配置される。また、ＩＧＢＴ（Ｑ１）およびダイオードＤ１は、金属配線を経由して共通に導電パターン２０Ｂと接続されている。そして、ＩＧＢＴ（Ｑ２）およびダイオードＤ２は、金属配線を経由して共通に導電パターン２０Ｃと接続されている。更に、ＩＧＢＴ（Ｑ３）およびダイオードＤ３は、金属配線を経由して共通に導電パターン２０Ｄと接続されている。
更に、上面にＩＧＢＴ（Ｑ４）およびダイオードＤ４が配置されたヒートスプレッダー３０Ｄは、導電パターン２０Ｂの上面に実装されている。そして、上面にＩＧＢＴ（Ｑ５）とダイオードＤ５が固着されたヒートスプレッダー３０Ｅは、導電パターン２０Ｃの上面に固着されている。また、上面にＩＧＢＴ（Ｑ６）およびダイオードＤ６が固着されたヒートスプレッダー３０Ｆは、導電パターン２０Ｄに実装されている。また、ヒートスプレッダー３０Ｄ、３０Ｅ、３０Ｆの上面に実装された各素子は、金属配線を経由して導電パターン２０Ｅに接続されている。
また、導電パターン２０Ａに接続するリード１４Ａは電源のプラス側であり、導電パターン２０Ｅに接続するリード１４Ｂは電源のマイナス側である。更に、導電パターン２０Ｂに接続するリード１４ＣからはＵ相の出力が取り出され、導電パターン２０Ｃに接続するリード１４ＤからはＶ相の出力が取り出され、導電パターン２０Ｄに接続するリード１４ＥからはＷ相の出力が取り出される。
図３（Ｂ）に示されているように、導電パターン２０Ａに実装されるヒートスプレッダー３０Ａ、３０Ｂ、３０Ｃは、接近して配置されているので、これらの上面に配置されるＩＧＢＴ（Ｑ１−Ｑ３）は熱干渉が発生し易い状況にある。この熱干渉を防止するために、本実施形態では、発熱量が比較的多いＩＧＢＴがヒートスプレッダーに実装される位置を異ならせている。具体的には、左端に配置されたヒートスプレッダー３０Ａでは、紙面上にてＩＧＢＴ（Ｑ１）をダイオードＤ１よりも上方に配置している。このことは、右端に配置されたヒートスプレッダー３０Ｃも同様である。一方、中央部に配置されたヒートスプレッダー３０Ｂでは、ＩＧＢＴとダイオードとの上下方向の位置関係が逆となっており、ＩＧＢＴ（Ｑ２）が下端寄りに配置されており、ダイオードＤ２が上端寄りに配置されている。
この様にすることで、ＩＧＢＴ（Ｑ１）とＩＧＢＴ（Ｑ２）とが離間して配置され、同様にＩＧＢＴ（Ｑ２）とＩＧＢＴ（Ｑ３）も離間して配置される。結果的に、隣接するＩＧＢＴどうしの間に熱干渉が発生することが抑制される。
また、ヒートスプレッダー３０Ｄおよびヒートスプレッダー３０Ｅに関しても、上面に実装されるＩＧＢＴどうしが離間するように配置されている。即ち、ヒートスプレッダー３０Ｄの上面に固着されるＩＧＢＴ（Ｑ４）は、ダイオードＤ４よりもヒートスプレッダー３０Ｅから離間する位置に配置されている。この様にすることで、ＩＧＢＴ（Ｑ４）とＩＧＢＴ（Ｑ５）が離間して配置されて熱干渉が抑制される。
更に、ヒートスプレッダー３０Ｅとヒートスプレッダー３０Ｆに関しては、両ヒートスプレッダーを離間して配置させることで、熱干渉が抑制されている。更に、両ヒートスプレッダーどうしの間の領域は、サーミスタ等の回路素子が配置される領域と成っているので、両ヒートスプレッダーを離間させることによる装置全体の大型化が抑制される。
図４を参照して、次に、伝熱シミュレーションを行った結果を説明する。図４（Ａ）はシミュレーションの結果を示す平面図であり、図４（Ｂ）はシミュレーションの結果を示す断面図である。
図４（Ａ）を参照すると、熱が高くなる領域は黒色にて示され、熱が低い領域は白色にて示されている。この図を参照すると、ヒートスプレッダー３０Ｄの上面に実装されたＩＧＢＴ（Ｑ４）や、ヒートスプレッダー３０Ｅの上面に実装されたＩＧＢＴ（Ｑ５）が、濃い黒色を呈している。しかしながら、最も温度が高い箇所でも１００℃以下であるので、本実施の形態の混成集積回路装置では、熱干渉による過熱が抑制されていることが明らかとなった。
図４（Ｂ）の断面図を参照すると、ＩＧＢＴ（Ｑ５）が実装される部分のヒートスプレッダー３０Ｅの上面が最も高い温度を呈している。しかしながら、この部分の温度も１００℃以下であるので、半導体素子の動作に悪影響は及ばない範囲である。
以上のシミュレーション結果から、本実施の形態によれば、半導体素子どうしの熱干渉による過熱が抑制されることが明らかとなった。
本発明の回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図であり、（Ｃ）は拡大された断面図である。 本発明の回路装置を示す図であり、（Ａ）および（Ｂ）はヒートスプレッダーおよび半導体素子の配置を示す平面図であり、（Ｃ）は断熱のための構成を示す断面図である。 （Ａ）は本発明の回路装置に組み込まれる回路の一例を示す回路図であり、（Ｂ）はこの回路が組み込まれた装置を示す平面図である。 本発明の回路装置に対して伝熱シミュレーションを行った結果を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 従来の混成集積回路装置を示す断面図である。
符号の説明
１０ 回路装置
１２ 回路基板
１４，１４Ａ，１４Ｂ，１４Ｃ，１４Ｄ，１４Ｅ リード
１６ 絶縁基板
１８ 絶縁層
２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ、２０Ｅ 導電パターン
２２ ケース材
２４ 第１側壁
２６ 第２側壁
２８Ａ，２８Ｂ，２８Ｃ 半導体素子
３０Ａ，３０Ｂ，３０Ｃ、３０Ｄ、３０Ｅ、３０Ｆ ヒートスプレッダー
３２ 制御素子
３４ チップ素子
３６ パッド
３８ 金属配線
４０ 露出部
４２ 絶縁層
４４ 封止樹脂
４６ 壁部
４８ スリット
５０Ａ，５０Ｂ，５０Ｃ ＩＧＢＴ
５２Ａ，５２Ｂ，５２Ｃ ダイオード
５４ 整流回路
５６ インバータ回路
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６ ダイオード
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６ ＩＧＢＴ

Claims (6)

  1. 回路基板と、
    前記回路基板の上面に配置された第１ヒートスプレッダーと、前記第１ヒートスプレッダーの上面に固着された第１半導体素子と、
    前記回路基板の上面にて前記第１ヒートスプレッダーに接近して配置された第２ヒートスプレッダーと、前記第２ヒートスプレッダーの上面に固着された第２半導体素子と、を備え、
    前記第１ヒートスプレッダーの上面に前記第１半導体素子が固着される箇所と、前記第２ヒートスプレッダーの上面に前記第２半導体素子が固着される箇所とを異ならせることを特徴とする回路装置。
  2. 前記第1ヒートスプレッダーおよび前記第２ヒートスプレッダーは一方向に整列して配置され、
    前記第１ヒートスプレッダーの上面に配置される前記第１半導体素子の位置と、前記第２ヒートスプレッダーの上面に配置される前記第２半導体素子の位置とは、前記一方向に対して直交する他方向にずらして配置されることを特徴とする請求項１記載の回路装置。
  3. 前記第１半導体素子には、第１トランジスタと、前記第１トランジスタに並列に接続された第１ダイオードとが含まれ、
    前記第２半導体素子には、第２トランジスタと、前記第２トランジスタに並列に接続された第２ダイオードとが含まれ、
    前記第１トランジスタと前記第１ダイオードとは、前記他方向に沿って配置され、
    前記第２トランジスタと前記第２ダイオードとは、前記他方向に沿って配置されると共に、前記第１トランジスタと前記第１ダイオードとは逆の順序で配置されることを特徴とする請求項２記載の回路装置。
  4. 前記第１トランジスタおよび前記第２トランジスタは、インバータ回路を構成するＩＧＢＴであることを特徴とする請求項３記載の回路装置。
  5. 前記第１ヒートスプレッダーと、前記第２ヒートスプレッダーとの間に、回路素子を配置することを特徴とする請求項４記載の回路装置。
  6. 前記第1ヒートスプレッダーと前記第２ヒートスプレッダーとの間の領域の前記回路基板を部分的に除去してスリットを設けることを特徴とする請求項４記載の回路装置。
JP2008250914A 2008-09-29 2008-09-29 回路装置 Active JP5550225B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008250914A JP5550225B2 (ja) 2008-09-29 2008-09-29 回路装置
US12/568,491 US8373197B2 (en) 2008-09-29 2009-09-28 Circuit device
CN2009101796099A CN101714542B (zh) 2008-09-29 2009-09-29 电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008250914A JP5550225B2 (ja) 2008-09-29 2008-09-29 回路装置

Publications (2)

Publication Number Publication Date
JP2010086995A true JP2010086995A (ja) 2010-04-15
JP5550225B2 JP5550225B2 (ja) 2014-07-16

Family

ID=42056427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008250914A Active JP5550225B2 (ja) 2008-09-29 2008-09-29 回路装置

Country Status (3)

Country Link
US (1) US8373197B2 (ja)
JP (1) JP5550225B2 (ja)
CN (1) CN101714542B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012039114A1 (ja) * 2010-09-24 2012-03-29 オンセミコンダクター・トレーディング・リミテッド 回路装置
JP2013201325A (ja) * 2012-03-26 2013-10-03 Semiconductor Components Industries Llc 回路装置
JP2013236114A (ja) * 2013-08-28 2013-11-21 Mitsubishi Electric Corp 半導体モジュール
CN103229297B (zh) * 2010-09-24 2016-12-14 半导体元件工业有限责任公司 电路装置
JP2019169664A (ja) * 2018-03-26 2019-10-03 株式会社デンソー 集積回路装置及び電子装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5749468B2 (ja) * 2010-09-24 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
WO2013105456A1 (ja) * 2012-01-13 2013-07-18 住友ベークライト株式会社 回路基板および電子デバイス
EP2660863B1 (en) 2012-05-02 2019-07-10 ABB Schweiz AG Power semiconductor module
JP6333693B2 (ja) * 2014-09-30 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置
EP3211668B1 (en) * 2016-02-23 2019-04-17 ABB Schweiz AG Arrangement for subsea cooling of semiconductor modules
US10368431B2 (en) * 2017-07-20 2019-07-30 Astec International Limited Cooling assemblies for electronic devices
JP7098953B2 (ja) * 2018-02-20 2022-07-12 三菱電機株式会社 半導体装置
US11222878B2 (en) * 2019-04-30 2022-01-11 Ab Mikroelektronik Gesellschaft Mit Beschraenkter Haftung Electronic power module

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148647A (ja) * 1994-11-15 1996-06-07 Toshiba Corp 半導体装置
JP2002076256A (ja) * 2000-08-30 2002-03-15 Mitsubishi Electric Corp 電力用半導体装置
JP2002368192A (ja) * 2001-06-08 2002-12-20 Fuji Electric Co Ltd 半導体装置
JP2003009546A (ja) * 2001-06-20 2003-01-10 Hitachi Ltd 電力変換装置及びそれを備えた移動体
JP2003007966A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 半導体装置
JP2003142689A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置
JP2004096035A (ja) * 2002-09-04 2004-03-25 Denki Kagaku Kogyo Kk モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板
JP2004235175A (ja) * 2003-01-28 2004-08-19 Hitachi Ltd パワー半導体モジュール
JP2007067117A (ja) * 2005-08-30 2007-03-15 Sanyo Electric Co Ltd 回路装置
JP2008511974A (ja) * 2004-09-01 2008-04-17 オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー パワー半導体モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
EP1742265B1 (en) * 2000-04-19 2013-08-07 Denso Corporation Coolant cooled type semiconductor device
JP4769973B2 (ja) 2005-07-28 2011-09-07 オンセミコンダクター・トレーディング・リミテッド 回路装置
US8163604B2 (en) * 2005-10-13 2012-04-24 Stats Chippac Ltd. Integrated circuit package system using etched leadframe
JP5017977B2 (ja) * 2006-09-14 2012-09-05 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148647A (ja) * 1994-11-15 1996-06-07 Toshiba Corp 半導体装置
JP2002076256A (ja) * 2000-08-30 2002-03-15 Mitsubishi Electric Corp 電力用半導体装置
JP2002368192A (ja) * 2001-06-08 2002-12-20 Fuji Electric Co Ltd 半導体装置
JP2003007966A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 半導体装置
JP2003009546A (ja) * 2001-06-20 2003-01-10 Hitachi Ltd 電力変換装置及びそれを備えた移動体
JP2003142689A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置
JP2004096035A (ja) * 2002-09-04 2004-03-25 Denki Kagaku Kogyo Kk モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板
JP2004235175A (ja) * 2003-01-28 2004-08-19 Hitachi Ltd パワー半導体モジュール
JP2008511974A (ja) * 2004-09-01 2008-04-17 オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー パワー半導体モジュール
JP2007067117A (ja) * 2005-08-30 2007-03-15 Sanyo Electric Co Ltd 回路装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012039114A1 (ja) * 2010-09-24 2012-03-29 オンセミコンダクター・トレーディング・リミテッド 回路装置
CN103229297A (zh) * 2010-09-24 2013-07-31 半导体元件工业有限责任公司 电路装置
US9363894B2 (en) 2010-09-24 2016-06-07 Semiconductor Components Industries, Llc Circuit device
CN103229297B (zh) * 2010-09-24 2016-12-14 半导体元件工业有限责任公司 电路装置
JP2013201325A (ja) * 2012-03-26 2013-10-03 Semiconductor Components Industries Llc 回路装置
JP2013236114A (ja) * 2013-08-28 2013-11-21 Mitsubishi Electric Corp 半導体モジュール
JP2019169664A (ja) * 2018-03-26 2019-10-03 株式会社デンソー 集積回路装置及び電子装置
JP7043918B2 (ja) 2018-03-26 2022-03-30 株式会社デンソー 集積回路装置及び電子装置

Also Published As

Publication number Publication date
CN101714542B (zh) 2012-10-17
US8373197B2 (en) 2013-02-12
CN101714542A (zh) 2010-05-26
US20100078675A1 (en) 2010-04-01
JP5550225B2 (ja) 2014-07-16

Similar Documents

Publication Publication Date Title
JP5550225B2 (ja) 回路装置
JP7053461B2 (ja) 半導体パワーモジュール
US9865529B2 (en) Semiconductor module with conductive pin
JP5798412B2 (ja) 半導体モジュール
JP5259016B2 (ja) パワー半導体モジュール
JP5434986B2 (ja) 半導体モジュールおよびそれを備えた半導体装置
JP5218541B2 (ja) スイッチングモジュール
KR101194041B1 (ko) 고전력 반도체 패키지
JP5285348B2 (ja) 回路装置
JP2019029457A (ja) 半導体モジュール
KR20160038771A (ko) 반도체 장치
JP6907931B2 (ja) 半導体モジュール
JP2006210500A (ja) 電力用半導体装置
JP2021177519A (ja) 半導体装置
US11923266B2 (en) Semiconductor module circuit structure
JP2011243916A (ja) 半導体装置、半導体ユニット及び電力用半導体装置
KR20150058015A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN116325135A (zh) 半导体封装、半导体装置以及电力变换装置
JP7305603B2 (ja) 半導体装置
JP2017011028A (ja) 半導体装置
JP2015053410A (ja) 半導体モジュール
JP6835245B2 (ja) 半導体装置
CN112910287A (zh) 功率用半导体装置
JP2005150661A (ja) 半導体装置及びその実装体
JP6413396B2 (ja) 電力変換装置及び電動モータ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131125

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140520

R150 Certificate of patent or registration of utility model

Ref document number: 5550225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250