JP2010067980A - 回路基板、コネクタ、回路基板アセンブリ、ケースアセンブリ、デバイス、及びその連結方法と製造方法 - Google Patents

Abstract

【課題】回路基板、コネクタ、回路基板アセンブリ、ケースアセンブリ、デバイス、及びその連結方法と製造方法を提供する。
【解決手段】本発明の回路基板アセンブリは、少なくとも第１フォームファクタと第２フォームファクタに共通する基板、第１フォームファクタの第１回路基板連結端子、及び第２フォームファクタの第２回路基板連結端子を有する回路基板と、コネクタ連結端子を含むコネクタと、を備え、第１回路基板連結端子及び第２回路基板連結端子のうちの一つだけがコネクタ連結端子と連結される。
【選択図】図１

Description

本発明は、回路基板、コネクタ、回路基板アセンブリ、ケースアセンブリ、デバイス、及びその連結方法と製造方法に関する。

ソリッドステート・デバイス（ＳＳＤ：ｓｏｌｉｄ ｓｔａｔｅ ｄｅｖｉｃｅ）は、データを永久に保存するために、例えば、フラッシュタイプ、不揮発性メモリのようなソリッドステート・メモリを使用するメモリデータ保存装置である。ＳＳＤは、例えば、回転ディスク及び／又は他の機械的動作部品のような動作部品によって、メモリデータアクセス時間がより遅い一般的なハードドライブに対する代替として提示されている。ＳＳＤ内に動作部品がないことは、電磁気干渉（ＥＭＩ：ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）、物理的耐衝撃性及び／又は信頼度において、改善点をもたらすことができる。しかし、ＳＳＤは、静電気的放電（ＥＳＤ：ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ）に対して更に安定した磁性物質によって記録表面が製造されうるハードドライブ内の一般的なサーボモータに比べ、ＥＳＤに更に脆弱でありうる。

ＳＳＤは、さまざまな異なる構造、大きさ、寸法、体積、インターフェース及び／又は互換性を有することができる。特性の組み合わせのそれぞれは、フォームファクタ（ｆｏｒｍ ｆａｃｔｏｒ）とも呼ばれる。１．８インチ及び２．５インチのＳＡＴＡ（ｓｅｒｉａｌ ａｄｖａｎｃｅｄ ｔｅｃｈｎｏｌｏｇｙ ａｔｔａｃｈｍｅｎｔ）−２標準構造は、フォームファクタの２つの例である。それらの構造で、ＳＳＤは、印刷回路基板、ＦＰＢＧＡ（ｆｉｎｅ−ｐｉｔｃｈ ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）コントローラのような一つ又はそれ以上のコントローラ集積回路（ＩＣ：ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、一つ又はそれ以上のＮＡＮＤメモリＩＣ、一つ又はそれ以上のＳＤＲＡＭ（ｓｙｎｃｈｒｏｎｏｕｓ ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）ＩＣ、一つ又はそれ以上の電圧ディテクタ、一つ又はそれ以上の電圧整流器、一つ又はそれ以上のヒートシンク、一つ又はそれ以上のダイオード、一つ又はそれ以上のコネクタ、入力／出力（Ｉ／Ｏ：ｉｎｐｕｔ／ｏｕｔｐｕｔ）ピン及び（例えば、クリスタル）クロックピン及び／又はケースを含み、以上で列挙したものを一つ又はそれ以上含むことができる。

多様なハードドライブ規格によって異なるインターフェースを有する多くの異なるＳＳＤが開発されている。

本発明は、上記従来の技術に鑑みてなされたものであって、本発明の目的は、少なくとも２つの異なるフォームファクタについて共通する回路基板、コネクタ、回路基板アセンブリ、ケースアセンブリ、デバイス、及びその連結方法と製造方法を提供することにある。

上記目的を達成するためになされた本発明の一特徴による回路基板は、少なくとも第１フォームファクタと第２フォームファクタとに共通する基板、前記第１フォームファクタの第１回路基板連結端子、及び前記第２フォームファクタの第２回路基板連結端子を有する。

上記目的を達成するためになされた本発明の一特徴による回路基板アセンブリは、少なくとも第１フォームファクタと第２フォームファクタとに共通する基板、前記第１フォームファクタの第１回路基板連結端子、及び前記第２フォームファクタの第２回路基板連結端子を有する回路基板と、コネクタ連結端子を含むコネクタと、を備え、第１回路基板連結端子及び第２回路基板連結端子のうちの一つだけが前記コネクタ連結端子と連結される。

上記目的を達成するためになされた本発明の一特徴による第１フォームファクタのデバイスは、少なくとも第１フォームファクタと第２フォームファクタとに共通する基板、前記第１フォームファクタの第１回路基板連結端子、及び前記第２フォームファクタの第２回路基板連結端子を有する回路基板と、コネクタ連結端子を含むコネクタと、を備え、第１回路基板連結端子及び第２回路基板連結端子のうちの一つだけが前記コネクタ連結端子と連結される回路基板アセンブリと、前記第１フォームファクタのケースと、を有し、そして第２フォームファクタのデバイスは、該回路基板アセンブリと、前記第２フォームファクタのケースと、を有する。

本発明の他の特徴による回路基板は、基板、前記基板上の第１回路基板連結端子、及び前記基板上にあって前記第１回路基板連結端子と相互に排他的な第２回路基板連結端子を有する。

上記目的を達成するためになされた本発明の一特徴によるケースアセンブリは、第１フォームファクタ又は第２フォームファクタの少なくとも上部表面又は下部表面、前記上部表面又は下部表面に付着され、コネクタ連結端子を含むコネクタ、及び前記上部表面又は下部表面に付着された保護要素（ｓｅｃｕｒｉｎｇ ｅｌｅｍｅｎｔ）を有し、前記コネクタがコネクタ連結端子を含み、前記第１フォームファクタの第１回路基板連結端子及び前記第２フォームファクタの第２回路基板連結端子のうちの一つだけが前記コネクタ連結端子に連結される。

本発明の他の特徴による第１フォームファクタのデバイスは、第１フォームファクタ又は第２フォームファクタの少なくとも上部表面又は下部表面、前記上部表面又は下部表面に付着され、コネクタ連結端子を含むコネクタ、及び前記上部表面又は下部表面に付着された保護要素を有し、前記コネクタがコネクタ連結端子を含み、前記第１フォームファクタの第１回路基板連結端子及び前記第２フォームファクタの第２回路基板連結端子のうちの一つだけが前記コネクタ連結端子に連結されるケースアセンブリと、少なくとも前記第１フォームファクタと前記第２フォームファクタとに共通し、前記第１フォームファクタの第１回路基板連結端子及び前記第２フォームファクタの第２回路基板連結端子を含む基板と、を備え、該基板の第１フォームファクタの第１回路基板連結端子が前記コネクタのコネクタ連結端子に連結され、該基板が前記保護要素によって前記ケース内に保護される。そして第２フォームファクタのデバイスは、該ケースアセンブリと、少なくとも前記第１フォームファクタと前記第２フォームファクタとに共通し、前記第１フォームファクタの第１回路基板連結端子及び前記第２フォームファクタの第２回路基板連結端子を含む基板と、を備え、該基板の第２フォームファクタの第２回路基板連結端子が前記コネクタのコネクタ連結端子に連結され、該基板が前記保護要素によって前記ケース内に保護される。

本発明の他の特徴によるケースアセンブリは、３つの側面、上部表面、及び下部表面のうちの少なくとも一つと、前記３つの側面、上部表面、及び下部表面のうちの少なくとも一つに連結され、コネクタ連結端子を含むコネクタと、を有する。

本発明の他の特徴によるデバイスは、第１フォームファクタ及び第２フォームファクタのうちの１つのケース、前記第１フォームファクタの回路基板、前記第１フォームファクタの第１回路基板連結端子、及び前記第２フォームファクタの第２回路基板連結端子を備える。

上記目的を達成するためになされた本発明の一特徴によるコネクタは、第１フォームファクタの第１コネクタ連結端子、及び第２フォームファクタの第２コネクタ連結端子を有する。

上記目的を達成するためになされた本発明の一特徴による共通回路基板の製造方法は、少なくとも第１フォームファクタと第２フォームファクタとに共通する基板を提供する段階と、前記基板上に前記第１フォームファクタの第１回路基板連結端子を形成する段階と、前記基板上に前記第２フォームファクタの第２回路基板連結端子を形成する段階と、を有する。

上記目的を達成するためになされた本発明の一特徴による共通回路基板の連結方法は、少なくとも第１フォームファクタと第２フォームファクタとに共通する基板であって、該基板上に第１フォームファクタの第１回路基板連結端子及び第２フォームファクタの第２回路基板連結端子を有する基板を提供する段階と、前記第１回路基板連結端子及び第２回路基板連結端子とのうちの一つだけを利用して共通の前記基板を外部デバイスに連結する段階と、を有する。

上記目的を達成するためになされた本発明の一特徴によるアセンブリ又はデバイスの製造方法は、回路基板アセンブリ、ケースアセンブリ、又はデバイスのうちの任意の一つを形成するために、回路基板、コネクタ、及びケースのうちの少なくとも二つを組み合わせる段階を有する。

本発明によれば、少なくとも２つの異なるフォームファクタに対応できる共通の回路基板やコネクタを設けることで、異なるインターフェースを有する異なる装置等に共通する部品として使用することができる。

本発明の一実施形態による回路基板を示す図面である。 本発明の一実施形態による回路基板の一具現例を示す図面である。 本発明の一実施形態による回路基板の一部分を示す図面である。 本発明の一実施形態による回路基板の一部分を示す図面である。 本発明の一実施形態による回路基板の一部分を示す図面である。 本発明の一実施形態による回路基板の一部分を示す図面である。 本発明の一実施形態による回路基板の一部分を示す図面である。 本発明の一実施形態に使用できるコネクタを示す図面である。 本発明の一実施形態に使用できるコネクタを示す図面である。 本発明の他の実施形態によるコネクタを示す図面である。 本発明の一実施形態による回路基板を含む回路基板アセンブリを示す図面である。 本発明の一実施形態による回路基板を含む回路基板アセンブリを示す図面である。 本発明の一実施形態による回路基板を含む回路基板アセンブリを示す図面である。 本発明の一実施形態による回路基板を含む回路基板アセンブリを示す図面である。 本発明の一実施形態によるコネクタを含むケースアセンブリを示す図面である。 本発明の一実施形態によるコネクタを含むケースアセンブリを示す図面である。 本発明の一実施形態による回路基板アセンブリを含むメモリデバイスを示す図面である。 本発明の一実施形態による回路基板アセンブリを含むメモリデバイスを示す図面である。 本発明の一実施形態による回路基板とケースアセンブリを含むメモリデバイスを示す図面である。 本発明の一実施形態による回路基板とケースアセンブリを含むメモリデバイスを示す図面である。 本発明の一実施形態によるメモリコントローラを含む実施形態の一例を示す図面である。 本発明の一実施形態によるインターフェースを含む実施形態の一例を示す図面である。 本発明の一実施形態によるメモリカードの一例を示す図面である。 本発明の一実施形態によるポータブルデバイスの一例を示す図面である。 本発明の一実施形態によるホストシステムとメモリカードの一例を示す図面である。 本発明の一実施形態によるシステムの一例を示す図面である。 本発明の一実施形態によるコンピュータシステムの一例を示す図面である。 本発明の一実施形態による共通回路基板の製造方法を示すフローチャートである。 本発明の一実施形態による共通回路基板の連結方法を示すフローチャートである。 本発明の一実施形態によるアセンブリ又はデバイスの製造方法を示すフローチャートである。

以下、本発明の回路基板、コネクタ、回路基板アセンブリ、ケースアセンブリ、デバイス、及びその連結方法と製造方法を実施するための形態を、図面を参照しながら詳細に説明する。しかし、ここに開示する具体的な構造的及び／又は機能的細部事項は、本発明の実施形態について説明するための代表的なもののみである。本発明は、多くの選択的な形態で具体化され、ここに説明した例示的な実施形態のみに限定されるように解釈されるものではない。

ある構成部材が他の構成部材の「上に」あったり、他の構成部材に「連結」又は「結合」されたりすると説明するとき、それは、直接その他の構成部材上にあったり、他の構成部材に連結又は結合されたりしうるものであり、介在する構成部材が存在しうるということを理解しうる。一方、ある構成部材が他の構成部材の「すぐ上に」あり、「直接連結」又は「直接結合」されると説明するとき、そこには介在する構成部材がない。ここで使われる「及び／又は」の用語は、一つ又はそれ以上の関連列挙アイテムの任意の又はあらゆる組み合わせを含む。

第１、第２、第３のような用語がさまざまな部材、構成部材、領域、層及び／又は部分について説明するためにここで使われるが、それら部材、構成部材、領域、層及び／又は部分は、それらの用語に限定されるものではないことが理解できるであろう。それらの用語は、１つの部材、構成部材、領域、層及び／又は部分を他の部材、構成部材、領域、層及び／又は部分と区別するために使われるのみである。従って、以下で議論される第１の部材、構成部材、領域、層及び／又は部分は、第２の部材、構成部材、領域、層及び／又は部分と命名されるとしても、本発明の範囲を外れるものではない。

空間的に相対的な用語である「下」、「下に」、「下部の」、「上に」、「上部の」などは、図面に示されているような１つの構成部材又は特徴が、他の構成部材又は特徴を有する関係を更に容易に説明するためにここで使われうる。空間的に相対的な用語が使用又は動作デバイスの図面に描写された方向だけではなく、異なる側も包括しようとする意図で使われる。

ここで使われる用語は、特定の実施形態について説明しようとする目的であるだけであり、限定しようとする意図ではない。ここで使われる単数型の表現は、文脈上明確に異なって表示しない限り複数型も含む。本明細書で使われる「含む」という表現は、言及された特徴、完全体（ｉｎｔｅｇｅｒ）、段階、動作、部材及び／又は構成部材の存在を指すが、一つ又はそれ以上の他の特徴、完全体、段階、動作、部材及び／又は構成部材の存在又は追加を排除するものではない。

異なって定義しない限り、ここで使われる（技術的及び／又は科学的用語を含む）あらゆる用語は、本発明が属する技術分野の当業者が共通して理解するところと同じ意味を有する。広く使われる辞典に定義されたような用語は、当技術分野の脈絡での意味と一貫する意味を有するように解釈されるものであり、明示的に定義されていない限り、理想的に又は過度に形式的な意味に解釈されるものではない。

以下では、本発明の実施形態において、図面に示した同じ参照符号は、同じ構成部材を指す。本発明の実施形態では、それらの図面に示した領域の特定形態で限定されるように解釈されるものではなく、例えば、製造上による形態上の差まで含むものである。

図１は、本発明の一実施形態による回路基板１１０を示す図面である。回路基板１１０は、共通基板１００、Ｎ個の連結パッド１５、１７（ここで、Ｎは２より大きいか、又はそれと同じ整数）、及びＮ個の連結端子を含むことができる。図１に示した実施形態で、回路基板１１０は、それぞれ第１及び第２回路基板連結端子１１５、１１７を含む２つの第１及び第２回路基板連結パッド１５、１７を含む。本実施形態で、第１回路基板連結端子１１５は、第１フォームファクタのためものであり、第２回路基板連結端子１１７は、第２フォームファクタのためのものでありうる。第１フォームファクタと記第２フォームファクタは、相互に排他的（ｍｕｔｕａｌｌｙ ｅｘｃｌｕｓｉｖｅ）でありうる。

図示するように、回路基板１１０は共通回路基板であるが、言い換えれば、第１フォームファクタの他の構成部品、又は第２フォームファクタの他の構成部品と共に使われうる。本実施形態で、他の構成部品は、回路基板アセンブリ、コネクタ、ケース、又はケースアセンブリでありうる。

図示するように、回路基板１１０は、共通回路基板でもあり、言い換えれば、第１フォームファクタのデバイス、又は第２フォームファクタのデバイスの構成部品でありうる。本実施形態で、デバイスは、例えば、メモリカードのようなメモリデバイスでありうる。

本実施形態において、第１及び第２回路基板連結端子１１５、１１７は、回路基板１１０の異なる面上にありうる。例えば、図１に示すように、第１回路基板連結端子１１５は、回路基板１１０の前面上にあり、第２回路基板連結端子１１７は、回路基板１１０の背面上にある。他の実施形態で、第１及び第２回路基板連結端子１１５、１１７は、回路基板１１０の同面上にありうる。

本実施形態で、第１及び第２回路基板連結端子１１５、１１７は、回路基板１１０の同じ端部上にありうる。例えば、図１に示すように、第１回路基板連結端子１１５と第２回路基板連結端子１１７は、回路基板１１０の同じ端部上にありうる。他の実施形態で、回路基板連結端子１１５、１１７は、回路基板１１０の異なる、又は反対側の端部にありうる。

図２に示すような一具現例において、第１及び第２回路基板連結端子１１５、１１７は、回路基板１１０の異なる面でありつつ、異なる端部上にありうる。

本実施形態において、第１回路基板連結端子１１５と第２回路基板連結端子１１７との位置は相互に変わりうる。本実施形態において、第１回路基板連結端子１１５と第２回路基板連結端子１１７は、回路基板１１０の同じ面上にもあり、又は回路基板１１０の異なる（例えば、反対側）面上もありうる。本実施形態において、第１回路基板連結端子１１５と第２回路基板連結端子１１７は、それぞれ回路基板１１０の両側端部上にいずれもありうる。また、本実施形態において、第１回路基板連結端子１１５と第２回路基板連結端子１１７は、それぞれ回路基板１１０の両側面上にいずれもありうる。

図３は、本発明の一実施形態による回路基板１１０の一部分を示す図面である。本実施形態において、第１回路基板連結端子１１５は、回路基板１１０のエッジ１１８上に位置し、第２回路基板連結端子１１７は、回路基板１１０のエッジからｘ方向にｘの距離ほど離隔されて（ｏｆｆｓｅｔ）いる。本実施形態において、ｘは、第１回路基板連結端子１１５のｘ方向への長さより短い。

図３に示す実施形態において、第１端子領域１２１及び第２端子領域１２３は、ｘ方向にオーバーラップする。

他の実施形態において、第１回路基板連結端子１１５は、回路基板１１０のエッジからｘ方向にｘ_１の第１距離ほど離隔され、第２回路基板連結端子１１７は、回路基板１１０のエッジからｘ方向にｘ_２の第２距離ほど離隔されうる。他の実施形態において、第１回路基板連結端子１１５と第２回路基板連結端子１１７は、回路基板１１０のエッジ１１８上に位置しうる。本実施形態において、ｘ_１及び／又はｘ_２は、第１回路基板連結端子１１５及び／又は第２回路基板連結端子１１７のｘ方向への長さより短くありうる。

図４〜図７は、本発明の一実施形態による回路基板の一部分を示す。本実施形態において、第１端部回路基板連結端子１１５ａ、１１５ｂを含む第１回路基板連結端子１１５は、第１端子領域１２１に位置し、第２端部回路基板連結端子１１７ａ、１１７ｂを含む第２回路基板連結端子１１７は、第２端子領域１２３に位置しうる。

図４に示す実施形態において、第１回路基板連結端子１１５は、回路基板１１０のエッジ１１８上に位置し、第２回路基板連結端子１１７は、回路基板１１０のエッジ１１８からｘ方向に距離ｘほど離隔されうる。本実施形態において、ｘは、第１回路基板連結端子１１５のｘ方向への長さより長いか、あるいは同じでありうる。

図４に示す実施形態において、第１端子領域１２１と第２端子領域１２３は、ｘ方向にオーバーラップしない。

本実施形態において、第１回路基板連結端子１１５は、回路基板１１０のエッジからｘ方向に第１距離ｘ_１ほど離隔され、第２回路基板連結端子１１７は、回路基板１１０のエッジからｘ方向に第２距離ｘ_２ほど離隔されうる。本実施形態で、ｘ_１及び／又はｘ_２は、第１回路基板連結端子１１５及び／又は第２回路基板連結端子１１７のｘ方向への長さより長いか、又は同じでありうる。

図４に示す実施形態において、第１回路基板連結端子１１５及び第２回路基板連結端子１１７は、ｙ方向にも離隔されうる。例えば、第１回路基板連結端子１１５及び第２回路基板連結端子１１７は、図４に示すように、第１端子領域１２１がｙ方向に第２端子領域１２３の前から始まり、第２端子領域１２３の前で終了するようにずれている。

図４に示す実施形態において、個別の第１回路基板連結端子１１５と個別の第２回路基板連結端子１１７は、ｙ方向にオーバーラップしない。

図５に示す実施形態で、第１回路基板連結端子１１５は、回路基板１１０のエッジ１１８上に位置し、第２回路基板連結端子１１７は、回路基板１１０のエッジからｘ方向に距離ｘほど離隔されうる。本実施形態で、第１回路基板連結端子１１５は、回路基板１１０のエッジからｘ方向に第１距離ｘ_１ほど離隔され、第２回路基板連結端子１１７は、回路基板１１０のエッジからｘ方向に第２距離ｘ_２ほど離隔されうる。

図５に示す実施形態で、第１端子領域１２１及び第２端子領域１２３はｘ方向にオーバーラップしない。

図５に示す実施形態で、第１回路基板連結端子１１５及び第２回路基板連結端子１１７は、ｙ方向に互いに離隔されない。例えば、図５で、第１回路基板連結端子１１５及び第２回路基板連結端子１１７は、図４で示したようにずれないで、第１端子領域１２１がｙ方向において、第２端子領域１２３と同じ位置から始まって終了しうる。

図６に示す実施形態で、第１回路基板連結端子１１５は、回路基板１１０のエッジ１１８上に位置し、第２回路基板連結端子１１７も、回路基板１１０のエッジ上に位置しうる。本実施形態において、第１回路基板連結端子１１５は、回路基板１１０のエッジからｘ方向に第１距離ｘ_１ほど離隔され、第２回路基板連結端子１１７は、回路基板１１０のエッジからｘ方向に第１距離ｘ_１ほど離隔されうる。

図６に示す実施形態で、第１端子領域１２１及び第２端子領域１２３は、ｘ方向に実質的にオーバーラップする。

図６に示す実施形態で、個別の第１回路基板連結端子１１５と個別の第２回路基板連結端子１１７は、ｙ方向に相互に離隔される。例えば、図６に示すように、第１回路基板連結端子１１５及び第２回路基板連結端子１１７は、第１端子領域１２１がｙ方向に第２端子領域１２３の前から始まり、第２端子領域１２３の前で終了するように互い違いに配されうる（ｓｔａｇｇｅｒｅｄ）。

図７に示す実施形態において、第１回路基板連結端子１１５及び第２回路基板連結端子１１７は、図６に示したものとほぼ同一に配列されうる。しかし、第１回路基板連結端子１１５及び第２回路基板連結端子１１７が、図６に示したように交互に配される代わりに、第１回路基板連結端子１１５及び第２回路基板連結端子１１７は、任意の方式でグループ化されうる。例えば、領域Ａに具体的に図示するように、第１回路基板連結端子１１５及び／又は第２回路基板連結端子１１７は、共に又は交互になるようにグループ化されうる。

以上で述べた通り、本発明の回路基板は、上記の実施形態の特徴的なもの、又は全部を含むことができる。その結果、本発明の回路基板は、同じ又は異なるフォームファクタのさまざまなその他の構成部品と共に共通回路基板として使われうる。本発明の回路基板は、同じ又は異なるフォームファクタのデバイスの構成部品として使われうる。本発明の一実施形態で、デバイスは、メモリカードのようなメモリデバイスでありうる。

図８及び図９は、本発明の一実施形態に使われうるコネクタを示す図面である。図８は、第１フォームファクタのコネクタ１３０を示す図面である。第１フォームファクタのコネクタ１３０は、上述のような共通回路基板１１０の任意の実施形態により連結されうる。第１フォームファクタのコネクタ１３０は、第１フォームファクタのコネクタ連結端子１３３を含むことができる。コネクタ連結端子１３３は、回路基板１１０の第１フォームファクタの第１回路基板連結端子１１５に連結されうる。このような構成において、回路基板１１０の第２回路基板連結端子１１７は、連結されえない。第１フォームファクタのコネクタ１３０は、第１フォームファクタのその他のデバイスと連結するためのインターフェース１６０も含むことができる。

図９は、第２フォームファクタのコネクタ１３２を示す図面である。第２フォームファクタのコネクタ１３２は、上述のような共通回路基板１１０の任意の実施形態により連結されうる。第２フォームファクタのコネクタ１３２は、第２フォームファクタのコネクタ連結端子１３３’を含むことができる。コネクタ連結端子１３３’は、回路基板１１０の第２フォームファクタの第２回路基板連結端子１１７に連結されうる。このような構成において、回路基板１１０の第１回路基板連結端子１１５は、連結されえない。第２フォームファクタのコネクタ１３２は、第２フォームファクタのその他のデバイスと連結するためのインターフェース１６２も含むことができる。

図１０に示す他の実施形態で、コネクタ１３０／１３２は、第１フォームファクタと第２フォームファクタとに共通しうるが、このような場合に、コネクタ連結端子１３３が第１回路基板連結端子１１５に連結されたり、又はコネクタ連結端子１３３’が第２回路基板連結端子１１７に連結されたりしうる。

図１１及び図１２は、本発明の一実施形態による回路基板を含む回路基板アセンブリを示す図面である。

図１１は、本発明の一実施形態による回路基板１１０を含む回路基板アセンブリ２１０を示す図面である。図１１に示すように、例えば、ＮＡＮＤフラッシュパッケージのような一つ又はそれ以上のメモリモジュール１１１が回路基板１１０に連結されうる。回路基板１１０の第１回路基板連結端子１１５は、例えば、一つ又はそれ以上のソルダボール又はソルダペーストである導電体１２５を介してコネクタ１３０のコネクタ連結端子１３３に連結されうる。図１１に示す実施形態で、コネクタ１３０は、第１フォームファクタのコネクタのことであるが、この場合、コネクタ連結端子１３３は、第１回路基板連結端子１１５に連結されうる。このようなアセンブリにおいて、第２回路基板連結端子１１７は、連結されえない。

図１２は、本発明の一実施形態による回路基板１１０を含む回路基板アセンブリ２１２を示す図面である。図１２に示すように、例えば、ＮＡＮＤフラッシュパッケージのような一つ又はそれ以上のメモリモジュール１１１が回路基板１１０に連結されうる。回路基板１１０の第２回路基板連結端子１１７は、例えば、一つ又はそれ以上のソルダボール又はソルダペーストの導電体１２５を介してコネクタ１３２のコネクタ連結端子１３３’に連結されうる。本実施形態で、コネクタ１３２は、第２フォームファクタのコネクタのことであるが、この場合、コネクタのコネクタ連結端子１３３’は、第２回路基板連結端子１１７に連結されうる。このようなアセンブリにおいて、第１回路基板連結端子１１５は、連結されえない。

図１３及び図１４は、本発明の一実施形態による回路基板を含む回路基板アセンブリを示す図面である。

図１３は、本発明の一実施形態による回路基板１１０を含む回路基板アセンブリ２１０’を示す図面である。図１３に示す回路基板アセンブリ２１０’は、図１１に示した回路基板アセンブリ２１０と比較すると、コネクタ連結端子１３３を第１回路基板連結端子１１５に連結するため、ソルダボール又はソルダペーストの代わりに、非導電性部分１８０及び導電性部分１９０を含む機械的アダプタコネクタ１７０が使われるという点を除外すれば、類似している。図１１に示した回路基板アセンブリ２１０と同様に、第２回路基板連結端子１１７が連結されえない。

図１４は、本発明の一実施形態による回路基板１１０を含む回路基板アセンブリ２１２’を示す図面である。図１４の回路基板アセンブリ２１２’は、図１２に示した回路基板アセンブリ２１２と比較すると、コネクタ連結端子１３３’を第２回路基板連結端子１１７に連結するため、ソルダボール又はソルダペーストの代わりに、非導電性部分１８２及び導電性部分１９２を含む機械的アダプタコネクタ１７２が使われるという点を除外すれば、類似している。図１２に示した回路基板アセンブリ２１２と同様に、第１回路基板連結端子１１５が連結されえない。

図１〜図７と関連し、上述のような回路基板の特徴の任意のもの、又はいずれも、回路基板アセンブリ２１０、２１２、２１０’、２１２’に適用されうる。

図１５及び図１６は本発明の一実施形態によるコネクタを含むケースアセンブリを示す図面である。

図１５は、本発明の一実施形態によるコネクタ１３０とケース１４０とを含むケースアセンブリ２２０を示す図面である。このコネクタ１３０は、上述のようなコネクタ１３０の任意の実施形態でありうる。ケース１４０は、３つの側面、上部表面及び／又は下部表面の要素のうちの少なくとも一つを含むことができる。図１５に示すように、ケース１４０は、３つの側面要素１４５を含むが、上部表面要素と下部表面要素とは含まない。本実施形態で、コネクタ１３０とケース１４０は、言い換えれば、ケースアセンブリ２２０自体は、いずれも同じ、例えば、第１フォームファクタのことである。

図１６は、本発明の一実施形態によるコネクタ１３２とケース１４２とを含むケースアセンブリ２２２を示す図面である。このコネクタ１３２は、上述のようなコネクタ１３２の任意の実施形態でありうる。ケース１４２は、３つの側面、上部表面及び／又は下部表面の要素のうちの少なくとも一つを含むことができる。図１６に示すように、ケース１４２は、３つの側面要素１４６を含むが、上部表面要素と下部表面要素とは含まない。本実施形態で、コネクタ１３２とケース１４２は、言い換えれば、ケースアセンブリ２２２自体は、いずれも同じ、例えば、第２フォームファクタのことである。

例えば、図１０に示したものと類似した他の実施形態で、ケースアセンブリ２２０／２２２のコネクタ１３０／１３２は、第１フォームファクタと第２フォームファクタとに共通しうるが、このような場合、コネクタ１３０／１３２は、第１回路基板連結端子１１５に連結されうるコネクタ連結端子１３３と、第２回路基板連結端子１１７に連結されうるコネクタ連結端子１３３’とを含むことができる。コネクタ１３０／１３２は、第１フォームファクタのその他のデバイスと連結するためのインターフェース１６０と、第２フォームファクタのその他のデバイスと連結するためのインターフェース１６２とを含むことができる。

例えば、図１０に示したものと類似した他の実施形態で、ケース１４０／１４２は、第１フォームファクタと第２フォームファクタとに共通しうるが、このような場合、ケース１４０／１４２は、コネクタ１３０及び／又はコネクタ１３２を収容することができる。

図１７及び図１８は、デバイス、例えば、本発明の一実施形態による回路基板、コネクタ及びケースを含む回路基板アセンブリを含むメモリデバイスを示す図面である。

図１７は、デバイス、例えば、本発明の一実施形態による回路基板１１０及びケース１４０を含む回路基板アセンブリ２１０を含むメモリデバイス３１０を示す図面である。図１７に示すように、第１フォームファクタのメモリデバイス３１０は、第１フォームファクタの第１回路基板連結端子１１５と第２フォームファクタの第２回路基板連結端子１１７とを含む回路基板１１０と、第１フォームファクタの第１回路基板連結端子１１５に連結され、コネクタ連結端子１３３を含む第１フォームファクタのコネクタ１３０とを含む回路基板アセンブリ２１０を、第１フォームファクタのケース１４０と組み合わせることによって形成されうる。このようなデバイスにおいて、第２回路基板連結端子１１７は、連結されえない。図１７に示す通り、ケース１４０は、４個の側面要素１４５、上部表面要素及び／又は下部表面要素を含む。

図１８は、デバイス、例えば、本発明の一実施形態による回路基板１１０及びケース１４２を含む回路基板アセンブリ２１２を含むメモリデバイス３１２を示す図面である。図１８に示すように、第２フォームファクタのメモリデバイス３１２は、第１フォームファクタの第１回路基板連結端子１１５と第２フォームファクタの第２回路基板連結端子１１７とを含む回路基板１１０と、第２フォームファクタの第２回路基板連結端子１１７に連結され、コネクタ連結端子１３３’を含む第２フォームファクタのコネクタ１３２とを含む回路基板アセンブリ２１２を、第２フォームファクタのケース１４２と組み合わせることによって形成されうる。このようなデバイスにおいて、第１回路基板連結端子１１５は、連結されえない。図１８に示す通り、ケース１４２は、４個の側面要素１４６、上部表面要素及び／又は下部表面要素を含む。

図１〜図７について上述の回路基板の特徴のいずれかのもの、又は全部は、回路基板アセンブリ２１０、２１２に適用されうる。図１１〜図１４と関連して上述のような回路基板アセンブリの特徴のいずれかのもの、又は全部は、デバイス３１０、３１２に適用されうる。

例えば、図１０に示したものと類似した他の実施形態で、コネクタ１３０、１３２は、第１フォームファクタと第２フォームファクタとに共通しうるが、このような場合、コネクタ１３０、１３２は、第１回路基板連結端子１１５に連結されうるコネクタ連結端子１３３及び第２回路基板連結端子１１７に連結されうるコネクタ連結端子１３３’を含むことができる。同様に、コネクタ１３０、１３２は、第１フォームファクタのその他のデバイスに連結するためのインターフェース１６０及び／又は第２フォームファクタのその他のデバイスに連結するためのインターフェース１６２を含むことができる。

例えば、図１０に示したものと類似した他の実施形態で、ケース１４０、１４２は、第１フォームファクタと第２フォームファクタとに共通しうるが、このような場合、ケース１４０、１４２は、回路基板アセンブリ２１０及び／又は回路基板アセンブリ２１２を収容することができる。

図１９及び図２０は、デバイス、例えば、本発明の一実施形態による回路基板と、コネクタ及びケースとを含むケースアセンブリを含むメモリデバイスを示す図面である。

図１９は、デバイス、例えば、本発明の一実施形態によるケースアセンブリ２２０’と回路基板１１０とを含むメモリデバイス４１０を示す図面である。図１９に示すように、第１フォームファクタのメモリデバイス４１０は、第１フォームファクタのケースアセンブリ２２０’と回路基板１１０とを組み合わせることによって形成されうる。第１フォームファクタのケースアセンブリ２２０’は、第１フォームファクタの表面要素２００と第１フォームファクタのコネクタ１３０とを含むことができる。回路基板１１０は、第１フォームファクタの第１回路基板連結端子１１５及び第２フォームファクタの第２回路基板連結端子１１７を含むことができる。第１フォームファクタのコネクタ１３０は、コネクタ連結端子１３３を含むことができる。コネクタ連結端子１３３は、第１フォームファクタの第１回路基板連結端子１１５に連結されうる。このようなデバイスにおいて、第２回路基板連結端子１１７は、連結されえない。

本実施形態で、ケースアセンブリ２２０’は、回路基板１１０を表面要素２００により保護するように構成された一つ又はそれ以上の保護要素（ｓｅｃｕｒｉｎｇ ｅｌｅｍｅｎｔ）２１０”を更に含むことができる。本実施形態で、一つ又はそれ以上の保護要素２１０”は、ガイドレールであり、それによって、回路基板１１０が保護されうる。

本実施形態において、表面要素２００は、上部要素又は下部要素でありうる。

図２０は、デバイス、例えば、本発明の一実施形態によるケースアセンブリ２２２’と回路基板１１０とを含むメモリデバイス４１２を示す図面である。図２０に示すように、第２フォームファクタのメモリデバイス４１２は、第２フォームファクタのケースアセンブリ２２２’と回路基板１１０とを組み合わせることによって形成されうる。第２フォームファクタのケースアセンブリ２２２’は、第２フォームファクタの表面要素２０２と第２フォームファクタのコネクタ１３２とを含むことができる。回路基板１１０は、第１フォームファクタの第１回路基板連結端子１１５及び第２フォームファクタの第２回路基板連結端子１１７を含むことができる。第２フォームファクタのコネクタ１３２は、コネクタ連結端子１３３’を含むことができる。コネクタ連結端子１３３’は、第２フォームファクタの第１回路基板連結端子１１７に連結されうる。このようなデバイスにおいて、第１回路基板連結端子１１５は、連結されえない。

本実施形態で、ケースアセンブリ２２２’は、回路基板１１０を表面要素２０２により保護するように構成された一つ又はそれ以上の保護要素２１２”を更に含むことができる。本実施形態で、一つ又はそれ以上の保護要素２１２”は、ガイドレールであり、それによって、回路基板１１０が保護されうる。

本実施形態において、表面要素２０２は、上部要素又は下部要素でありうる。

図１５及び図１６と関連して、上述のようなケースアセンブリの特徴のいずれかのもの、又は全部は、メモリデバイス４１０、４１２に適用されうる。

例えば、図１０に示したものと類似した他の実施形態で、コネクタ１３０／１３２は、第１フォームファクタと第２フォームファクタとに共通し、このような場合、コネクタ１３０／１３２は、第１回路基板連結端子１１５に連結されうるコネクタ連結端子１３３と、第２回路基板連結端子１１７に連結されうるコネクタ連結端子１３３’とを含むことができる。同様に、コネクタ１３０、１３２は、第１フォームファクタのその他のデバイスに連結するためのインターフェース１６０、及び／又は第２フォームファクタのその他のデバイスに連結するためのインターフェース１６２を含むことができる。

以上で述べた回路基板、コネクタ、ケース、回路基板アセンブリ、ケースアセンブリ、及び／又はデバイスの実施形態は、以下で更に詳細に説明するシステム又はサブシステムの一つ又はそれ以上で、構成部品又はサブ構成部品として適用されうる。

図２１は、本発明の一実施形態によるメモリデバイスを含む実施形態の一例を示す図面である。図示するように、図２１は、メモリコントローラ５２０に連結されたメモリ５１０を含む。メモリ５１０は、ＮＡＮＤフラッシュメモリ又はＮＯＲフラッシュメモリでありうる。しかし、メモリ５１０は、このようなタイプに限定されずに任意のメモリタイプでありうる。

メモリコントローラ５２０は、メモリ５１０の動作を制御するための入力信号を供給できる。例えば、ＮＡＮＤフラッシュメモリの場合において、メモリコントローラ５２０は、コマンドＣＭＤとアドレスとの信号を供給できる。ＮＯＲフラッシュメモリの例において、メモリコントローラ５２０は、ＣＭＤ、ＡＤＤ、ＤＱ及びＶＰＰの信号を供給できる。受信した制御信号（図示せず）に基づいて、メモリコントローラ５２０がメモリ５１０を制御できる。

図２２は、本発明の一実施形態によるインターフェースを含む実施形態の一例を示す図面である。図示するように、図２２は、インターフェース５１５に連結されたメモリ５１０を含む。メモリ５１０は、ＮＡＮＤフラッシュメモリ又はＮＯＲフラッシュメモリでありうる。しかし、メモリ５１０は、このようなタイプに限定されずに任意のメモリタイプでありうる。

インターフェース５１５は、メモリ５１０の動作を制御するための（例えば、他のところで生成された）入力信号を供給できる。例えば、ＮＡＮＤフラッシュメモリの場合において、インターフェース５１５は、コマンドＣＭＤとアドレスとの信号を供給できる。ＮＯＲフラッシュメモリの例において、インターフェース５１５は、ＣＭＤ、ＡＤＤ、ＤＱ及びＶＰＰの信号を供給できる。（例えば、他のところで生成され）受信した制御信号（図示せず）に基づいて、インターフェース５１５がメモリ５１０を制御できる。

図２３は、本発明の一実施形態によるメモリカードの一例を示す図面である。図２３は、メモリ５１０及びメモリコントローラ５２０がカードとして具現化されるという点を除けば、図２１と類似している。例えば、カード５３０は、フラッシュメモリカードのようなメモリカードでありうる。すなわち、カード５３０は、デジタルカメラ、パソコン（ＰＣ）のようなコンシューマ電子製品に使われる任意のインダストリアル標準を満足させるカードでありうる。メモリコントローラ５２０がカード５３０によって、他の（例えば、外部の）デバイスから受信した制御信号に基づいてメモリ５１０を制御できる。

図２４は、本発明の一実施形態によるポータブルデバイスの一例を示す図面である。図２４は、ポータブルデバイス６０００を示す図面である。ポータブルデバイス６０００は、ＭＰ３プレーヤ、ビデオプレーヤ、ビデオ及びオーディオプレーヤの組み合わせでありうる。図示するように、ポータブルデバイス６０００は、メモリ５１０とメモリコントローラ５２０とを含む。ポータブルデバイス６０００は、エンコーダ及びデコーダ（ＥＤＣ：ｅｎｃｏｄｅｒ ａｎｄ ｄｅｃｏｄｅｒ）６１０、表示部品（ｐｒｅｓｅｎｔａｔｉｏｎ ｃｏｍｐｏｎｅｎｔ）６２０及びインターフェース６３０を含むことができる。

（ビデオ、オーディオなどの）データは、エンコーダ及びデコーダ（ＥＤＣ）６１０によって、メモリコントローラ５２０を介してメモリ５１０に入力されたりメモリ５１０から出力されたりしうる。図２４の点線で示すように、データは、ＥＤＣ６１０からメモリ５１０に直接入力されることもあり、且つ／又はメモリ５１０からＥＤＣ６１０に直接出力されることもある。

ＥＤＣ６１０は、メモリ５１０内に保存するためにデータをエンコーディングすることができる。例えば、ＥＤＣ６１０は、メモリ５１０内に保存するために、オーディオデータに対してＭＰ３エンコーディングを行うことができる。選択的に、ＥＤＣ６１０は、メモリ５１０内に保存するために、ビデオデータに対してＭＰＥＧエンコーディング（例えば、ＭＰＥＧ２、ＭＰＥＧ４など）を行うことができる。更に、ＥＤＣ６１０は、異なるタイプのデータを異なるデータ形式によってエンコーディングするための多重エンコーダを含むことができる。例えば、ＥＤＣ６１０は、オーディオデータ用ＭＰ３エンコーダとビデオデータ用ＭＰＥＧエンコーダとを含むことができる。

ＥＤＣ６１０は、メモリ５１０からの出力をデコーディングすることができる。例えば、ＥＤＣ６１０は、メモリ５１０からのオーディオデータ出力に対してＭＰ３デコーディングを行うことができる。選択的に、ＥＤＣ６１０は、メモリ５１０からのビデオデータ出力に対してＭＰＥＧデコーディング（例えば、ＭＰＥＧ２、ＭＰＥＧ４など）を行うことができる。更に、ＥＤＣ６１０は、異なるタイプのデータを異なるデータ形式によってデコーディングするための多重デコーダを含むことができる。例えば、ＥＤＣ６１０は、オーディオデータ用ＭＰ３デコーダとビデオデータ用ＭＰＥＧデコーダとを含むことができる。

ＥＤＣ６１０はデコーダだけを含むことができる。例えば、既にエンコーディングされたデータをＥＤＣ６１０が受信し、メモリコントローラ５２０及び／又はメモリ５１０に伝達できる。

ＥＤＣ６１０は、インターフェース６３０を介してエンコーディングのためのデータを受信することもでき、又は、既にエンコーディングされたデータを受信することもできる。インターフェース６３０は、周知のスタンダード（例えば、ファイヤウォール（ｆｉｒｅｗａｌｌ）、ＵＳＢなど）を満足しうる。インターフェース６３０は、二個以上のインターフェースを含むこともできる。例えば、インターフェース６３０は、ファイヤウォールインターフェース、ＵＳＢインターフェースを含むことができる。メモリ５１０からのデータは、インターフェース６３０を介して出力されうる。

表示部品６２０は、メモリから出力された、且つ／又はＥＤＣ６１０によってデコーディングされるデータをユーザに表示できる。例えば、表示部品６２０は、オーディオデータを出力するためのスピーカージャック（ｓｐｅａｋｅｒ ｊａｋ）、ビデオデータを出力するためのディスプレイスクリーン及び／又はその他のものを含むことができる。

図２５は、ホストシステム７０００が図２３のカード５３０と連結された本発明の一実施形態によるメモリカード及びホストシステムの一例を示す図面である。本実施形態において、ホストシステム７０００は、メモリコントローラ５２０がメモリ５１０の動作を制御するように、カード５３０に制御信号を印加できる。

図２６は、本発明の一実施形態によるシステムの一例を示す図面である。図示するように、システム２０００は、マイクロプロセッサ２１００、例えばキーパッド、キーボード及び／又はディスプレイのようなユーザインターフェース２２００、モデム２３００、コントローラ２４００、フラッシュメモリ２５００及び／又はバッテリ２６００を含むことができる。本実施形態で、各システム要素は、バス２００１を介して組み合わされうる。

コントローラ２４００は、一つ又はそれ以上のマイクロプロセッサ、デジタル信号処理機、マイクロコントローラ、又はそれらと類似した任意の処理機を含むこともできる。フラッシュメモリ２５００は、データ及び／又はコントローラ２４００によって遂行される命令語を保存するために使われうる。フラッシュメモリ２５００は、上記の実施形態で説明した任意のメモリのうちのいずれかのものでもありうる。

モデム２３００は、例えば、通信ネットワークと共に、他のシステムにデータを送ったり他のシステムからデータを受け取ったりするために使われうる。システム２０００は、ＰＤＡ、携帯用コンピュータ、ウェブタブレット、無線電話機、移動電話機、デジタル音楽プレーヤ、メモリカード、又は情報を送信及び／又は受信する他のシステムのような移動システムでありうる。

図２７は、本発明の一実施形態によるコンピュータシステムの一例を示す図面である。図示するように、コンピュータシステム３０００は、一つ又はそれ以上の電源供給装置３００２、一つ又はそれ以上のモニタ３００４（例えば、一般的な及び／又はタッチスクリーン・モニタ）、例えば、マウス、キーボード及び／又はスタイラスのような一つ又はそれ以上の入力装置３００６、サブ部品３０１０が一つ又はそれ以上付着されたメインボード又はマザーボード３００８を含むことができる。一つ又はそれ以上のサブ部品３０１０は、一つ又はそれ以上の中央処理装置（ＣＰＵ）、一つ又はそれ以上のメモリ及び／又は一つ又はそれ以上のカードでありうる。コンピュータシステム３０００は、一つ又はそれ以上の追加的なメモリ３０１２を含むことができるが、それは、脱着が可能であるか、又はより容易に脱着可能である。

本実施形態において、コンピュータシステム３０００は、デスクトップ、パソコン、ラップトップ個人用コンピュータ、及び／又はハンドヘルド個人用コンピュータでありうる。本実施形態で、コンピュータシステム３０００は、サーバでありうる。

以上で述べた回路基板、コネクタ、ケース、回路基板アセンブリ、ケースアセンブリ、及び／又はデバイスの実施形態は、上述のように一つ又はそれ以上のコンピュータシステムに部品として又はサブ部品として適用されうる。

図２８は、本発明の一実施形態による共通回路基板の製造方法を示すフローチャートである。図２８の２１１０段階に示すように、少なくとも第１フォームファクタと第２フォームファクタとに共通の共通基板１００が提供される。２１２０段階で、第１フォームファクタの第１回路基板連結端子１１５が共通基板１００上に形成される。２１３０段階で、第２フォームファクタの第２回路基板連結端子１１７が共通基板１００上に形成される。

図２９は、本発明の一実施形態による共通回路基板の連結方法を示している。図２９の２２１０段階に示すように、少なくとも第１フォームファクタと第２フォームファクタとに共通の回路基板１１０が提供される。回路基板１１０は、第１フォームファクタの第１回路基板連結端子１１５と、第２フォームファクタの第２回路基板連結端子１１７とを含む。２２２０段階で、回路基板１１０は、第１回路基板連結端子１１５及び第２回路基板連結端子１１７のうちの一つだけを利用して外部デバイスと連結される。

図３０は、本発明の一実施形態によるアセンブリ又はデバイスの製造方法を示している。図３０の２３１０段階に示すように、例えば、上述のような回路基板１１０のいずれかの回路基板、上述のようなコネクタ１３０／１３２のいずれかのコネクタ、上述のようなケース１４０／１４２のいずれかのケースのうちの少なくとも二個が組み合わせられることによって、上述のような回路基板アセンブリ２１０、２１２、２１０’、２１２’のうちの任意の一つ、上述のようなケースアセンブリ２２０、２２２のうちの任意の一つ、又は上述のようなデバイス３１０、３１２、４１０、４１２のうちの任意の一つを形成できる。

上述のような回路基板１１０のいずれかは、上述のようなコネクタ１３０／１３２のいずれかと結合され、上述のような回路基板アセンブリ２１０、２１２、２１０’、２１２’のいずれかを形成できる。上述のようなコネクタ１３０／１３２のいずれかは、上述のようなケース１４０／１４２のいずれかと結合され、上述のようなケースアセンブリ２２０、２２２のいずれかを形成できる。上述のような回路基板１１０のいずれかは、上述のようなコネクタ１３０／１３２のいずれか及び上述のようなケース１４０／１４２のいずれかと結合され、上述のようなデバイス３１０、３１２、４１０、４１２のいずれかを形成できる。

本発明の実施形態で、ここに開示した回路基板、コネクタ、ケース、回路基板アセンブリ、ケースアセンブリ、デバイスは、例えば、動作する部品がなく、ハードディスクほど衝撃に脆弱ではなく、機械的な遅延（ｄｅｌａｙ）がなく、且つ／又は電磁気系装置に比べて、アクセス時間及び／又は待機時間（ｌａｔｅｎｃｙ）がより短い電子装置のＳＳＤ（Ｓｏｌｉｄ ｓｔａｔｅ ｄｅｖｉｃｅ）でありうる。

本発明の実施形態で、ここに開示した回路基板、コネクタ、ケース、回路基板アセンブリ、ケースアセンブリ、デバイスは、例えば、ＮＡＮＤ又はＮＯＲフラッシュメモリのようなフラッシュメモリの構成部品でありうる。本発明の実施形態で、ここに開示した回路基板、コネクタ、ケース、回路基板アセンブリ、ケースアセンブリ、デバイスは、多重レベルセル（ＭＬＣ：ｍｕｌｔｉ−ｌｅｖｅｌ ｃｅｌｌ）フラッシュメモリ又は単一レベルセル（ＳＬＣ：ｓｉｎｇｌｅ−ｌｅｖｅｌ ｃｅｌｌ）フラッシュメモリの構成部品でありうる。

本発明の実施形態で、ここに開示した回路基板、コネクタ、ケース、回路基板アセンブリ、ケースアセンブリ、デバイスは、ＤＲＡＭメモリの構成部品でありうる。

以上で説明した本発明の実施形態は、第１フォームファクタと第２フォームファクタとを言及するが、各実施形態は、Ｍ個のフォームファクタを適用できる（ここでＭ≧２）。

本発明の一実施形態で、第１フォームファクタ及び第２フォームファクタは、１．８インチ及び２．５インチのＳＡＴＡ−２標準構造である。本発明の一実施形態で、第１フォームファクタ及び第２フォームファクタは、３．５インチＳＡＴＡ−２標準構造又は他の構造であり、例えば、コンパクトフラッシュ（登録商標）タイプ（例えば、タイプＩ又はＩＩ）、ＳＤメモリカード、ミニＳＤ（ｍｉｎｉＳＤ）、マイクロＳＤ（ｍｉｃｒｏＳＤ）、トランスフラッシュ（ＴｒａｎｓＦｌａｓｈ）、マルチメディアカード（ＭＭＣ：ＭｕｌｔｉＭｅｄｉａＣａｒｄ）、ＭＭＣプラス（ＭＭＣｐｌｕｓ）、ＲＳ−ＭＭＣ、ＤＶ ＲＳ−ＭＭＣ、ＭＭＣモービル（ＭＭＣｍｏｂｉｌｅ）、ＭＭＣマイクロ（ＭＭＣｍｉｃｒｏ）、メモリスティック（Ｍｅｍｏｒｙ Ｓｔｉｃｋ）、メモリスティックＰＲＯ（Ｍｅｍｏｒｙ Ｓｔｉｃｋ ＰＲＯ）、メモリスティックＤｕｏ（Ｍｅｍｏｒｙ Ｓｔｉｃｋ Ｄｕｏ）、メモリスティックＰＲＯ Ｄｕｏ（Ｍｅｍｏｒｙ Ｓｔｉｃｋ ＰＲＯ Ｄｕｏ）、スマートメディアカード（ＳｍａｒｔＭｅｄｉａ（登録商標） Ｃａｒｄ）、ｘＤ−ピクチャカード（ｘＤ−Ｐｉｃｔｕｒｅ Ｃａｒｄ）、ＰＣカード）ＰＣ Ｃａｒｄ）（例えば、タイプＩ、ＩＩ、又はＩＩＩ）等の各種規格に基づく各種のメモリカード、及び／又はＵＳＢフラッシュドライブ（ＵＳＢ Ｆｌａｓｈ Ｄｒｉｖｅ）でありうる。

以上、本発明を実施形態により説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

１５ 第１回路基板連結パッド
１７ 第２回路基板連結パッド
１００ 共通基板
１１０ 回路基板（共通回路基板）
１１１ メモリモジュール
１１５ 第１回路基板連結端子
１１５ａ、１１５ｂ 第１端部回路基板連結端子
１１７ 第２回路基板連結端子
１１７ａ、１１７ｂ 第２端部回路基板連結端子
１１８ 基板のエッジ
１２１ 第１端子領域
１２３ 第２端子領域
１２５ 導電体
１３０ （第１フォームファクタの）コネクタ
１３２ （第２フォームファクタの）コネクタ
１３３、１３３’ コネクタ連結端子
１４０、１４２ ケース
１４５、１４６ 側面要素
１６０、１６２、５１５、６３０ インターフェース
１７０、１７２ 機械的アダプタコネクタ
１８０、１８２ 非導電性部分
１９０、１９２ 導電性部分
２００ 第１フォームファクタの表面要素
２０２ 第２フォームファクタの表面要素
２１０、２１０’、２１２、２１２’ 回路基板アセンブリ
２１０”、２１２” 保護要素
２２０、２２０’、２２２、２２２’ ケースアセンブリ
３１０、３１２、４１０、４１２ （メモリ）デバイス
５１０ メモリ
５２０ メモリコントローラ
５３０ カード
６１０ エンコーダ及びデコーダ（ＥＤＣ）
６２０ 表示部品
２０００ システム
２００１ バス
２１００ マイクロプロセッサ
２２００ ユーザインターフェース
２３００ モデム
２４００ コントローラ
２５００ フラッシュメモリ
２６００ バッテリ
３０００ コンピュータシステム
３００２ 電源供給装置
３００４ モニタ
３００６ 入力装置
３００８ マザーボード
３０１０ サブ部品
３０１２ 追加的なメモリ
６０００ ポータブルデバイス
７０００ ホストシステム

Claims (34)

1. 少なくとも第１フォームファクタと第２フォームファクタとに共通する基板と、
   前記第１フォームファクタの第１回路基板連結端子と、
   前記第２フォームファクタの第２回路基板連結端子と、を有することを特徴とする回路基板。
2. 前記第１フォームファクタと前記第２フォームファクタとが異なることを特徴とする請求項１に記載の回路基板。
3. 前記第１フォームファクタと前記第２フォームファクタとが相互に排他的であることを特徴とする請求項１に記載の回路基板。
4. 前記第１回路基板連結端子と前記第２回路基板連結端子とが前記回路基板の同じ端部上にあることを特徴とする請求項１に記載の回路基板。
5. 前記第１回路基板連結端子と前記第２回路基板連結端子とが前記回路基板の異なる端部上にあることを特徴とする請求項１に記載の回路基板。
6. 前記第１回路基板連結端子と前記第２回路基板連結端子とが前記回路基板の両側端部のいずれの上にもあることを特徴とする請求項１に記載の回路基板。
7. 前記第１回路基板連結端子と前記第２回路基板連結端子とが前記回路基板の同じ側端部上にあることを特徴とする請求項１に記載の回路基板。
8. 前記第１回路基板連結端子と前記第２回路基板連結端子とが前記回路基板の異なる側端部上にあることを特徴とする請求項１に記載の回路基板。
9. 前記第１回路基板連結端子と前記第２回路基板連結端子とが前記回路基板の両側面のいずれの上にもあることを特徴とする請求項１に記載の回路基板。
10. 前記第１回路基板連結端子と前記第２回路基板連結端子とが前記回路基板の第１エッジから離隔されていることを特徴とする請求項１に記載の回路基板。
11. 前記第１回路基板連結端子と前記第２回路基板連結端子とが前記回路基板の第２エッジから離隔されていることを特徴とする請求項１０に記載の回路基板。
12. 前記第１回路基板連結端子と前記第２回路基板連結端子とが入れ子状（ｎｅｓｔ）になることを特徴とする請求項１に記載の回路基板。
13. 前記第１回路基板連結端子と前記第２回路基板連結端子とが交互に配されることを特徴とする請求項１２に記載の回路基板。
14. 前記第１フォームファクタの第１回路基板連結端子及び前記第２フォームファクタの第２回路基板連結端子のうちの一つだけが連結されることを特徴とする請求項１２に記載の回路基板。
15. 請求項１乃至請求項１４のうちのいずれか１項に記載の回路基板と、
    コネクタ連結端子を含むコネクタと、を備え、
    第１回路基板連結端子及び第２回路基板連結端子のうちの一つだけが前記コネクタ連結端子と連結されることを特徴とする回路基板アセンブリ。
16. 前記第１回路基板連結端子と前記第２回路基板連結端子との少なくとも一つが、前記コネクタ連結端子に機械的に連結されることを特徴とする請求項１５に記載の回路基板アセンブリ。
17. 前記第１回路基板連結端子と前記第２回路基板連結端子との少なくとも一つが、導電性物質を介して前記コネクタ連結端子に連結されることを特徴とする請求項１５に記載の回路基板アセンブリ。
18. 前記導電性物質がソルダペースト及びソルダボールのうちの少なくとも１つであることを特徴とする請求項１７に記載の回路基板アセンブリ。
19. 請求項１５乃至請求項１８のうちのいずれか１項に記載の回路基板アセンブリと、
    前記第１フォームファクタのケースと、を有することを特徴とする第１フォームファクタのデバイス。
20. 請求項１５乃至請求項１８のうちのいずれか１項に記載の回路基板アセンブリと、
    前記第２フォームファクタのケースと、を有することを特徴とする第２フォームファクタのデバイス。
21. 基板と、
    前記基板上の第１回路基板連結端子と、
    前記基板上にあって前記第１回路基板連結端子と相互に排他的な第２回路基板連結端子と、を有することを特徴とする回路基板。
22. 第１フォームファクタ又は第２フォームファクタの少なくとも上部表面又は下部表面と、
    前記上部表面又は下部表面に付着され、コネクタ連結端子を含むコネクタと、
    前記上部表面又は下部表面に付着された保護要素と、を有し、
    前記コネクタがコネクタ連結端子を含み、前記第１フォームファクタの第１回路基板連結端子及び前記第２フォームファクタの第２回路基板連結端子のうちの一つだけが前記コネクタ連結端子に連結されることを特徴とするケースアセンブリ。
23. 前記保護要素が一つ又はそれ以上のガイドレールであることを特徴とする請求項２２に記載のケースアセンブリ。
24. 請求項２２又は請求項２３に記載のケースアセンブリと、
    少なくとも前記第１フォームファクタと前記第２フォームファクタとに共通し、前記第１フォームファクタの第１回路基板連結端子及び前記第２フォームファクタの第２回路基板連結端子を含む基板と、を備え、該基板の第１フォームファクタの第１回路基板連結端子が前記コネクタのコネクタ連結端子に連結され、該基板が前記保護要素によって前記ケース内に保護されることを特徴とする第１フォームファクタのデバイス。
25. 請求項２２又は請求項２３に記載のケースアセンブリと、
    少なくとも前記第１フォームファクタと前記第２フォームファクタとに共通し、前記第１フォームファクタの第１回路基板連結端子及び前記第２フォームファクタの第２回路基板連結端子を含む基板と、を備え、該基板の第２フォームファクタの第２回路基板連結端子が前記コネクタのコネクタ連結端子に連結され、該基板が前記保護要素によって前記ケース内に保護されることを特徴とする第２フォームファクタのデバイス。
26. ３つの側面、上部表面、及び下部表面のうちの少なくとも一つと、
    前記３つの側面、上部表面、及び下部表面のうちの少なくとも一つに連結され、コネクタ連結端子を含むコネクタと、を有することを特徴とするケースアセンブリ。
27. 第１フォームファクタ及び第２フォームファクタのうちの１つのケースと、
    前記第１フォームファクタの回路基板と、
    前記第１フォームファクタの第１回路基板連結端子と、
    前記第２フォームファクタの第２回路基板連結端子と、を備えることを特徴とするデバイス。
28. 第１フォームファクタの第１コネクタ連結端子と、
    第２フォームファクタの第２コネクタ連結端子と、を有することを特徴とするコネクタ。
29. 前記第１フォームファクタの第１インターフェースと、
    前記第２フォームファクタの第２インターフェースと、を更に有することを特徴とする請求項２８に記載のコネクタ。
30. 前記第１フォームファクタの第１コネクタ連結端子及び前記第２フォームファクタの第２コネクタ連結端子のうちの一つだけが連結され、また前記第１フォームファクタの第１インターフェース及び前記第２フォームファクタの第２インターフェースのうちの一つだけが連結されることを特徴とする請求項２９に記載のコネクタ。
31. 前記第１フォームファクタと前記第２フォームファクタとが相互に排他的であることを特徴とする請求項２８に記載のコネクタ。
32. 少なくとも第１フォームファクタと第２フォームファクタとに共通する基板を提供する段階と、
    前記基板上に前記第１フォームファクタの第１回路基板連結端子を形成する段階と、
    前記基板上に前記第２フォームファクタの第２回路基板連結端子を形成する段階と、を有することを特徴とする共通回路基板の製造方法。
33. 少なくとも第１フォームファクタと第２フォームファクタとに共通する基板であって、該基板上に第１フォームファクタの第１回路基板連結端子及び第２フォームファクタの第２回路基板連結端子を有する基板を提供する段階と、
    前記第１回路基板連結端子及び第２回路基板連結端子のうちの一つだけを利用して共通の前記基板を外部デバイスに連結する段階と、を有することを特徴とする共通回路基板の連結方法。
34. 回路基板アセンブリ、ケースアセンブリ、又はデバイスのうちの任意の一つを形成するために、回路基板、コネクタ、及びケースのうちの少なくとも二つを組み合わせる段階を有することを特徴とするアセンブリ又はデバイスの製造方法。

Images