JP2009508285A - リセット機能を有する半導体メモリ - Google Patents

リセット機能を有する半導体メモリ Download PDF

Info

Publication number
JP2009508285A
JP2009508285A JP2008530039A JP2008530039A JP2009508285A JP 2009508285 A JP2009508285 A JP 2009508285A JP 2008530039 A JP2008530039 A JP 2008530039A JP 2008530039 A JP2008530039 A JP 2008530039A JP 2009508285 A JP2009508285 A JP 2009508285A
Authority
JP
Japan
Prior art keywords
signal
reset
input
memory
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008530039A
Other languages
English (en)
Other versions
JP4847532B2 (ja
Inventor
イル ホ イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009508285A publication Critical patent/JP2009508285A/ja
Application granted granted Critical
Publication of JP4847532B2 publication Critical patent/JP4847532B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

ＩＣをリセットする外部リセット信号を受信するように構成された同期式ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）集積回路（ＩＣ）は、外部リセット信号からバッファリングされたリセット信号ＲＳＴを生成するように構成された入力バッファを備える。ＳＤＲＡＭ ＩＣは、（ａ）ＲＳＴ信号、（ｂ）ＳＤＲＡＭが外部命令を受信する準備ができている時間を示すクロック活性化信号ＣＫＥ、及び（ｃ）モードレジスタにデータがロードされる時間を示すモードレジスタプログラミング信号ＭＲＳＰから、内部リセット信号Ｒｅｓｅｔ＿Ｅｎを生成するように構成されたリセット回路を更に備える。

Description

本出願は、２００５年９月１３日付で出願された米国仮出願第６０／７１７，０７５号の優先権を主張し、これらの内容全体は、全ての目的のために本発明に参照として引用される。
本発明は、一般的に、半導体集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に関し、より具体的には、同期式ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ：Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のリセット機能に関する。
パーソナルコンピュータ（ＰＣ）又はラップトップコンピュータを利用する際、ユーザは、画面停止（ｓｃｒｅｅｎ ｈｏｌｄ）、ウイルス攻撃又は感染、あるいはプログラム同士の衝突（ｃｏｎｆｌｉｃｔ）といった予想外の事態に直面すると、通常はコンピュータをリセットする。コンピュータのリセットのために、ユーザは、通常、コンピュータの電源を切ってから、その電源をバックアップする。このような処理は、一般的に、コンピュータの再起動を伴うため、相当量の時間がかかる。したがって、ユーザにとって、コンピュータの電源を切ることなく、コンピュータを早くリセットさせる技術が望ましい。
本発明の一実施形態によると、ＩＣをリセットする外部リセット信号を受信するように構成された同期式ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）集積回路（ＩＣ）は、外部リセット信号からバッファリングされたリセット信号ＲＳＴを生成するように構成された入力バッファを備える。ＳＤＲＡＭ ＩＣは、（ａ）ＲＳＴ信号、（ｂ）ＳＤＲＡＭが外部命令を受信する準備ができている時間を示すクロック活性化信号ＣＫＥ、及び（ｃ）モードレジスタにデータがロードされる時間を示すモードレジスタプログラミング信号ＭＲＳＰから、内部リセット信号Ｒｅｓｅｔ＿Ｅｎを生成するように構成されたリセット回路を更に備える。
一実施形態において、リセット回路は、アクティブになる外部リセット信号に応答してＲｅｓｅｔ＿Ｅｎ信号をアクティブにし、それにより、内部リセット区間を開始させ、この内部リセット区間の間には、ＳＤＲＡＭ ＩＣ内の１つ又はそれ以上の回路ブロックの電源が切れている。
他の実施形態において、内部リセット区間の持続時間は、ＣＫＥ信号がアクティブになり、ＳＤＲＡＭが外部命令を受信する準備ができていることを示す時間に従属する。
他の実施形態において、内部リセット区間の持続時間は、ＣＫＥ信号がアクティブになり、ＳＤＲＡＭ内部の初期化が完了したことを示す時間に従属する。
他の実施形態において、リセット回路は、内部リセット区間の持続時間が遅延回路を介した伝播遅延（ｐｒｏｐａｇａｔｉｏｎ ｄｅｌａｙ）に一部従属するように構成された遅延回路を備える。
他の実施形態において、遅延回路の入力は、ＣＫＥ信号に結合される。
他の実施形態において、リセット回路は、ＣＫＥ信号が所定の時間期間に遷移（ｔｒａｎｓｉｔｉｏｎ）する場合、Ｒｅｓｅｔ＿Ｅｎ信号が状態を変更することを防止するように構成されたラッチ回路（ｌａｔｃｈ ｃｉｒｃｕｉｔ）を更に備える。
他の実施形態において、リセット回路は、外部リセット信号が非アクティブ状態にある時間の間、Ｒｅｓｅｔ＿Ｅｎ信号がＣＫＥ信号の遷移に応答しないように構成されたラッチ回路を更に備える。
他の実施形態において、リセット回路は、アクティブになるＭＲＳＰ信号に応答して、第１の状態でラッチ回路をバイアスするように構成されたプルアップ回路を更に備え、ラッチ回路の第１の状態は、外部リセット信号が非アクティブ状態にある時間の間、Ｒｅｓｅｔ＿Ｅｎ信号がＣＫＥ信号の遷移に応答しないようにする。
他の実施形態において、入力バッファは、供給電圧に結合される１つの入力と、外部リセット信号に結合されるもう１つの入力とを有する２−入力論理ゲートを備える低電圧ＣＭＯＳバッファである。
他の実施形態において、リセット回路は、第１の入力でＲＳＴ信号を受信し、その出力でＲｅｓｅｔ＿Ｅｎ信号を提供する第１の２−入力ＮＡＮＤゲートを備える。第２の２−入力ＮＡＮＤゲートは、反転遅延回路を介してクロック活性化信号ＣＫＥに結合される第１の入力を有し、第１の２−入力ＮＡＮＤゲートの第２の入力に結合される出力を有する。２−入力ＮＯＲゲートは、第１の入力でＲＳＴ信号を受信し、第２の入力でＣＫＥ信号を受信する。プルアップトランジスタ及びプルダウントランジスタは、供給電圧と接地電位との間に直列に結合され、プルダウントランジスタは、２−入力ＮＯＲゲートの出力に結合されるゲート端子を有する。インバータは、ＭＲＳＰ信号に結合されるその入力と、プルアップトランジスタのゲート端子に結合されるその出力とを有する。ラッチ回路は、第２の２−入力ＮＡＮＤゲートの第２の入力と、直列に接続されるプルアップトランジスタ及びプルダウントランジスタの中間ノード（ｎｏｄｅ ｉｎｔｅｒｍｅｄｉａｔｅ）との間に結合される。
本発明の他の実施形態によると、半導体メモリは、外部リセット信号からバッファリングされたリセット信号ＲＳＴを生成するように構成された入力バッファを備える。第１の２−入力ＮＡＮＤゲートは、第１の入力でＲＳＴ信号を受信し、その出力で内部リセット信号Ｒｅｓｅｔ＿Ｅｎを提供するように構成される。第２の２−入力ＮＡＮＤゲートは、反転遅延回路を介してＣＫＥ信号に結合される第１の入力と、第１の２−入力ＮＡＮＤゲートの第２の入力に結合される出力とを有する。２−入力ＮＯＲゲートは、第１の入力でＲＳＴ信号を受信し、第２の入力でＣＫＥ信号を受信し、ＣＫＥ信号は、メモリが外部命令を受信する準備ができている時間を示す。プルアップトランジスタ及びプルダウントランジスタは、供給電圧と接地電位との間に直列に結合される。プルダウントランジスタは、２−入力ＮＯＲゲートの出力に結合されるゲート端子を有する。インバータは、モードレジスタプログラミング信号ＭＲＳＰに結合されるその入力と、プルアップトランジスタのゲート端子に結合されるその出力とを有する。ＭＲＳＰ信号は、メモリ内のモードレジスタにデータがロードされる時間を示す。ラッチ回路は、第２の２−入力ＮＡＮＤゲートの第２の入力と、直列に接続されるプルアップトランジスタ及びプルダウントランジスタの中間ノードとの間に結合される。Ｒｅｓｅｔ＿Ｅｎ信号は、アクティブになる外部リセット信号に応答してアクティブになり、それにより、内部リセット区間を開始させ、この内部リセット区間の間には、メモリ内の１つ又はそれ以上の回路ブロックの電源が切れている。
一実施形態において、内部リセット区間の持続時間は、ＣＫＥ信号がアクティブになり、メモリが外部命令を受信する準備ができていることを示す時間に従属する。
他の実施形態において、内部リセット区間の持続時間は、ＣＫＥ信号がアクティブになり、メモリ内部の初期化が完了したことを示す時間に従属する。
他の実施形態において、内部リセット区間の持続時間は、遅延回路を介した伝播遅延に一部従属する。
他の実施形態において、ラッチ回路は、ＣＫＥ信号が所定の時間期間に遷移する場合、Ｒｅｓｅｔ＿Ｅｎ信号が状態を変更することを防止する。
他の実施形態において、ラッチ回路は、外部リセット信号が非アクティブ状態にある時間の間、Ｒｅｓｅｔ＿Ｅｎ信号がＣＫＥ信号の遷移に応答しないようにする。
他の実施形態において、メモリは、アクティブになるＭＲＳＰ信号に応答して、第１の状態でラッチ回路をバイアスするように構成されたプルアップ回路を更に備え、ラッチ回路の第１の状態は、外部リセット信号が非アクティブ状態にある時間の間、Ｒｅｓｅｔ＿Ｅｎ信号がＣＫＥ信号の遷移に応答しないようにする。
他の実施形態において、入力バッファは、供給電圧に結合される１つの入力と、外部リセット信号に結合されるもう１つの入力とを有する２−入力論理ゲートを備える低電圧ＣＭＯＳバッファである。
一方、本発明の更に他の実施形態によると、メモリは、外部リセット信号を受信し、内部Ｒｅｓｅｔ＿Ｅｎ信号を生成するように構成された第１の論理ゲートを備え、第１の論理ゲートは、アクティブになる外部リセット信号に応答してＲｅｓｅｔ＿Ｅｎ信号がアクティブになるようにし、それにより、内部リセット区間を開始させ、この内部リセット区間の間には、メモリ内の１つ又はそれ以上の回路ブロックの電源が切れている。第２の論理ゲートは、外部クロック活性化信号ＣＫＥを受信するように構成され、第２の論理ゲートの出力端子は、第１の論理ゲートの入力端子に結合され、内部リセット区間の持続時間は、ＣＫＥ信号がアクティブになり、メモリが外部命令を受信する準備ができていることを示す時間に少なくとも一部従属する。ラッチ回路は、第２の論理ゲートの入力端子とバイアス回路との間に結合され、バイアス回路は、外部リセット信号及びＣＫＥ信号がいずれも非アクティブ状態にある場合、アクティブ状態でＲｅｓｅｔ＿Ｅｎ信号を維持するため、第１の状態でラッチ回路をバイアスするように構成される。
一実施形態において、バイアス回路は、外部リセット信号がアクティブになり、ＣＫＥ信号が非アクティブになった場合、第１の状態でラッチ回路をバイアスするように構成されたプルダウン回路を備える。
他の実施形態において、プルダウン回路は、第１の入力端子で外部リセット信号を受信し、第２の入力端子でＣＫＥ信号を受信するように構成された２−入力ＮＯＲゲートと、ラッチ回路と接地電位との間に結合されるプルダウントランジスタとを備え、プルダウントランジスタは、２−入力ＮＯＲゲートの出力に結合されるゲート端子を有する。
他の実施形態において、バイアス回路は更に、外部リセット信号が非アクティブ状態にある時間の間、Ｒｅｓｅｔ＿Ｅｎ信号がＣＫＥ信号の遷移に応答しないようにするため、第１の状態と反対の第２の状態でラッチ回路をバイアスするように構成される。
他の実施形態において、バイアス回路は、アクティブになるモードレジスタプログラミング信号ＭＲＳＰに応答して、第２の状態でラッチ回路をバイアスするように構成されたプルアップ回路を備え、アクティブになるＭＲＳＰは、メモリ内のモードレジスタにデータがロードされることを示す。
他の実施形態において、プルアップ回路は、供給電圧とラッチ回路との間に結合されるプルアップトランジスタと、プルアップトランジスタのゲート端子に結合される出力端子と、ＭＲＳＰ信号を受信するように構成された入力端子とを有するインバータとを備える。
他の実施形態において、第２の論理ゲートは、遅延回路を介してＣＫＥ信号を受信し、内部リセット区間の持続時間は、遅延回路を介した伝播遅延に一部従属する。
本発明の更なる実施形態によると、メモリの電源を切らずにメモリをリセットする方法は、次のとおりである。外部リセット信号がアクティブになった場合、内部リセット信号Ｒｅｓｅｔ＿Ｅｎがアクティブになるようにし、それにより、内部リセット区間を開始させ、この内部リセット区間の間には、メモリ内の１つ又はそれ以上の回路ブロックの電源が切れている。外部クロック活性化信号ＣＫＥがアクティブになり、メモリが外部命令を受信する準備ができていることを示す場合、内部リセット区間は終了する。外部リセット信号及びＣＫＥ信号がいずれも非アクティブ状態にある場合、アクティブ状態でＲｅｓｅｔ＿Ｅｎ信号を維持するため、ラッチ回路は、第１の状態でバイアスされる。
一実施形態において、外部リセット信号がアクティブになり、ＣＫＥ信号が非アクティブになった場合、ラッチ回路は、第１の状態でバイアスされる。
他の実施形態において、外部リセット信号が非アクティブ状態にある時間の間、Ｒｅｓｅｔ＿Ｅｎ信号がＣＫＥ信号の遷移に応答しないようにするため、ラッチ回路は、第１の状態と反対の第２の状態でバイアスされる。
他の実施形態において、ラッチ回路は、アクティブになるモードレジスタプログラミング信号ＭＲＳＰに応答して第２の状態でバイアスされ、アクティブになるＭＲＳＰ信号は、メモリ内のモードレジスタにデータがロードされることを示す。
本明細書に開示されている本発明の特性及び利点についての更なる理解は、本明細書の残る部分及び添付の図面を参照することによって実現可能である。
本発明の一実施形態によると、同期式ダイナミックランダムアクセスメモリ（ＤＲＡＭ）及びその変形（例えば、ＤＤＲ２及びＤＤＲ３）などの半導体メモリＩＣは、メモリＩＣの電源を切ることなく、ユーザがメモリＩＣをリセットするようにする外部リセットピンに結合される論理ブロックを備える。
図１及び図２は、それぞれ電源が入っている間及び通常動作中のリセットタイミングシーケンスを示すタイミング図である。これらの図には、外部Ｃｌｏｃｋ、Ｒｅｓｅｔ、クロック活性化ＣＫＥ、及び命令ＣＭＤ信号の複数のサイクルが示されている。図１及び図２において、外部Ｒｅｓｅｔ信号は、最低持続時間（期間Ａ）にアクティブ状態を維持することが要求される。また、ＣＫＥ信号は、外部Ｒｅｓｅｔ信号がハイに立ち上がる前の少なくとも所定の期間Ｂと、外部Ｒｅｓｅｔ信号がハイに立ち上がった後の少なくとも所定の期間Ｃに非アクティブになる（すなわち、ロー状態を維持する）ことが要求される。外部Ｒｅｓｅｔ信号が期間Ａの終わりに非アクティブになるのに対し、ＣＫＥ信号はアクティブになり（すなわち、ハイに立ち上がり）、メモリＩＣが命令を受信する準備ができている時間をシグナリングするまで、内部リセット期間は終了しない。Ｒｅｓｅｔ信号がアクティブになった時間からＣＫＥ信号がハイに立ち上がる時間までの期間は、図１及び図２において「内部リセット区間」として示される。内部リセット区間の間、メモリ装置内の多数の回路ブロック（例えば、出力ドライバＤＱ／ＤＱＳ、セルフリフレッシュ（ｓｅｌｆ ｒｅｆｒｅｓｈ）、オンダイターミネーション（ｏｎ−ｄｉｅ ｔｅｒｍｉｎａｔｉｏｎ）、ＤＬＬ）は非活性化され、これにより、最小のメモリアクティビティが存在する。
図３は、本発明の一実施形態に係る、図１及び図２のタイミング図の実現例に対するブロック図である。ＬＶＣＭＯＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）バッファ３０２は、外部的に提供されるＲｅｓｅｔ信号に応答してＲＳＴ信号を出力する。クロック活性化バッファ３０４は、外部的に提供されるクロック活性化信号ＣＫＥに応答して内部クロック活性化信号ＣＫＥｉｎｔを出力する。ＭＲＳ，ＥＭＲＳ論理ブロック３０８は、モードレジスタプログラミング信号を出力することが要求された、外部的に提供される信号（一実施形態において、外部信号は、／ＣＳ、／ＲＡＳ、／ＣＡＳ、／ＷＥ、及びバンドアドレスＢＡのサブセット又は全てを含むことができる）（図示せず）に応答して、モードレジスタプログラミング信号ＭＲＳＰを出力する。リセット論理ブロック３０６は、内部クロック活性化信号ＣＫＥｉｎｔ及びモードレジスタプログラミング信号ＭＲＳＰのみならず、ＲＳＴ信号を受信し、これに応答してＲｅｓｅｔ＿Ｅｎ信号を生成する。内部Ｒｅｓｅｔ＿Ｅｎ信号は、出力ＤＱ／ＤＱＳドライバ、オンダイターミネーション（ＯＤＴ）、セルフリフレッシュ、ＤＬＬ、及びステートマシン（ｓｔａｔｅ ｍａｃｈｉｎｅ）を備える特定の回路ブロックを非活性化するために用いられ、それにより、リセットモードにおける電力消費を最小化する。
図４は、図３のＬＶＣＭＯＳバッファの１つの回路の実現例を示す。バッファは、２つの入力で電力供給ＶＤＤ及び外部Ｒｅｓｅｔ信号を受信する２−入力ＮＡＮＤゲートのＣＭＯＳ実現例を含む。ＮＡＮＤゲートの出力は、インバータ４１０によって反転される。インバータの出力は、ＲＳＴ信号を提供する。ＶＤＤに結合される入力を有するＮＡＮＤゲートの利用は、待機漏れ（ｓｔａｎｄｂｙ ｌｅａｋａｇｅ）を低減するのに役立つ。図４のバッファは、ＣＭＯＳ入力レベルを検出するためのものであるが、バッファは、当業者によって他の入力レベルを検出するように変更可能である。
図５は、本発明の一実施形態に係る図３のリセット論理ブロック３０６の内部回路を示す。２−入力ＮＡＮＤゲート５０２は、もう１つの２−入力ＮＡＮＤゲート５０４によって生成された出力信号及びＲＳＴ信号を受信し、これらに応答して出力信号Ｒｅｓｅｔ＿Ｅｎを生成する。ＮＡＮＤゲート５０４は、遅延回路５０６を介してＣＫＥ信号を受信し、ラッチ回路５０８からラッチ信号ＣＫＥＮを受信する。遅延チェーン（ｄｅｌａｙ ｃｈａｉｎ）５０６は、奇数個のインバータからなり（例えば、図５の実施形態に示すように５つ）、これにより、反転された遅延チェーンになる。ラッチ回路５０８（例えば、２つの交差結合されたインバータを備える）は、ＮＡＮＤゲート５０４の入力とバイアス回路との間に結合される。バイアス回路は、内部リセット区間の間とその後にラッチ回路５０８を適切な状態でバイアスするように作動する。
バイアス回路は、２−入力ＮＯＲゲート５１０及びプルダウントランジスタ５１２を順に含むプルダウン回路を備える。２−入力ＮＯＲゲート５１０は、そのそれぞれの入力端子でＲＳＴ及びＣＫＥｉｎｔ信号を受信し、ＮＯＲゲート５１０の出力端子は、プルダウントランジスタ５１２のゲートに結合される。プルダウントランジスタ５１２は、ラッチ回路５０８と接地電位との間に結合される。バイアス回路は、インバータ５１４及びプルアップトランジスタ５１６を順に含むプルアップ回路を更に備える。インバータ５１４は、その入力でＭＲＳＰ信号を受信し、インバータ５１４の出力は、プルアップトランジスタ５１６のゲートに結合される。プルアップトランジスタ５１６及びプルダウントランジスタ５１２は、ＶＤＤと接地との間に直列に結合される。中間ノードトランジスタ５１２及び５１６は、ラッチ５０８に接続される。図示のように、プルダウントランジスタ５１２はＮＭＯＳトランジスタ、プルアップトランジスタ５１６はＰＭＯＳトランジスタであるが、これらに限定されるものではない。
図６は、図５の回路の動作を説明するために用いられるタイミング図である。図６のＲｅｓｅｔ及びＣＫＥ信号のタイミングは、図１及び図２のタイミングに対応する。ＭＲＳ，ＥＭＲＳ論理ブロック（図３）によって生成されたパルス信号（ＭＲＳＰ）は、ＳＤＲＡＭ装置で公知となっているモードレジスタプログラミング動作を開始させる。ＣＫＥＮ信号について示されている波形は、ＮＡＮＤゲート５０４の入力でのタイミングを反映する。電源が入っているか、通常動作中にＲｅｓｅｔがアクティブになっている場合、図６に示すシーケンスにおいてＲｅｓｅｔ、ＣＫＥ、及びＭＲＳＰ信号が発生する。
例えば、ユーザによって、時間ｔ１において、外部Ｒｅｓｅｔ信号がローにアサート（ａｓｓｅｒｔ）された場合（すなわち、アクティブになった場合）、内部Ｒｅｓｅｔ＿Ｅｎ信号は、ＮＡＮＤゲート５０２を介してハイに駆動され（すなわち、アクティブになり）、それにより、内部リセット区間を開始させ、この内部リセット区間の間には、メモリ内の所定数の回路ブロックの電源が切れている。内部リセット区間は、ＮＡＮＤゲート５０２の全ての入力がハイレバルのときに終了する。したがって、時間ｔ２において、Ｒｅｓｅｔ信号がハイに立ち上がると（すなわち、Ｒｅｓｅｔ信号が非アクティブになると）、内部リセット区間は、時間ｔ３において、ＣＫＥがハイに立ち上がった後（すなわち、アクティブになった後）所定時間遅延するまで、アクティブ状態を維持する。すなわち、Ｒｅｓｅｔ信号が非アクティブ状態であり、ＣＫＥ信号が時間ｔ３においてアクティブになった場合、遅延回路５０６の出力５１８は、インバータチェーン５０６を介した伝播遅延に対応する時間期間後にローに立ち下がる。ＮＡＮＤゲート５０４の出力は、ノード５１８でのローへの遷移に応答してハイに遷移し、それにより、Ｒｅｓｅｔ＿Ｅｎ信号をローに遷移して内部リセット区間を終了させる。実質的に、遅延チェーン５０６は、内部リセット区間を延長する。
ＣＫＥ信号が非アクティブになり、Ｒｅｓｅｔ信号がアクティブになる（すなわち、ＣＫＥ信号及びＲｅｓｅｔ信号がいずれもロー）Ｂ時間期間に、ＮＯＲゲート５１０は、プルダウントランジスタ５１２をターンオンし、それにより、ラッチ５０８がＣＫＥＮとして表示されたノードでハイを維持するか、又はそれ以前にロー状態であった場合、ノードＣＫＥＮをハイに遷移させる。これは、ＣＫＥ及びＲｅｓｅｔ信号がいずれも非アクティブ状態にある時間期間Ｃに、Ｒｅｓｅｔ＿Ｅｎ信号がアクティブ状態に維持されることを保障する。ＭＲＳＰパルスが生成され、モードレジスタプログラミングを開始させる時間ｔ４において、ＭＲＳＰパルスの立ち上がりエッジ（ｈｉｇｈ ｇｏｉｎｇ ｅｄｇｅ）は、プルアップトランジスタ５１６をターンオンし、それにより、ＣＫＥＮノードをローに遷移させる。ラッチ回路５０８は、Ｒｅｓｅｔ及びＣＫＥ信号の全てが再びローになるまで、ＣＫＥＮノードをローに維持する。ＣＫＥＮノードがローである時間の間、ＮＡＮＤゲート５０４は、ＣＫＥ信号の遷移がＲｅｓｅｔ＿Ｅｎ信号の状態に影響することを防止する。したがって、外部ＣＫＥ信号がアクティブになった後のＭＲＳＰパルスは、外部Ｒｅｓｅｔ信号がハイである時間の間、外部ＣＫＥ信号における遷移が内部Ｒｅｓｅｔ＿Ｅｎ信号の状態に影響を与えないことを保障する。
したがって、本発明の一実施形態によると、ＳＤＲＡＭで実現される単なるリセット回路は、ＳＤＲＡＭの電源を切ることなく、外部リセットピンを介してＳＤＲＡＭがリセットできるようにする。リセット回路は、リセット機能を実現するため、３つの入力信号のみを用いる。この特徴は、特定の機能異常が発生した場合、パソコンの電源を切ることなく、パソコン又はラップトップコンピュータをリセットすることができる利点がある。
上記では本発明の様々な実施形態の詳細な説明を提供しているが、種々の代案、変形、及び等価物が可能である。したがって、このような理由や他の理由により、上記の説明は、請求項によって定義されているように、本発明の範囲を限定するものとして理解されてはならない。
図１は、メモリの電源が入っている間のリセットタイミングシーケンスを示すタイミング図である。 図２は、メモリの通常動作中のリセットタイミングシーケンスを示すタイミング図である。 図３は、本発明の一実施形態に係る、図１及び図２のタイミング図の実現例に対するブロック図である。 図４は、図３のＬＶＣＭＯＳバッファの内部回路を示す図である。 図５は、本発明の一実施形態に係る図３のリセット論理ブロックの内部回路を示す図である。 図６は、図５の回路の動作を説明するために用いられるタイミング図である。

Claims (40)

  1. 集積回路（ＩＣ：ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）をリセットする外部リセット信号を受信するように構成された同期式ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）集積回路（ＩＣ）において、
    前記外部リセット信号からバッファリングされたリセット信号ＲＳＴを生成するように構成された入力バッファと、
    （ａ）前記ＲＳＴ信号、（ｂ）前記ＳＤＲＡＭが外部命令を受信する準備ができている時間を示すクロック活性化信号ＣＫＥ、及び（ｃ）モードレジスタにデータがロードされる時間を示すモードレジスタプログラミング信号ＭＲＳＰから、内部リセット信号Ｒｅｓｅｔ＿Ｅｎを生成するように構成されたリセット回路と
    を備えることを特徴とするＳＤＲＡＭ ＩＣ。
  2. 前記リセット回路が、アクティブになる前記外部リセット信号に応答して前記Ｒｅｓｅｔ＿Ｅｎ信号をアクティブにし、それにより、内部リセット区間を開始させ、当該内部リセット区間の間には、前記ＳＤＲＡＭ ＩＣ内の１つ又はそれ以上の回路ブロックの電源が切れていることを特徴とする請求項１に記載のＳＤＲＡＭ ＩＣ。
  3. 前記内部リセット区間の持続時間が、前記ＣＫＥ信号がアクティブになり、ＳＤＲＡＭが外部命令を受信する準備ができていることを示す時間に従属することを特徴とする請求項２に記載のＳＤＲＡＭ ＩＣ。
  4. 前記内部リセット区間の持続時間が、前記ＣＫＥ信号がアクティブになり、ＳＤＲＡＭ内部の初期化が完了したことを示す時間に従属することを特徴とする請求項２に記載のＳＤＲＡＭ ＩＣ。
  5. 前記リセット回路が、前記内部リセット区間の持続時間が遅延回路を介した伝播遅延に一部従属するように構成された遅延回路を備えることを特徴とする請求項２に記載のＳＤＲＡＭ ＩＣ。
  6. 前記遅延回路の入力が、前記ＣＫＥ信号に結合されることを特徴とする請求項５に記載のＳＤＲＡＭ ＩＣ。
  7. 前記リセット回路が、ＣＫＥ信号が所定の時間期間に遷移する場合、前記Ｒｅｓｅｔ＿Ｅｎ信号が状態を変更することを防止するように構成されたラッチ回路を更に備えることを特徴とする請求項２に記載のＳＤＲＡＭ ＩＣ。
  8. 前記リセット回路が、前記外部リセット信号が非アクティブ状態にある時間の間、前記Ｒｅｓｅｔ＿Ｅｎ信号がＣＫＥ信号の遷移に応答しないように構成されたラッチ回路を更に備えることを特徴とする請求項２に記載のＳＤＲＡＭ ＩＣ。
  9. 前記リセット回路が、アクティブになる前記ＭＲＳＰ信号に応答して、第１の状態で前記ラッチ回路をバイアスするように構成されたプルアップ回路を更に備え、
    前記ラッチ回路の第１の状態が、前記外部リセット信号が非アクティブ状態にある時間の間、前記Ｒｅｓｅｔ＿Ｅｎ信号がＣＫＥ信号の遷移に応答しないようにすることを特徴とする請求項２に記載のＳＤＲＡＭ ＩＣ。
  10. 前記入力バッファが、供給電圧に結合される１つの入力と、前記外部リセット信号に結合されるもう１つの入力とを有する２−入力論理ゲートを備える低電圧ＣＭＯＳバッファであることを特徴とする請求項１に記載のＳＤＲＡＭ ＩＣ。
  11. 前記リセット回路が、
    第１の入力で前記ＲＳＴ信号を受信し、出力で前記Ｒｅｓｅｔ＿Ｅｎ信号を提供する第１の２−入力ＮＡＮＤゲートと、
    該第１の２−入力ＮＡＮＤゲートの第２の入力に結合される出力を有し、反転遅延回路を介してクロック活性化信号ＣＫＥに結合される第１の入力を有する第２の２−入力ＮＡＮＤゲートと、
    第１の入力で前記ＲＳＴ信号を受信し、第２の入力で前記ＣＫＥ信号を受信する２−入力ＮＯＲゲートと、
    供給電圧と接地電位との間に直列に結合されるプルアップトランジスタ及び前記２−入力ＮＯＲゲートの出力に結合されるゲート端子を有するプルダウントランジスタと、
    前記ＭＲＳＰ信号に結合される入力と、前記プルアップトランジスタのゲート端子に結合される出力とを有するインバータと、
    前記第２の２−入力ＮＡＮＤゲートの第２の入力と、直列に接続されるプルアップトランジスタ及びプルダウントランジスタの中間ノードとの間に結合されるラッチ回路と
    を備えることを特徴とする請求項１に記載のＳＤＲＡＭ ＩＣ。
  12. 前記ラッチ回路が、２つの交差結合されたインバータを備えることを特徴とする請求項１１に記載のＳＤＲＡＭ ＩＣ。
  13. メモリにおいて、
    外部リセット信号からバッファリングされたリセット信号ＲＳＴを生成するように構成された入力バッファと、
    第１の入力で前記ＲＳＴ信号を受信し、出力で内部リセット信号Ｒｅｓｅｔ＿Ｅｎを提供する第１の２−入力ＮＡＮＤゲートと、
    前記第１の２−入力ＮＡＮＤゲートの第２の入力に結合される出力を有し、反転遅延回路を介して前記ＣＫＥ信号に結合される第１の入力を有する第２の２−入力ＮＡＮＤゲートと、
    第１の入力で前記ＲＳＴ信号を受信し、第２の入力で前記メモリが外部命令を受信する準備ができている時間を示す前記ＣＫＥ信号を受信する２−入力ＮＯＲゲートと、
    供給電圧と接地電位との間に直列に結合されるプルアップトランジスタ及び前記２−入力ＮＯＲゲートの出力に結合されるゲート端子を有するプルダウントランジスタと、
    前記メモリ内のモードレジスタにデータがロードされる時間を示すモードレジスタプログラミング信号ＭＲＳＰに結合される入力と、前記プルアップトランジスタのゲート端子に結合される出力とを有するインバータと、
    前記第２の２−入力ＮＡＮＤゲートの第２の入力と、直列に接続されるプルアップトランジスタ及びプルダウントランジスタの中間ノードとの間に結合されるラッチ回路とを備え、
    前記Ｒｅｓｅｔ＿Ｅｎ信号が、アクティブになる前記外部リセット信号に応答してアクティブになり、それにより、内部リセット区間を開始させ、当該内部リセット区間の間には、前記メモリ内の１つ又はそれ以上の回路ブロックの電源が切れていることを特徴とするメモリ。
  14. 前記内部リセット区間の持続時間が、前記ＣＫＥ信号がアクティブになり、前記メモリが外部命令を受信する準備ができていることを示す時間に従属することを特徴とする請求項１３に記載のメモリ。
  15. 前記内部リセット区間の持続時間が、前記ＣＫＥ信号がアクティブになり、前記メモリ内部の初期化が完了したことを示す時間に従属することを特徴とする請求項１３に記載のメモリ。
  16. 前記内部リセット区間の持続時間が、前記遅延回路を介した前記伝播遅延に一部従属することを特徴とする請求項１３に記載のメモリ。
  17. 前記ラッチ回路が、前記ＣＫＥ信号が所定の時間期間に遷移する場合、前記Ｒｅｓｅｔ＿Ｅｎ信号が状態を変更することを防止することを特徴とする請求項１３に記載のメモリ。
  18. 前記ラッチ回路が、前記外部リセット信号が非アクティブ状態にある時間の間、前記Ｒｅｓｅｔ＿Ｅｎ信号がＣＫＥ信号の遷移に応答しないようにすることを特徴とする請求項１３に記載のメモリ。
  19. アクティブになる前記ＭＲＳＰ信号に応答して、第１の状態で前記ラッチ回路をバイアスするように構成されたプルアップ回路を更に備え、
    前記ラッチ回路の第１の状態が、前記外部リセット信号が非アクティブ状態にある時間の間、前記Ｒｅｓｅｔ＿Ｅｎ信号がＣＫＥ信号の遷移に応答しないようにすることを特徴とする請求項１３に記載のメモリ。
  20. 前記入力バッファが、前記供給電圧に結合される１つの入力と、前記外部リセット信号に結合されるもう１つの入力とを有する２−入力論理ゲートを備える低電圧ＣＭＯＳバッファであることを特徴とする請求項１３に記載のメモリ。
  21. 前記ラッチ回路が、２つの交差結合されたインバータを備えることを特徴とする請求項１３に記載のメモリ。
  22. 前記メモリが、ＳＤＲＡＭであることを特徴とする請求項１３に記載のメモリ。
  23. メモリにおいて、
    外部リセット信号を受信し、内部Ｒｅｓｅｔ＿Ｅｎ信号を生成するように構成され、アクティブになる前記外部リセット信号に応答して前記Ｒｅｓｅｔ＿Ｅｎ信号がアクティブになるようにし、それにより、内部リセット区間を開始させ、当該内部リセット区間の間には、前記メモリ内の１つ又はそれ以上の回路ブロックの電源が切れている第１の論理ゲートと、
    外部クロック活性化信号ＣＫＥを受信するように構成され、出力端子は、前記第１の論理ゲートの入力端子に結合され、前記内部リセット区間の持続時間は、前記ＣＫＥ信号がアクティブになり、前記メモリが外部命令を受信する準備ができていることを示す時間に少なくとも一部従属する第２の論理ゲートと、
    前記第２の論理ゲートの入力端子とバイアス回路との間に結合され、前記外部リセット信号及び前記ＣＫＥ信号がいずれも非アクティブ状態にある場合、アクティブ状態で前記Ｒｅｓｅｔ＿Ｅｎ信号を維持するため、前記バイアス回路により第１の状態でバイアスされるラッチ回路と
    を備えることを特徴とするメモリ。
  24. 前記バイアス回路が、前記外部リセット信号がアクティブになり、前記ＣＫＥ信号が非アクティブになった場合、第１の状態で前記ラッチ回路をバイアスするように構成されたプルダウン回路を備えることを特徴とする請求項２３に記載のメモリ。
  25. 前記プルダウン回路が、
    第１の入力端子で前記外部リセット信号を受信し、第２の入力端子で前記ＣＫＥ信号を受信するように構成された２−入力ＮＯＲゲートと、
    前記ラッチ回路と接地電位との間に結合され、前記２−入力ＮＯＲゲートの出力に結合されるゲート端子を有するプルダウントランジスタと
    を備えることを特徴とする請求項２４に記載のメモリ。
  26. 前記バイアス回路が、前記外部リセット信号が非アクティブ状態にある時間の間、前記Ｒｅｓｅｔ＿Ｅｎ信号がＣＫＥ信号の遷移に応答しないようにするため、第１の状態と反対の第２の状態で前記ラッチ回路をバイアスするように更に構成されることを特徴とする請求項２３に記載のメモリ。
  27. 前記バイアス回路が、アクティブになるモードレジスタプログラミング信号ＭＲＳＰに応答して、第２の状態で前記ラッチ回路をバイアスするように構成されたプルアップ回路を備え、前記アクティブになるＭＲＳＰは、前記メモリ内のモードレジスタにデータがロードされることを示すことを特徴とする請求項２５に記載のメモリ。
  28. 前記プルアップ回路が、
    供給電圧と前記ラッチ回路との間に結合されるプルアップトランジスタと、
    該プルアップトランジスタのゲート端子に結合される出力端子と、ＭＲＳＰ信号を受信するように構成された入力端子とを有するインバータと
    を備えることを特徴とする請求項２７に記載のメモリ。
  29. 前記第２の論理ゲートが、遅延回路を介して前記ＣＫＥ信号を受信し、前記内部リセット区間の持続時間が、前記遅延回路を介した前記伝播遅延に一部従属することを特徴とする請求項２３に記載のメモリ。
  30. 前記遅延回路が、反転遅延回路であることを特徴とする請求項２９に記載のメモリ。
  31. 第１の論理ゲートが、低電圧ＣＭＯＳ入力バッファを介して前記外部リセット信号を受信することを特徴とする請求項２３に記載のメモリ。
  32. 前記低電圧ＣＭＯＳ入力バッファが、供給電圧に結合される１つの入力と、前記外部リセット信号に結合されるもう１つの入力とを有する２−入力論理ゲートを備えることを特徴とする請求項３１に記載のメモリ。
  33. 前記第１の論理ゲート及び第２の論理ゲートが、２−入力ＮＡＮＤゲートであることを特徴とする請求項２３に記載のメモリ。
  34. 前記ラッチ回路が、２つの交差結合されたインバータを備えることを特徴とする請求項２３に記載のメモリ。
  35. 前記メモリが、ＳＤＲＡＭであることを特徴とする請求項２３に記載のメモリ。
  36. メモリの電源を切らずにメモリをリセットする方法において、
    外部リセット信号がアクティブになった場合、内部リセット信号Ｒｅｓｅｔ＿Ｅｎがアクティブになるようにし、それにより、前記メモリ内の１つ又はそれ以上の回路ブロックの電源が切れている内部リセット区間を開始させるステップと、
    外部クロック活性化信号ＣＫＥがアクティブになり、前記メモリが外部命令を受信する準備ができていることを示す場合、前記内部リセット区間を終了させるステップと、
    前記外部リセット信号及び前記ＣＫＥ信号がいずれも非アクティブ状態にある場合、アクティブ状態で前記Ｒｅｓｅｔ＿Ｅｎ信号を維持するため、第１の状態でラッチ回路をバイアスするステップと
    を含むことを特徴とするメモリリセット方法。
  37. 前記外部リセット信号がアクティブになり、前記ＣＫＥ信号が非アクティブになった場合、前記第１の状態で前記ラッチ回路をバイアスするテップを更に含むことを特徴とする請求項３６に記載のメモリリセット方法。
  38. 前記外部リセット信号が非アクティブ状態にある時間の間、前記Ｒｅｓｅｔ＿Ｅｎ信号がＣＫＥ信号の遷移に応答しないようにするため、前記第１の状態と反対の第２の状態で前記ラッチ回路をバイアスするステップを更に含むことを特徴とする請求項３６に記載のメモリリセット方法。
  39. 前記ラッチ回路が、アクティブになるモードレジスタプログラミング信号ＭＲＳＰに応答して前記第２の状態でバイアスされ、
    前記アクティブになるＭＲＳＰ信号が、前記メモリ内のモードレジスタにデータがロードされることを示すことを特徴とする請求項３６に記載のメモリリセット方法。
  40. 前記メモリが、ＳＤＲＡＭであることを特徴とする請求項３６に記載のメモリリセット方法。
JP2008530039A 2005-09-13 2006-09-13 リセット機能を有する半導体メモリ Expired - Fee Related JP4847532B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US71707505P 2005-09-13 2005-09-13
US60/717,075 2005-09-13
PCT/US2006/035973 WO2007033357A2 (en) 2005-09-13 2006-09-13 Semiconductor memory with reset function

Publications (2)

Publication Number Publication Date
JP2009508285A true JP2009508285A (ja) 2009-02-26
JP4847532B2 JP4847532B2 (ja) 2011-12-28

Family

ID=37865598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008530039A Expired - Fee Related JP4847532B2 (ja) 2005-09-13 2006-09-13 リセット機能を有する半導体メモリ

Country Status (6)

Country Link
US (2) US7352644B2 (ja)
JP (1) JP4847532B2 (ja)
KR (1) KR100911923B1 (ja)
CN (1) CN101263559B (ja)
TW (1) TWI326084B (ja)
WO (1) WO2007033357A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI326084B (en) * 2005-09-13 2010-06-11 Hynix Semiconductor Inc Synchronous dynamic random access memory integrated circuit semiconductor memory with reset function and method of resetting a memory without powering down the memory
CN101494083B (zh) * 2008-01-21 2011-08-31 南亚科技股份有限公司 随机存取存储器及其执行资料重置方法
KR100911201B1 (ko) * 2008-02-14 2009-08-06 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 스트로브 클럭 버퍼 및 그제어 방법
KR100921828B1 (ko) * 2008-04-30 2009-10-16 주식회사 하이닉스반도체 반도체 소자와 그의 구동 방법
KR100942973B1 (ko) * 2008-06-30 2010-02-17 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 리셋 제어 회로
KR20140100008A (ko) 2013-02-05 2014-08-14 삼성전자주식회사 휘발성 메모리 장치의 구동 방법 및 휘발성 메모리 장치의 테스트 방법
CN106156828B (zh) * 2015-03-31 2018-10-30 国家电网公司 一种支持同时处理数据的双界面卡
US10074413B2 (en) * 2016-03-17 2018-09-11 Toshiba Memory Corporation Semiconductor storage device
KR102312446B1 (ko) * 2017-09-19 2021-10-15 에스케이하이닉스 주식회사 반도체장치
US10103261B1 (en) * 2017-12-28 2018-10-16 Texas Instruments Incorporated Transient-insensitive level shifter
US10802535B1 (en) * 2019-04-02 2020-10-13 Micron Technology, Inc. Resetting clock divider circuitry prior to a clock restart
US11449250B2 (en) * 2019-10-14 2022-09-20 Micron Technology, Inc. Managing a mode to access a memory component or a logic component for machine learning computation in a memory sub-system
FR3113746B1 (fr) * 2020-08-27 2022-07-29 St Microelectronics Rousset Circuit intégré, procédé de réinitialisation et produit programme d’ordinateur
US20240038310A1 (en) * 2022-07-26 2024-02-01 Apple Inc. Non-Volatile Memory Power Cycle Protection Mechanism

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2508697B2 (ja) * 1987-03-27 1996-06-19 日本電気株式会社 半導体集積回路
JP3192751B2 (ja) * 1992-05-07 2001-07-30 株式会社東芝 半導体装置
JP3421760B2 (ja) * 1994-10-11 2003-06-30 三菱電機株式会社 Ｓｄｒａｍのパワーオンリセット信号発生回路
KR0177774B1 (ko) * 1995-08-23 1999-04-15 김광호 반도체 메모리 장치의 초기화 회로
JPH10241355A (ja) * 1997-02-21 1998-09-11 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2000030442A (ja) * 1998-07-10 2000-01-28 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2000036192A (ja) * 1998-07-17 2000-02-02 Fujitsu Ltd 半導体集積回路
JP3769940B2 (ja) * 1998-08-06 2006-04-26 株式会社日立製作所 半導体装置
JP2000311486A (ja) * 1999-02-24 2000-11-07 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4557342B2 (ja) * 2000-01-13 2010-10-06 富士通セミコンダクター株式会社 半導体装置
US6829677B1 (en) * 2000-05-18 2004-12-07 International Business Machines Corporation Method and apparatus for preserving the contents of synchronous DRAM through system reset
DE10232859B4 (de) * 2001-07-18 2014-11-13 Samsung Electronics Co., Ltd. Verfahren zur Erzeugung eines Initialisierungssignals
KR100434513B1 (ko) * 2002-09-11 2004-06-05 삼성전자주식회사 클럭 인에이블 신호를 이용한 데이터 경로의 리셋 회로,리셋 방법 및 이를 구비하는 반도체 메모리 장치
US6762632B1 (en) * 2003-05-15 2004-07-13 Stmicroelectronics, Inc. Reset driver circuits and methods
CN1479209A (zh) * 2003-07-25 2004-03-03 北京港湾网络有限公司 保持同步动态随机存取存储器存储信息的方法
JP4620504B2 (ja) * 2005-03-10 2011-01-26 富士通セミコンダクター株式会社 半導体メモリおよびシステム装置
TWI326084B (en) * 2005-09-13 2010-06-11 Hynix Semiconductor Inc Synchronous dynamic random access memory integrated circuit semiconductor memory with reset function and method of resetting a memory without powering down the memory

Also Published As

Publication number Publication date
KR100911923B1 (ko) 2009-08-13
TW200739597A (en) 2007-10-16
WO2007033357A3 (en) 2007-12-21
CN101263559A (zh) 2008-09-10
WO2007033357A2 (en) 2007-03-22
US20070070728A1 (en) 2007-03-29
CN101263559B (zh) 2012-05-30
TWI326084B (en) 2010-06-11
JP4847532B2 (ja) 2011-12-28
US7352644B2 (en) 2008-04-01
KR20080026664A (ko) 2008-03-25
US20080212389A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
JP4847532B2 (ja) リセット機能を有する半導体メモリ
KR100673904B1 (ko) 반도체메모리소자
US20050207254A1 (en) Detection circuit for mixed asynchronous and synchronous memory operation
US20060125516A1 (en) Method and circuit for off chip driver control, and memory device using same
JP2003346480A (ja) プリアンブル機能を有する半導体メモリ装置
US6198674B1 (en) Data strobe signal generator of semiconductor device using toggled pull-up and pull-down signals
KR100638748B1 (ko) 반도체메모리소자
US6122220A (en) Circuits and methods for generating internal signals for integrated circuits by dynamic inversion and resetting
JPH0765574A (ja) 半導体メモリの初段回路方式
US8169836B2 (en) Buffer control signal generation circuit and semiconductor device
JP2004005933A (ja) 半導体メモリ装置の動作モードにより可変なリストア時間を有するリフレッシュ回路及びそのリフレッシュ方法
JP2000036192A (ja) 半導体集積回路
US20100149891A1 (en) Semiconductor memory device including reset control circuit
US6992949B2 (en) Method and circuit for controlling generation of column selection line signal
US7345930B2 (en) Write circuit of memory device
US10586574B2 (en) Word line cache mode
US20120155193A1 (en) Burst termination control circuit and semiconductor memory device using the same cross-references to related application
JP2002246891A (ja) 入力バッファ回路および半導体装置
US20140354339A1 (en) Semiconductor devices
CN111800126B (zh) 在时钟重新启动之前复位时钟分频器电路
US7263025B2 (en) Semiconductor memory device for stably controlling power mode at high frequency and method of controlling power mode thereof
US20040165452A1 (en) Semiconductor memory device including RAS guarantee circuit
KR20070063291A (ko) 데이터 마스킹 회로
US20080147919A1 (en) Semiconductor memory device
KR20210136277A (ko) 클럭 생성을 제어하는 전자장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees