CN101494083B - 随机存取存储器及其执行资料重置方法 - Google Patents
随机存取存储器及其执行资料重置方法 Download PDFInfo
- Publication number
- CN101494083B CN101494083B CN2008100046851A CN200810004685A CN101494083B CN 101494083 B CN101494083 B CN 101494083B CN 2008100046851 A CN2008100046851 A CN 2008100046851A CN 200810004685 A CN200810004685 A CN 200810004685A CN 101494083 B CN101494083 B CN 101494083B
- Authority
- CN
- China
- Prior art keywords
- random access
- activation
- access memory
- word line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开一种随机存取存储器及其执行资料重置方法,其中随机存取存储器具有状态机。所述执行资料重置方法包括下列步骤,首先,提供状态机重置信号至随机存取存储器。接着,延长状态机重置信号一预定时间。然后,在此预定时间内,对随机存取存储器执行资料重置操作。
Description
技术领域
本发明是有关于一种存储器及其执行资料重置方法,且特别是有关于一种随机存取存储器及其执行资料重置方法。
背景技术
由于技术的进步,动态随机存取存储器(dynamic random access memory,简称DRAM)的存储容量已经可以越做越大,而电脑系统为了加快速度,经常会将资料暂存在动态随机存取存储器中而不写入至硬盘。
然而,就电脑系统目前的保密技术而言,是将资料写到硬盘(hard disc)中,然后再进行加密,以防止资料被窃取。但是介于硬盘与中央处理器(centralprocessing unit,简称CPU)之间,扮演易失性资料储存媒介角色的动态随机存取存储器却没有加密的类的操作。如此一来,电脑黑客(hacker)便可直接窃取暂存在动态随机存取存储器中的资料,而不再须要侵入至硬盘中来取得资料,以致于发生资料保密的问题。
此外,动态随机存取存储器已渐渐采用错误校正码(error correcting code,ECC)来进行资料的错误校正,倘若动态随机存取存储器在开机(power on)的时候,其内部的资料没有先进行重置(reset)而呈现未知状态,将导致错误校正的结果发生问题。
虽然就目前来说,有的动态随机存取存储器已有设置重置接脚,然其功能仅是用以接收状态机(state machine)重置信号,以重置动态随机存取存储器内部的状态机,而状态机只是一种行为管理装置。因此,就目前的技术及动态随机存取存储器的规格而言,都没有资料重置的操作。
发明内容
本发明提供一种用于具有一状态机的随机存取存储器的执行资料重置方法,其可对上述的这种随机存取存储器执行资料重置操作。
本发明提供一种随机存取存储器,其可重置资料。
本发明提出一种用于具有一状态机的随机存取存储器的执行资料重置方法。此执行资料重置方法包括下列步骤,首先,提供状态机重置信号至随机存取存储器。接着,延长状态机重置信号一预定时间。然后,在此预定时间内,对随机存取存储器执行资料重置操作。
在本发明的执行资料重置方法中,上述的资料重置操作包括下列步骤,首先,关闭随机存取存储器中的感应放大器。接着,提供第一电压至随机存取存储器中的位线及反位线。然后,致能随机存取存储器中的字线。
在本发明的执行资料重置方法中,上述的资料重置操作包括下列步骤,首先,关闭随机存取存储器中的感应放大器。接着,提供第一电压至随机存取存储器中的位线及反位线。然后,致能随机存取存储器中的第奇数条字线。接下来,关掉哪些已致能的第奇数条字线。然后,提供第二电压至随机存取存储器中的位线及反位线。接着,致能随机存取存储器中的第偶数条字线。
本发明提出一种随机存取存储器,其包括存储器阵列、控制逻辑单元及资料重置单元,其中控制逻辑单元具有状态机。控制逻辑单元用以接收状态机重置信号,并延长状态机重置信号一预定时间,且对应产生重置指示信号。资料重置单元用以依据重置指示信号而在上述预定时间内,对存储器阵列执行资料重置操作。
在本发明的随机存取存储器中,上述的资料重置单元包括存储器阵列控制单元、电压控制逻辑单元及致能控制单元。存储器阵列控制单元用以依据重置指示信号而关闭存储器阵列中的感应放大器。电压控制逻辑单元用以依据重置指示信号而提供重置电压至存储器阵列中的位线及反位线。致能控制单元用以依据重置指示信号而致能随机存取存储器中的字线。
在本发明的随机存取存储器中,上述的致能控制单元包括更新指示脉冲产生器及列地址计数器。更新指示脉冲产生器用以依据重置指示信号而产生更新指示脉冲序列。列地址计数器用以依据更新指示脉冲序列来计数欲致能的字线地址,并依据控制信号决定输出奇数列地址计数信号或偶数列地址计数信号。其中,存储器阵列依据每一更新指示脉冲及奇数列地址计数信号而致能第奇数条字线的其中之一,或依据每一更新指示脉冲及偶数列地址计数信号而致能第偶数条字线的其中之一。
在本发明的随机存取存储器中,是以第一电压或第二电压来作为重置电压,而重置电压为透过随机存取存储器中的等位装置而被提供至位线及反位线。
本发明由于延长状态机重置信号一预定时间,然后在此预定时间内,对随机存取存储器执行资料重置操作。而在资料重置操作中,首先关闭随机存取存储器中的感应放大器,使每一感应器放大器无法放大其所耦接的位线与反位线之间的电位差,接着提供第一电压至随机存取存储器中的位线及反位线,然后致能随机存取存储器中的字线,以进一步透过该些字线开启其所耦接的存储单元(memory cell)。如此一来,第一电压便可透过位线及反位线而写入至对应的存储单元,达到资料重置的功效。
另外,针对资料读取时的一致性,可将随机存取存储器中的字线分成奇数部分与偶数部分来分批致能,当提供第一电压至随机存取存储器中的位线及反位线时,选择致能随机存取存储器中的第奇数条字线,而当提供二电压至随机存取存储器中的位线及反位线时,选择致能随机存取存储器中的第偶数条字线。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明,其中:
图1为具有状态机重置功能的随机存取存储器的各输入信号时序图。
图2为依照本发明一实施例的执行资料重置方法的流程图。
图3为状态机重置信号/RESET的延长方式的示意图。
图4为随机存取存储器内部的局部构造示意图。
图5为依照本发明一实施例的资料重置操作的流程图。
图6为依照本发明另一实施例的资料重置操作的流程图。
图7为依照本发明再一实施例的资料重置操作的流程图。
图8为依照本发明一实施例的随机存取存储器的装置方块图。
主要元件符号说明:
202~206、502~506、602~610、702~712:步骤
410:左侧存储器阵列
420、440:配置开关
430:感应放大器
450:右侧存储器阵列
460:等位装置
462、464及466:开关
470:反位线
472:位线
481~486:字线
490:记忆单元
800:随机存取存储器
810:控制逻辑单元
812:状态机
820:资料重置单元
822:致能控制单元
822-1:列地址计数器
822-2:更新指示脉冲产生器
824:存储器阵列控制单元
826:电压控制逻辑单元
830:存储器阵列
CS、EQL、MUX1、MUX2:控制信号
RIS:重置指示信号
RV:重置电压
/RESET:状态机重置信号
T:预定时间
VBLEQ、V1、V2:电压
RS:更新指示脉冲序列
具体实施方式
图1为具有状态机重置功能的随机存取存储器的各输入信号时序图,而所述的随机存取存储器,例如是动态随机存取存储器。在此图中,/RESET即为输入至随机存取存储器的状态机重置信号,当随机存取存储器开机的时候,状态机重置信号/RESET便会呈现低电位以重置状态机。
本发明所提出的执行资料重置方法,即可运用于上述这种具有状态机重置功能的随机存取存储器,其步骤如图2所示。图2为依照本发明一实施例的执行资料重置方法的流程图。请参照图2,首先,提供状态机重置信号至随机存取存储器(如图2的步骤202所示)。接着,延长状态机重置信号一预定时间(如图2的步骤204所示),而延长的方式可参照图3。图3为状态机重置信号/RESET的延长方式的示意图,如图所示,状态机重置信号/RESET被延长了一预定时间T。此预定时间T的大小可依照实际需要而定,然必须注意到不能将状态机重置信号/RESET延长太久而影响随机存取存储器的正常操作。请再参照图2,接下来,在此预定时间T内,对随机存取存储器执行资料重置操作(如图2的步骤206所示)。在此预设时间内执行资料重置操作的好处是,不需要去变动随机存取存储器的接脚规格,符合现有硬件设计的需要。
为了清楚说明上述的资料重置操作,在进行讲解之前,必须先简述随机存取存储器的内部构造。图4即绘示随机存取存储器内部的局部构造。请先参照图4,其绘示有左侧存储器阵列410、配置开关420及440、感应放大器430,还有右侧存储器阵列450。由于感应放大器430是由左侧存储器阵列410与右侧存储器阵列450所共用,因此配置开关420及440是分别依据控制信号MUX1及MUX2来决定何者可以使用感应放大器430。
由于左侧存储器阵列410与右侧存储器阵列450的结构相同,因此以下仅以右侧存储器阵列450来举例说明,并仅叙述右侧存储器阵列450中的部分结构。在图4所示的右侧存储器阵列450中,绘示有等位装置460、反位线470、位线472、字线481~486及六个存储单元(如标示490所示)。其中,等位装置460又包括有三个开关,分别以462、464及466来标示,且开关462、464及466皆依据控制信号EQL而决定是否导通。当开关462、464及466导通的时候,反位线470及位线472便会呈现出电压VBLEQ的电位,而开关464会消除反位线470及位线472之间的电位差。
图5为依照本发明一实施例的资料重置操作的流程图。请依照说明的需要而参照图4及图5。在资料重置操作的步骤中,首先是关闭感应放大器430(如图5的步骤502),让感应器放大器430无法放大位线472与反位线470之间的电位差。接着,透过控制信号EQL导通开关462、464及466,并以电压V1来取代电压VBLEQ而提供至位线472及反位线470(如图5的步骤504),此电压V1例如是共同电位(一般以GND来表示)。然后,便可致能字线481~486,以开启这些字线所耦接的存储单元490,从而将电压V1载入至这些存储单元490,达到资料重置的功效。
由于在一般资料更新(refresh)操作中,中央处理器每隔一段时间便会发送一资料更新指令至随机存取存储器,以让随机存取存储器将此资料更新指令解码成一个更新指示脉冲,并据以致能一条字线。因此,在致能字线481~486的时候,也可以比照资料更新时的字线致能模式,利用一更新指示脉冲序列来依序致能字线481~486。
另外,为了让重置后的资料于读取时有一致性,可将随机存取存储器中的字线分成奇数部分与偶数部分来分批致能,且在致能各部分时,分别提供不同的重置电压至位线及反位线,如图6所示的步骤。
图6为依照本发明另一实施例的资料重置操作的流程图。请同时参照图4及图6。首先,关闭感应放大器430(如图6的步骤602)。接着,透过控制信号EQL导通开关462、464及466,并以电压V1来取代电压VBLEQ而提供至位线472及反位线470(如图6的步骤604),此电压V1例如是共同电位。然后,以每致能一条字线便关闭一条字线的方式,来依序致能字线481、483及485,也就是致能第奇数条字线(如图6的步骤606),以依序开启字线481、483及485所耦接的存储单元490,从而将电压V1载入至这些存储单元490。接下来,以电压V2来取代电压V1而提供至位线472及反位线470(如图6的步骤608),此电压V2例如是电源电压(一般以VCC来表示)。然后,以每致能一条字线便关闭一条字线的方式,来依序致能字线482、484及486,也就是致能第偶数条字线(如图6的步骤610),以依序开启字线482、484及486所耦接的存储单元490,从而将电压V2载入至这些存储单元490。
为了使每条字线所耦接的存储单元490能有足够的时间进行资料重置,以下再提出一种资料重置操作,如图7所示。图7为依照本发明再一实施例的资料重置操作的流程图。请同时参照图4及图7。首先,关闭感应放大器430(如图7的步骤702)。接着,通过控制信号EQL导通开关462、464及466,并以电压V1来取代电压VBLEQ而提供至位线472及反位线470(如图7的步骤704),此电压V1例如是共同电位。然后,以每致能一条字线便闩锁一条字线的方式,来依序致能字线481、483及485,也就是致能第奇数条字线(如图7的步骤706),以依序开启字线481、483及485所耦接的存储单元490,从而将电压V1载入至这些存储单元490。由于在步骤706中,是将已致能的字线闩锁住而不让该些字线关闭,因此接下来,必须先关掉这些已致能的第奇数条字线(如图7的步骤708)。然后,以电压V2来取代电压V1而提供至位线472及反位线470(如图7的步骤710),此电压V2例如是电源电压。接着,以每致能一条字线便闩锁一条字线的方式,来依序致能字线482、484及486,也就是致能第偶数条字线(如图7的步骤712),以依序开启字线482、484及486所耦接的存储单元490,从而将电压V2载入至这些存储单元490。
虽然在上述实施例中,是通过等位装置460中的开关而将电压V1及V2提供至位线472及反位线470,然而此领域具有通常知识者应当知道,直接将电压V1及V2提供至位线472及反位线470也可实施。此外,在关闭感应放大器430的时候,配置开关420及440也可对应关闭,进一步确保感应放大器430呈现关闭状态。但假若随机存取存储器中没有设置配置开关,便不需要执行关闭配置开关的操作。
借由上述的教示,以下再举出一种可执行资料重置操作的随机存取存储器的实现方式,如图8所示。图8为依照本发明一实施例的随机存取存储器的装置方块图,其主要绘示出与资料重置有关的装置方块。如图所示,标示800即所述的随机存取存储器,其包括有控制逻辑单元810、资料重置单元820及存储器阵列830,其中控制逻辑单元810具有状态机812。控制逻辑单元810用以接收状态机重置信号/RESET,并延长状态机重置信号/RESET一预定时间T,且对应产生重置指示信号RIS。资料重置单元820用以依据重置指示信号RIS而在上述预定时间T内,对存储器阵列830执行资料重置操作。
资料重置单元820又包括有致能控制单元822、存储器阵列控制单元824及电压控制逻辑单元826。存储器阵列控制单元824用以依据重置指示信号RIS而关闭存储器阵列830中的感应放大器。电压控制逻辑单元826用以依据重置指示信号RIS而提供重置电压RV至存储器阵列830中的位线及反位线。而致能控制单元822用以依据重置指示信号RIS而致能随机存取存储器830中的字线。
在上述的致能控制单元822中,其又包括有列地址计数器822-1及更新指示脉冲产生器822-2。更新指示脉冲产生器822-2用以依据重置指示信号RIS而产生更新指示脉冲序列RS。列地址计数器822-1用以依据更新指示脉冲序列RS来计数欲致能的字线地址,并依据控制信号CS决定输出奇数列地址计数信号或偶数列地址计数信号。而存储器阵列830会依据每一更新指示脉冲及奇数列地址计数信号而致能第奇数条字线的其中之一,或依据每一更新指示脉冲及偶数列地址计数信号而致能第偶数条字线的其中之一。
当列地址计数器822-1输出奇数列地址计数信号时,电压控制逻辑单元826便以电压V1来作为重置电压RV,以便将电压V1提供至存储器阵列830中的位线及反位线。而当列地址计数器822-1输出偶数列地址计数信号时,电压控制逻辑单元826便以电压V2来作为重置电压RV,以便将电压V2提供至存储器阵列830中的位线及反位线。
当然,无论是以电压V1或V2来作为重置电压RV,重置电压RV都可透过随机存取存储器中的等位装置而被提供至位线及反位线。此外,设计者还可将存储器阵列控制单元824设计成具有字线闩锁功能,使得每当有一字线被致能,存储器阵列控制单元824便可闩锁住该条被致能的字线。假若在存储器阵列830中设置有配置开关,那么也可使存储器阵列控制单元824在关闭感应放大器的同时,也一并关闭配置开关。
综上所述,本发明由于延长状态机重置信号一预定时间,然后在此预定时间内,对随机存取存储器执行资料重置操作。而在资料重置操作中,首先关闭随机存取存储器中的感应放大器,使每一感应器放大器无法放大其所耦接的位线与反位线之间的电位差,接着提供第一电压至随机存取存储器中的位线及反位线,然后致能随机存取存储器中的字线,以进一步透过该些字线开启其所耦接的存储单元(memory cell)。如此一来,第一电压便可透过位线及反位线而写入至对应的存储单元,达到资料重置的功效。
另外,针对资料读取时的一致性,可将随机存取存储器中的字线分成奇数部分与偶数部分来分批致能,当提供第一电压至随机存取存储器中的位线及反位线时,选择致能随机存取存储器中的第奇数条字线,而当提供二电压至随机存取存储器中的位线及反位线时,选择致能随机存取存储器中的第偶数条字线。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的修改和完善,因此本发明的保护范围当以权利要求书所界定的为准。
Claims (13)
1.一种用于具有一状态机的随机存取存储器的执行资料重置方法,该方法包括:
提供一状态机重置信号至该随机存取存储器;
延长该状态机重置信号一预定时间;以及
在该预定时间内,对该随机存取存储器执行一资料重置操作,该资料重置操作包括:
关闭该随机存取存储器中的感应放大器;
提供一第一电压至该随机存取存储器中的位线及反位线;以及
致能该随机存取存储器中的字线。
2.如权利要求1所述的执行资料重置方法,其特征在于,该第一电压为通过该随机存取存储器中的等位装置而被提供至位线及反位线,其中该等位装置用以消除该反位线及该位线之间的电位差。
3.如权利要求1所述的执行资料重置方法,其特征在于,在致能该随机存取存储器中的字线的时候,包括:
依序致能该随机存取存储器中的第奇数条字线。
4.如权利要求3所述的执行资料重置方法,其特征在于,在致能该些第奇数条字线的时候,包括以每致能一条字线便关闭一条字线的方式,来依序致能该些第奇数条字线。
5.如权利要求4所述的执行资料重置方法,其特征在于,该资料重置操作还包括:
提供一第二电压至该随机存取存储器中的位线及反位线;以及
致能该随机存取存储器中的第偶数条字线,其中以每致能一条字线便关闭一条字线的方式,来依序致能第偶数条字线。
6.如权利要求3所述的执行资料重置方法,其特征在于,在致能该些第奇数条字线的时候,包括以每致能一条字线便闩锁一条字线的方式,来依序致能该些第奇数条字线。
7.如权利要求6所述的执行资料重置方法,其特征在于,该资料重置操作还包括:
关掉该些已致能的第奇数条字线;
提供一第二电压至该随机存取存储器中的位线及反位线;以及
致能该随机存取存储器中的第偶数条字线,其中以每致能一条字线便闩锁一条字线的方式,来依序致能致能第偶数条字线。
8.如权利要求7所述的执行资料重置方法,其特征在于,该第二电压为通过该随机存取存储器中的等位装置而被提供至位线及反位线,其中该等位装置用以消除该反位线及该位线之间的电位差。
9.一种随机存取存储器,其包括:
一存储器阵列;
一控制逻辑单元,具有一状态机,该控制逻辑单元用以接收一状态机重置信号,并延长该状态机重置信号一预定时间,且对应产生一重置指示信号;以及
一资料重置单元,用以依据该重置指示信号而在该预定时间内,对该存储器阵列执行一资料重置操作,该资料重置单元包括:
一存储器阵列控制单元,用以依据该重置指示信号而关闭该存储器阵列中的感应放大器;
一电压控制逻辑单元,用以依据该重置指示信号而提供重置电压至该存储器阵列中的位线及反位线;以及
一致能控制单元,用以依据该重置指示信号而致能该随机存取存储器中的字线。
10.如权利要求9所述的随机存取存储器,其特征在于,所述的重置电压为通过该随机存取存储器中的等位装置而被提供至位线及反位线,其中该等位装置用以消除该反位线及该位线之间的电位差。
11.如权利要求9所述的随机存取存储器,其特征在于,该致能控制单元包括:
更新指示脉冲产生器,用以依据该重置指示信号而产生一更新指示脉冲序列;以及
一列地址计数器,用以依据该更新指示脉冲序列来计数欲致能的字线地址,并依据一控制信号决定输出一奇数列地址计数信号或一偶数列地址计数信号,
其中,该存储器阵列依据每一更新指示脉冲及该奇数列地址计数信号而致能第奇数条字线的其中之一,或依据每一更新指示脉冲及该偶数列地址计数信号而致能第偶数条字线的其中之一。
12.如权利要求11所述的随机存取存储器,其特征在于,当该列地址计数器输出该奇数列地址计数信号时,该电压控制逻辑单元以一第一电压作为重置电压,而当该列地址计数器输出该偶数列地址计数信号时,该电压控制逻辑单元以一第二电压作为重置电压。
13.如权利要求9所述的随机存取存储器,其特征在于,每当有一字线被致能,该存储器阵列控制单元便闩锁住该条被致能的字线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100046851A CN101494083B (zh) | 2008-01-21 | 2008-01-21 | 随机存取存储器及其执行资料重置方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100046851A CN101494083B (zh) | 2008-01-21 | 2008-01-21 | 随机存取存储器及其执行资料重置方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101494083A CN101494083A (zh) | 2009-07-29 |
CN101494083B true CN101494083B (zh) | 2011-08-31 |
Family
ID=40924625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100046851A Active CN101494083B (zh) | 2008-01-21 | 2008-01-21 | 随机存取存储器及其执行资料重置方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101494083B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101155451B1 (ko) | 2011-08-31 | 2012-06-15 | 테세라, 인코포레이티드 | Dram 보안 소거 |
US10032511B1 (en) * | 2017-05-18 | 2018-07-24 | Macronix International Co., Ltd. | Memory with dynamic permissible bit write logic and method |
CN109390006B (zh) * | 2017-08-10 | 2021-06-29 | 旺宏电子股份有限公司 | 列译码器及应用其的存储器系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1266381A1 (en) * | 2000-03-23 | 2002-12-18 | Infineon Technologies North America Corp. | Method and apparatus for an easy identification of a state of a dram generator controller |
US6621753B2 (en) * | 2000-12-07 | 2003-09-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
WO2007033357A2 (en) * | 2005-09-13 | 2007-03-22 | Hynix Semiconductor Inc. | Semiconductor memory with reset function |
CN1941182A (zh) * | 2005-09-29 | 2007-04-04 | 海力士半导体有限公司 | 包含复位控制电路的半导体存储装置 |
-
2008
- 2008-01-21 CN CN2008100046851A patent/CN101494083B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1266381A1 (en) * | 2000-03-23 | 2002-12-18 | Infineon Technologies North America Corp. | Method and apparatus for an easy identification of a state of a dram generator controller |
US6621753B2 (en) * | 2000-12-07 | 2003-09-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
WO2007033357A2 (en) * | 2005-09-13 | 2007-03-22 | Hynix Semiconductor Inc. | Semiconductor memory with reset function |
CN1941182A (zh) * | 2005-09-29 | 2007-04-04 | 海力士半导体有限公司 | 包含复位控制电路的半导体存储装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101494083A (zh) | 2009-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10019312B2 (en) | Error monitoring of a memory device containing embedded error correction | |
US9940457B2 (en) | Detecting a cryogenic attack on a memory device with embedded error correction | |
US10324641B2 (en) | SRAM-based authentication circuit | |
KR20180121658A (ko) | 반도체 디바이스 | |
CN114121124A (zh) | 用于更新存储器中的散列键的设备、系统和方法 | |
CN110858500A (zh) | 存储器器件及其操作方法 | |
CN103119554A (zh) | 提供平台无关的存储器逻辑 | |
US8806285B2 (en) | Dynamically allocatable memory error mitigation | |
CN101477480B (zh) | 内存控制方法、装置及内存读写系统 | |
US9036439B2 (en) | Semiconductor memory device having improved refresh characteristics | |
KR20080070248A (ko) | 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법 | |
KR102389259B1 (ko) | 메모리 장치 및 메모리 장치의 동작 방법 | |
CN112507398B (zh) | 物理不可复制函数代码生成装置及其方法 | |
EP3136286B1 (en) | Data processing system with secure key generation | |
CN101494083B (zh) | 随机存取存储器及其执行资料重置方法 | |
US20190227788A1 (en) | Memory system and operating method thereof | |
CN117457056A (zh) | 存储器系统、其操作方法和存储器装置的控制器 | |
US11972788B2 (en) | Apparatuses, systems, and methods for controller directed targeted refresh operations based on sampling command | |
CN115440290A (zh) | 具有带有纠错码保护的每行激活计数的存储器芯片 | |
US20210365210A1 (en) | Apparatuses and methods for data management in a memory device | |
US10255986B2 (en) | Assessing in-field reliability of computer memories | |
US7337284B2 (en) | Integrated semiconductor memory | |
US7742354B2 (en) | Random access memory data resetting method | |
CN116414305A (zh) | 存储器系统的错误评估 | |
CN115641902A (zh) | 用于在存储器装置内防止错误和检测故障的装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |