JP2009239308A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009239308A
JP2009239308A JP2009164868A JP2009164868A JP2009239308A JP 2009239308 A JP2009239308 A JP 2009239308A JP 2009164868 A JP2009164868 A JP 2009164868A JP 2009164868 A JP2009164868 A JP 2009164868A JP 2009239308 A JP2009239308 A JP 2009239308A
Authority
JP
Japan
Prior art keywords
sealing
adhesive tape
heat
semiconductor chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009164868A
Other languages
English (en)
Other versions
JP5275159B2 (ja
Inventor
Yasuo Nakatsuka
康雄 中塚
Nobuaki Maruoka
伸明 丸岡
Yoshihisa Furuta
喜久 古田
Hitoshi Takano
均 高野
Norikane Nahata
憲兼 名畑
Sadatoshi Tanegajima
貞利 種ケ嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2009164868A priority Critical patent/JP5275159B2/ja
Publication of JP2009239308A publication Critical patent/JP2009239308A/ja
Application granted granted Critical
Publication of JP5275159B2 publication Critical patent/JP5275159B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesive Tapes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 高温に長時間晒されたとしても、ダイボンドフィルムと被着体との境界においてボイドが成長することを抑制し、被着体と半導体チップとの接着信頼性を向上させることが可能な熱硬化型ダイボンドフィルムを提供すること。
【解決手段】 アウターパッド側に耐熱性粘着テープを貼り合わせた金属製のリードフレームのダイパッド上に半導体チップをボンディングする搭載工程と、リードフレームの端子部先端と半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程と、封止樹脂により半導体チップ側を片面封止する封止工程と、封止された構造物を個別の半導体装置に切断する切断工程とを、少なくとも含み、封止工程は、所定時間の加熱の後、耐熱性粘着テープを剥離し、その後さらに加熱する工程である半導体装置の製造方法。
【選択図】 図１

Description

本発明は、耐熱性粘着テープを貼り合わせた金属製のリードフレームを用いる半導体装置の製造方法に関する。
近年、ＬＳＩの実装技術において、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐａｃｋａｇｅ）技術が注目されている。この技術のうち、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）に代表されるリード端子がパッケージ内部に取り込まれた形態のパッケージについては、小型化と高集積の面で特に注目されるパッケージ形態のひとつである。このようなＱＦＮの製造方法のなかでも、近年では複数のＱＦＮ用チップをリードフレームのパッケージパターン領域のダイパッド上に整然と配列し、金型のキャビティ内で、封止樹脂にて一括封止したのち、切断によって個別のＱＦＮ構造物に切り分けることにより、リードフレーム面積あたりの生産性を飛躍的に向上させる製造方法が、特に注目されている。
このような、複数の半導体チップを一括封止するＱＦＮの製造方法においては、樹脂封止時のモールド金型によってクランプされる領域はパッケージパターン領域より更に外側に広がった樹脂封止領域の外側だけである。従って、パッケージパターン領域、特にその中央部においては、アウターリード面をモールド金型に十分な圧力で押さえることができず、封止樹脂がアウターリード側に漏れ出すことを抑えることが非常に難しく、ＱＦＮの端子等が樹脂で被覆されるという問題が生じ易い。
このため、上記の如きＱＦＮの製造方法に対しては、リードフレームのアウターリード側に粘着テープを貼り付け、この粘着テープの自着力（マスキング）を利用したシール効果により、樹脂封止時のアウターリード側への樹脂漏れを防ぐ製造方法が特に効果的と考えられる。
このような製造方法において、リードフレーム上に半導体チップを搭載した後、あるいはワイヤボンディングを実施した後から耐熱性粘着テープの貼り合せを行うことは、ハンドリングの面で実質的に困難であることから、耐熱性粘着テープは最初の段階でリードフレームのアウターパット面に貼り合わせられ、その後、半導体チップの搭載工程やワイヤボンディングの工程を経て、封止樹脂による封止工程まで貼り合わせられることが望ましい。したがって、耐熱性粘着テープとしては、単に封止樹脂の漏れ出しを防止するだけでなく、半導体チップの搭載工程に耐える高度な耐熱性や、ワイヤボンデイング工程における繊細な操作性に支障をきたさないなど、これらのすべての工程を満足する特性が要求される。
しかしながら、樹脂漏れを防ぐ目的から高度な粘着性を重要視するあまり一般の耐熱性粘着テープを利用すると、粘着剤が高い弾性であるため、実際にはワイヤボンディングができなくなってしまうなど、一連の製造工程を経ていく中で相反する必要特性を同時に満足することが困難である。
一方、リードフレームを用いる代わりに、半導体チップを配置する開口部とその外側の表面に配置される端子部とその端子部の裏側面に配置されるアウターパッドとを有する配線樹脂基板を用いて、前記開口部に半導体チップを配置してワイヤボンデイング工程や封止樹脂による封止工程を行うことで、半導体装置を製造する方法も知られている。そして、この製法では、リードフレームより厚みが大きい配線樹脂基板を用いているにも係わらず、リードフレームを用いる場合と同様に、樹脂封止時のアウターリード側への樹脂漏れが生じることが判明した。また、配線樹脂基板を用いているため、ワイヤボンデイング工程における耐熱性粘着テープの粘着剤層の影響が、リードフレームを用いる場合と異なることが判明した。
そこで、本発明の目的は、耐熱性粘着テープにより封止工程での樹脂漏れを好適に防止しながら、しかも貼着したテープが一連の工程で支障を来たしにくい半導体装置の製造方法を提供することにある。
本発明者らは、上記目的を達成すべく、耐熱性粘着テープの物性、材料、厚み等について鋭意研究したところ、特定の線熱膨張係数を有する基材層と、特定の厚さを有する粘着剤層とからなる耐熱性粘着テープを用いることにより、上記目的を達成できることを見出し、本発明を完成するに至った。
即ち、本発明の半導体装置の製造方法は、アウターパッド側に耐熱性粘着テープを貼り合わせた金属製のリードフレームのダイパッド上に半導体チップをボンディングする搭載工程と、前記リードフレームの端子部先端と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程と、封止樹脂により半導体チップ側を片面封止する封止工程と、封止された構造物を個別の半導体装置に切断する切断工程とを、少なくとも含み、前記封止工程は、所定時間の加熱の後、前記耐熱性粘着テープを剥離し、その後さらに加熱する工程であることを特徴とする。
前記耐熱性粘着テープは、５０〜２５０℃における線熱膨張係数１. ０×１０−５〜３. ０×１０−５／Ｋの基材層と、厚さ２μｍ以上１０μｍ以下の粘着剤層とから構成されており、前記粘着剤層の２００℃における貯蔵弾性率が５．０×１０３Ｎ／ｃｍ２以上であることが好ましい。
また、本発明の半導体装置の製造方法は、半導体チップを配置する開口部とその外側の表面に配置される端子部とその端子部の裏側面に配置されるアウターパッドとを有する配線樹脂基板の前記アウターパッド側に耐熱性粘着テープを貼り合わせる貼着工程と、前記開口部に半導体チップを配置する搭載工程と、前記配線樹脂基板の端子部と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程と、封止樹脂により半導体チップ側を片面封止する封止工程と、封止された構造物を個別の半導体装置に切断する切断工程とを、少なくとも含み、前記封止工程は、所定時間の加熱の後、前記耐熱性粘着テープを剥離し、その後さらに加熱する工程であることを特徴とする。
前記耐熱性粘着テープは、５０〜２５０℃における線熱膨張係数０．８×１０−５〜５．６×１０−５／Ｋの基材層と、厚さ２μｍ以上５０μｍ以下の粘着剤層とから構成されており、前記粘着剤層の２００℃における貯蔵弾性率が５．０×１０３Ｎ／ｃｍ２以上であることが好ましい。
上記において、前記基材層が、ポリエチレンテレフタレート（ＰＥＴ) フィルム、ポリエチレンナフタレート（ＰＥＮ）フィルム、ポリエーテルサルフォン（ＰＥＳ）フィルム、ポリエーテルイミド（ＰＥＩ）フィルム、ポリサルフォン（ＰＳＦ）フィルム、ポリフェニレンサルファイド（ＰＰＳ）フィルム、ポリエーテルエーテルケトン（ＰＥＥＫ）フィルム、ポリアリレート（ＰＡＲ）フィルム、アラミドフィルム、ポリイミドフィルム、又は液晶ポリマー（ＬＣＰ）フィルムからなることが好ましい。特に、金属製のリードフレームを用いる場合、前記基材層がポリイミド材料からなることが好ましい。
また、前記粘着剤層がシリコーン系粘着剤からなることが好ましく、前記粘着剤層の２００℃における貯蔵弾性率が５．０×１０3 Ｎ／ｃｍ2 以上であることが好ましい。
更に、前記耐熱性粘着テープは、ＪＩＳ Ｃ２１０７に準拠した２００℃加熱後の粘着力が０．０５〜４．０Ｎ／１９ｍｍ幅であることが好ましい。
［作用効果］
本発明によると、耐熱性粘着テープの基材層の線熱膨張係数が金属のそれに近いため、熱膨張によるソリや剥がれが生じにくく、高いシール効果が維持できるため、封止工程での樹脂漏れを好適に防止することができる。また粘着剤層の厚みが適切であるため、絶対的な変形量が抑えられることから、粘着機能そのものを著しく損なうことなく、粘着剤層全体としてのクッション性をわずかにとどめることが可能になる。このため、実施例の結果が示すように、耐熱性粘着テープにより封止工程での樹脂漏れを好適に防止しながら、しかも貼着したテープが一連の工程で支障を来たしにくいものとなる。
また、リードフレームの代わりに、半導体チップを配置する開口部とその外側の表面に配置される端子部とその端子部の裏側面に配置されるアウターパッドとを有する配線樹脂基板を用いて上記工程を行う場合、上記と同様に耐熱性粘着テープの基材層の線熱膨張係数を配線樹脂基板に近づけることができると共に、配線樹脂基板との関係で粘着剤層の厚みが適切となるため、上記と同様の作用効果を得ることができる。
前記基材層がポリイミド材料からなる場合、耐熱性が高いことに加えて、線熱膨張係数が金属製のリードフレームと殆ど同じで、しかも加工性やハンドリング性も良好なため、本発明における基材層として最も好ましい材料となる。前記他の樹脂フィルムを用いる場合も、配線樹脂基板の材質に応じて同様の効果が得られる。
前記粘着剤層がシリコーン系粘着剤からなる場合、耐熱性が高いことに加えて、２００℃における貯蔵弾性率や２００℃加熱後の粘着力が適切な値となりやすく、本発明における粘着剤として最も好ましい材料となる。
前記粘着剤層の２００℃における貯蔵弾性率が５．０×１０3 Ｎ／ｃｍ2 以上である場合、材料自体の弾性率が適切なため、粘着剤層の厚みが比較的厚くても、より確実に好適なワイヤボンディングが可能になる。
更に、前記耐熱性粘着テープは、ＪＩＳ Ｃ２１０７に準拠した２００℃加熱後の粘着力が０．０５〜４．０Ｎ／１９ｍｍ幅である場合、封止工程での樹脂漏れ防止に必要な粘着力が得られると共に、封止工程後の引き剥がしが容易になり、封止樹脂の破損も生じなくなる。
本発明の半導体装置の製造方法の一例を示す工程図である。 本発明におけるリードフレームの一例を示す図であり、（ａ）は正面図、（ｂ）は要部拡大図、（ｃ）は樹脂封止後の状態を示す底面図である。 本発明における樹脂封止工程の一例を示す縦断面図である。 本発明の半導体装置の製造方法の他の例を示す工程図である。
以下、本発明の実施の形態について、図面を参照しながら説明する。図１は、本発明の半導体装置の製造方法の一例の工程図である。
本発明の半導体装置の製造方法は、図１（ａ）〜（ｅ）に示すように、半導体チップ１５の搭載工程と、ボンディングワイヤ１６による結線工程と、封止樹脂１７による封止工程と、封止された構造物２１を切断する切断工程とを少なくとも含むものである。
搭載工程は、図１（ａ）〜（ｂ）に示すように、アウターパッド側（図の下側）に耐熱性粘着テープ２０を貼り合わせた金属製のリードフレーム１０のダイパッド１１ｃ上に半導体チップ１５をボンディングする工程である。
リードフレーム１０とは、例えば銅などの金属を素材としてＱＦＮの端子パターンが刻まれたものであり、その電気接点部分には、銀，ニッケル，パラジウム，金などのなどの素材で被覆（めっき）されている場合もある。リードフレーム１０の厚みは、１００〜３００μｍが一般的である。
リードフレーム１０は、後の切断工程にて切り分けやすいよう、個々のＱＦＮの配置パターンが整然と並べられているものが好ましい。例えば図２に示すように、リードフレーム１０上に縦横のマトリックス状に配列された形状などは、マトリックスＱＦＮあるいはＭＡＰ−ＱＦＮなどと呼ばれ、もっとも好ましいリードフレーム形状のひとつである。
図２（ａ）〜（ｂ）に示すように、リードフレーム１０のパッケージパターン領域１１には、隣接した複数の開口１１ａに端子部１１ｂを複数配列した、ＱＦＮの基板デザインが整然と配列されている。一般的なＱＦＮの場合、各々の基板デザイン（図２（ａ）の格子で区分された領域）は、開口１１ａの周囲に配列された、アウターリード面を下側に有する端子部１１ｂと、開口１１ａの中央に配置されるダイパッド１１ｃと、ダイパッド１１ｃを開口１１ａの４角に支持させるダイバー１１ｄとで構成される。
耐熱性粘着テープ２０は、少なくともパッケージパターン領域１１より外側に貼着され、樹脂封止される樹脂封止領域の外側の全周を含む領域に貼着するのが好ましい。リードフレーム１０は、通常、樹脂封止時の位置決めを行うための、ガイドピン用孔１３を端辺近傍に有しており、それを塞がない領域に貼着するのが好ましい。また、樹脂封止領域はリードフレーム１０の長手方向に複数配置されるため、それらの複数領域を渡るように連続して粘着テープ２０を貼着するのが好ましい。
上記のようなリードフレーム１０上に、半導体チップ１５、すなわち半導体集積回路部分であるシリコンウエハ・チップが搭載される。リードフレーム１０上にはこの半導体チップ１５を固定するためダイパッド１１ｃと呼ばれる固定エリアが設けられており、このダイパッド１１ｃヘのボンディング（固定）の方法は導電性ペースト１９を使用したり、接着テープ、接着剤など各種の方法が用いられる。導電性ペーストや熱硬化性の接着剤等を用いてダイボンドする場合、一般的に１５０〜２００℃程度の温度で３０分〜９０分程度加熱キュアする。
結線工程は、図１（ｃ）に示すように、リードフレーム１０の端子部１１ｂ（インナーリード）の先端と半導体チップ１５上の電極パッド１５ａとをボンディングワイヤ１６で電気的に接続する工程である。ボンディングワイヤ１６としては、例えば金線あるいはアルミ線などが用いられる。一般的には１５０〜２５０℃に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着エネルギーの併用により結線される。その際、リードフレーム１０に貼着した耐熱性粘着テープ２０面を真空吸引することで、ヒートブロックに確実に固定することができる。
封止工程は、図１（ｄ）に示すように、封止樹脂１７により半導体チップ側を片面封止する工程である。封止工程は、リードフレーム１０に搭載された半導体チップ１５やボンディングワイヤ１６を保護するために行われ、とくにエポキシ系の樹脂をはじめとした封止樹脂１７を用いて金型中で成型されるのが代表的である。その際、図３に示すように、複数のキャビティを有する上金型１８ａと下金型１８ｂからなる金型１８を用いて、複数の封止樹脂１７にて同時に封止工程が行われるのが一般的である。具体的には、例えば樹脂封止時の加熱温度は１７０〜１８０℃であり、この温度で数分間キュアされた後、更に、ポストモールドキュアが数時間行われる。なお、耐熱性粘着テープ２０はポストモールドキュアの前に剥離するのが好ましい。
切断工程は、図１（ｅ）に示すように、封止された構造物２１を個別の半導体装置２１ａに切断する工程である。一般的にはダイサーなどの回転切断刃を用いて封止樹脂１７の切断部１７ａをカットする切断工程が挙げられる。
本発明では、上述のような製造工程に用いられる耐熱性粘着テープ２０が、５０〜２５０℃における線熱膨張係数１. ０×１０-5〜３. ０×１０-5／Ｋの基材層と、厚さ１０μｍ以下の粘着剤層とから構成されていることを特徴とする。耐熱性粘着テープ２０は、あらかじめリードフレーム１０に貼着されていることから、前述の製造工程において加熱されることになる。たとえば、半導体チップ１５をダイボンドする場合、一般的に１５０〜２００℃程度の温度で３０分〜９０分程度加熱キュアする。ワイヤボンディングを行う場合は、例えば１６０〜２３０℃程度の温度で行われるが、一枚のリードフレームからたくさんの半導体装置を製造する場合は、すべての半導体装置に対するボンディングが終了するまでの時間として、リードフレーム１枚あたり１時間以上を要することも考えられる。さらに、樹脂封止する場合も、樹脂が十分に溶融している温度である必要性から１７５℃程度の温度をかけることになる。したがって、こういった加熱条件に対して、これらの耐熱性を満足する耐熱性粘着テープである必要がある。
耐熱性粘着テープ２０が貼り合わされるリードフレーム１０は、前述のように銅をはじめとした金属素材であることから、線熱膨張係数として１．８〜１．９×１０-5／Ｋ程度であることが一般的である。したがって、これらに貼り合わされる耐熱性粘着テープ２０の線熱膨張係数が、リードフレームとあまりに大きく違っていては、両者が貼り合わせられた状態で加熱されたとき、両者の熱膨張の差異からひずみを生じることになり、結果的に耐熱性粘着テープにしわやはがれを生じてしまう。そのため、耐熱性粘着テープを構成する基材部分の線熱膨張係数としても、リードフレーム素材に近い１. ０×１０-5〜３. ０×１０-5／Ｋの基材層を採用するが、好ましくは線熱膨張係数が１．５×１０-5〜２．５×１０-5／Ｋ以下である。
このような基材としては、アルミなどの金属箔もあげられるが、線熱膨張係数２．０×１０-5〜２．４×１０-5／Ｋ程度のポリイミド材料は加工性やハンドリング性も高く、もっとも好ましい素材のひとつである。ここで、線熱膨張係数は、ＡＳＴＭ Ｄ６９６に準拠して、ＴＭＡ（サーモ・メカニカル・アナリシス）により測定される値である。
また、ＰＥＴフィルム、ＰＥＮフィルム、ＰＥＳフィルム、ＰＥＩフィルム、ＰＳＦフィルム、ＰＥＥＫフィルム、ＰＰＳフィルム、ＰＡＲフィルム、アラミドフィルム、ＬＣＰフィルムの中から、線熱膨張係数が１. ０×１０-5 〜３. ０×１０-5 ／Ｋのものを選択してもよい。
耐熱性粘着テープ２０の基材層の厚みは、折れや裂けを防止し、好適なハンドリング性に鑑みて５〜２５０μｍが好ましい。
また、粘着テープ２０を構成する粘着剤層は、その粘着機能の面からある程度の弾性が必要であるが、粘着剤層全体としてあまりに柔らかい場合は、ワイヤボンディング時にボンディングワイヤを接続しようとしても、粘着テープを貼りあわせたリードフレームを十分に固定しておくことが粘着剤層の弾性力によって阻害され、結果的に加圧による圧着エネルギーを緩和してしまい、ボンディング不良が発生してしまう。
このようなボンディング不良を引き起こさず、かつ封止工程では樹脂漏れを防止できる十分な粘着力を確保する、いわば相反する性能を確保するために、本発明では粘着剤層の厚みを１０μｍ以下、より好ましくは２〜５μｍの薄層にする。これにより、絶対的な変形量が抑えられることから、粘着機能そのものを著しく損なうことなく、粘着剤層全体としてのクッション性をわずかにとどめることが可能になる。さらに好ましくは、２００℃における粘着剤層の貯蔵弾性率が５．０×１０3 Ｎ／ｃｍ2 以上であれば、粘着剤層の厚みが比較的厚くても、より確実に好適なワイヤボンディングが可能になる。ここで、貯蔵弾性率はＡＳＴＭ ＳＴＰ８４６に準拠して、粘弾性スペクトロメーターによって測定される値である。
一方、耐熱性粘着テープは、封止工程後の任意の段階ではがされることになるが、あまりに強粘着力をもった粘着テープであっては引き剥がしが困難となるだけでなく、場合によっては引き剥がしのための応力によって、モールドした樹脂の剥離や破損を招く恐れもある。したがって、封止樹脂のはみ出しを抑える粘着力以上に強粘着であることはむしろ好ましくない。たとえば、ステンレス板に貼り合わせた状態で２００℃にて１時間加熱後の粘着力が０．０５〜４．０Ｎ／１９ｍｍ幅、好ましくは０．１〜２．０Ｎ／１９ｍｍ幅である。ここで、粘着力はＪＩＳ Ｃ２１０７に準拠して測定される値である。
上記のような各物性を有する粘着剤としては、耐熱性も考慮して、シリコーン系粘着剤が好ましい。
〔他の実施形態〕
前述の実施形態では、リードフレームを用いた半導体装置の製造方法の例を示したが、以下のように、配線樹脂基板を用いて、その開口部に半導体チップを配置してワイヤボンデイング工程や封止樹脂による封止工程を行うことで、半導体装置を製造してもよい。
即ち、図４（ｄ１）〜（ｄ３）に示すように、半導体チップ１５を配置する開口部２８ｃとその外側の表面に配置される端子部２８ａとその端子部２８ａの裏側面に配置されるアウターパッド２８ｂとを有する配線樹脂基板２８を用いてもよい。なお、図４（ｄ１）〜（ｄ３）は、図１（ｄ）に対応するものであり、半導体チップ１５が封止樹脂１７により封止された状態を示している。
配線樹脂基板２８の端子部２８ａとアウターパッド２８ｂとはビアホール内の導電材料や適当な配線回路等により導電接続されているが、その構造、形状、材質等は何れでもよい。配線樹脂基板２８の樹脂材料としては、熱硬化性樹脂が通常用いられ、例えばエポキシ樹脂、フェノール樹脂、ＢＴ樹脂、ポリイミド樹脂等が挙げられる。
まず、この配線樹脂基板２８に対し、そのアウターパッド２８ｂ側に耐熱性粘着テープ２０を貼り合わせる貼着工程を行う。耐熱性粘着テープ２０は、５０〜２５０℃における線熱膨張係数０．８×１０-5 〜５．６×１０-5 ／Ｋの基材層と、厚さ５０μｍ以下の粘着剤層とから構成され、好ましくは線熱膨張係数１．０×１０-5 〜３．０×１０-5 ／Ｋ、粘着剤層の厚さ２〜１０μｍである。耐熱性粘着テープ２０の他の点については、前述の実施形態と同様である。
このような基材層としては、ＰＥＴフィルム、ＰＥＮフィルム、ＰＥＳフィルム、ＰＥＩフィルム、ＰＳＦフィルム、ＰＰＳフィルム、ＰＡＲフィルム、アラミドフィルム、ポリイミドフィルム、ＬＣＰフィルムが挙げられる。但し、配線樹脂基板２８の樹脂材料と線熱膨張係数が近いものを用いるのが好ましい。なお、耐熱性粘着テープ２０の他の点については、前述の実施形態と同様である。
次いで、開口部２８ｃに半導体チップ１５を配置する搭載工程を行う。半導体チップ１５の配置は、耐熱性粘着テープ２０の粘着剤層に直接貼り付けたり、銀ペーストを用いた接着等により行うことができる。
次いで、配線樹脂基板２８の端子部２８ａと半導体チップ１５上の電極パッド１５ａとをボンディングワイヤ１６で電気的に接続する結線工程を行う。この結線工程と、以降の封止工程、切断工程も前述の実施形態と同様である。
但し、前述の実施形態では、複数の半導体チップ１５を同じキャビティ内で一括封止する例を示したが（図４（ｄ３）に相当する）、図４（ｄ１）に示すように液状の封止樹脂１７ａを用いて、ポッティング後に硬化させてもよい。また、図４（ｄ２）に示すように、１つの半導体チップ１５のみをキャビティ内で個別封止してもよい。これらの封止形態は、リードフレームを用いた半導体装置の製造方法にも適用できる。
液状封止樹脂を用いる場合、樹脂硬化温度が低い（例えば１００〜１２０℃）ために、耐熱性粘着テープの基材層として、ポリイミドフィルムやアラミドフィルム以外の耐熱性のやや低い高分子フィルム，例えばＰＥＴフィルム、ＰＥＮフィルム、ＰＥＳフィルム、ＰＥＩフィルム、ＰＳＦフィルム、ＰＥＥＫフィルム、ＰＰＳフィルム、ＰＡＲフィルム、ＬＣＰフィルムを用いることができる。
以下、本発明の構成と効果を具体的に示す実施例等について説明する。
実施例１
２５μｍ厚のポリイミドフィルム（東レデュポン製カプトン１００Ｈ、線熱膨張係数２．２×１０-5／Ｋ）を基材として、シリコーン系粘着剤（東レダウコーニング製ＳＤ−４５８７Ｌ、貯蔵弾性率１．１×１０4 Ｎ／ｃｍ2 ）を用いた厚さ５μｍの粘着剤層を設けた耐熱性粘着テープを作成した。なお、このテープの粘着力は２００℃加熱後１．０Ｎ／１９ｍｍ幅程度であった。この耐熱性粘着テープを、端子部に銀めっきが施された一辺１６ＰｉｎタイプのＱＦＮが４個×４個に配列された銅製のリードフレームのアウターパット側に貼り合わせた。このリードフレームのダイパッド部分に半導体チップをエポキシフェノール系の銀ぺーストを用いて接着し、１８０℃にて１時間ほどキュアすることで固定した。
つぎに、リードフレームは耐熱性粘着テープ側から真空吸引する形で２００℃に加熱したヒートブロックに固定し、さらにリードフレームの周辺部分をウインドクランパーにて押さえて固定した。これらを、６０ＫＨｚワイヤボンダー（日本アビオニクス製）を用いてφ２５μｍの金線（田中貴金属製ＧＬＤ−２５）にて下記の条件でワイヤボンディングを行った。なお、すべてのボンディングを完了するのに約１時間を要した。
ファーストボンディング加圧：３０ｇ
ファーストボンディング超音波強度：２５ｍＷ
ファーストボンディング印加時間：１００ｍｓｅｃ
セカンドボンディング加圧：２００ｇ
セカンドボンディング超音波強度：５０ｍＷ
セカンドボンディング印加時間：５０ｍｓｅｃ
さらにエポキシ系封止樹脂（日東電工製ＨＣ−３００）により、これらをモールドマシン（ＴＯＷＡ製Ｍｏｄｅｌ−Ｙ−ｓｅｒｉｓｅ）を用いて、１７５℃で、プレヒート４０秒、インジェクション時間１１．５秒、キュア時間１２０秒にてモールドした後、耐熱性テープを剥離した。なお、さらに１７５℃にて３時間ほどポストモールドキュアを行って樹脂を十分に硬化させた後、ダイサーによって切断して、個々のＱＦＮタイプ半導体装置を得た。
このようにして得られたＱＦＮは、樹脂のはみ出しもなく、またワイヤボンディングなどの各工程も阻害なく実施することができた。
比較例１
テープの基材層に高密度ポリエチレンフィルム（２５μｍ；線熱膨張係数１５×１０-5／Ｋ）を用いた他は、実施例１と同様に検討を行った。しかしながら、半導体チップを搭載する際のキュア加熱をおこなった時点で、テープに激しいしわと部分的な剥離が生じ、モールド時には樹脂のはみ出しをまったく抑えることができなかった。
比較例２
テープの粘着剤層の厚さを５０μｍにした他は、実施例１と同様に検討を行った。なお、このテープの粘着力は２００℃加熱後５．５Ｎ／１９ｍｍ幅程度であった。その結果、ワイヤボンディングを実施したが、テープのクッション性によってセカンドボンディングのほとんどが十分に結線されておらず、ボンディング不良が多発していた。また、さらに封止工程を行った後で、テープを剥がそうとした際、その応力でリードフレームが変形し、一部の封止樹脂に剥離を生じてしまった。
比較例３
粘着剤層（厚み３０μｍ）として、２００℃における貯蔵弾性率が５×１０2 Ｎ／ｃｍ2 程度のゴム系粘着剤を使用したほかは、実施例１と同様の検討を行った。しかしながら、ワイヤボンディングを実施したところ、テープのクッション性によってほとんどが結線されておらず、ボンディング不良が多発していた。
実施例２
耐熱性粘着テープとして、シリコーン系粘着材（東レダウコーニング製ＳＤ−４５８７Ｌ、貯蔵弾性率１．１×１０4 Ｎ／ｃｍ2 ）を用いた厚さ５μｍの粘着層を設けたテープを作成した。基材は２５μｍ厚さのポリエーテルイミド（ＰＥＩ）フィルム（住友ベークライト（株）製、商品名ＦＳ−１４００、線熱膨張係数５．６×１０-5 ／Ｋ）を用いた。なお、この粘着テープの粘着力は２００℃加熱後１．０Ｎ／１９ｍｍ幅程度であった。
貼着工程として、まず半導体チップが配置されるための開口部が設けられた配線樹脂基板（ガラスエポキシ基板、ＦＲ−４）に、本粘着テープを貼り合せた。次に露出した粘着テープの粘着層面に半導体チップを貼り合せ、回路基板と半導体チップをボンディングワイヤーで結線した（条件は実施例１と同じ）。その後、液状封止樹脂材料（エポキシ樹脂：日本エイブルスティック株式会社製のＡｍｉｃｏｎ Ｊ９０５−３）をポッティングし、１２０℃で６０分間、大気オーブン炉内で保持して硬化させた。硬化後、本粘着テープを剥離し、後工程（例えば、はんだめっき，はんだボール搭載）に供した。
このようにして得られた片面樹脂封止半導体装置は、問題となる樹脂のはみ出しも無く、またワイヤーボンディングなどの各工程も問題なく、良好な特性を示した。上記のように、硬化温度の低い液状封止樹脂材料を選択することによって、ポリエーテルイミド（ＰＥＩ）フィルム以外の耐熱性高分子フィルムを使用することができる。
実施例３
ポリイミドフィルム以外の基材として、２５μｍ厚さのアラミドフィルム（帝人株式会社製，商品名テクノーラ：線熱膨張係数２．１×１０-5 ／Ｋ）を基材として、シリコーン系粘着材（東レダウコーニング製ＳＤ−４５８７Ｌ、貯蔵弾性率１．１×１０4 Ｎ／ｃｍ2 ）を用いた厚さ５μｍの粘着層を設けた耐熱性粘着テープを作成した。なお、この粘着テープの粘着力は２００℃加熱後１．０Ｎ／１９ｍｍ幅程度であった。
貼着工程として、まず半導体チップが配置されるための開口部が設けられた配線樹脂基板（ガラスエポキシ基板、ＦＲ−４）に、本粘着テ−プを貼り合せた。次に露出した粘着テープの粘着層面に半導体チップをエポキシ系の銀ペースト（樹脂成分：エポキシ樹脂、日本エイブルスティック（株）製のＡｍｉｃｏｎ Ｃ９９０Ｊ）を用いて接着し、１５０℃にて１時間、大気オーブン炉でキュアすることで固定した。その後、回路基板を粘着テープ側から真空吸引する形で、２００℃に加熱したヒートブロック上に固定した。これらを、（日本アビオニクス製）の６０ＫＨｚワイヤボンダーを用いてφ２５μｍの金線（田中貴金属製ＧＬＤ−２５）にてワイヤボンディング（条件は実施例１と同じ）を行ない、回路基板と半導体チップを結線した。
さらにエポキシ系モールド樹脂（日東電工製ＨＣ−３００）により、これらをモールドマシン（ＴＯＷＡ製Ｍｏｄｅｌ−Ｙ−シリーズ）を用いて、１７５℃でプレヒート40秒、インジェクション時間１１．５秒、キュア時間１２０秒にてモールドした後、本粘着テープを剥離した。その後１７５℃にて３時間ほどポストモールドキュアを行って樹脂を十分に硬化させた後、ダイサーによって切断して、半導体装置を得た。
このようにして得られた片面樹脂封止半導体装置は、問題となる樹脂のはみ出しも無く、またワイヤーボンディングなどの各工程も問題なく、良好な特性を示した。実施例３では配線樹脂基板を用いたが、金属リードフレームでも同じ効果を得ることができる。
１０ リードフレーム
１１ａ 開口
１１ｂ 端子部
１１ｃ ダイパッド
１５ 半導体チップ
１５ａ 電極パッド
１６ ボンディングワイヤ
１７ 封止樹脂
２０ 粘着テープ
２１ 封止された構造物
２１ａ 半導体装置
２８ 配線樹脂基板
２８ａ 端子部
２８ｂ アウターパッド
２８ｃ 開口部

Claims (4)

  1. アウターパッド側に耐熱性粘着テープを貼り合わせた金属製のリードフレームのダイパッド上に半導体チップをボンディングする搭載工程と、
    前記リードフレームの端子部先端と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程と、
    封止樹脂により半導体チップ側を片面封止する封止工程と、
    封止された構造物を個別の半導体装置に切断する切断工程と
    を、少なくとも含み、
    前記封止工程は、所定時間の加熱の後、前記耐熱性粘着テープを剥離し、その後さらに加熱する工程であることを特徴とする半導体装置の製造方法。
  2. 前記耐熱性粘着テープは、５０〜２５０℃における線熱膨張係数１. ０×１０−５〜３. ０×１０−５／Ｋの基材層と、厚さ２μｍ以上１０μｍ以下の粘着剤層とから構成されており、前記粘着剤層の２００℃における貯蔵弾性率が５．０×１０３Ｎ／ｃｍ２以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 半導体チップを配置する開口部とその外側の表面に配置される端子部とその端子部の裏側面に配置されるアウターパッドとを有する配線樹脂基板の前記アウターパッド側に耐熱性粘着テープを貼り合わせる貼着工程と、
    前記開口部に半導体チップを配置する搭載工程と、
    前記配線樹脂基板の端子部と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程と、
    封止樹脂により半導体チップ側を片面封止する封止工程と、
    封止された構造物を個別の半導体装置に切断する切断工程と
    を、少なくとも含み、
    前記封止工程は、所定時間の加熱の後、前記耐熱性粘着テープを剥離し、その後さらに加熱する工程であることを特徴とする半導体装置の製造方法。
  4. 前記耐熱性粘着テープは、５０〜２５０℃における線熱膨張係数０．８×１０−５〜５．６×１０−５／Ｋの基材層と、厚さ２μｍ以上５０μｍ以下の粘着剤層とから構成されており、前記粘着剤層の２００℃における貯蔵弾性率が５．０×１０３Ｎ／ｃｍ２以上であることを特徴とする請求項３に記載の半導体装置の製造方法。
JP2009164868A 2000-10-02 2009-07-13 半導体装置の製造方法 Expired - Lifetime JP5275159B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009164868A JP5275159B2 (ja) 2000-10-02 2009-07-13 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000302227 2000-10-02
JP2000302227 2000-10-02
JP2009164868A JP5275159B2 (ja) 2000-10-02 2009-07-13 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001020395A Division JP4357754B2 (ja) 2000-10-02 2001-01-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009239308A true JP2009239308A (ja) 2009-10-15
JP5275159B2 JP5275159B2 (ja) 2013-08-28

Family

ID=41252812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009164868A Expired - Lifetime JP5275159B2 (ja) 2000-10-02 2009-07-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5275159B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130778A (ja) * 1993-11-05 1995-05-19 Toshiba Corp 半導体装置の製造装置及び製造方法
JPH08157599A (ja) * 1994-10-07 1996-06-18 Unitika Ltd ポリアミド酸溶液及びそれから得られるポリイミドフィルム又はポリイミド被覆物
JPH098179A (ja) * 1995-06-15 1997-01-10 Toshiba Corp 樹脂封止型半導体装置、その製造方法、半導体封止用樹脂シートおよび半導体封止用樹脂組成物
JPH09246427A (ja) * 1996-03-12 1997-09-19 Dainippon Printing Co Ltd 表面実装型半導体装置の製造方法および表面実装型半導体装置
JPH11163203A (ja) * 1997-11-28 1999-06-18 Hitachi Ltd 半導体装置とその製法および配線テープ
JPH11354556A (ja) * 1998-06-12 1999-12-24 Lintec Corp 樹脂封止チップ体の製造方法
JP2000077596A (ja) * 1998-09-02 2000-03-14 Matsushita Electronics Industry Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2002184801A (ja) * 2000-10-02 2002-06-28 Nitto Denko Corp 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130778A (ja) * 1993-11-05 1995-05-19 Toshiba Corp 半導体装置の製造装置及び製造方法
JPH08157599A (ja) * 1994-10-07 1996-06-18 Unitika Ltd ポリアミド酸溶液及びそれから得られるポリイミドフィルム又はポリイミド被覆物
JPH098179A (ja) * 1995-06-15 1997-01-10 Toshiba Corp 樹脂封止型半導体装置、その製造方法、半導体封止用樹脂シートおよび半導体封止用樹脂組成物
JPH09246427A (ja) * 1996-03-12 1997-09-19 Dainippon Printing Co Ltd 表面実装型半導体装置の製造方法および表面実装型半導体装置
JPH11163203A (ja) * 1997-11-28 1999-06-18 Hitachi Ltd 半導体装置とその製法および配線テープ
JPH11354556A (ja) * 1998-06-12 1999-12-24 Lintec Corp 樹脂封止チップ体の製造方法
JP2000077596A (ja) * 1998-09-02 2000-03-14 Matsushita Electronics Industry Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2002184801A (ja) * 2000-10-02 2002-06-28 Nitto Denko Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5275159B2 (ja) 2013-08-28

Similar Documents

Publication Publication Date Title
JP5551568B2 (ja) 樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP3849978B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP4397653B2 (ja) 半導体装置製造用接着シート
KR20050076771A (ko) 반도체 장치의 제조 방법 및 이에 이용되는 내열성 점착테이프
JP4125668B2 (ja) 半導体装置の製造方法
JP4357754B2 (ja) 半導体装置の製造方法
JP5548077B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP5366781B2 (ja) 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP3934041B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP5275159B2 (ja) 半導体装置の製造方法
JP2002226797A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP4507380B2 (ja) 半導体装置の製造方法及びそれに用いるリードフレーム積層物
JP5160575B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP3976311B2 (ja) リードフレームの製造方法
JP4526714B2 (ja) リードフレーム積層物および半導体装置の製造方法
JP2012182392A (ja) 半導体装置の製造方法
JP2009044010A (ja) 半導体装置の製造方法
JP2002226794A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP2002226795A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP2002110884A (ja) リードフレーム積層物
JP2003179092A (ja) 半導体装置の製造方法及びそれに用いるワイヤボンディング装置
KR101923736B1 (ko) 수지 봉지용 점착 테이프 및 수지 봉지형 반도체 장치의 제조방법
JP2002222822A (ja) 半導体装置の製造方法
JP2001015667A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130515

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5275159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term