JPH11163203A - 半導体装置とその製法および配線テープ - Google Patents
半導体装置とその製法および配線テープInfo
- Publication number
- JPH11163203A JPH11163203A JP9328520A JP32852097A JPH11163203A JP H11163203 A JPH11163203 A JP H11163203A JP 9328520 A JP9328520 A JP 9328520A JP 32852097 A JP32852097 A JP 32852097A JP H11163203 A JPH11163203 A JP H11163203A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- semiconductor device
- wiring board
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】実装信頼性および量産性に優れた半導体装置の
提供にある。 【解決手段】半導体装置と実装基板との熱応力を緩和す
るために、半導体チップ１と配線基板３との間に、通気
性を有する多孔質体のコア層６の両面に接着層５を設け
た緩衝層２を介在させ、該緩衝層２により実装リフロー
時のガスを外部に放出できるように構成した半導体装置
にある。
提供にある。 【解決手段】半導体装置と実装基板との熱応力を緩和す
るために、半導体チップ１と配線基板３との間に、通気
性を有する多孔質体のコア層６の両面に接着層５を設け
た緩衝層２を介在させ、該緩衝層２により実装リフロー
時のガスを外部に放出できるように構成した半導体装置
にある。
Description
【０００１】
【発明の属する技術分野】本発明は、高密度実装モジュ
ールやマルチチップモジュール等に用いられる半導体装
置とその製法および半導体装置の作製に用いる配線テー
プに関する。
ールやマルチチップモジュール等に用いられる半導体装
置とその製法および半導体装置の作製に用いる配線テー
プに関する。
【０００２】
【従来の技術】近年、電子デバイスの小型化、高性能化
に伴い、用いられる半導体装置も高集積度化、高密度
化、処理速度の高速化が要求されている。これに対し
て、半導体装置の実装方法も、実装密度を上げるために
ピン挿入型から表面実装型へ、また多ピン化対応のため
にＤＩＰ（Ｄual Ｉnline Ｐackage）からＱＦＰ（Ｑua
d Ｆlat Ｐackage）やＰＧＡ（Ｐin Ｇrid Ａrray）な
どのパッケージが開発されている。
に伴い、用いられる半導体装置も高集積度化、高密度
化、処理速度の高速化が要求されている。これに対し
て、半導体装置の実装方法も、実装密度を上げるために
ピン挿入型から表面実装型へ、また多ピン化対応のため
にＤＩＰ（Ｄual Ｉnline Ｐackage）からＱＦＰ（Ｑua
d Ｆlat Ｐackage）やＰＧＡ（Ｐin Ｇrid Ａrray）な
どのパッケージが開発されている。
【０００３】しかし、ＱＦＰはパッケージの周辺部に実
装基板との接続リードが集中し、リード自体が細く変形
し易いため、多ピン化が進むに従い実装が困難になりつ
つある。また、ＰＧＡは実装基板と接続するための端子
が細長く、非常に密集しているため電気特性的に高速化
が難しく、また、ピン挿入型であるため表面実装ができ
ず、高密度実装において不利である。
装基板との接続リードが集中し、リード自体が細く変形
し易いため、多ピン化が進むに従い実装が困難になりつ
つある。また、ＰＧＡは実装基板と接続するための端子
が細長く、非常に密集しているため電気特性的に高速化
が難しく、また、ピン挿入型であるため表面実装ができ
ず、高密度実装において不利である。
【０００４】近年、前記の課題を解決し得る高速化対応
の半導体装置を実現するため、半導体チップと配線基板
との間に応力緩衝層を設け、配線基板の実装基板面側に
外部端子であるバンプ電極を設けたＢＧＡ（Ｂall Ｇri
d Ａrray）パッケージが開発されている（米国特許第５
１４８２６５号）。しかし、上記応力緩衝層は多孔質緩
衝層ではない。
の半導体装置を実現するため、半導体チップと配線基板
との間に応力緩衝層を設け、配線基板の実装基板面側に
外部端子であるバンプ電極を設けたＢＧＡ（Ｂall Ｇri
d Ａrray）パッケージが開発されている（米国特許第５
１４８２６５号）。しかし、上記応力緩衝層は多孔質緩
衝層ではない。
【０００５】応力緩衝層に多孔質体を用いた例として
は、ベースフィルムに多孔質体を用いたＩＣ実装用フィ
ルムキャリアがある（特開平３−６８１４９号公報）。
しかし、この応力緩衝層はチップと配線基板間の応力を
緩和するものではない。また、半導体装置に多孔質体を
用いた他の例としては、樹脂封止型半導体装置におい
て、レジンクラックの防止のために多孔質体を用いたも
のがある（特開平４−２８０６６０号公報）。しかし、
上記半導体装置はＢＧＡ構造のものではない。
は、ベースフィルムに多孔質体を用いたＩＣ実装用フィ
ルムキャリアがある（特開平３−６８１４９号公報）。
しかし、この応力緩衝層はチップと配線基板間の応力を
緩和するものではない。また、半導体装置に多孔質体を
用いた他の例としては、樹脂封止型半導体装置におい
て、レジンクラックの防止のために多孔質体を用いたも
のがある（特開平４−２８０６６０号公報）。しかし、
上記半導体装置はＢＧＡ構造のものではない。
【０００６】こうした構造のパッケージは、実装基板と
接続するための端子がボール状はんだであることから、
ＱＦＰのようなリードの変形がなく、また、実装面全体
に端子が分散していることから端子間のピッチも大きく
とれ表面実装が容易である。また、ＰＧＡに比べ外部端
子であるバンプ電極の長さが短いために、インダクタン
ス成分が小さく信号速度が速いと云う利点がある。
接続するための端子がボール状はんだであることから、
ＱＦＰのようなリードの変形がなく、また、実装面全体
に端子が分散していることから端子間のピッチも大きく
とれ表面実装が容易である。また、ＰＧＡに比べ外部端
子であるバンプ電極の長さが短いために、インダクタン
ス成分が小さく信号速度が速いと云う利点がある。
【０００７】
【発明が解決しようとする課題】前記ＢＧＡパッケージ
の応力緩衝層には弾性体を用いている。具体的にはポリ
イミドなどの支持体上に配線回路を形成した基板上に、
シリコーン等の低弾性率の弾性体を形成し、さらに、チ
ップと配線回路が形成された配線基板（以下、単に配線
基板と称す）を支持するための支持部材を搭載した構造
である。
の応力緩衝層には弾性体を用いている。具体的にはポリ
イミドなどの支持体上に配線回路を形成した基板上に、
シリコーン等の低弾性率の弾性体を形成し、さらに、チ
ップと配線回路が形成された配線基板（以下、単に配線
基板と称す）を支持するための支持部材を搭載した構造
である。
【０００８】この応力緩衝層の形成法としては、メタル
マスク等による印刷法がある。印刷法で行う場合、印
刷、加熱硬化、接着剤塗布、チップ貼付けの４工程を必
要とする。また加熱硬化の際、熱硬化型シリコーンエラ
ストマ材を用いると、揮発成分等により配線基板や組立
装置等の汚染が問題となる。その結果、半導体チップと
リード間の電気的接続の信頼性が低下する。
マスク等による印刷法がある。印刷法で行う場合、印
刷、加熱硬化、接着剤塗布、チップ貼付けの４工程を必
要とする。また加熱硬化の際、熱硬化型シリコーンエラ
ストマ材を用いると、揮発成分等により配線基板や組立
装置等の汚染が問題となる。その結果、半導体チップと
リード間の電気的接続の信頼性が低下する。
【０００９】本発明の目的は、量産性が高く、実装リフ
ロー時に半導体チップと配線回路中のリードと電極（例
えばバンプ電極）との電気的接続不良が発生しにくい、
信頼性の高い応力緩衝層を有する半導体装置を提供する
ことにある。
ロー時に半導体チップと配線回路中のリードと電極（例
えばバンプ電極）との電気的接続不良が発生しにくい、
信頼性の高い応力緩衝層を有する半導体装置を提供する
ことにある。
【００１０】
【課題を解決するための手段】前記目的を達成する本発
明の要旨の主なものは以下のとおりである。
明の要旨の主なものは以下のとおりである。
【００１１】〔１〕 半導体チップと、外部接続端子で
ある電極を有する配線基板を有し、前記半導体チップと
前記配線基板との間に設けられた通気性を有する多孔質
体が、半導体装置内に含まれるガスを多孔質体を通して
外部に放出できるよう構成されていることを特徴とする
半導体装置にある。
ある電極を有する配線基板を有し、前記半導体チップと
前記配線基板との間に設けられた通気性を有する多孔質
体が、半導体装置内に含まれるガスを多孔質体を通して
外部に放出できるよう構成されていることを特徴とする
半導体装置にある。
【００１２】〔２〕 半導体チップと、外部接続端子で
ある電極を有する配線基板を有し、前記半導体チップと
前記配線基板との間に通気性を有する多孔質体が接着さ
れており、半導体装置内に含まれるガスを前記多孔質体
を通して外部に放出できるよう構成されていることを特
徴とする半導体装置にある。
ある電極を有する配線基板を有し、前記半導体チップと
前記配線基板との間に通気性を有する多孔質体が接着さ
れており、半導体装置内に含まれるガスを前記多孔質体
を通して外部に放出できるよう構成されていることを特
徴とする半導体装置にある。
【００１３】〔３〕 半導体チップと、外部接続端子で
ある電極を有する配線基板を有し、前記半導体チップと
前記配線基板との間に設けられた緩衝層は通気性を有す
る多孔質部を有し、半導体装置内に含まれるガスを前記
多孔質部を通して外部に放出できるよう構成されている
ことを特徴とする半導体装置にある。
ある電極を有する配線基板を有し、前記半導体チップと
前記配線基板との間に設けられた緩衝層は通気性を有す
る多孔質部を有し、半導体装置内に含まれるガスを前記
多孔質部を通して外部に放出できるよう構成されている
ことを特徴とする半導体装置にある。
【００１４】〔４〕 半導体チップと、外部接続端子で
ある電極を有する配線基板を有し、前記半導体チップと
前記配線基板との間に多孔質部を有する緩衝層が設けら
れており、多孔質部は３次元方向にガス透過性であり、
半導体装置内に含まれるガスを前記多孔質部を通して外
部に放出できるよう構成されていることを特徴とする半
導体装置にある。
ある電極を有する配線基板を有し、前記半導体チップと
前記配線基板との間に多孔質部を有する緩衝層が設けら
れており、多孔質部は３次元方向にガス透過性であり、
半導体装置内に含まれるガスを前記多孔質部を通して外
部に放出できるよう構成されていることを特徴とする半
導体装置にある。
【００１５】〔５〕 前記配線基板が支持部材により支
持されており、配線基板と支持部材の間に前記多孔質体
あるいは前記緩衝層を設け、半導体装置内に含まれるガ
スを前記多孔質体あるいは前記緩衝層を通して外部に放
出できるよう構成されている前記半導体装置にある。
持されており、配線基板と支持部材の間に前記多孔質体
あるいは前記緩衝層を設け、半導体装置内に含まれるガ
スを前記多孔質体あるいは前記緩衝層を通して外部に放
出できるよう構成されている前記半導体装置にある。
【００１６】〔６〕 第１，第２主表面および該主表面
と交差する方向に延びた端面を有する半導体チップと、
前記第１主表面の一部を除いて該第１主表面に接着され
た緩衝層と、該緩衝層に接着され配線回路を有する配線
基板と、前記第１主表面に形成された電極と、該電極と
前記配線基板に電気的に接続された導体と、前記配線基
板の配線回路に電気的に接続された接続導線と、前記緩
衝層が接着されていない前記第１主表面および前記導体
を封止する電気絶縁性の封止部を備えており、前記緩衝
層は該緩衝層からガスを外部に放出し得る多孔質部を有
することを特徴とする半導体装置にある。
と交差する方向に延びた端面を有する半導体チップと、
前記第１主表面の一部を除いて該第１主表面に接着され
た緩衝層と、該緩衝層に接着され配線回路を有する配線
基板と、前記第１主表面に形成された電極と、該電極と
前記配線基板に電気的に接続された導体と、前記配線基
板の配線回路に電気的に接続された接続導線と、前記緩
衝層が接着されていない前記第１主表面および前記導体
を封止する電気絶縁性の封止部を備えており、前記緩衝
層は該緩衝層からガスを外部に放出し得る多孔質部を有
することを特徴とする半導体装置にある。
【００１７】〔７〕 第１，第２主表面および該主表面
と交差する方向に延びた端面を有する半導体チップと、
前記第１主表面の一部を除いて該第１主表面に接着され
た緩衝層と、該緩衝層に接着され配線回路を有する配線
基板と、前記第１主表面に形成された電極と、該電極と
前記配線基板に電気的に接続された導体と、前記配線基
板の配線回路に電気的に接続された接続導線と、前記第
１主表面に接着された緩衝層を除いて該第１主表面およ
び前記導体を封止する電気絶縁性の封止部を備えてお
り、前記緩衝層の端面の少なくとも一部が露出し、か
つ、該緩衝層は少なくとも前記半導体チップの端面の方
向にガスを透過し得るよう構成されている半導体装置に
ある。
と交差する方向に延びた端面を有する半導体チップと、
前記第１主表面の一部を除いて該第１主表面に接着され
た緩衝層と、該緩衝層に接着され配線回路を有する配線
基板と、前記第１主表面に形成された電極と、該電極と
前記配線基板に電気的に接続された導体と、前記配線基
板の配線回路に電気的に接続された接続導線と、前記第
１主表面に接着された緩衝層を除いて該第１主表面およ
び前記導体を封止する電気絶縁性の封止部を備えてお
り、前記緩衝層の端面の少なくとも一部が露出し、か
つ、該緩衝層は少なくとも前記半導体チップの端面の方
向にガスを透過し得るよう構成されている半導体装置に
ある。
【００１８】〔８〕 第１，第２主表面および該主表面
と交差する方向に延びた端面を有する半導体チップと、
前記第１主表面に設けられた窓を除いて該第１主表面に
接着された緩衝層と、該緩衝層に接着され配線回路を有
する配線基板と、前記第１主表面に形成された電極と、
該電極と電気的に接続された導体と、前記配線基板の配
線回路に電気的に接続された接続導線と、前記緩衝層の
窓に充填され、前記第１主表面および前記導体を封止す
る電気絶縁性の封止部を備えており、前記緩衝層は該緩
衝層および封止部からのガスを外部に放出し得る多孔質
部を有することを特徴とする半導体装置にある。
と交差する方向に延びた端面を有する半導体チップと、
前記第１主表面に設けられた窓を除いて該第１主表面に
接着された緩衝層と、該緩衝層に接着され配線回路を有
する配線基板と、前記第１主表面に形成された電極と、
該電極と電気的に接続された導体と、前記配線基板の配
線回路に電気的に接続された接続導線と、前記緩衝層の
窓に充填され、前記第１主表面および前記導体を封止す
る電気絶縁性の封止部を備えており、前記緩衝層は該緩
衝層および封止部からのガスを外部に放出し得る多孔質
部を有することを特徴とする半導体装置にある。
【００１９】
〔９〕 第１，第２主表面および該主表面
と交差する方向に延びた端面を有する半導体チップと、
該半導体チップを収容する凹部有し、前記第１主表面に
接着された第１緩衝層と、前記凹部を取り囲む基板回路
の配線基板に接着された第２緩衝層と、該第２緩衝層に
接着され配線回路を有する配線基板と、前記第１主表面
に形成された電極と、該電極と電気的に接続された導体
（ａ）と、前記配線基板の配線回路に電気的に接続され
た接続導線と、前記第１緩衝層と第２緩衝層との間に充
填され、前記導体（ａ）を封止する電気絶縁性の封止部
を備えており、前記第２緩衝層は該第２緩衝層および封
止部からガスを外部に放出し得る多孔質部を有すること
を特徴とする半導体装置にある。
と交差する方向に延びた端面を有する半導体チップと、
該半導体チップを収容する凹部有し、前記第１主表面に
接着された第１緩衝層と、前記凹部を取り囲む基板回路
の配線基板に接着された第２緩衝層と、該第２緩衝層に
接着され配線回路を有する配線基板と、前記第１主表面
に形成された電極と、該電極と電気的に接続された導体
（ａ）と、前記配線基板の配線回路に電気的に接続され
た接続導線と、前記第１緩衝層と第２緩衝層との間に充
填され、前記導体（ａ）を封止する電気絶縁性の封止部
を備えており、前記第２緩衝層は該第２緩衝層および封
止部からガスを外部に放出し得る多孔質部を有すること
を特徴とする半導体装置にある。
【００２０】〔１０〕 電極を有する半導体チップと、
前記電極に電気的に接続された配線基板と、直接または
他の部材を介して前記半導体チップに接着された配線基
板と、前記半導体チップと反対側の配線基板に形成され
た接続導体を有し、前記緩衝層はガス透過性の多孔質部
を有することを特徴とする半導体装置にある。
前記電極に電気的に接続された配線基板と、直接または
他の部材を介して前記半導体チップに接着された配線基
板と、前記半導体チップと反対側の配線基板に形成され
た接続導体を有し、前記緩衝層はガス透過性の多孔質部
を有することを特徴とする半導体装置にある。
【００２１】〔１１〕 電極を有する半導体チップと、
前記電極に電気的に接続された配線基板と、該配線基板
と前記半導体チップに直接または他の部材を介して接着
された緩衝層と、前記半導体チップと反対側の配線基板
に形成された接続導体を有し、前記緩衝層はガス透過性
の多孔質部を有することを特徴とする半導体装置にあ
る。
前記電極に電気的に接続された配線基板と、該配線基板
と前記半導体チップに直接または他の部材を介して接着
された緩衝層と、前記半導体チップと反対側の配線基板
に形成された接続導体を有し、前記緩衝層はガス透過性
の多孔質部を有することを特徴とする半導体装置にあ
る。
【００２２】〔１２〕 電極を有する半導体チップと、
前記電極に電気的に接続された配線基板と、前記半導体
チップに直接または他の部材を介して接着された第１緩
衝層と、前記半導体チップと反対側の配線基板に形成さ
れた接続導体と、前記配線基板に直接または他の部材を
介して接着された第２緩衝層を有し、少なくとも前記第
２緩衝層はガス透過性の多孔質部を有することを特徴と
する半導体装置にある。
前記電極に電気的に接続された配線基板と、前記半導体
チップに直接または他の部材を介して接着された第１緩
衝層と、前記半導体チップと反対側の配線基板に形成さ
れた接続導体と、前記配線基板に直接または他の部材を
介して接着された第２緩衝層を有し、少なくとも前記第
２緩衝層はガス透過性の多孔質部を有することを特徴と
する半導体装置にある。
【００２３】〔１３〕 （１）通気性の多孔質部を有す
る緩衝層を介して配線基板と、半導体チップまたは／お
よび配線基板の支持部材とを貼り合わせる工程、（２）
前記配線基板の回路と半導体チップとを電気的に接続す
る工程、（３）前記電気的に接続した箇所を絶縁樹脂に
より封止する工程、（４）前記配線基板に実装基板との
電気的接続のための外部電極を形成する工程を含む半導
体装置の製法にある。
る緩衝層を介して配線基板と、半導体チップまたは／お
よび配線基板の支持部材とを貼り合わせる工程、（２）
前記配線基板の回路と半導体チップとを電気的に接続す
る工程、（３）前記電気的に接続した箇所を絶縁樹脂に
より封止する工程、（４）前記配線基板に実装基板との
電気的接続のための外部電極を形成する工程を含む半導
体装置の製法にある。
【００２４】〔１４〕 前記の半導体装置の１個以上
を、実装基板に搭載し電気的に接続したことを特徴とす
る半導体実装モジュールにある。
を、実装基板に搭載し電気的に接続したことを特徴とす
る半導体実装モジュールにある。
【００２５】〔１５〕 絶縁層上に導電体により配線回
路が形成されており、前記配線回路上、または、絶縁層
上に通気性を有する緩衝層が形成されている配線テープ
にある。
路が形成されており、前記配線回路上、または、絶縁層
上に通気性を有する緩衝層が形成されている配線テープ
にある。
【００２６】以上により、従来の印刷法では応力緩衝層
を形成する工程がエラストマ形成からチップ貼付けまで
４工程を要したのに対し、本発明の緩衝層シートを用い
ることで２工程に短縮できる。
を形成する工程がエラストマ形成からチップ貼付けまで
４工程を要したのに対し、本発明の緩衝層シートを用い
ることで２工程に短縮できる。
【００２７】また、緩衝層のコア層として、通気性を有
する多孔質体を採用したことで、緩衝層中に含まれる水
分に基づく実装リフロー時の発生蒸気が、この通気性の
コア層を通して外部に解放されるため、配線基板が膨れ
たり、半導体チップから剥離するのを防止することがで
きる。
する多孔質体を採用したことで、緩衝層中に含まれる水
分に基づく実装リフロー時の発生蒸気が、この通気性の
コア層を通して外部に解放されるため、配線基板が膨れ
たり、半導体チップから剥離するのを防止することがで
きる。
【００２８】
【発明の実施の形態】本発明を図面に基づき説明する。
図１（ａ）は本発明の半導体装置の模式断面図、（ｂ）
は底面図、（ｃ）は配線基板の模式断面図である。
図１（ａ）は本発明の半導体装置の模式断面図、（ｂ）
は底面図、（ｃ）は配線基板の模式断面図である。
【００２９】外部端子である電極４と半導体チップ１の
端子とを接続するための配線基板３を、実装基板（図示
省略）に搭載する際に、これとの間の熱応力を緩和する
ために、緩衝層２を設けている。該緩衝層２は、通気性
を有する多孔質体からなるコア層６と、接着層５により
構成されている。
端子とを接続するための配線基板３を、実装基板（図示
省略）に搭載する際に、これとの間の熱応力を緩和する
ために、緩衝層２を設けている。該緩衝層２は、通気性
を有する多孔質体からなるコア層６と、接着層５により
構成されている。
【００３０】半導体チップ１と配線基板３の電気的接続
部は、封止材７で封止される。
部は、封止材７で封止される。
【００３１】さらに図２は、図１とは異なるタイプの半
導体装置の模式断面図で、（ｂ）は底面図、（ｃ）は
（ａ）図のＡ−Ａ’模式断面図である。
導体装置の模式断面図で、（ｂ）は底面図、（ｃ）は
（ａ）図のＡ−Ａ’模式断面図である。
【００３２】半導体チップ１と、外部端子である電極４
を備えた配線基板３、該配線基板３の支持部材８を実装
基板（図示省略）に搭載する際の熱応力を緩和するため
の緩衝層２を設けている。緩衝層は通気性を有する多孔
質体のコア層６と、接着層５で構成される。半導体チッ
プ１と配線基板３の電気的接続部は封止材７により封止
される。
を備えた配線基板３、該配線基板３の支持部材８を実装
基板（図示省略）に搭載する際の熱応力を緩和するため
の緩衝層２を設けている。緩衝層は通気性を有する多孔
質体のコア層６と、接着層５で構成される。半導体チッ
プ１と配線基板３の電気的接続部は封止材７により封止
される。
【００３３】図３は、図１とは異なるタイプのものであ
るが、その構成は図１とほぼ同じである。ポリイミドフ
ィルム１１と金メッキ配線１２とによる配線基板３のポ
リイミドフィルム１１側を緩衝層２に貼付けたものであ
る。金メッキ配線１２側にはソルダーレジスト２１を電
極４側となるよう形成している。
るが、その構成は図１とほぼ同じである。ポリイミドフ
ィルム１１と金メッキ配線１２とによる配線基板３のポ
リイミドフィルム１１側を緩衝層２に貼付けたものであ
る。金メッキ配線１２側にはソルダーレジスト２１を電
極４側となるよう形成している。
【００３４】本発明が云う多孔質体とは、内部に微細な
空隙を多数有する連続気泡構造体や３次元網目構造体で
ある。これは部材に中性子を照射し薬品でエッチングし
て多孔質にするトラックエッチング法や、結晶性ポリマ
に熱をかけたり可塑材で可塑化した後延伸して多孔質に
する延伸法や、温度により溶解度の異なる溶媒を用いて
ポリマを多孔質にする溶融層分離法や、ポリマに無機塩
やシリカ等を均一混合し成膜した後無機塩やシリカのみ
を抽出して多孔質にする抽出法や、ポリマ、良溶媒、貧
溶媒等を混合し成膜した後良溶媒のみを乾燥除去して多
孔質にする層転移法などの方法により形成される。
空隙を多数有する連続気泡構造体や３次元網目構造体で
ある。これは部材に中性子を照射し薬品でエッチングし
て多孔質にするトラックエッチング法や、結晶性ポリマ
に熱をかけたり可塑材で可塑化した後延伸して多孔質に
する延伸法や、温度により溶解度の異なる溶媒を用いて
ポリマを多孔質にする溶融層分離法や、ポリマに無機塩
やシリカ等を均一混合し成膜した後無機塩やシリカのみ
を抽出して多孔質にする抽出法や、ポリマ、良溶媒、貧
溶媒等を混合し成膜した後良溶媒のみを乾燥除去して多
孔質にする層転移法などの方法により形成される。
【００３５】このほかにも溶媒中で繊維状に重合させた
ものを漉いてシート状にした不織布も含まれる。
ものを漉いてシート状にした不織布も含まれる。
【００３６】また、上記緩衝層は、少なくともはんだ実
装時の温度で通気性があればよく、特に、水蒸気や空気
などの気体が多孔質層の微細な空隙を通過し、半導体チ
ップや支持部材８との剥離や、発泡を防止できるもので
あればよい。
装時の温度で通気性があればよく、特に、水蒸気や空気
などの気体が多孔質層の微細な空隙を通過し、半導体チ
ップや支持部材８との剥離や、発泡を防止できるもので
あればよい。
【００３７】多孔質体を造るコア層材料の例としては、
ポリテトラフルオロエチレン、テトラフルオロエチレン
−パーフルオロアルキルビニルエーテル共重合体、テト
ラフルオロエチレン−エチレン共重合体、テトラフルオ
ロエチレン−ヘキサフルオロプロピレン共重合体、ポリ
ビニリデンフルオライド、ポリビニルフルオライドなど
のフッ化樹脂、ポリカーボネート、ポリエステル、ポリ
エチレン、ポリプロピレン、酢酸セルロース、ポリスル
ホン、ポリアクリロニトリル、ポリアミド、ポリイミ
ド、あるいはこれらの共重合体を用いることができる。
ポリテトラフルオロエチレン、テトラフルオロエチレン
−パーフルオロアルキルビニルエーテル共重合体、テト
ラフルオロエチレン−エチレン共重合体、テトラフルオ
ロエチレン−ヘキサフルオロプロピレン共重合体、ポリ
ビニリデンフルオライド、ポリビニルフルオライドなど
のフッ化樹脂、ポリカーボネート、ポリエステル、ポリ
エチレン、ポリプロピレン、酢酸セルロース、ポリスル
ホン、ポリアクリロニトリル、ポリアミド、ポリイミ
ド、あるいはこれらの共重合体を用いることができる。
【００３８】また、接着層材料の例としてはエポキシ、
マレイミド、フェノール、シアネート、ポリアミド、ポ
リイミド、ポリアミドイミド、ポリエステル、ポリオレ
フィン、ポリウレタン等の樹脂や、これらにシリコーン
ゴム、ニトリルブタジエンゴムなどのゴム成分を加えた
混合物がある。この他にも加熱、乾燥、加圧、光照射等
により接着力を発現するものでもよい。また、接着層は
上記化合物単体のほか多孔質体やガラスクロス等の心材
に上記化合物を含浸させシート状に形成されたものでも
よい。
マレイミド、フェノール、シアネート、ポリアミド、ポ
リイミド、ポリアミドイミド、ポリエステル、ポリオレ
フィン、ポリウレタン等の樹脂や、これらにシリコーン
ゴム、ニトリルブタジエンゴムなどのゴム成分を加えた
混合物がある。この他にも加熱、乾燥、加圧、光照射等
により接着力を発現するものでもよい。また、接着層は
上記化合物単体のほか多孔質体やガラスクロス等の心材
に上記化合物を含浸させシート状に形成されたものでも
よい。
【００３９】上記コア層の両面に接着層を塗布またはシ
ート状接着層を貼合わせることで、通気性を有する緩衝
層を得ることができる。
ート状接着層を貼合わせることで、通気性を有する緩衝
層を得ることができる。
【００４０】コア層の厚さ比率と半導体装置実装時の信
頼性との関係を調べた結果、緩衝層全体の厚さに対する
コア層の厚さ比率は０.２〜１未満であることが望まし
い。
頼性との関係を調べた結果、緩衝層全体の厚さに対する
コア層の厚さ比率は０.２〜１未満であることが望まし
い。
【００４１】図４は、緩衝層２の全体の厚さに対するコ
ア層６の厚さ比率と、実装リフロー時の不良率との関係
を示すグラフである。横軸は接着完了後の厚さ（コア層
の厚さ：ａ）＋（接着層の厚さ）＝ｂとした場合のａ／
ｂの比率を表し、縦軸は実装リフロー時の不良率を表
す。
ア層６の厚さ比率と、実装リフロー時の不良率との関係
を示すグラフである。横軸は接着完了後の厚さ（コア層
の厚さ：ａ）＋（接着層の厚さ）＝ｂとした場合のａ／
ｂの比率を表し、縦軸は実装リフロー時の不良率を表
す。
【００４２】上記ａ／ｂを種々変え、上記厚さｂが１０
０〜１５０μｍの緩衝層を用いた半導体装置（実装試験
体）を多数個用意し、リフロー試験を行った。リフロー
試験は、温度８５℃、相対湿度８５％の環境中に１６８
時間放置して吸湿させた各実装試験体を昇温速度５℃／
秒で１６０℃まで昇温し、１６０℃に６０秒間保持した
後、再び昇温速度５℃／秒で２４０℃まで昇温し、２４
０℃に５秒間保持した後降温させて行った。
０〜１５０μｍの緩衝層を用いた半導体装置（実装試験
体）を多数個用意し、リフロー試験を行った。リフロー
試験は、温度８５℃、相対湿度８５％の環境中に１６８
時間放置して吸湿させた各実装試験体を昇温速度５℃／
秒で１６０℃まで昇温し、１６０℃に６０秒間保持した
後、再び昇温速度５℃／秒で２４０℃まで昇温し、２４
０℃に５秒間保持した後降温させて行った。
【００４３】図４より、コア層比率が０.１５よりも大
きくなると急激に不良率が低下し、特に、コア層比率が
０.２〜１未満とすることで、半導体装置の実装信頼性
を飛躍的に向上させることが分かる。
きくなると急激に不良率が低下し、特に、コア層比率が
０.２〜１未満とすることで、半導体装置の実装信頼性
を飛躍的に向上させることが分かる。
【００４４】これは吸湿した半導体装置は、実装リフロ
ー時に加熱されても、このコア層の多数の微小空隙を通
し水蒸気が外部に放出されるために、半導体チップ１と
実装基板との間の破壊が防止されて実装信頼性が向上す
る。
ー時に加熱されても、このコア層の多数の微小空隙を通
し水蒸気が外部に放出されるために、半導体チップ１と
実装基板との間の破壊が防止されて実装信頼性が向上す
る。
【００４５】なお、前記緩衝層は外周部側面などの一部
が半導体装置外部に露出して通気性を有しており、緩衝
層が吸湿した水分がリフロー時に前記多孔質層を通って
外部に放出されるように構成することが重要である。
が半導体装置外部に露出して通気性を有しており、緩衝
層が吸湿した水分がリフロー時に前記多孔質層を通って
外部に放出されるように構成することが重要である。
【００４６】図２のタイプの場合、中心部の水分は水蒸
気となって図２（ｃ）の矢印のように透過し外部に放出
される。
気となって図２（ｃ）の矢印のように透過し外部に放出
される。
【００４７】半導体チップは、シリコンウエハ上に所定
のプロセスにより形成されたメモリ、マイコンゲートア
レイ等の半導体回路を持つシリコンチップを云う。該半
導体チップ上の端子は、主面外周部や主面の中心部に規
則的に配置されている。
のプロセスにより形成されたメモリ、マイコンゲートア
レイ等の半導体回路を持つシリコンチップを云う。該半
導体チップ上の端子は、主面外周部や主面の中心部に規
則的に配置されている。
【００４８】配線基板３を支持するための支持部材８
は、配線基板が変形するのを防ぎ、電極面の平坦性を確
保するために用いられる。前記支持部材８は、チップに
接着されチップの放熱性を向上するために取り付ける場
合もある。この場合、一方の面には、その表面積を最大
にして熱放散性を高めるため、フィン状に加工が施され
たものを用いると放熱効果が一層向上する。こうした材
料としては銅、アルミニウム、鉄、ニッケル、タングス
テンあるいはその他の金属またはこれらを組合せた合
金、または、アルミナ等のセラミック材料が用いられ
る。
は、配線基板が変形するのを防ぎ、電極面の平坦性を確
保するために用いられる。前記支持部材８は、チップに
接着されチップの放熱性を向上するために取り付ける場
合もある。この場合、一方の面には、その表面積を最大
にして熱放散性を高めるため、フィン状に加工が施され
たものを用いると放熱効果が一層向上する。こうした材
料としては銅、アルミニウム、鉄、ニッケル、タングス
テンあるいはその他の金属またはこれらを組合せた合
金、または、アルミナ等のセラミック材料が用いられ
る。
【００４９】配線基板３は、ポリイミドフィルム１１な
どの絶縁基板上に導電体による配線回路が形成されたも
ので、上記絶縁基板としては、ポリイミド等の耐熱性、
機械特性に優れた樹脂が好ましい。また、配線回路は
金、銅、アルミニウム等の導電体が用いられ、または、
これらの最表面上に金メッキを施したもので形成され
る。
どの絶縁基板上に導電体による配線回路が形成されたも
ので、上記絶縁基板としては、ポリイミド等の耐熱性、
機械特性に優れた樹脂が好ましい。また、配線回路は
金、銅、アルミニウム等の導電体が用いられ、または、
これらの最表面上に金メッキを施したもので形成され
る。
【００５０】図１（ｃ）に配線基板３の一例を示す。導
電体のメッキ配線には、線状の配線部と円形のはんだボ
ールと配線基板３からつき出たリードより構成される。
電体のメッキ配線には、線状の配線部と円形のはんだボ
ールと配線基板３からつき出たリードより構成される。
【００５１】なお、上記絶縁基板とその上の導体層は、
両者が接着材で接着されたもの、絶縁基板上に蒸着やメ
ッキにより導体層を形成したもの等が用いられ、エッチ
ングにより配線回路を形成したものでもよい。また、こ
の配線基板３は電気的特性を考慮し、配線の他にグラン
ド層や電源層が形成された多層板でもよい。
両者が接着材で接着されたもの、絶縁基板上に蒸着やメ
ッキにより導体層を形成したもの等が用いられ、エッチ
ングにより配線回路を形成したものでもよい。また、こ
の配線基板３は電気的特性を考慮し、配線の他にグラン
ド層や電源層が形成された多層板でもよい。
【００５２】配線基板３上の外部端子である電極４とし
ては、加熱により溶融して電気的に接続する導電体で、
例えば、錫，鉛，亜鉛を含む半田合金、銀、銅または金
あるいはそれらを金で被覆し、ボール状に形成したもの
で、加熱溶融、あるいは非加熱で接触、振動により半導
体装置を電気的に接続できるものである。この他にモリ
ブデン，ニッケル，銅，白金，チタンなどの１種以上を
組合せた合金、もしくは２以上の多重膜とした構造とし
てもよい。
ては、加熱により溶融して電気的に接続する導電体で、
例えば、錫，鉛，亜鉛を含む半田合金、銀、銅または金
あるいはそれらを金で被覆し、ボール状に形成したもの
で、加熱溶融、あるいは非加熱で接触、振動により半導
体装置を電気的に接続できるものである。この他にモリ
ブデン，ニッケル，銅，白金，チタンなどの１種以上を
組合せた合金、もしくは２以上の多重膜とした構造とし
てもよい。
【００５３】前記封止材７としては、半導体チップ１上
の端子と配線基板３を電気的接続した部分の保護に用い
られ、エポキシ、マレイミド、フェノール、シアネー
ト、ポリアミド、ポリイミド、ポリアミドイミド、シリ
コーン等の樹脂やこれら樹脂にシリコーンゴム、ニトリ
ルブタジエンゴム等の低弾性率樹脂や、シリカ，タルク
などの無機フィラ等を配合したものが用いられる。
の端子と配線基板３を電気的接続した部分の保護に用い
られ、エポキシ、マレイミド、フェノール、シアネー
ト、ポリアミド、ポリイミド、ポリアミドイミド、シリ
コーン等の樹脂やこれら樹脂にシリコーンゴム、ニトリ
ルブタジエンゴム等の低弾性率樹脂や、シリカ，タルク
などの無機フィラ等を配合したものが用いられる。
【００５４】前記緩衝層２の接着層５としては、半導体
チップ１側と接着する側の接着層と、配線基板３と接着
する側の接着層５の厚さが、異なっていてもよい。この
場合、配線基板３側の接着層厚さは、配線回路の導体層
の高さより厚いものが好ましい。接着層厚さが配線回路
の高さより厚いものは接着剤が回路導体間に効果的に供
給されて、水などの進入を防ぐことができ、より信頼性
の向上に有効である。
チップ１側と接着する側の接着層と、配線基板３と接着
する側の接着層５の厚さが、異なっていてもよい。この
場合、配線基板３側の接着層厚さは、配線回路の導体層
の高さより厚いものが好ましい。接着層厚さが配線回路
の高さより厚いものは接着剤が回路導体間に効果的に供
給されて、水などの進入を防ぐことができ、より信頼性
の向上に有効である。
【００５５】また、前記緩衝層の面内方向の線膨張率
は、４〜１００ｐｐｍ／Ｋが好ましい。この範囲では、
半導体チップ１または配線基板３と、緩衝層２との間に
生ずる熱応力に基づく界面剥離の防止に有効である。
は、４〜１００ｐｐｍ／Ｋが好ましい。この範囲では、
半導体チップ１または配線基板３と、緩衝層２との間に
生ずる熱応力に基づく界面剥離の防止に有効である。
【００５６】前記接着層５は、コア層と同様に多孔質体
であってもよい。コア層の少なくとも一方の側に形成し
た多孔質接着層が、より効果的にリフロー時の水蒸気を
緩衝層側面から半導体装置外に解放することができる。
であってもよい。コア層の少なくとも一方の側に形成し
た多孔質接着層が、より効果的にリフロー時の水蒸気を
緩衝層側面から半導体装置外に解放することができる。
【００５７】コア層に多孔質ポリテトラフルオロエチレ
ンで代表されるフッ素樹脂を用いると吸湿率が小さくな
り、水蒸気透過性も良好であるため特に好ましい。
ンで代表されるフッ素樹脂を用いると吸湿率が小さくな
り、水蒸気透過性も良好であるため特に好ましい。
【００５８】また、前記接着層は８０〜１８０℃で１時
間以内に硬化する熱硬化性樹脂組成物の使用が、配線基
板３や緩衝層２の熱劣化が少ないので好ましい。
間以内に硬化する熱硬化性樹脂組成物の使用が、配線基
板３や緩衝層２の熱劣化が少ないので好ましい。
【００５９】前記接着層は、多孔質体に接着剤を含浸し
た層と、接着剤樹脂のみの層からなる２層構造とし、上
記含浸層がコア層側となるよう構成することで、接着剤
樹脂のみの層が配線基板３の導体層間を効果的に充填
し、水などの進入防止効果が優れている。また、含浸に
よる接着層は、該層の強度保持や、接着剤のチップ上へ
の余分な流出を抑えることができるので好ましい。
た層と、接着剤樹脂のみの層からなる２層構造とし、上
記含浸層がコア層側となるよう構成することで、接着剤
樹脂のみの層が配線基板３の導体層間を効果的に充填
し、水などの進入防止効果が優れている。また、含浸に
よる接着層は、該層の強度保持や、接着剤のチップ上へ
の余分な流出を抑えることができるので好ましい。
【００６０】また前記接着層５は、１００〜２００℃、
３０秒以下の貼合わせ工程で、配線基板３との９０度ピ
ール強（２０〜３０℃で測定）が２００ｇ／ｃｍ以上あ
ることが好ましい。これ未満では、半導体装置の製造工
程中に緩衝層２が配線基板３より剥離し易い。
３０秒以下の貼合わせ工程で、配線基板３との９０度ピ
ール強（２０〜３０℃で測定）が２００ｇ／ｃｍ以上あ
ることが好ましい。これ未満では、半導体装置の製造工
程中に緩衝層２が配線基板３より剥離し易い。
【００６１】また、熱硬化性樹脂とゴム成分を含む硬化
物からなる前記接着層は、前記熱硬化性樹脂単体の硬化
物のものよりも低弾性率であるため、チップと接着層と
の間に生ずる熱応力の緩和に有効である。
物からなる前記接着層は、前記熱硬化性樹脂単体の硬化
物のものよりも低弾性率であるため、チップと接着層と
の間に生ずる熱応力の緩和に有効である。
【００６２】さらにまた、前記接着層は熱可塑性樹脂で
構成されていても好い。熱可塑性樹脂は後硬化の必要が
なく材料物性が長期的に安定しており、半導体装置の製
造工程の短縮や緩衝層材料の保存安定性にも優れる。特
に、熱可塑性ポリイミドは耐熱性に優れているため、高
温での使用に熱可塑性ポリウレタン等の接着剤を用いた
場合に比較し、安定した接着強度を有する。
構成されていても好い。熱可塑性樹脂は後硬化の必要が
なく材料物性が長期的に安定しており、半導体装置の製
造工程の短縮や緩衝層材料の保存安定性にも優れる。特
に、熱可塑性ポリイミドは耐熱性に優れているため、高
温での使用に熱可塑性ポリウレタン等の接着剤を用いた
場合に比較し、安定した接着強度を有する。
【００６３】前記緩衝層は、ＵＬ−９４規格の難燃性グ
レードＶ−０（消炎時間最大１０秒以内）またはＶＴＭ
−０であることが好ましい。こうした緩衝層を用いるこ
とにより、半導体装置の使用時の安全性が向上する。
レードＶ−０（消炎時間最大１０秒以内）またはＶＴＭ
−０であることが好ましい。こうした緩衝層を用いるこ
とにより、半導体装置の使用時の安全性が向上する。
【００６４】前記緩衝層は温度８５℃、相対湿度８５％
における飽和吸湿率が１％以下であることが好ましい。
リフロー時に発生する蒸気圧が減少し、耐リフロー性が
向上する。一方１％を超えると配線基板３と緩衝層２の
界面に剥離が発生し易い。
における飽和吸湿率が１％以下であることが好ましい。
リフロー時に発生する蒸気圧が減少し、耐リフロー性が
向上する。一方１％を超えると配線基板３と緩衝層２の
界面に剥離が発生し易い。
【００６５】前記緩衝層のイオン性不純物（Ｋ+，Ｎａ
+，Ｃｌ-）の含有量が試料重量の１０重量倍の純水に投
入し、飽和吸湿条件（１２１℃／２気圧）で１００時間
抽出したときの抽出液中に１０ｐｐｍ以下であることが
好ましい。１０ｐｐｍ以下の場合は、これらイオン性不
純物による半導体チップ１上の端子に接続される電極パ
ッドの腐食が、生じにくく耐湿信頼性が良好になる。
+，Ｃｌ-）の含有量が試料重量の１０重量倍の純水に投
入し、飽和吸湿条件（１２１℃／２気圧）で１００時間
抽出したときの抽出液中に１０ｐｐｍ以下であることが
好ましい。１０ｐｐｍ以下の場合は、これらイオン性不
純物による半導体チップ１上の端子に接続される電極パ
ッドの腐食が、生じにくく耐湿信頼性が良好になる。
【００６６】前記緩衝層は空気中での５％減量温度が３
００℃以上であることが好ましく、リフロー時の分解等
の熱劣化による多孔質体の機能低下が生じにくい。
００℃以上であることが好ましく、リフロー時の分解等
の熱劣化による多孔質体の機能低下が生じにくい。
【００６７】また、前記緩衝層には、熱伝導率２００Ｗ
／ｍＫ以上の材料を含有していることが好ましい。緩衝
層は半導体チップ１と配線基板３との間に介在するため
２００Ｗ／ｍＫ以上の材料を２０〜９０重量％含有させ
ることにより、チップで発生した熱が、緩衝層から電極
４を介して実装基板に放熱し易くなり、放熱性に優れた
半導体装置を得ることができる。
／ｍＫ以上の材料を含有していることが好ましい。緩衝
層は半導体チップ１と配線基板３との間に介在するため
２００Ｗ／ｍＫ以上の材料を２０〜９０重量％含有させ
ることにより、チップで発生した熱が、緩衝層から電極
４を介して実装基板に放熱し易くなり、放熱性に優れた
半導体装置を得ることができる。
【００６８】前記接着層５は、着色剤が含有されていて
もよい。該着色剤としてはカーボンや通常用いられる顔
料、染料がある。接着層を着色することでメモリ等に有
害な紫外線等を遮断でき半導体装置の動作安定性が確保
できる。
もよい。該着色剤としてはカーボンや通常用いられる顔
料、染料がある。接着層を着色することでメモリ等に有
害な紫外線等を遮断でき半導体装置の動作安定性が確保
できる。
【００６９】図５を用い本発明による半導体実装モジュ
ールを説明する。半導体装置９が電極４を介して実装基
板１０の回路と電気的に接続されている。
ールを説明する。半導体装置９が電極４を介して実装基
板１０の回路と電気的に接続されている。
【００７０】実装基板１０は導体層と絶縁層から構成さ
れ、絶縁層にはエポキシ、マレイミド、フェノール、シ
アネート、ポリアミド、ポリイミド、ポリアミドイミ
ド、ポリテトラフルオロエチレン等の樹脂や、これらの
樹脂の共重合体、あるいは、シリコーンゴム、ニトリル
ブタジエンゴムなどのゴム成分を加えたもので構成され
る。
れ、絶縁層にはエポキシ、マレイミド、フェノール、シ
アネート、ポリアミド、ポリイミド、ポリアミドイミ
ド、ポリテトラフルオロエチレン等の樹脂や、これらの
樹脂の共重合体、あるいは、シリコーンゴム、ニトリル
ブタジエンゴムなどのゴム成分を加えたもので構成され
る。
【００７１】上記の樹脂に感光性を付与し露光、現像等
のプロセスによりパターン形成できるものは特に好まし
い。
のプロセスによりパターン形成できるものは特に好まし
い。
【００７２】絶縁層は、上記樹脂単体の他に多孔質体や
ガラスクロス等の心材に、上記樹脂を含浸させて形成さ
れたものでもよい。導体層は金または銅、アルミニウム
などで構成される。また、実装基板１０は電気的特性を
考慮し、配線の他にグランド層や電源層が形成された多
層基板でもよい。
ガラスクロス等の心材に、上記樹脂を含浸させて形成さ
れたものでもよい。導体層は金または銅、アルミニウム
などで構成される。また、実装基板１０は電気的特性を
考慮し、配線の他にグランド層や電源層が形成された多
層基板でもよい。
【００７３】半導体チップ１と配線基板３の間に通気性
の多孔質部を有するコア層と接着層の３層構造の緩衝層
を用いることが好ましい。この時の緩衝層全体の厚さに
対するコア層の厚さ比率を０.２〜１未満とすることが
望ましく、これにより、耐リフロー性を向上することが
できる。
の多孔質部を有するコア層と接着層の３層構造の緩衝層
を用いることが好ましい。この時の緩衝層全体の厚さに
対するコア層の厚さ比率を０.２〜１未満とすることが
望ましく、これにより、耐リフロー性を向上することが
できる。
【００７４】また、熱硬化型のシリコーン材料を用いな
いので、加熱硬化時に半導体チップが汚染されない。
いので、加熱硬化時に半導体チップが汚染されない。
【００７５】また、多孔質部を含むことで半導体チップ
等に貼付る際、加圧の圧力が均等にかかるため、従来の
剛直なものに比べて体積変形がし易い。そのため従来の
ものと比べてより低荷重で半導体チップの貼付けが可能
となる。
等に貼付る際、加圧の圧力が均等にかかるため、従来の
剛直なものに比べて体積変形がし易い。そのため従来の
ものと比べてより低荷重で半導体チップの貼付けが可能
となる。
【００７６】また、同様に低荷重でテスターの電極と半
導体装置の外部端子を容易に電気的接触を行うことが可
能で、半導体チップに加圧によるダメージを与えること
なく、テスティングができる。また、テスター装置その
ものも低荷重機能で構成できるため、安価な装置が使用
できる。
導体装置の外部端子を容易に電気的接触を行うことが可
能で、半導体チップに加圧によるダメージを与えること
なく、テスティングができる。また、テスター装置その
ものも低荷重機能で構成できるため、安価な装置が使用
できる。
【００７７】
【実施例】次に、本発明の実施例を図面を参照して具体
的に説明する。
的に説明する。
【００７８】〔実施例 １〕図１のタイプの半導体装置
を、以下の工程で作製した。エポキシ系接着剤が塗布さ
れた幅３５ｍｍ×厚さ５０μｍの長尺状ポリイミドフィ
ルム１１（ユーピレックスＳ：宇部興産製）にパンチン
グ加工を施し、チップとの接続のための窓（１.５ｍｍ
幅のスリット）を形成した。次いで、上記ポリイミドフ
ィルム１１に厚さ１８μｍの電解銅箔を１５０℃のロー
ラで加熱圧着した。
を、以下の工程で作製した。エポキシ系接着剤が塗布さ
れた幅３５ｍｍ×厚さ５０μｍの長尺状ポリイミドフィ
ルム１１（ユーピレックスＳ：宇部興産製）にパンチン
グ加工を施し、チップとの接続のための窓（１.５ｍｍ
幅のスリット）を形成した。次いで、上記ポリイミドフ
ィルム１１に厚さ１８μｍの電解銅箔を１５０℃のロー
ラで加熱圧着した。
【００７９】次いで、上記電解銅箔上に感光性レジスト
（Ｐ−ＳＲ３００Ｓ：東京応化製）を塗布後、９０℃／
３０分ベークし、パターンを露光現像してエッチングマ
スクを形成した。次いで、４０℃の塩化鉄水溶液（塩化
鉄濃度は４０°ボーメ：比重約１.３８）中で銅をエッ
チング後、レジストを剥離し銅配線を形成した。この配
線部分を電気金メッキにより金メッキ配線１２を形成し
た。
（Ｐ−ＳＲ３００Ｓ：東京応化製）を塗布後、９０℃／
３０分ベークし、パターンを露光現像してエッチングマ
スクを形成した。次いで、４０℃の塩化鉄水溶液（塩化
鉄濃度は４０°ボーメ：比重約１.３８）中で銅をエッ
チング後、レジストを剥離し銅配線を形成した。この配
線部分を電気金メッキにより金メッキ配線１２を形成し
た。
【００８０】次に、延伸法により形成した厚さ１５０μ
ｍの３次元網目構造を持つポリテトラフルオロエチレン
（ＰＴＦＥ）をコア層６とし、その両面にポリエーテル
アミドイミドワニス（不揮発成分１５重量％、ＨＭ−
１：日立化成工業製）を塗布，乾燥して３０μｍの接着
層５が形成された緩衝層シート１７を形成した。
ｍの３次元網目構造を持つポリテトラフルオロエチレン
（ＰＴＦＥ）をコア層６とし、その両面にポリエーテル
アミドイミドワニス（不揮発成分１５重量％、ＨＭ−
１：日立化成工業製）を塗布，乾燥して３０μｍの接着
層５が形成された緩衝層シート１７を形成した。
【００８１】この緩衝層シート１７を金型にて所定の形
状に打ち抜いた後、前記配線基板３上に、２５０℃で２
秒間加熱圧着し緩衝層２を形成した。
状に打ち抜いた後、前記配線基板３上に、２５０℃で２
秒間加熱圧着し緩衝層２を形成した。
【００８２】上記の緩衝層上に位置合わせを行い、半導
体チップ１を２５０℃，２秒で貼付けた。
体チップ１を２５０℃，２秒で貼付けた。
【００８３】次に、配線基板３から突き出たリード１３
を２３０℃、５０ｇｆ、２０ｍｓ、６０ｋＨｚの条件の
超音波を加えて、半導体チップ１のアルミニウムパッド
２２上に接続した。接続部をシリコーン系封止材７（Ｔ
ＳＪ３１５０：東芝シリコーン製）で封止し、１５０℃
４時間加熱硬化させた。
を２３０℃、５０ｇｆ、２０ｍｓ、６０ｋＨｚの条件の
超音波を加えて、半導体チップ１のアルミニウムパッド
２２上に接続した。接続部をシリコーン系封止材７（Ｔ
ＳＪ３１５０：東芝シリコーン製）で封止し、１５０℃
４時間加熱硬化させた。
【００８４】次に、配線基板３の半田ボール接続部にフ
ラックスを塗布し、直径０.６ｍｍの共晶半田ボール
（Ｐｂ３７：Ｓｎ６３）を載せ、２４０℃，５秒の赤外
線リフロー加熱により電極４を形成した。この後、不要
な部分を切断し半導体装置を作製した。
ラックスを塗布し、直径０.６ｍｍの共晶半田ボール
（Ｐｂ３７：Ｓｎ６３）を載せ、２４０℃，５秒の赤外
線リフロー加熱により電極４を形成した。この後、不要
な部分を切断し半導体装置を作製した。
【００８５】以上の工程で作製された半導体装置を実装
基板（図示省略）に実装した。実装基板はガラス布基材
エポキシ銅張積層板ＦＲ−４（ＭＣＬ−Ｅ−６７：日立
化成工業製）を用いた。
基板（図示省略）に実装した。実装基板はガラス布基材
エポキシ銅張積層板ＦＲ−４（ＭＣＬ−Ｅ−６７：日立
化成工業製）を用いた。
【００８６】これを−５５℃〜＋１２５℃の温度サイク
ル試験を３０００サイクル実施した。また、温度８５
℃、相対湿度８５％の雰囲気中で４８時間吸湿させた
後、２４０℃，５秒の実装リフロー時の不良発生試験を
実施した。さらにまた、緩衝層形成から半導体チップ貼
付けまでに要する時間を測定した。
ル試験を３０００サイクル実施した。また、温度８５
℃、相対湿度８５％の雰囲気中で４８時間吸湿させた
後、２４０℃，５秒の実装リフロー時の不良発生試験を
実施した。さらにまた、緩衝層形成から半導体チップ貼
付けまでに要する時間を測定した。
【００８７】さらに、リード１３を半導体チップ１に接
合する際の接合不良率を、半導体チップと電極間の抵抗
値（１ＭΩ以上：不合格）で評価した。
合する際の接合不良率を、半導体チップと電極間の抵抗
値（１ＭΩ以上：不合格）で評価した。
【００８８】完成した半導体装置を埋込樹脂（Ｎｏ.１
０５：丸本工業製）で埋め込んだ後、半導体チップ１面
に対して垂直方向に沿って切断した。切断面より組立後
の緩衝層の全体の厚さに対するコア層の厚さ比率（ａ／
ｂ：図４参照）を測定した。
０５：丸本工業製）で埋め込んだ後、半導体チップ１面
に対して垂直方向に沿って切断した。切断面より組立後
の緩衝層の全体の厚さに対するコア層の厚さ比率（ａ／
ｂ：図４参照）を測定した。
【００８９】また、緩衝層の吸湿率、不純物濃度（Ｋ
+，Ｎａ+，Ｃｌ-）、線膨張係数および緩衝層ピール強
度も測定した。これらの結果を表１に示す。
+，Ｎａ+，Ｃｌ-）、線膨張係数および緩衝層ピール強
度も測定した。これらの結果を表１に示す。
【００９０】なお、本実施例で用いた緩衝層を５℃／分
で昇温して熱重量の測定を行ったところ、５重量％減量
温度が３００℃以上であることを確認した。
で昇温して熱重量の測定を行ったところ、５重量％減量
温度が３００℃以上であることを確認した。
【００９１】
【表１】
【００９２】〔実施例 ２〕図６（ａ）は本発明の一実
施例の半導体装置の模式底面図で、図６（ｂ）はＢ−
Ｂ’に、また、図６（ｃ）はＣ−Ｃ’に沿って切断した
模式断面図である。
施例の半導体装置の模式底面図で、図６（ｂ）はＢ−
Ｂ’に、また、図６（ｃ）はＣ−Ｃ’に沿って切断した
模式断面図である。
【００９３】実施例１で用いた長尺状のポリイミドフィ
ルム１１に実施例１と同様にパンチング加工して、半導
体チップ１との接続のための窓を形成し、厚さ１８μｍ
の電解銅箔を１５０℃のローラで加熱圧着した。
ルム１１に実施例１と同様にパンチング加工して、半導
体チップ１との接続のための窓を形成し、厚さ１８μｍ
の電解銅箔を１５０℃のローラで加熱圧着した。
【００９４】次いで、上記電解銅箔上に実施例１と同様
にして金メッキ配線１２を形成した。
にして金メッキ配線１２を形成した。
【００９５】次に、層転移法により作製した３次元網目
構造を持つ厚さ１２０μｍポリイミドのコア層６を作製
した。また、メチルエチルケトン（ＭＥＫ）溶媒にビフ
ェニル型エポキシ樹脂（ＹＸ−４０００：油化シェル
製）を溶かし、オルソクレゾールノボラック型フェノー
ル硬化剤（Ｈ−１：明和化成製）を加えて、一次粒子平
均径が１２ｎｍの微小フィラ（Ｒ９７４：日本アエロジ
ル製）と、ニトリルブタジエンゴム（ＸＥＲ−９１：日
本合成ゴム製）と、触媒（トリフェニルフォスフィン：
和光純薬製）と、含臭素系難燃剤（ＥＢ９０５：マナッ
ク製）および三酸化アンチモン（Ｐａｔｏｘ−Ｕ：日本
精鉱製）を配合したワニス（不揮発成分４０重量％）
を、５０μｍＰＥＴフィルム上に塗布，乾燥して厚さ３
０μｍのシート状の接着層５を作製した。
構造を持つ厚さ１２０μｍポリイミドのコア層６を作製
した。また、メチルエチルケトン（ＭＥＫ）溶媒にビフ
ェニル型エポキシ樹脂（ＹＸ−４０００：油化シェル
製）を溶かし、オルソクレゾールノボラック型フェノー
ル硬化剤（Ｈ−１：明和化成製）を加えて、一次粒子平
均径が１２ｎｍの微小フィラ（Ｒ９７４：日本アエロジ
ル製）と、ニトリルブタジエンゴム（ＸＥＲ−９１：日
本合成ゴム製）と、触媒（トリフェニルフォスフィン：
和光純薬製）と、含臭素系難燃剤（ＥＢ９０５：マナッ
ク製）および三酸化アンチモン（Ｐａｔｏｘ−Ｕ：日本
精鉱製）を配合したワニス（不揮発成分４０重量％）
を、５０μｍＰＥＴフィルム上に塗布，乾燥して厚さ３
０μｍのシート状の接着層５を作製した。
【００９６】前記コア層６の両面に上記接着層５を配
し、ロールラミネータで貼り合わせて接着層５が形成さ
れた緩衝層シート１７を作製した。
し、ロールラミネータで貼り合わせて接着層５が形成さ
れた緩衝層シート１７を作製した。
【００９７】前記配線基板３上に、上記緩衝層シート１
７を、金型を用いて所定の形状に打ち抜いた後１２０℃
で２秒間加熱圧着し、緩衝層２を形成した。この緩衝層
２上に位置合わせを行い半導体チップ１を１２０℃，２
秒で貼付けた。
７を、金型を用いて所定の形状に打ち抜いた後１２０℃
で２秒間加熱圧着し、緩衝層２を形成した。この緩衝層
２上に位置合わせを行い半導体チップ１を１２０℃，２
秒で貼付けた。
【００９８】次に、配線基板３から突き出たリード１３
を、実施例１と同様にして超音波を加えて、半導体チッ
プ１のアルミニウムパッド２２上に接続した。接続部を
エポキシ系封止材７（ＲＣ０２１Ｃ：日立化成工業製）
で封止し、８０℃３０分、１５０℃４時間加熱硬化させ
た。上記の加熱工程で接着層も硬化した。次に、実施例
１と同様にして電極４を形成した。
を、実施例１と同様にして超音波を加えて、半導体チッ
プ１のアルミニウムパッド２２上に接続した。接続部を
エポキシ系封止材７（ＲＣ０２１Ｃ：日立化成工業製）
で封止し、８０℃３０分、１５０℃４時間加熱硬化させ
た。上記の加熱工程で接着層も硬化した。次に、実施例
１と同様にして電極４を形成した。
【００９９】また、本実施例で用いた緩衝層２のＵＬ−
９４に基づく難燃性試験を実施したところ難燃性グレー
ドＶ−０であった。
９４に基づく難燃性試験を実施したところ難燃性グレー
ドＶ−０であった。
【０１００】〔実施例 ３〕図２と同じタイプの半導体
装置を以下の工程で作製した。実施例１で用いた長尺状
ポリイミドフィルム１１にパンチング加工を施し、半導
体チップ１との接続のための窓（１.５ｍｍ幅のスリッ
ト）を４個形成した。次いで、上記ポリイミドフィルム
に厚さ１８μｍの電解銅箔を１５０℃のローラで加熱圧
着した。
装置を以下の工程で作製した。実施例１で用いた長尺状
ポリイミドフィルム１１にパンチング加工を施し、半導
体チップ１との接続のための窓（１.５ｍｍ幅のスリッ
ト）を４個形成した。次いで、上記ポリイミドフィルム
に厚さ１８μｍの電解銅箔を１５０℃のローラで加熱圧
着した。
【０１０１】次いで、上記電解銅箔上に実施例１と同様
にして金メッキ配線１２を形成した。
にして金メッキ配線１２を形成した。
【０１０２】次に、湿式法により作製した厚さ５０μｍ
ポリイミド不織布のコア層６を作製した。次に、ＭＥＫ
溶媒にビフェニル型エポキシ樹脂（ＹＸ−４０００）を
溶かし，オルソクレゾールノボラック型フェノール硬化
剤（Ｈ−１）を加えて、一次粒子平均径が１２ｎｍの微
小フィラ（Ｒ９７４）と、ニトリルブタジエンゴム（Ｘ
ＥＲ−９１）および触媒（トリフェニルフォスフィン）
を配合したワニス（不揮発成分３５重量％）を３０μｍ
ずつ、上記コア層６の両面に塗布，乾燥した接着層５を
有する緩衝層シート１７を作製した。
ポリイミド不織布のコア層６を作製した。次に、ＭＥＫ
溶媒にビフェニル型エポキシ樹脂（ＹＸ−４０００）を
溶かし，オルソクレゾールノボラック型フェノール硬化
剤（Ｈ−１）を加えて、一次粒子平均径が１２ｎｍの微
小フィラ（Ｒ９７４）と、ニトリルブタジエンゴム（Ｘ
ＥＲ−９１）および触媒（トリフェニルフォスフィン）
を配合したワニス（不揮発成分３５重量％）を３０μｍ
ずつ、上記コア層６の両面に塗布，乾燥した接着層５を
有する緩衝層シート１７を作製した。
【０１０３】前記配線基板上に、上記緩衝層シート１７
を金型にて所定の形状に打ち抜いた後１２０℃で２秒間
加熱圧着し、緩衝層２を形成した。この緩衝層２上に位
置合わせを行い、半導体チップ１が付いた配線基板３を
支持するための支持部材８を１２０℃，２秒で貼付け
た。
を金型にて所定の形状に打ち抜いた後１２０℃で２秒間
加熱圧着し、緩衝層２を形成した。この緩衝層２上に位
置合わせを行い、半導体チップ１が付いた配線基板３を
支持するための支持部材８を１２０℃，２秒で貼付け
た。
【０１０４】次に、配線基板３から突き出たリード１３
を、実施例１と同様にして超音波を加えて、半導体チッ
プ１のアルミニウムパッド２２上に接続した。接続部を
シリコーン系封止材７（ＴＳＪ３１５０）で封止し、１
５０℃４時間加熱硬化させた。上記加熱工程で接着層も
硬化した。次に、実施例１と同様にして電極４を形成し
た。
を、実施例１と同様にして超音波を加えて、半導体チッ
プ１のアルミニウムパッド２２上に接続した。接続部を
シリコーン系封止材７（ＴＳＪ３１５０）で封止し、１
５０℃４時間加熱硬化させた。上記加熱工程で接着層も
硬化した。次に、実施例１と同様にして電極４を形成し
た。
【０１０５】〔実施例 ４〕図７は本発明の一実施例の
半導体装置の模式断面図である。実施例１で用いた長尺
状ポリイミドフィルム１１にパンチング加工を施し、半
導体チップ１との接続のための窓（１.５ｍｍ×９.８ｍ
ｍ）を４個形成した。次いで、上記ポリイミドフィルム
に厚さ１８μｍの電解銅箔を１５０℃のローラで加熱圧
着した。
半導体装置の模式断面図である。実施例１で用いた長尺
状ポリイミドフィルム１１にパンチング加工を施し、半
導体チップ１との接続のための窓（１.５ｍｍ×９.８ｍ
ｍ）を４個形成した。次いで、上記ポリイミドフィルム
に厚さ１８μｍの電解銅箔を１５０℃のローラで加熱圧
着した。
【０１０６】次いで、上記電解銅箔上に実施例１と同様
にして金メッキ配線１２を形成した。
にして金メッキ配線１２を形成した。
【０１０７】次に上記配線基板上に、延伸法により厚さ
１００μｍの３次元網目構造を持つＰＴＦＥのコア層６
を作製した。コア層と同様にして作製した３次元網目構
造の厚さ３０μｍのＰＴＦＥに、実施例３で用いた不揮
発成分３５％のワニスを含浸し、乾燥して接着層５を作
製した。
１００μｍの３次元網目構造を持つＰＴＦＥのコア層６
を作製した。コア層と同様にして作製した３次元網目構
造の厚さ３０μｍのＰＴＦＥに、実施例３で用いた不揮
発成分３５％のワニスを含浸し、乾燥して接着層５を作
製した。
【０１０８】上記コア層６の両面に接着層５をロールラ
ミネータにより貼り合わせ緩衝層シート１７を作製し、
金型にて所定の形状に打ち抜いた後１２０℃で２秒間加
熱圧着した。
ミネータにより貼り合わせ緩衝層シート１７を作製し、
金型にて所定の形状に打ち抜いた後１２０℃で２秒間加
熱圧着した。
【０１０９】この緩衝層２上に位置合わせを行い半導体
チップ１が付いた支持部材８を１２０℃，２秒で貼付け
た。
チップ１が付いた支持部材８を１２０℃，２秒で貼付け
た。
【０１１０】次に配線基板３から突き出たリード１３
を、実施例１と同様にして超音波を加えて、半導体チッ
プ１のアルミニウムパッド２２上に接続した。接続部を
エポキシ系封止材７（ＲＣ０２１Ｃ）で封止し、８０℃
３０分、１５０℃４時間加熱硬化させた。上記の加熱工
程で接着層も硬化した。次に実施例１と同様にして電極
４を形成した。
を、実施例１と同様にして超音波を加えて、半導体チッ
プ１のアルミニウムパッド２２上に接続した。接続部を
エポキシ系封止材７（ＲＣ０２１Ｃ）で封止し、８０℃
３０分、１５０℃４時間加熱硬化させた。上記の加熱工
程で接着層も硬化した。次に実施例１と同様にして電極
４を形成した。
【０１１１】〔実施例 ５〕図８に本発明の配線テープ
の作製工程の概略を示す。
の作製工程の概略を示す。
【０１１２】工程ａ：エポキシ系接着剤の付いた幅３５
ｍｍ×厚さ５０μｍの長尺状ポリイミドフィルム１１
（ユーピレックスＳ）にパンチング加工を施し、半導体
チップ１との接続のためのスリットを形成した。
ｍｍ×厚さ５０μｍの長尺状ポリイミドフィルム１１
（ユーピレックスＳ）にパンチング加工を施し、半導体
チップ１との接続のためのスリットを形成した。
【０１１３】工程ｂ：上記ポリイミドフィルム１１に厚
さ１８μｍの銅箔１４を１５０℃のローラで加熱圧着し
た。
さ１８μｍの銅箔１４を１５０℃のローラで加熱圧着し
た。
【０１１４】工程ｃ〜ｄ：上記銅箔１４上に感光性レジ
スト１５（Ｐ−ＳＲ３００Ｓ）を塗布後、９０℃／３０
分ベーク後、パターンを露光現像しエッチングマスク１
５’を形成した。
スト１５（Ｐ−ＳＲ３００Ｓ）を塗布後、９０℃／３０
分ベーク後、パターンを露光現像しエッチングマスク１
５’を形成した。
【０１１５】工程ｅ：４０℃の塩化鉄水溶液（塩化鉄濃
度は４０°ボーメ：比重約１.３８）中でエッチングマ
スク１５’で被覆されていない部分の銅箔１４をエッチ
ングし、次いでエッチングマスク１５’を剥離して銅配
線を形成し、この銅配線最表面上に電気金メッキし金メ
ッキ配線１２を形成した。
度は４０°ボーメ：比重約１.３８）中でエッチングマ
スク１５’で被覆されていない部分の銅箔１４をエッチ
ングし、次いでエッチングマスク１５’を剥離して銅配
線を形成し、この銅配線最表面上に電気金メッキし金メ
ッキ配線１２を形成した。
【０１１６】工程ｆ：この配線パターンが形成された配
線テープ１６を位置合わせした後、２５０℃に加熱され
たステージ２０上に固定した。延伸法により３次元網目
構造を持つＰＴＦＥのコア層（厚さ１００μｍ）６を作
製した。コア層と同様にして作製した３次元網目構造を
持つ３０μｍのＰＴＦＥに、実施例３で用いた不揮発成
分３５％のワニスを含浸，乾燥し、接着層５を作製し
た。
線テープ１６を位置合わせした後、２５０℃に加熱され
たステージ２０上に固定した。延伸法により３次元網目
構造を持つＰＴＦＥのコア層（厚さ１００μｍ）６を作
製した。コア層と同様にして作製した３次元網目構造を
持つ３０μｍのＰＴＦＥに、実施例３で用いた不揮発成
分３５％のワニスを含浸，乾燥し、接着層５を作製し
た。
【０１１７】上記コア層６の両面に接着層５を配し、ロ
ールラミネータにより貼り合わせ緩衝層シート１７を作
製し、金型１８，１９を用いて所定の形状に打ち抜き、
１秒間１５０℃で圧着し、緩衝層２を形成した。
ールラミネータにより貼り合わせ緩衝層シート１７を作
製し、金型１８，１９を用いて所定の形状に打ち抜き、
１秒間１５０℃で圧着し、緩衝層２を形成した。
【０１１８】〔実施例 ６〕図９は本発明の一実施例の
半導体装置の模式断面図である。実施例３の長尺状ポリ
イミドフィルム１１に、同様にして電解銅箔を形成し、
同じくレジストマスク法により配線部分に金メッキ配線
１２を形成し、配線基板３を作製した。
半導体装置の模式断面図である。実施例３の長尺状ポリ
イミドフィルム１１に、同様にして電解銅箔を形成し、
同じくレジストマスク法により配線部分に金メッキ配線
１２を形成し、配線基板３を作製した。
【０１１９】次に、熱伝導率が４２７Ｗ／ｍＫの銀粉を
７０重量％配合したＰＴＦＥを延伸法により３次元網目
構造の銀粉入りＰＴＦＥ作製し、コア層６（厚さ１００
μｍ）とした。
７０重量％配合したＰＴＦＥを延伸法により３次元網目
構造の銀粉入りＰＴＦＥ作製し、コア層６（厚さ１００
μｍ）とした。
【０１２０】同じく延伸法で作製した３次元網目構造の
１０μｍと５０μｍのＰＴＦＥのそれぞれに、実施例３
で用いた不揮発成分３５％ワニスを含浸，乾燥して接着
層５作製した。上記コア層の両面に上記接着層のそれぞ
れを配し、ロールラミネータにより貼合わせ、接着層５
の厚さが異なる緩衝層シート１７を作製した。
１０μｍと５０μｍのＰＴＦＥのそれぞれに、実施例３
で用いた不揮発成分３５％ワニスを含浸，乾燥して接着
層５作製した。上記コア層の両面に上記接着層のそれぞ
れを配し、ロールラミネータにより貼合わせ、接着層５
の厚さが異なる緩衝層シート１７を作製した。
【０１２１】上記配線基板３上に、配線基板側に５０μ
ｍの接着層が接着できるよう配置し、金型で所定の形状
に打ち抜いた後、１２０℃，２秒間加熱圧着し、緩衝層
２を形成した。
ｍの接着層が接着できるよう配置し、金型で所定の形状
に打ち抜いた後、１２０℃，２秒間加熱圧着し、緩衝層
２を形成した。
【０１２２】上記の緩衝層２上に位置合わせを行い半導
体チップ１を１２０℃，２秒で貼付けた。さらに支持部
材８も同様の条件で貼付けた。
体チップ１を１２０℃，２秒で貼付けた。さらに支持部
材８も同様の条件で貼付けた。
【０１２３】次に、配線基板から突き出たリード１３
を、実施例１と同様じ条件で超音波を加えて、半導体チ
ップ１のアルミニウムパッド２２上に接続した。接続部
をエポキシ系封止材７（ＲＣ０２１Ｃ）で封止し８０℃
３０分、１５０℃４時間加熱硬化させた。この加熱工程
で接着層も硬化した。また、配線基板３の半田ボール接
続部に、実施例１と同様にして電極４を形成した。
を、実施例１と同様じ条件で超音波を加えて、半導体チ
ップ１のアルミニウムパッド２２上に接続した。接続部
をエポキシ系封止材７（ＲＣ０２１Ｃ）で封止し８０℃
３０分、１５０℃４時間加熱硬化させた。この加熱工程
で接着層も硬化した。また、配線基板３の半田ボール接
続部に、実施例１と同様にして電極４を形成した。
【０１２４】〔実施例 ７〕図１と同じタイプの半導体
装置を以下の工程で作製した。実施例１の長尺状ポリイ
ミドフィルム１１に金メッキ配線１２を形成した配線基
板３を作製した。
装置を以下の工程で作製した。実施例１の長尺状ポリイ
ミドフィルム１１に金メッキ配線１２を形成した配線基
板３を作製した。
【０１２５】不揮発成分３５％のワニスを、膜厚３０μ
ｍアラミド不織布の両面に１０μｍづつ塗布，乾燥し、
３次元網目構造の接着層５を作製した。この接着層を、
アラミド不織布（厚さ１００μｍ）コア層６の両面に配
し、ロールラミネータで貼合わせて、コア層６と接着層
５が形成された緩衝層シート１７を作製した。これを金
型にて所定の形状に打ち抜いた後、前記配線基板３上に
１２０℃で２秒間加熱圧着し、緩衝層２を形成した。
ｍアラミド不織布の両面に１０μｍづつ塗布，乾燥し、
３次元網目構造の接着層５を作製した。この接着層を、
アラミド不織布（厚さ１００μｍ）コア層６の両面に配
し、ロールラミネータで貼合わせて、コア層６と接着層
５が形成された緩衝層シート１７を作製した。これを金
型にて所定の形状に打ち抜いた後、前記配線基板３上に
１２０℃で２秒間加熱圧着し、緩衝層２を形成した。
【０１２６】上記の緩衝層２上に位置合わせを行い半導
体チップ１を１２０℃２秒で貼付けた。次に、配線基板
３から突き出たリード１３を、実施例１と同じ条件で超
音波を加えて半導体チップ１のアルミニウムパッド２２
上に接続した。接続部をエポキシ系封止材７（ＲＣ０２
１Ｃ）で封止し８０℃３０分、１５０℃４時間加熱硬化
させた。この加熱工程で接着層も硬化した。
体チップ１を１２０℃２秒で貼付けた。次に、配線基板
３から突き出たリード１３を、実施例１と同じ条件で超
音波を加えて半導体チップ１のアルミニウムパッド２２
上に接続した。接続部をエポキシ系封止材７（ＲＣ０２
１Ｃ）で封止し８０℃３０分、１５０℃４時間加熱硬化
させた。この加熱工程で接着層も硬化した。
【０１２７】次いで、実施例１と同様にして配線基板３
の半田ボール接続部に電極４を形成した。
の半田ボール接続部に電極４を形成した。
【０１２８】〔実施例 ８〕図１０は本発明の一実施例
の半導体装置の模式断面図である。実施例１の長尺状ポ
リイミドフィルム１１に金メッキ配線１２を形成した配
線基板３を作製した。
の半導体装置の模式断面図である。実施例１の長尺状ポ
リイミドフィルム１１に金メッキ配線１２を形成した配
線基板３を作製した。
【０１２９】次に、延伸法により３次元網目構造を持つ
ＰＴＦＥのコア層６（厚さ５０μｍ）作製した。コア層
と同様の方法で作製した３次元網目構造を持つ３０μｍ
ＰＴＦＥに、実施例３で用いたワニス（但し、カーボン
が配合されておりワニスの不揮発成分が３０％）を含
浸，乾燥後、さらに上記ワニスを片面にのみ１０μｍコ
ートして接着層５を作製した。
ＰＴＦＥのコア層６（厚さ５０μｍ）作製した。コア層
と同様の方法で作製した３次元網目構造を持つ３０μｍ
ＰＴＦＥに、実施例３で用いたワニス（但し、カーボン
が配合されておりワニスの不揮発成分が３０％）を含
浸，乾燥後、さらに上記ワニスを片面にのみ１０μｍコ
ートして接着層５を作製した。
【０１３０】上記５０μｍのコア層の両面に、１０μｍ
コートした側が外側となるよう接着層を配し、ロールラ
ミネータで貼合わせ、黒色の接着層５が形成された緩衝
層シート１７を作製した。これを金型で所定の形状に打
ち抜いた後、前記配線基板３上に１２０℃で２秒間加熱
圧着し、緩衝層２を形成した。
コートした側が外側となるよう接着層を配し、ロールラ
ミネータで貼合わせ、黒色の接着層５が形成された緩衝
層シート１７を作製した。これを金型で所定の形状に打
ち抜いた後、前記配線基板３上に１２０℃で２秒間加熱
圧着し、緩衝層２を形成した。
【０１３１】上記の緩衝層２上に位置合わせを行い、半
導体チップ１を１２０℃２秒で貼付けた。さらに支持部
材８も同様の条件で貼付けた。
導体チップ１を１２０℃２秒で貼付けた。さらに支持部
材８も同様の条件で貼付けた。
【０１３２】次に、配線基板３から突き出たリード１３
を実施例１と同じの条件で超音波を加えて半導体チップ
１のアルミニウムパッド２２上に接続した。接続部をエ
ポキシ系封止材７（ＲＣ０２１Ｃ）で封止し８０℃３０
分、１５０℃４時間加熱硬化させた。この加熱工程で接
着層５も硬化した。
を実施例１と同じの条件で超音波を加えて半導体チップ
１のアルミニウムパッド２２上に接続した。接続部をエ
ポキシ系封止材７（ＲＣ０２１Ｃ）で封止し８０℃３０
分、１５０℃４時間加熱硬化させた。この加熱工程で接
着層５も硬化した。
【０１３３】配線基板３の半田ボール接続部に実施例１
と同様にして電極４を形成した。
と同様にして電極４を形成した。
【０１３４】〔実施例 ９〕実施例１と同じタイプの半
導体装置を次の工程に基づいて作製した。実施例１の長
尺状ポリイミドフィルム１１に金メッキ配線１２を形成
した配線基板３を作製した。
導体装置を次の工程に基づいて作製した。実施例１の長
尺状ポリイミドフィルム１１に金メッキ配線１２を形成
した配線基板３を作製した。
【０１３５】次に、延伸法により作成した２７０μｍの
３次元網目構造を持つＰＴＦＥのコア層６の両面に、３
０μｍの熱可塑性ポリイミドフィルム（レグルス：三井
東圧製）をロールラミネータにて貼り合わせ、接着層５
が形成された緩衝層シート１７を作製した。
３次元網目構造を持つＰＴＦＥのコア層６の両面に、３
０μｍの熱可塑性ポリイミドフィルム（レグルス：三井
東圧製）をロールラミネータにて貼り合わせ、接着層５
が形成された緩衝層シート１７を作製した。
【０１３６】上記緩衝層シート１７を上記配線基板３上
に配し、金型にて所定の形状に打ち抜いた後、２５０℃
で２秒間加熱圧着し緩衝層２を形成した。
に配し、金型にて所定の形状に打ち抜いた後、２５０℃
で２秒間加熱圧着し緩衝層２を形成した。
【０１３７】上記の緩衝層２上に位置合わせを行い半導
体チップ１を２５０℃２秒で貼付けた。次に配線基板３
から突き出たリード１３を、実施例１と同じ条件で超音
波を加えて半導体チップ１のアルミニウムパッド２２上
に接続した。接続部をエポキシ系封止材７（ＲＣ−０２
１Ｃ）で封止し１５０℃４時間加熱硬化させた。
体チップ１を２５０℃２秒で貼付けた。次に配線基板３
から突き出たリード１３を、実施例１と同じ条件で超音
波を加えて半導体チップ１のアルミニウムパッド２２上
に接続した。接続部をエポキシ系封止材７（ＲＣ−０２
１Ｃ）で封止し１５０℃４時間加熱硬化させた。
【０１３８】次いで、実施例１と同様にして配線基板３
の半田ボール接続部に電極４を形成した。
の半田ボール接続部に電極４を形成した。
【０１３９】〔実施例 １０〕実施例２と同じタイプの
半導体装置を次の工程に基づいて作製した。実施例１の
長尺状ポリイミドフィルム１１に金メッキ配線１２を形
成した配線基板３を作製した。
半導体装置を次の工程に基づいて作製した。実施例１の
長尺状ポリイミドフィルム１１に金メッキ配線１２を形
成した配線基板３を作製した。
【０１４０】延伸法により厚さ３５０μｍの３次元網目
構造を持つＰＴＦＥのコア層６を作成した。次に、ＭＥ
Ｋ溶媒にビスフェノールＡ型エポキシ樹脂（ＥＰ１０１
０：油化シェル製）を溶かし、オルソクレゾールノボラ
ック型フェノール硬化剤（Ｈ−１：明和化成製）を加
え、触媒（トリフェニルフォスフィン：和光純薬社製）
を配合したワニス（不揮発成分３０％）を、３０μｍの
３次元網目構造を持つＰＴＦＥに含浸，乾燥して接着層
５を形成した。
構造を持つＰＴＦＥのコア層６を作成した。次に、ＭＥ
Ｋ溶媒にビスフェノールＡ型エポキシ樹脂（ＥＰ１０１
０：油化シェル製）を溶かし、オルソクレゾールノボラ
ック型フェノール硬化剤（Ｈ−１：明和化成製）を加
え、触媒（トリフェニルフォスフィン：和光純薬社製）
を配合したワニス（不揮発成分３０％）を、３０μｍの
３次元網目構造を持つＰＴＦＥに含浸，乾燥して接着層
５を形成した。
【０１４１】前記コア層６と接着層５とをロールラミネ
ータで貼合わせ緩衝層シート１７を作製した。これを金
型で所定の形状に打ち抜いた後、上記配線基板３に１７
０℃で２秒間加熱圧着して緩衝層２を形成した。
ータで貼合わせ緩衝層シート１７を作製した。これを金
型で所定の形状に打ち抜いた後、上記配線基板３に１７
０℃で２秒間加熱圧着して緩衝層２を形成した。
【０１４２】上記の緩衝層２上に位置合わせを行い、半
導体チップ１を１７０℃２秒で貼付けた。次に配線基板
３から突き出たリード１３を、実施例１と同じ条件で超
音波を加えて半導体チップ１のアルミニウムパッド２２
上に接続した。接続部をエポキシ系封止材７（ＲＣ−０
２１Ｃ）で封止し１５０℃４時間加熱硬化させた。
導体チップ１を１７０℃２秒で貼付けた。次に配線基板
３から突き出たリード１３を、実施例１と同じ条件で超
音波を加えて半導体チップ１のアルミニウムパッド２２
上に接続した。接続部をエポキシ系封止材７（ＲＣ−０
２１Ｃ）で封止し１５０℃４時間加熱硬化させた。
【０１４３】次いで、実施例１と同様にして配線基板３
の半田ボール接続部に電極４を形成した。
の半田ボール接続部に電極４を形成した。
【０１４４】〔実施例 １１〕図５と同じタイプの半導
体モジュールを次の工程に基づいて作製した。
体モジュールを次の工程に基づいて作製した。
【０１４５】実施例１０の半導体装置の電極４を、ＨＣ
Ｌ−Ｅ６７を用いて作製した多層配線回路基板に位置合
わせをした後、フラックスを塗布して接触させ、赤外線
リフロー処理を行って実装し、半導体モジュールを作製
した。
Ｌ−Ｅ６７を用いて作製した多層配線回路基板に位置合
わせをした後、フラックスを塗布して接触させ、赤外線
リフロー処理を行って実装し、半導体モジュールを作製
した。
【０１４６】〔実施例 １２〕コア層６として３次元網
目構造を持つ厚さ３０μｍＰＴＦＥを用い、その両面に
３次元網目構造を持つ厚さ５０μｍＰＴＦＥに、実施例
３で用いた不揮発成分３５％のワニスを含浸、乾燥して
作製した接着層５をロールラミネータにより貼り合わせ
て緩衝層シート１７とし、実施例１と同様にして半導体
装置を作製した。
目構造を持つ厚さ３０μｍＰＴＦＥを用い、その両面に
３次元網目構造を持つ厚さ５０μｍＰＴＦＥに、実施例
３で用いた不揮発成分３５％のワニスを含浸、乾燥して
作製した接着層５をロールラミネータにより貼り合わせ
て緩衝層シート１７とし、実施例１と同様にして半導体
装置を作製した。
【０１４７】〔実施例 １３〕図３に示す半導体装置
を、次の工程に基づき作製した。実施例１で用いた長尺
状ポリイミドフィルム１１にエッチングにより配線層を
形成した。
を、次の工程に基づき作製した。実施例１で用いた長尺
状ポリイミドフィルム１１にエッチングにより配線層を
形成した。
【０１４８】上記配線層にソルダーレジストインキ（Ｓ
４０：太陽インキ製）をスクリーン印刷法で塗布し、１
４０℃／２０分加熱硬化し、ソルダーレジスト２１を形
成した。
４０：太陽インキ製）をスクリーン印刷法で塗布し、１
４０℃／２０分加熱硬化し、ソルダーレジスト２１を形
成した。
【０１４９】次に、配線の露出部を電気金メッキにより
金メッキ配線１２を形成し、配線基板３を作製した。上
記配線基板３のポリイミドフィルム側に、実施例９と同
様にして緩衝層２を形成した。
金メッキ配線１２を形成し、配線基板３を作製した。上
記配線基板３のポリイミドフィルム側に、実施例９と同
様にして緩衝層２を形成した。
【０１５０】上記緩衝層２上に位置合わせを行い、半導
体チップ１を２５０℃，２秒で貼合わせた。
体チップ１を２５０℃，２秒で貼合わせた。
【０１５１】次に、配線基板３からつき出たリード１３
を、実施例１と同じ条件で半導体チップ１のアルミニウ
ムパッド２２上に接続した。接続部をエポキシ系樹脂封
止剤７（ＲＣ−０２１Ｃ）で封止し１４０℃，４時間硬
化した。
を、実施例１と同じ条件で半導体チップ１のアルミニウ
ムパッド２２上に接続した。接続部をエポキシ系樹脂封
止剤７（ＲＣ−０２１Ｃ）で封止し１４０℃，４時間硬
化した。
【０１５２】次いで、実施例１と同様にして配線基板３
のはんだボール接続部に電極４を形成した。
のはんだボール接続部に電極４を形成した。
【０１５３】〔比較例 １〕コア層６として１００μｍ
のポリイミドフィルムを用いた以外は実施例１と同様に
して接着層を持つ緩衝層２を形成し、半導体装置を作製
した。
のポリイミドフィルムを用いた以外は実施例１と同様に
して接着層を持つ緩衝層２を形成し、半導体装置を作製
した。
【０１５４】〔比較例 ２〕緩衝層として、実施例２で
用いた接着層のみの膜厚１５０μｍのシートを作製し、
実施例２と同様にして半導体装置を作製した。
用いた接着層のみの膜厚１５０μｍのシートを作製し、
実施例２と同様にして半導体装置を作製した。
【０１５５】〔比較例 ３〕実施例１で用いた配線基板
３にメタルマスクを重ね、粘度が９００Ｐａ・ｓの液状
付加型シリコーン樹脂（ＴＳＥ３２２：東芝シリコーン
製）を、ウレタンゴム製スキージを用いて印刷し、１５
０℃で１時間硬化てし緩衝層を形成した。
３にメタルマスクを重ね、粘度が９００Ｐａ・ｓの液状
付加型シリコーン樹脂（ＴＳＥ３２２：東芝シリコーン
製）を、ウレタンゴム製スキージを用いて印刷し、１５
０℃で１時間硬化てし緩衝層を形成した。
【０１５６】上記の緩衝層上に、スクリーン印刷でシリ
コーン系接着材（ＫＥ１８２０：信越化学製）を塗布
後、位置合わせを行い、半導体チップ１を１８０℃，１
分で貼付けた。
コーン系接着材（ＫＥ１８２０：信越化学製）を塗布
後、位置合わせを行い、半導体チップ１を１８０℃，１
分で貼付けた。
【０１５７】次に配線基板３から突き出たリード１３
を、実施例１と同じ条件で超音波を加えて半導体チップ
１のアルミニウムパッド２２上に接続した。接続部をシ
リコーン系封止材（ＴＳＪ３１５０：東芝シリコーン
製）で封止し１５０℃４時間加熱硬化させた。
を、実施例１と同じ条件で超音波を加えて半導体チップ
１のアルミニウムパッド２２上に接続した。接続部をシ
リコーン系封止材（ＴＳＪ３１５０：東芝シリコーン
製）で封止し１５０℃４時間加熱硬化させた。
【０１５８】次いで、実施例１と同様にして配線基板３
の半田ボール接続部に電極４を形成した。
の半田ボール接続部に電極４を形成した。
【０１５９】前記実施例２〜４，実施例６〜１０，１
２，１３、並びに、比較例１〜３の半導体装置を実施例
１と同様にして実装基板に実装し、−５５℃〜１２５℃
での温度サイクル試験、および、８５℃，相対湿度８５
％の雰囲気中で４８時間吸湿させた後、２４０℃，５秒
のリフロー試験を実施した。
２，１３、並びに、比較例１〜３の半導体装置を実施例
１と同様にして実装基板に実装し、−５５℃〜１２５℃
での温度サイクル試験、および、８５℃，相対湿度８５
％の雰囲気中で４８時間吸湿させた後、２４０℃，５秒
のリフロー試験を実施した。
【０１６０】また、緩衝層２の形成から半導体チップ１
の貼付けまでに要する時間を測定した。さらにリードを
半導体チップ１に接合する際の接合不良率を、半導体チ
ップ１と電極間の抵抗値（１ＭΩ以上：不合格）により
評価した。
の貼付けまでに要する時間を測定した。さらにリードを
半導体チップ１に接合する際の接合不良率を、半導体チ
ップ１と電極間の抵抗値（１ＭΩ以上：不合格）により
評価した。
【０１６１】また、完成した半導体装置を実施例１と同
様に樹脂で埋め込み後、半導体チップ１面に対し垂直方
向に沿って切断し、切断面から緩衝層２の厚さに対する
コア層６厚さの比率（ａ／ｂ）を測定した。緩衝層２の
吸湿率、不純物濃度（Ｋ+，Ｎａ+，Ｃｌ-）、線膨張係
数および緩衝層ピール強度も測定した。これらの結果を
前記表１に併せて示す。
様に樹脂で埋め込み後、半導体チップ１面に対し垂直方
向に沿って切断し、切断面から緩衝層２の厚さに対する
コア層６厚さの比率（ａ／ｂ）を測定した。緩衝層２の
吸湿率、不純物濃度（Ｋ+，Ｎａ+，Ｃｌ-）、線膨張係
数および緩衝層ピール強度も測定した。これらの結果を
前記表１に併せて示す。
【０１６２】本発明による各実施例の半導体装置は、比
較例３の半導体装置と比べてリード汚染が無いため接合
不良率が低い。また、緩衝層形成から半導体チップ１貼
付けまでの時間も短い。さらに、組立後の緩衝層２の厚
さに対するコア層厚さ比率が、０（比較例２）のものに
比べて、０.２以上の半導体装置は、リフロー試験で不
良が発生しない。
較例３の半導体装置と比べてリード汚染が無いため接合
不良率が低い。また、緩衝層形成から半導体チップ１貼
付けまでの時間も短い。さらに、組立後の緩衝層２の厚
さに対するコア層厚さ比率が、０（比較例２）のものに
比べて、０.２以上の半導体装置は、リフロー試験で不
良が発生しない。
【０１６３】
【発明の効果】従来のシート状エラストマでは、実装リ
フロー時にエラストマに吸湿した水分による水蒸気圧
で、半導体チップと配線基板とを接続するリードの切
断、半導体チップ間の剥離等が起こり易かった。
フロー時にエラストマに吸湿した水分による水蒸気圧
で、半導体チップと配線基板とを接続するリードの切
断、半導体チップ間の剥離等が起こり易かった。
【０１６４】これに対し、本発明の応力緩衝層を有する
半導体装置は、半導体チップと配線基板とを接続するリ
ードの接続信頼性が高く、これを用いることで量産性に
も優れている。
半導体装置は、半導体チップと配線基板とを接続するリ
ードの接続信頼性が高く、これを用いることで量産性に
も優れている。
【０１６５】また、緩衝層が通気性を有する多孔質体で
構成されているため、実装リフロー時に発生する水蒸気
がこの緩衝層を介して外部に放出され、配線基板の膨れ
や破損が生じない。
構成されているため、実装リフロー時に発生する水蒸気
がこの緩衝層を介して外部に放出され、配線基板の膨れ
や破損が生じない。
【０１６６】更にまた、バンインテストにおいて、半導
体チップにダメージを与えることなくテストができる。
また、テストが低荷重で実施できるので、安価な試験装
置が使用できると云う効果がある。
体チップにダメージを与えることなくテストができる。
また、テストが低荷重で実施できるので、安価な試験装
置が使用できると云う効果がある。
【図面の簡単な説明】
【図１】本発明の半導体装置の一例を示し、(ａ)は模式
断面図、(ｂ)は底面図、(ｃ)は配線の模式図である。
断面図、(ｂ)は底面図、(ｃ)は配線の模式図である。
【図２】本発明の半導体装置の一例を示し(ａ)は模式断
面図、(ｂ)は底面図、(ｃ)は(ａ)図のＡ−Ａ’部の模式
断面図である。
面図、(ｂ)は底面図、(ｃ)は(ａ)図のＡ−Ａ’部の模式
断面図である。
【図３】本発明の半導体装置の一例を示す模式断面図で
ある。
ある。
【図４】コア層の緩衝層全体に対する厚さの比率と、実
装リフロー時の不良率との関係を示すグラフである。
装リフロー時の不良率との関係を示すグラフである。
【図５】本発明の半導体モジュールの一例を示し、(ａ)
模式断面図、(ｂ)は斜視図である。
模式断面図、(ｂ)は斜視図である。
【図６】本発明の半導体装置の一例を示し(ａ)は底面
図、(ｂ)は(ａ)図のＢ−Ｂ’部の模式断面図、(ｃ)は
(ａ)図のＣ−Ｃ’部の模式断面図である。
図、(ｂ)は(ａ)図のＢ−Ｂ’部の模式断面図、(ｃ)は
(ａ)図のＣ−Ｃ’部の模式断面図である。
【図７】本発明の半導体装置の一例を示す模式断面図で
ある。
ある。
【図８】本発明の配線テープの作製工程を示す模式断面
図である。
図である。
【図９】本発明の半導体装置の一例を示す模式断面図で
ある。
ある。
【図１０】本発明の半導体装置の一例を示す模式断面図
である。
である。
１…半導体チップ、２…緩衝層、３…配線基板、４…電
極、５…接着層、６…コア層、７…封止材、８…支持部
材、９…半導体装置、１０…実装基板、１１…ポリイミ
ドフィルム、１２…金メッキ配線、１３…リード、１４
…銅箔、１５…感光性レジスト、１５’…エッチングマ
スク、１６…配線テープ、１７…緩衝層シート、１８，
１９…金型、２０…ステージ、２１…ソルダーレジス
ト、２２…アルミニウムパッド。
極、５…接着層、６…コア層、７…封止材、８…支持部
材、９…半導体装置、１０…実装基板、１１…ポリイミ
ドフィルム、１２…金メッキ配線、１３…リード、１４
…銅箔、１５…感光性レジスト、１５’…エッチングマ
スク、１６…配線テープ、１７…緩衝層シート、１８，
１９…金型、２０…ステージ、２１…ソルダーレジス
ト、２２…アルミニウムパッド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 永井 晃 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 上野 巧 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 瀬川 正則 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 小角 博義 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 石井 利昭 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 安生 一郎 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 宮崎 忠一 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 御田 護 茨城県日立市助川町三丁目１番１号 日立 電線株式会社電線工場内 (72)発明者 岡部 則夫 茨城県日立市助川町三丁目１番１号 日立 電線株式会社電線工場内
Claims (46)
- 【請求項１】 半導体チップと、外部接続端子である電
極を有する配線基板を有し、前記半導体チップと前記配
線基板との間に設けられた通気性を有する多孔質体が、
半導体装置内に含まれるガスを多孔質体を通して外部に
放出できるよう構成されていることを特徴とする半導体
装置。 - 【請求項２】 半導体チップと、外部接続端子である電
極を有する配線基板を有し、前記半導体チップと前記配
線基板との間に通気性を有する多孔質体が接着されてお
り、半導体装置内に含まれるガスを前記多孔質体を通し
て外部に放出できるよう構成されていることを特徴とす
る半導体装置。 - 【請求項３】 半導体チップと、外部接続端子である電
極を有する配線基板を有し、前記半導体チップと前記配
線基板との間に設けられた緩衝層は通気性を有する多孔
質部を有し、半導体装置内に含まれるガスを前記多孔質
部を通して外部に放出できるよう構成されていることを
特徴とする半導体装置。 - 【請求項４】 半導体チップと、外部接続端子である電
極を有する配線基板を有し、前記半導体チップと前記配
線基板との間に多孔質部を有する緩衝層が設けられてお
り、多孔質部は３次元方向にガス透過性であり、半導体
装置内に含まれるガスを前記多孔質部を通して外部に放
出できるよう構成されていることを特徴とする半導体装
置。 - 【請求項５】 半導体チップと、外部接続端子である電
極を有する配線基板と、該配線基板を支持する支持部材
を有し、前記配線基板と支持部材の間に通気性を有する
多孔質体が設けられており、半導体装置内に含まれるガ
スを前記多孔質体を通して外部に放出できるよう構成さ
れていることを特徴とする半導体装置。 - 【請求項６】 半導体チップと、外部接続端子である電
極を有する配線基板と、該配線基板を支持する支持部材
を有し、前記配線基板と支持部材の間に通気性を有する
多孔質体が接着されており、半導体装置内に含まれるガ
スを前記多孔質体を通して外部に放出できるよう構成さ
れていることを特徴とする半導体装置。 - 【請求項７】 半導体チップと、外部接続端子である電
極を有する配線基板と、該配線基板を支持する支持部材
を有し、前記配線基板と支持部材の間に緩衝層が設けら
れており、該緩衝層は通気性を有する多孔質部を有し、
半導体装置内に含まれるガスを前記多孔質部を通して外
部に放出できるよう構成されていることを特徴とする半
導体装置。 - 【請求項８】 半導体チップと、外部接続端子である電
極を有する配線基板と、該配線基板を支持する支持部材
を有し、前記配線基板と支持部材の間に多孔質部を有す
る緩衝層が設けられており、前記多孔質部は３次元方向
にガス透過性であり、半導体装置内に含まれるガスを前
記多孔質部を通して外部に放出できるよう構成されてい
ることを特徴とする半導体装置。 - 【請求項９】 前記緩衝層が、コア層とその両面に接着
層を有する３層構造に形成されており、前記コア層の緩
衝層全体に対する厚さ比率が０.２〜１未満である請求
項３、４，７または８に記載の半導体装置。 - 【請求項１０】 前記緩衝層が、コア層とその両面に接
着層を有する３層構造に形成されており、前記緩衝層の
前記配線基板と接着する側の接着層の厚さが、前記半導
体チップと接着する側の接着層の厚さよりも厚く形成さ
れている請求項３、４，７または８に記載の半導体装
置。 - 【請求項１１】 前記緩衝層が、コア層とその両面に接
着層を有する３層構造に形成されており、前記緩衝層の
前記配線基板と接着する側の接着層の厚さが、前記配線
基板の導体の高さより厚く形成されている請求項３、
４，７または８に記載の半導体装置。 - 【請求項１２】 前記緩衝層が、コア層とその両面に接
着層を有する３層構造に形成されており、前記緩衝層の
面内方向の線膨張係数が４〜１００ｐｐｍ／Ｋである請
求項３、４，７または８に記載の半導体装置。 - 【請求項１３】 前記緩衝層が、コア層とその両面に接
着層を有する３層構造に形成されており、前記コア層お
よび接着層が通気性を有する多孔質体で構成されている
請求項３、４，７または８に記載の半導体装置。 - 【請求項１４】 前記緩衝層が、コア層とその両面に接
着層を有する３層構造に形成されており、前記コア層が
多孔質のフッ素を含む樹脂で形成されている請求項３、
４，７または８に記載の半導体装置。 - 【請求項１５】 前記コア層のその両面に形成された接
着層の少なくとも一方が、多孔質体に接着剤を含浸した
層と接着剤樹脂のみの層とからなる２層構造を有し、多
孔質体に接着剤を含浸した層がコア層側となるよう形成
されている請求項９〜１４のいずれかに記載の半導体装
置。 - 【請求項１６】 前記接着層が、フェノールノボラック
硬化型エポキシ樹脂組成物で構成されている請求項９〜
１４のいずれかに記載の半導体装置。 - 【請求項１７】 前記接着層が、ゴム成分を含む熱硬化
性樹脂の硬化物で構成され、ゴム成分を含まない熱硬化
性樹脂硬化物よりも低弾性率である請求項９〜１４のい
ずれかに記載の半導体装置。 - 【請求項１８】 前記接着層が、エポキシ樹脂とゴム成
分で構成されている請求項９〜１４のいずれかに記載の
半導体装置。 - 【請求項１９】 前記接着層が、熱可塑性樹脂で構成さ
れるている請求項９〜１４のいずれかに記載の半導体装
置。 - 【請求項２０】 前記接着層が、熱可塑性ポリイミドで
構成されている請求項９〜１４のいずれかに記載の半導
体装置。 - 【請求項２１】 前記接着層が、着色材で着色されてい
る請求項９〜２０のいずれかに記載の半導体装置。 - 【請求項２２】 前記緩衝層が、難燃性ＵＬ−９４規格
のグレードＶ−０またはＶＴＭ−０である材料で構成さ
れている請求項３、４，７または８に記載の半導体装
置。 - 【請求項２３】 前記緩衝層が、温度８５℃、相対湿度
８５％における飽和吸湿率が１％以下の材料で構成され
ている請求項３、４，７または８に記載の半導体装置。 - 【請求項２４】 前記緩衝層が、それを構成する材料を
１０重量倍の純水中で１２１℃／２気圧、１００時間抽
出後の抽出液中のイオン性不純物（Ｋ+、Ｎａ+、Ｃｌ
-）が１０ｐｐｍ以下の材料で構成されている請求項
３、４，７または８に記載の半導体装置。 - 【請求項２５】 前記緩衝層が、空気中での５重量％減
量温度が３００℃以上の材料で構成されている請求項
３、４，７または８に記載の半導体装置。 - 【請求項２６】 緩衝層が、熱伝導率が２００Ｗ／ｍＫ
以上の材料を２０〜９０重量％含有している請求項３、
４，７または８に記載の半導体装置。 - 【請求項２７】 第１，第２主表面および該主表面と交
差する方向に延びた端面を有する半導体チップと、 前記第１主表面の一部を除いて該第１主表面に接着され
た緩衝層と、該緩衝層に接着され配線回路を有する配線
基板と、 前記第１主表面に形成された電極と、該電極と前記配線
基板に電気的に接続された導体と、 前記配線基板の配線回路に電気的に接続された接続導線
と、 前記緩衝層が接着されていない前記第１主表面および前
記導体を封止する電気絶縁性の封止部を備えており、 前記緩衝層は該緩衝層からガスを外部に放出し得る多孔
質部を有することを特徴とする半導体装置。 - 【請求項２８】 第１，第２主表面および該主表面と交
差する方向に延びた端面を有する半導体チップと、 前記第１主表面の一部を除いて該第１主表面に接着され
た緩衝層と、該緩衝層に接着され配線回路を有する配線
基板と、 前記第１主表面に形成された電極と、該電極と前記配線
基板に電気的に接続された導体と、 前記配線基板の配線回路に電気的に接続された接続導線
と、 前記第１主表面に接着された緩衝層を除いて該第１主表
面および前記導体を封止する電気絶縁性の封止部を備え
ており、 前記緩衝層の端面の少なくとも一部が露出し、かつ、該
緩衝層は少なくとも前記半導体チップの端面の方向にガ
スを透過し得るよう構成されている半導体装置。 - 【請求項２９】 第１，第２主表面および該主表面と交
差する方向に延びた端面を有する半導体チップと、 前記第１主表面に設けられた窓を除いて該第１主表面に
接着された緩衝層と、該緩衝層に接着され配線回路を有
する配線基板と、 前記第１主表面に形成された電極と、該電極と電気的に
接続された導体と、 前記配線基板の配線回路に電気的に接続された接続導線
と、 前記緩衝層の窓に充填され、前記第１主表面および前記
導体を封止する電気絶縁性の封止部を備えており、 前記緩衝層は該緩衝層および封止部からのガスを外部に
放出し得る多孔質部を有することを特徴とする半導体装
置。 - 【請求項３０】 前記接続導体は、前記第１主面内に配
置されている請求項２７，２８または２９に記載の半導
体装置。 - 【請求項３１】 第１，第２主表面および該主表面と交
差する方向に延びた端面を有する半導体チップと、 該半導体チップを収容する凹部有し、前記第１主表面に
接着された第１緩衝層と、 前記凹部を取り囲む回路基板の配線回路に接着された第
２緩衝層と、該第２緩衝層に接着され配線回路を有する
配線基板と、 前記第１主表面に形成された電極と、該電極と電気的に
接続された導体（ａ）と、 前記配線基板の配線回路に電気的に接続された接続導線
と、 前記第１緩衝層と第２緩衝層との間に充填され、前記導
体（ａ）を封止する電気絶縁性の封止部を備えており、 前記第２緩衝層は該第２緩衝層および封止部からガスを
外部に放出し得る多孔質部を有することを特徴とする半
導体装置。 - 【請求項３２】 前記第１緩衝層が、該緩衝層に接着さ
れた配線基板を有する請求項３１に記載の半導体装置。 - 【請求項３３】 前記第２緩衝層が、該緩衝層の側面が
開放され、かつ、該緩衝層からガスを外部に放出し得る
多孔質部を有する請求項３１に記載の半導体装置。 - 【請求項３４】 電極を有する半導体チップと、 前記電極に電気的に接続された配線回路と、直接または
他の部材を介して前記半導体チップに接着された配線基
板と、 前記半導体チップと反対側の回路基板に形成された接続
導体を有し、 前記緩衝層はガス透過性の多孔質部を有することを特徴
とする半導体装置。 - 【請求項３５】 電極を有する半導体チップと、 前記電極に電気的に接続された配線基板と、 該配線基板と前記半導体チップに直接または他の部材を
介して接着された緩衝層と、 前記半導体チップと反対側の配線基板に形成された接続
導体を有し、 前記緩衝層はガス透過性の多孔質部を有することを特徴
とする半導体装置。 - 【請求項３６】 電極を有する半導体チップと、 前記電極に電気的に接続された配線基板と、 前記半導体チップに直接または他の部材を介して接着さ
れた第１緩衝層と、 前記半導体チップと反対側の配線基板に形成された接続
導体と、 前記配線基板に直接または他の部材を介して接着された
第２緩衝層を有し、 少なくとも前記第２緩衝層はガス透過性の多孔質部を有
することを特徴とする半導体装置。 - 【請求項３７】 （１）通気性の多孔質部を有する緩衝
層を介して配線基板と、半導体チップまたは／および配
線基板の支持部材とを貼り合わせる工程、（２）前記配
線基板の回路と半導体チップとを電気的に接続する工
程、（３）前記電気的に接続した箇所を絶縁樹脂により
封止する工程、（４）前記配線基板に実装基板との電気
的接続のための外部電極を形成する工程を含むことを特
徴とする半導体装置の製法。 - 【請求項３８】 （１）電気回路が形成された配線基板
に通気性の多孔質部を有する緩衝層を形成する工程、
（２）前記緩衝層を介して配線基板と、半導体チップま
たは／および配線基板を支持する支持部材とを貼り合わ
せる工程、（３）前記配線基板の回路と半導体チップと
を電気的に接続する工程、（４）前記電気的に接続した
箇所を絶縁樹脂により封止する工程、（５）前記配線基
板に実装基板との電気的接続のための外部電極を形成す
る工程を含むことを特徴とする半導体装置の製法。 - 【請求項３９】 半導体チップと、外部接続端子である
電極と、前記半導体チップ上の端子と前記電極とを接続
するための配線基板と、前記半導体チップと前記配線基
板との間に緩衝層を備えた半導体装置を、前記電極を実
装基板の回路と電気的に接続した実装基板を有し、前記
緩衝層が通気性を有する多孔質部を有していることを特
徴とする半導体実装モジュール。 - 【請求項４０】 請求項２７〜３６のいずれかに記載の
半導体装置の１個以上を、多層配線基板に電気的に接続
したことを特徴とする半導体実装モジュール。 - 【請求項４１】 絶縁層上に導電体により配線回路が形
成されており、前記配線回路上に通気性を有する緩衝層
が形成されていることを特徴とする配線テープ。 - 【請求項４２】 絶縁層上に導電体により配線回路が形
成されており、前記絶縁層上に通気性を有する緩衝層が
形成されていることを特徴とする配線テープ。 - 【請求項４３】 前記緩衝層が、通気性を有する多孔質
体または通気性を有する不織布で構成されている請求項
４１または４２に記載の配線テープ。 - 【請求項４４】 前記多孔質体または不織布は３次元方
向にガス透過性である請求項４３に記載の配線テープ。 - 【請求項４５】 前記緩衝層がコア層と、該コア層の両
面に設けられた接着層とを備え、緩衝層の全体の厚さに
対する前記コア層の厚さの比率が０.２〜１未満である
請求項４１〜４４のいずれかに記載の配線テープ。 - 【請求項４６】 絶縁層上に導電体により回路が形成さ
れ配線基板に、通気性の多孔質部を有する緩衝層を所定
の形状に形成後、貼付る工程を含むことを特徴とする配
線テープの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32852097A JP4127884B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32852097A JP4127884B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163203A true JPH11163203A (ja) | 1999-06-18 |
| JP4127884B2 JP4127884B2 (ja) | 2008-07-30 |
Family
ID=18211208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32852097A Expired - Fee Related JP4127884B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4127884B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2844385A1 (fr) * | 2002-09-11 | 2004-03-12 | Pellenc Sa | Procede et dispositif d'inhibition du gonflement des enrobages radioactifs bitumeux confines en conteneurs |
| US7414417B2 (en) | 2003-07-10 | 2008-08-19 | Kabushiki Kaisha Toshiba | Contact sheet for testing electronic parts, apparatus for testing electronic parts, method for testing electronic parts, method for manufacturing electronic parts and electronic parts |
| JP2009239308A (ja) * | 2000-10-02 | 2009-10-15 | Nitto Denko Corp | 半導体装置の製造方法 |
| JP2010045260A (ja) * | 2008-08-15 | 2010-02-25 | Shin-Etsu Chemical Co Ltd | 基板の接合方法並びに３次元半導体装置 |
| US7786564B2 (en) | 2007-07-18 | 2010-08-31 | Elpida Memory, Inc. | Semiconductor device and method for manufacturing semiconductor device |
| WO2023108357A1 (zh) * | 2021-12-13 | 2023-06-22 | 袁建民 | 一种用于层压机高温布的固定装置 |
-
1997
- 1997-11-28 JP JP32852097A patent/JP4127884B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009239308A (ja) * | 2000-10-02 | 2009-10-15 | Nitto Denko Corp | 半導体装置の製造方法 |
| FR2844385A1 (fr) * | 2002-09-11 | 2004-03-12 | Pellenc Sa | Procede et dispositif d'inhibition du gonflement des enrobages radioactifs bitumeux confines en conteneurs |
| US7414417B2 (en) | 2003-07-10 | 2008-08-19 | Kabushiki Kaisha Toshiba | Contact sheet for testing electronic parts, apparatus for testing electronic parts, method for testing electronic parts, method for manufacturing electronic parts and electronic parts |
| US7786564B2 (en) | 2007-07-18 | 2010-08-31 | Elpida Memory, Inc. | Semiconductor device and method for manufacturing semiconductor device |
| JP2010045260A (ja) * | 2008-08-15 | 2010-02-25 | Shin-Etsu Chemical Co Ltd | 基板の接合方法並びに３次元半導体装置 |
| US8257528B2 (en) | 2008-08-15 | 2012-09-04 | Shin-Etsu Chemical Co., Ltd. | Substrate joining method and 3-D semiconductor device |
| WO2023108357A1 (zh) * | 2021-12-13 | 2023-06-22 | 袁建民 | 一种用于层压机高温布的固定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4127884B2 (ja) | 2008-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3661444B2 (ja) | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 | |
| JP3639088B2 (ja) | 半導体装置及び配線テープ | |
| US6300686B1 (en) | Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection | |
| JP3619395B2 (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| KR100610629B1 (ko) | 접착필름을갖는회로테이프,반도체장치및그의제조방법 | |
| JP2001230341A (ja) | 半導体装置 | |
| JP3312876B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP4127884B2 (ja) | 半導体装置 | |
| JPH10154772A (ja) | 半導体パッケージ | |
| KR100567677B1 (ko) | 반도체장치및반도체장치용배선테이프 | |
| JP4231229B2 (ja) | 半導体パッケージ | |
| JP3155811B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH11111757A (ja) | 半導体装置とその製法および配線テープ | |
| JP3895920B2 (ja) | 半導体装置 | |
| JP2001267462A (ja) | 半導体パッケージ用チップ支持基板、半導体装置及び半導体装置の製造方法 | |
| JP4489742B2 (ja) | ボールグリッドアレイ構造半導体装置 | |
| JP3718083B2 (ja) | 半導体装置用接着フィルム | |
| JP3195315B2 (ja) | 半導体装置用接着層付き配線テープ及びその製造方法 | |
| JP2004055606A (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
| JPH11204549A (ja) | 半導体装置の製造方法 | |
| JP2001244303A (ja) | 半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法 | |
| JP2001244369A (ja) | 半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法 | |
| JPH10321761A (ja) | 半導体パッケージ | |
| JP2005116760A (ja) | 半導体装置及びその製造方法 | |
| JPH11284105A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040513 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |