JP2009171732A - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP2009171732A
JP2009171732A JP2008006851A JP2008006851A JP2009171732A JP 2009171732 A JP2009171732 A JP 2009171732A JP 2008006851 A JP2008006851 A JP 2008006851A JP 2008006851 A JP2008006851 A JP 2008006851A JP 2009171732 A JP2009171732 A JP 2009171732A
Authority
JP
Japan
Prior art keywords
semiconductor element
heat spreader
electrode
wire bonding
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008006851A
Other languages
English (en)
Other versions
JP5125530B2 (ja
Inventor
Yutaka Tajima
豊 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2008006851A priority Critical patent/JP5125530B2/ja
Publication of JP2009171732A publication Critical patent/JP2009171732A/ja
Application granted granted Critical
Publication of JP5125530B2 publication Critical patent/JP5125530B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4846Connecting portions with multiple bonds on the same bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】電力変換を行なう半導体素子を、大型化、コスト増加、熱抵抗増大化、応力集中を招くことなく、効率良く冷却することができる電力変換装置を提供する。
【解決手段】第1放熱器17の主面上に実装した第1基板13と、第1基板13の主面上に実装した第1半導体素子11と、第1放熱器17の主面上或いは第1基板13の主面上に実装した第1電極15と、第1半導体素子11の上面に配置され、第1半導体素子11の第1上面電極23と第1電極13を電気的に接続する複数の第1ワイヤボンディング線24、及び第1上面電極23を接触させたヒートスプレッダ19と、ヒートスプレッダ19の一面側に設けた、第1ワイヤボンディング線24の間を通って第1上面電極23に接触又は近接する凸部19b、及び第1ワイヤボンディング線24に近接する凹部19aと、ヒートスプレッダ19の他面側に実装した第2放熱器18とを有する。
【選択図】図1

Description

この発明は、電力変換装置に関し、特に、多数の半導体素子を用いるために発熱に対する充分な対策を必要とする電力変換装置に関する。
従来、一般に電力変換を行なう電力変換装置として、例えば、「半導体装置」(特許文献1参照)が知られている。
図19は、従来の半導体装置の構造を模式的に示す断面説明図である。図19に示すように、従来の半導体装置1は、下側半導体素子2と上側半導体素子3を有している。下側半導体素子2は、はんだ4aによって接続された、両側に金属パターンを有する絶縁基板5aを介して、冷却器6aに実装されており、上側半導体素子3は、はんだ4bによって接続された、両側に金属パターンを有する絶縁基板5bを介して、冷却器6bに実装されている。
下側半導体素子2の主面電極上には電極7aが実装され、電極7a上には絶縁材8aを介して冷却器6bが載置されており、上側半導体素子3の主面電極上には電極7bが実装され、電極7b上には絶縁材8bを介して冷却器6cが載置されている。
この従来の半導体装置1は、下側半導体素子2と上側半導体素子3の何れも表面側及び裏面側にそれぞれ冷却器6a,6b,6cを有することで、冷却性能を高め温度上昇を抑えようとしている。また、両半導体素子2,3を上下に重ねた積層構造とすることで、平面大きさの縮小化を図っている。
特開2001−244407号公報
しかしながら、従来の半導体装置1においては、以下の問題点がある。
半導体素子2もしくは3の両面を冷却する為には、半導体素子の両面側に熱抵抗を少なく、冷却器や放熱体を接合する必要がある。特に半導体素子の平面に活電位に接続する電極面を形成した場合、電極面と冷却器や放熱体と熱抵抗を少なく接合することは非常に困難となる。
この発明の目的は、電力変換を行なう半導体素子を、熱抵抗増大化を招くことなく、効率良く冷却することができる電力変換装置を提供することである。
上記目的を達成するため、この発明に係る電力変換装置は、第1放熱器と、前記第1放熱器の主面上に実装した第1基板と、前記第1基板の主面上に実装した第1半導体素子と、前記第1放熱器の主面上或いは前記第1基板の主面上に実装した第1電極と、前記第1半導体素子の上面に配置され、前記第1半導体素子の第1上面電極と前記第1電極を電気的に接続する複数の第1ワイヤボンディング線、及び前記第1上面電極を接触させたヒートスプレッダと、前記ヒートスプレッダの一面側に設けた、前記第1ワイヤボンディング線の間を通って前記第1上面電極に接触又は近接する凸部、及び前記第1ワイヤボンディング線に近接する凹部と、前記ヒートスプレッダの他面側に実装した第2放熱器とを有している。
この発明によれば、第1放熱器の主面上には第1基板が実装され、第1基板の主面上には第1半導体素子が実装され、第1放熱器の主面上或いは第1基板の主面上には第1電極が実装され、第1半導体素子の上面には、第1半導体素子の第1上面電極と第1電極を電気的に接続する複数の第1ワイヤボンディング線、及び第1上面電極を接触させたヒートスプレッダが配置され、ヒートスプレッダの一面側には、第1ワイヤボンディング線の間を通って第1上面電極に接触又は近接する凸部、及び第1ワイヤボンディング線に近接する凹部が設けられ、ヒートスプレッダの他面側には第2放熱器が実装されている。
これにより、電力変換を行なう半導体素子を、大型化、コスト増加、熱抵抗増大化、応力集中を招くことなく、効率良く冷却することができる。
以下、この発明を実施するための最良の形態について図面を参照して説明する。
(第1実施の形態)
図1は、この発明の第1実施の形態に係る電力変換装置の構成を示す断面説明図である。図2は、図1のA−A線に沿う断面説明図である。図3は、図1のヒートスプレッダの裏面側の平面説明図である。図4は、図2においてヒートスプレッダを除いた平面説明図である。図5は、図4の各部断面構造を示し、(a)はB−B線に沿う断面説明図、(b)はC−C線に沿う断面説明図、(c)はD−D線に沿う断面説明図、(d)はE−E線に沿う断面説明図である。
図1から図5に示すように、電力変換装置10は、第1半導体素子11、第2半導体素子12、第1基板13、第2基板14、第1電極15、第2電極16、第1放熱器17、第2放熱器18、ヒートスプレッダ19、及び回路基板20を有しており、これらを層状に積み重ねて形成されている(図1参照)。
第1半導体素子11と第2半導体素子12は、金属体からなる熱拡散のための放熱性部材であるヒートスプレッダ19をその間に挟み込んでおり、第1半導体素子11の外側には第1基板13を介して第1放熱器17が、第2半導体素子12の外側には第2基板14を介して第2放熱器18が、それぞれ位置している。つまり、第1半導体素子11、第1基板13及び第1放熱器17と、第2半導体素子12、第2基板14及び第2放熱器18は、ヒートスプレッダ19を挟み、それぞれの主面側が向き合うように対向して(図中、上下に)配置されている(図1参照)。
第1放熱器17の主面上には、絶縁層21を介して第1基板13が、第1基板13の主面上には、はんだ層22を介して第1半導体素子11が、それぞれ実装されている(図1参照)。なお、第1基板13は、絶縁層21を介さず直接、或いは絶縁層21の代わりにベースプレート(図示しない)を介して、第1放熱器17の主面上に実装しても良い。
また、第1放熱器17の主面上、第1基板13に隣接させて、絶縁層21を介し第1電極15を実装し、第1半導体素子11の第1上面電極23(図4参照)と第1電極15を、第1ワイヤボンディング線24で電気的に接続する(図2参照)と共に、第1上面電極23と第1ワイヤボンディング線24を、第1半導体素子11の上面側に位置するヒートスプレッダ19に、高熱伝導性材料、例えば高熱伝導率接着剤25を介して接触させる(図5参照)。
なお、第1電極15は、絶縁層21を介さず直接、第1放熱器17の主面上に実装しても良く、第1放熱器17の主面上ではなく第1基板13の主面上に実装しても良い。
また、回路基板20は、例えば、ゲート配線基板であり、接続線26により第1半導体素子11の制御端子27に接続されている(図1,4参照)。
ここで、ヒートスプレッダ19の一面側に凹凸部を設け、凸部が、第1ワイヤボンディング線24の間を通って第1上面電極23に接触又は近接した状態、凹部が、第1ワイヤボンディング線24に近接した状態になるようにする。
即ち、一般に、大電力変換を行なう第1半導体素子11への第1ワイヤボンディング線24による接続は、径が350〜500μm程度の金属線(例えば、アルミ線)を用いて行われ、しかも、これら複数の金属線は、ある程度規則的な間隔を空けて同方向へと引き出され、配線電極に接続される(図4参照)。
そこで、第1半導体素子11の第1上面電極23側に、第1ワイヤボンディング線24と同方向に延びる溝形状の凹部19aを離間して横並びに複数設け、隣接する凹部19aの間の仕切り壁状の凸部19bを有する、ヒートスプレッダ19(図3参照)を実装する。ヒートスプレッダ19の凹部19aは、第1ワイヤボンディング線24に近接配置可能な形状とする。
これにより、隣接する凹部19aの間の凸部19bが、第1半導体素子11の第1上面電極23に接続されている複数本の第1ワイヤボンディング線24の間に入り込み、ヒートスプレッダ19を第1上面電極23に近接させる(図5参照)。
ヒートスプレッダ19の一面側に設けた溝状の凹部19aは、第1ワイヤボンディング線24の、第1半導体素子11の第1上面電極23に接続させるボンディング接続部分に対応する部分(図5(c)参照)を、このボンディング接続部分に対応しない部分(図5(d)参照)よりも浅くする。
そして、ヒートスプレッダ19の他面側、即ち、第1放熱器17が配置された主面側の反対側に、第2放熱器18を実装する(図1参照)。
第2放熱器18の主面上には、絶縁層29を介して第2基板14が、第2基板14の主面上には、はんだ層30を介して第2半導体素子12が、それぞれ実装されている(図1参照)。なお、第2基板14は、絶縁層29を介さず直接、或いは絶縁層29の代わりにベースプレート(図示しない)を介して、第2放熱器18の主面上に実装しても良い。
また、第2放熱器18の主面上、第2基板14に隣接し、絶縁層29を介して第2電極16を実装し、第2半導体素子12の第2上面電極(図示しない)と第2電極16を、第2ワイヤボンディング線31で電気的に接続する。そして、第2上面電極と第2ワイヤボンディング線31を、ヒートスプレッダ19の第2半導体素子12側である他面側に、直接、或いは高熱伝導性材料、例えば高熱伝導率接着剤32を介して接触させる(図1参照)。
なお、第2電極16は、絶縁層29を介さず直接、第2放熱器18の主面上に実装しても良く、第2放熱器18の主面上ではなく第2基板14の主面上に実装しても良い。
更に、ヒートスプレッダ19の他面側に、一面側と同様に、第2ワイヤボンディング線31と同方向に延びる溝形状の複数の凹部と、隣接する凹部の間の仕切り壁状の凸部を設け、凸部が、第2ワイヤボンディング線31の間を通って第2上面電極に接触又は近接した状態、凹部が、第2ワイヤボンディング線31に近接した状態にする。
ヒートスプレッダ19の他面側に設けた溝状の凹部は、ヒートスプレッダ19の一面側に設けた溝状の凹部19aと同様に、第2ワイヤボンディング線31の、第2半導体素子12の第2上面電極に接続させるボンディング接続部分に対応する部分を、このボンディング接続部分に対応しない部分よりも浅くする。
また、第1電極15と第2電極16とを電気的に接続し、第1半導体素子11の第1上面電極23と第2半導体素子12の第2上面電極が、電気的に同電位である構成とする。また、第1半導体素子11と第2半導体素子12が、電気的に同一の動作をしない状態を有する素子同士の組み合わせとする。
なお、この実施の形態では、電力変換装置として、例えば電動機を駆動するインバータ装置とし、第1半導体素子11がIGBT(Insulated Gate Bipolar Transistor)、第2半導体素子12がダイオードとする。また、第1半導体素子11は、エミッタ電極である第1上面電極23、ゲート電極である制御端子27を有している。ゲート電極(制御端子27)は、ゲート接続線(接続線26)を介してゲート配線基板(回路基板20)に接続される(図4参照)。
そして、第1半導体素子11としてのIGBTと第2半導体素子12としてのダイオードを、電気的に通電方向を逆向きにする逆並列配置に接続して、スイッチ回路33(図1参照)を形成する。このスイッチ回路33は、例えば、3相インバータとしては、1つのハイサイド側アーム又はローサイド側アームを構成しており、このスイッチ回路33を6個形成し、電気的に適切に接続することによって、3相インバータを構成することができる。
上述した構成を有することにより、電力変換装置10は以下に示す効果を得ることができる。なお、電力変換装置10は、第1半導体素子11、第1基板13及び第1放熱器17からなる第1構成体と、第1構成体に対応する、第2半導体素子12、第2基板14及び第2放熱器18からなる第2構成体とが、ヒートスプレッダ19を挟んで対向配置された構造を有しており、第1構成体における効果について説明したことは、第2構成体についても同様に適用される。
第1の効果として、電力変換を行なう第1半導体素子11は、第1半導体素子11の裏面側からだけでなく、第1半導体素子11の上面(主面)側からも、即ち、第1半導体素子11の両面側から放熱することができる。しかも、第1半導体素子11の第1上面電極23に対する電気的接続は、第1ワイヤボンディング線24により、容易、且つ、確実に実施できる状態のまま、第1半導体素子11の上面側からの放熱も低熱抵抗で容易に行うことができる。
即ち、第1半導体素子11の第1上面電極23とヒートスプレッダ19の間は、大部分が第1ワイヤボンディング線24とヒートスプレッダ19の凸部19bによる金属体が占めることになる。そして、配線された第1ワイヤボンディング線24が山形に浮いた状態になるが故に生じる隙間を、高熱伝導率接着剤25が埋めるような形状になる。このため、第1半導体素子11の上面側、即ち、ヒートスプレッダ19側からの熱流は、金属体であるヒートスプレッダ19を通って第2放熱器18に伝わることになる。この際、高熱伝導率接着剤25も、熱伝達に寄与する。
よって、第1半導体素子11の第1上面電極23と第2放熱器18の間を、大部分が金属体による低熱抵抗で熱結合することができる。このため、第1半導体素子11で生じた熱を、従来構造による第1半導体素子11裏面側、即ち、第1放熱器17側からの放熱に加え、上面側、即ち、ヒートスプレッダ19側からも低熱抵抗で放熱することができるので、電力変換装置10の大幅な小型化を容易に図ることができる。
第2の効果として、第1半導体素子11の直上に金属体であるヒートスプレッダ19を載置することになるので、このヒートスプレッダ19が、第1半導体素子11を発生源とするノイズに対しシールド体として機能する。特に、第1半導体素子11に極めて近接して配置できるので、高いシールド効果を得ることができる。
第3の効果として、装置構成物の高さばらつきや平行度違いによる隙間不均一があっても、その影響を受けないようにすることができ、また、製造が一層容易になる。
一般に、電力変換装置は複数の半導体素子から構成されている。また、第1半導体素子11上面側に配置する第2放熱器18は、電力変換装置全体として1つである方が部品点数の削減や製造工程の簡略化の観点から望ましい。このような状況において、第1半導体素子11の厚さは必ずしも均一ではなく、その上、第1基板13に対する第2放熱器18の平行度も常に合致するとは限らない。
この電力変換装置10の構成にあっては、これら構成部材の高さばらつきや平行度違いによる隙間不均一があっても、第2放熱器18又はヒートスプレッダ19の押圧時の高熱伝導率接着剤25の潰れにより、第1半導体素子11の第1上面電極23と、第2放熱器18或いはヒートスプレッダ19との間を、確実に埋めることができる。
つまり、電力変換装置10のような複数の構成部材を積層する構造、更に、各半導体素子関連部分の厚さが必ずしも均一とは限らない構造の場合、各構成部材の寸法公差による精度ばらつきが発生するのは避けられない。しかしながら、本構成での高熱伝導率接着剤25が備える、熱硬化処理前は容易に変形可能という性質を利用して、高熱伝導率接着剤25の潰れにより、各構成部材の精度ばらつきを容易に吸収しその影響を受けないようにすることができる。
よって、第1半導体素子11やヒートスプレッダ19等の各構成部材における精度ばらつきの発生に、容易に対処することができ、第1半導体素子11の第1上面電極23と第2放熱器18との間を、常時、確実に熱結合することができる。
更に、電力変換装置10の製造が一層容易になる。即ち、高熱伝導率接着剤25は、塗布後に熱硬化処理を行なえばよいので、本構成のような、第1半導体素子11の上に第2放熱器18或いはヒートスプレッダ19を載せる積層構造体であっても、常温で高熱伝導率接着剤25を塗布した後、熱硬化を行えば、容易に構造体を形成することができる。
第4の効果として、熱応力による信頼性上の懸念の発生を極力回避することができる。一般に、第2放熱器18やヒートスプレッダ19には、材料コストの面から銅やアルミニウム等が用いられるが、これら金属材料は、半導体とは熱膨張率が大きく異なる。これに対し、本構成にあっては、高熱伝導率接着剤25や第1ワイヤボンディング線24の変形により、熱膨張率が大きく異なる材料を接合していても熱応力を緩和することができる。
第5の効果として、第1半導体素子11及び第2半導体素子12の温度上昇を顕著に抑制することができる。即ち、第1半導体素子11が通電により発熱している場合、その熱は、第1半導体素子11裏面(第1放熱器17側)から、第1基板13を介して第1放熱器17に伝わり、加えて、第1半導体素子11上面(ヒートスプレッダ19側)から、ヒートスプレッダ19を介して第2半導体素子12、更に、第2基板14を介して第2放熱器18へも伝わる。これにより、第1半導体素子11の温度上昇を顕著に抑えることができ、第2半導体素子12についても同様に、温度上昇を顕著に抑制することができる。
ここで、本構成では、第1半導体素子11の上面電極と第2半導体素子12の上面電極が電気的に同電位であることにより、両半導体素子11,12を十分に近接配置することができる。つまり、電気的な絶縁を得るために間隔を空ける必要が無い。
即ち、第1半導体素子11と第2半導体素子12は、インバータ装置の各アームとして働くスイッチ回路33であるので、両半導体素子11,12の上面電極同士及び裏面電極同士が電気的に同電位になる。更に、両半導体素子11,12の上面電極を結合する高熱伝導性材料、例えば高熱伝導率接着剤25も、絶縁体である必要が無い。一般に電気伝導性を有する接合材料は、絶縁性を有する接合材料よりも熱伝導性が良い上に、薄くして熱抵抗を更に下げることができる。
つまり、第1半導体素子11の上面電極とヒートスプレッダ19の間、及び第2半導体素子12の上面電極とヒートスプレッダ19の間で、十分な電気的絶縁を図るために生じる熱抵抗の増加を招くことがない。この結果、第1半導体素子11と第2半導体素子12から生じた熱を、それぞれの上面側に対向配置された他方の半導体素子に低熱抵抗で伝えることができる。そして、この他方の半導体素子も、裏面側が低熱抵抗で放熱器(第1放熱器17或いは第2放熱器18)に熱結合していることにより、温度上昇を抑えることができる。
よって、第1半導体素子11と第2半導体素子12のそれぞれの発熱を、上下両面に低熱抵抗で伝えることができ、放熱器(第1放熱器17或いは第2放熱器18)へと導くことができるので、第1半導体素子11と第2半導体素子12の温度上昇を大幅に抑制することができる。
第6の効果として、第1半導体素子11と第2半導体素子12のそれぞれの上面側に、放熱経路を、簡便、且つ、確実に設けることができる。つまり、第1半導体素子11の上面側に対向して第2半導体素子12を載置する状態になるが、その際、第1半導体素子11に対して第2半導体素子12を固定する部分の形状精度によって、両半導体素子11,12の上面電極間隔がばらつく懸念は否定できない。この場合でも、本構成では、高熱伝導率接着剤25の潰れによって寸法ばらつきを吸収することができるので、寸法ばらつきを吸収した後に硬化させて接合することができる。
更に、第1半導体素子11と第2半導体素子12のそれぞれの上面電極が同電位であるので、間に絶縁材料を介在させる必要が無い。このため、この絶縁材料の厚さばらつきによる接合不十分や、絶縁材料の表裏面と両半導体素子11,12の各上面電極の接合を共に行なうことによる製造工程の煩雑さも、生じない。
第7の効果として、電力変換装置10は、第1半導体素子11の上面にヒートスプレッダ19を介して第2半導体素子12を載置する、上下積層構造を有することから、第1半導体素子11と第2半導体素子12を実装する投影面積を、左右並置構造に比べ大幅に減らすことができる。更に、第1半導体素子11と第2半導体素子12のそれぞれの上面電極の間に新たに絶縁材料を介在させず、且つ、両上面電極が同電位であるので、両半導体素子11,12を十分に近接配置することができる。よって、電力変換装置10の厚み増加を抑えると共に、半導体素子の実装部分の投影面積を大幅に抑えることが可能になるので、装置全体の小型化へ大きく寄与することができる。
第8の効果として、上記効果によって電力変換器の投影面積が減少すれば、半導体素子から平滑コンデンサまで連結するバスバを大幅に短くすることができる。よって、このバスバにおける寄生インダクタンスが減少するので、電力変換装置の大電流動作に対する安定度が著しく増大する。
第9の効果として、ヒートスプレッダ19が有する熱容量によって、第1半導体素子11と第2半導体素子12の温度上昇を、更に抑制することができる。例えば、電力変換装置10が自動車等へ搭載して用いられる場合、一般的に、最大出力は車両発進時等の短時間に限られる場合が多い。この場合、ヒートスプレッダ19の熱容量によって、半導体素子の温度上昇が遅くなる効果が得られる。最大出力の継続時間が限定的になるならば、結果として、半導体素子の温度を低い状態に保持することが可能になる。
第10の効果として、第1半導体素子11の制御端子27を、回路基板20に容易に接続することができる。これは、電力変換装置10の製造コスト低減に繋がる。即ち、ヒートスプレッダ19が無い状態において、第1半導体素子11の上面電極と第2半導体素子12の上面電極を、熱結合のために近接させると、結果として、これら半導体素子11,12を実装している第1基板13と第2基板14の間隔も小さくなる。
この状態で、半導体素子の制御端子27を接続する回路基板20を、第1基板13又は第2基板14に実装すると、この電気接続にかかる接続線26や回路基板20上の配線パターンや抵抗等の電子部品を配置する空間的余裕を、十分確保することができない。この結果、複雑な配置構造を採用せざるを得ない事態になってコスト増加をもたらすことが懸念される。
本構成では、ヒートスプレッダ19を有することにより、第1半導体素子11と第2半導体素子12の間を十分に小さい熱抵抗により放熱することができる状態を保ったまま、両半導体素子11,12の間及び第1基板13と第2基板14の間隔を、広くすることができる。よって、制御端子27の接続線26や回路基板20及び電子部品等を実装配置する空間を、容易に確保することができる。これにより、製造コストを削減することができる。
第11の効果として、第1ワイヤボンディング線24と第1電極15、及び第2ワイヤボンディング線31と第2電極16を、容易に接続することができる。これも、電力変換装置10の製造コストの削減に繋がる。
即ち、ヒートスプレッダ19が無い状態では、上述したように、第1基板13と第2基板14の間隔が小さくなる。この状態では、第1電極15上での第1ワイヤボンディング線24の接続部分と、第2電極16上での第2ワイヤボンディング線31の接続部分が、干渉接触してしまう懸念がある。そこで、これら2つの接続部分を、干渉防止のためずらすような配置構成にすると、電力変換装置10の大型化を招いてしまう。
更に、これら接続部分の間隔に余裕を得るために、第1電極15を第1基板13より低くする形状、また、第2電極16を第2基板14より低くする形状にしたとしても、以下の問題が生じ易くなる。
第1ワイヤボンディング線24及び第2ワイヤボンディング線31は、半導体素子の上面電極に接続された後に、この上面電極より低い第1電極15及び第2電極16に接続されることになる。このため、第1ワイヤボンディング線24及び第2ワイヤボンディング線31と、第1半導体素子11及び第2半導体素子12の端部が近接し過ぎてしまう虞がある。第1ワイヤボンディング線24及び第2ワイヤボンディング線31と、第1半導体素子11及び第2半導体素子12の端部は、電気的に電位が異なっているため電気絶縁を確保する必要がある。よって、複雑な配置構造を採用せざるを得ない事態になってコスト増加をもたらすことが懸念される。
本構成では、ヒートスプレッダ19を設けたことにより、第1半導体素子11と第2半導体素子12の間を十分に小さい熱抵抗によって放熱できる状態を保ったまま、各半導体素子の上面電極より第1電極15及び第2電極16を高く位置させることが容易にできる。よって、第1ワイヤボンディング線24及び第2ワイヤボンディング線31と、第1半導体素子11及び第2半導体素子12の端部の隙間を、容易に広くすることができる。この結果、第1ワイヤボンディング線24及び第2ワイヤボンディング線31と、第1半導体素子11及び第2半導体素子12の端部の間の、電気絶縁を確保するための製造コストが、増加しないようにすることができる。
第12の効果として、電力変換装置10の内部の電気絶縁を容易に実現することができる。この結果、製造コストを低減することができる。即ち、各半導体素子を実装している第1基板13及び第2基板14と、第1ワイヤボンディング線24及び第2ワイヤボンディング線31や第1電極15及び第2電極16、更に、制御端子27の接続線26や回路基板20は、それぞれ電気的に電位が異なっており電気絶縁を確保する必要がある。
本構成では、ヒートスプレッダ19を設けているため、これら電気的に電位が異なっている各構成部材の間隔を広くすることができる。よって、容易に、つまり、低コストに電気絶縁を図ることができる。
ところで、電力変換器10として、例えば3相インバータを例にすると、電力変換を行なうスイッチ回路33は、IGBTに高速整流ダイオード(Fast Recovery Diodes:FRD)が並列接続されている。並列接続されているIGBTとFRDには、スイッチング動作での極短時間の遷移状態を除けば、その両方に電流が流れることは無い。更に、当該インバータが、電動機を力行状態にしているときは主にIGBTに電流が流れ、電動機を回生状態にしているときは主にFRDに電流が流れる。
このため、例えば、第1半導体素子11をIGBT、第2半導体素子12をFRDとすると、第1半導体素子11及び第2半導体素子12のそれぞれの裏面電極は同電位になり、それぞれの上面電極も同電位になる。
これら第1半導体素子11及び第2半導体素子12に同時に大電流が流れ、大きな発熱が生じることは無い。即ち、第1半導体素子11及び第2半導体素子12のそれぞれの上面電極を高熱伝導率接着剤25で接合しているので、電動機を力行駆動している間は、主にIGBTである第1半導体素子11が発熱し、第1半導体素子11の裏面側と主面側の両方から放熱される。このとき、第2半導体素子12の発熱は小さく、第1半導体素子11の温度抑制に悪影響を与えない。また、電動機を回生駆動している間は、主にFRDである第2半導体素子12が発熱し、第2半導体素子12の裏面側と主面側の両方から放熱される。このとき、第1半導体素子11の発熱は小さく、第2半導体素子12の温度抑制に悪影響を与えない。
よって、第13の効果として、第1半導体素子11と第2半導体素子12が上下に積層された状態であるが、大きな発熱を生じる素子は1個であり、その発熱も上下に放熱することができる。従って、第1半導体素子11と第2半導体素子12同士の熱が加わって過剰に発熱させてしまう虞もない。また、第1半導体素子11と第2半導体素子12の上面電極が同電位であることにより、間に熱抵抗となる絶縁材料を必ずしも介在させる必要が無い。
このため、第1半導体素子11と第2半導体素子12の間は低熱抵抗で熱結合することができる。更に、第1半導体素子11と第2半導体素子12と放熱器17と放熱器18の間の熱結合は、従来通り、第1半導体素子11と第2半導体素子12の裏面側を絶縁層21を介して実装することにより行われており、この部分の熱結合を、十分、且つ、確実に行なうことは困難では無い。
これらにより、第1半導体素子11と第2半導体素子12から生じた熱を上下両方向(表裏両面側)に流して、更に、効率良く冷却することができる。
第14の効果として、上面電極からの放熱に係る熱抵抗を小さくすることができる。第1ワイヤボンディング線24の第1半導体素子11の上面電極に対する高さ、及び第2ワイヤボンディング線31の第2半導体素子12の上面電極に対する高さは、一定ではない。よって、例えば、ワイヤボンディング線を半導体素子の上面電極に接続している部分は、必然的にワイヤボンディング線の位置が低くなる。この部分は、ヒートスプレッダ19の凹部19aも浅くして、ワイヤボンディング線とヒートスプレッダ19の空隙を小さいまま保つことができるので、上面電極からの放熱に係る熱抵抗を、更に小さくすることができる。加えて、半導体素子の冷却を図ることが可能になる。
(第2実施の形態)
図6は、この発明の第2実施の形態に係る電力変換装置の各部断面構造を示す図5と同様の、(a)はB−B線に沿う断面説明図、(b)はC−C線に沿う断面説明図、(c)はD−D線に沿う断面説明図、(d)はE−E線に沿う断面説明図である。
図6に示すように、電力変換装置35は、第1半導体素子11及び第2半導体素子12を覆うヒートスプレッダ36を有している。つまり、ヒートスプレッダ36は、全周囲に、ヒートスプレッダ36の上面側である第1半導体素子11側に突出し、先端が第1半導体素子11の側方に位置して第1基板13側面に達する、突出壁部37を有している。第2半導体素子12側にも同様に、全周囲に、第2半導体素子12側に突出し、先端が第2半導体素子12の側方に位置して第2基板14側面に達する、突出壁部(図示しない)を有している。
また、図6(a)に示すように、第1半導体素子11側の突出壁部37の、第1ワイヤボンディング線24が引き出される側には、第1ワイヤボンディング線24を引き出すための配線口37aが切り欠かれている。
その他の構成及び作用は、第1実施の形態のヒートスプレッダ19と同様である。
なお、電力変換装置35は、第1半導体素子11側の第1構成体と、第1構成体に対応する、第2半導体素子12側の第2構成体とが、ヒートスプレッダ36を挟んで対向配置された構造を有しており、第1構成体における構成及び効果について説明したことは、第2構成体についても同様に適用される。
上記構成を有することにより、電力変換装置35は、第1実施の形態に係る電力変換装置10によって得られる効果に加え、以下の効果も得ることができる。
第1の効果として、電力変換装置35の製造工程において、ヒートスプレッダ36を、半導体素子(第1半導体素子11と第2半導体素子12)の上面、即ち、ヒートスプレッダ36側面に合わせる位置合わせが容易になる。
つまり、ヒートスプレッダ36の上下両面に形成されたそれぞれの凹部19a,(図示しない)を、第1ワイヤボンディング線24及び第2ワイヤボンディング線31へ嵌め込む際、嵌め込み部分が必ずしも容易に目視することができる形状であるとは限らないが、ヒートスプレッダ36の突出壁部37を第1半導体素子11と第2半導体素子12の各端部に合わせることで、ヒートスプレッダ36の一方の凹部19aに第1ワイヤボンディング線24を、他方の凹部(図示しない)に第2ワイヤボンディング線31を、容易に嵌め込むことができる。
ここで、ヒートスプレッダ36を、第1半導体素子11と第2半導体素子12の形状に基づいて、突出壁部37や凹部19aの寸法・間隔を決定して形成することは容易にできる。
なお、高熱伝導率接着剤25として、絶縁性を備えた材料を用いれば、ヒートスプレッダ41と、第1半導体素子11及び第2半導体素子12の端部や、第1半導体素子11及び第2半導体素子12を実装している第1基板13及び第2基板14との間も、容易に電気絶縁状態にすることができる。
第2の効果として、第1半導体素子11及び第2半導体素子12の各上面電極からヒートスプレッダ36の突出壁部37を介して、第1半導体素子11を実装している第1基板13から第1放熱器17に放熱することもできる。
つまり、第1放熱器17が実際に冷却に寄与しているのは、主に第1半導体素子11の下部分、即ち、第1基板13側部分である。本構成により、従来、第1放熱器17が冷却に大きく寄与しなかった、第1半導体素子11周辺部分も、その周辺部分の周囲に突出壁部37が位置することにより、突出壁部37を介して、第1半導体素子11周辺部分の冷却に第1放熱器17を活用することができる。更に、電力変換装置の構造の都合上、第2放熱器18を用いない場合でも、第1放熱器17のみを活用して、第1半導体素子11と第2半導体素子12のそれぞれの上面電極からも放熱することができる。このことは、第2放熱器18が配置された側についても同様である。
これにより、上述した電力変換装置を、更に、容易に形成することができると共に、冷却性能を一層向上させることができる。
(第3実施の形態)
図7は、この発明の第3実施の形態に係る電力変換装置の構成を示す断面説明図である。図8は、図7のA−A線に沿う断面説明図である。図9は、図8のXから見た側面説明図である。図10は、図7のB−B線に沿う断面説明図である。図11は、図7のC−C線に沿う断面説明図である。
図7から図11に示すように、電力変換装置40は、ヒートスプレッダ41、配線パターン42及びゲート配線接続端子43を有している(図7,9,10参照)。ヒートスプレッダ41は、突出壁部37が形成されたヒートスプレッダ36と同様の構成(図11参照)を有するのに加え、ヒートスプレッダ41の上下両端面を貫通する貫通電極41a(図8〜10参照)を有している。
ヒートスプレッダ41の一面側(第1半導体素子11側)主面に設けられた、制御信号線の配線パターン42は、ゲート電極接続線42aを介して、第1半導体素子11の制御端子27と電気的に接続し、ヒートスプレッダ41の端部近傍に設けたゲート配線接続端子43を、貫通電極41aを介して、配線パターン42と電気的に接続する(図9,10参照)。なお、貫通電極41aは、その周囲を絶縁部材により形成し、ヒートスプレッダ41との絶縁を図っている。また、貫通電極41aを介さずに、直接、ゲート配線接続端子43と配線パターン42を接続しても良い。
その他の構成及び作用は、第2実施の形態の電力変換装置35(図6参照)と同様である。
なお、電力変換装置40は、第1半導体素子11側の第1構成体と、第1構成体に対応する、第2半導体素子12側の第2構成体とが、ヒートスプレッダ41を挟んで対向配置された構造を有しており、第1構成体における構成及び効果について説明したことは、第2構成体についても同様に適用される。
上記構成を有することにより、電力変換装置40は、第2実施の形態に係る電力変換装置35によって得られる効果に加え、以下の効果も得ることができる。
第1の効果として、制御端子(例えば、ゲート電極)27の接続に係るスペースを著しく小さくすることができる。第1半導体素子11の横にゲート配線基板20(図1参照)を配置した場合、そのゲート配線基板20に対しゲート接続線26を接続していたため、ゲート配線基板20自体の大きさや、ゲート配線基板20と半導体素子等が干渉するのを防ぐための空間分だけ電力変換装置が大型化してしまっていた。
本構成では、第1半導体素子11の上側に、ヒートスプレッダ41を活用してゲート配線基板20を配置することができるため、投影面積でみた場合に、ゲート配線基板20を配置するために用意しなければならないスペースを殆ど無くすことができる。これにより、電力変換装置を、更に、小型化することができる。
第2の効果として、電力変換装置40の電気的動作を、更に、安定化させることができる。制御端子27を有する第1半導体素子11としてIGBTを例に挙げると、一般にエミッタ電位に対してゲート電位を定めることにより、電気的なオン・オフ動作をさせる。このエミッタ電位は、即ち、第1上面電極(エミッタ電極)23の電位である。本構成においては、ヒートスプレッダ41を、喩え、高熱伝導率接着剤25として絶縁性を備えた材料を用いたとしても、第1ワイヤボンディング線24の一部に接触すると見なせる。よって、エミッタ電位と同電位になるヒートスプレッダ41上に、ゲート配線基板20を配置することができる。
以上により、ヒートスプレッダ41がシールド材として機能するため、ノイズ等によるゲート電位への悪影響を防ぐと共に、ゲート配線がエミッタ電位を有する金属体と容量結合できることにより、IGBT等の半導体素子に与えるゲート電位を、更に、安定化させることができる。
第3の効果として、第1半導体素子11の上面に湿気等が侵入することを容易に防止することができる。従来、湿気等の侵入を防止するためには、第1半導体素子11の上面側を全て覆うようにゲル剤等を流し込み、熱硬化させていた。このため、製造工程が増えて製造コストの上昇が避けられなかった。本構成では、第1半導体素子11の上面側を、第1上面電極23や制御端子27及び制御端子27の接続線(ゲート電極接続線42aや配線パターン42)や回路基板部分も含めて、接着剤で容易に覆うことができる。よって、製造工程が増えることなく、湿気等の侵入を容易に防止することができる。
(第4実施の形態)
図12は、この発明の第4実施の形態に係る電力変換装置の構成を示す断面説明図である。図13は、図12のB−B線に沿う断面説明図である。図14は、図12のC−C線に沿う断面説明図である。
図12から図14に示すように、電力変換装置45は、第3実施の形態に係る電力変換装置40のヒートスプレッダ41と同様のヒートスプレッダ46を有しており(図4参照)、電力変換装置40の第1半導体素子11と同様の第1半導体素子47及び第3半導体素子49、第2半導体素子12と同様の第2半導体素子48及び第4半導体素子50の、4個の半導体素子を有している(図12,13参照)。
そして、第1放熱器17側に、第1半導体素子47に加えて第4半導体素子50が、第2放熱器18側に、第2半導体素子48に加えて第3半導体素子49が、それぞれ実装されている。つまり、第1半導体素子47に対向する第2基板14の位置に、第1半導体素子47と同一の電気的動作を行わない第2半導体素子48が、第3半導体素子49に対向する第1基板13の位置に、第3半導体素子49と同一の電気的動作を行わない第4の半導体素子50が、それぞれ配置されている。
また、電力変換装置45は、ヒートスプレッダ46と共に、配線パターン42と同様の第1配線パターン51をヒートスプレッダ46の一面側に、第2配線パターン52をヒートスプレッダ46の他面側に、それぞれ有している。そして、第1半導体素子47の制御端子47aは、第1ゲート電極接続線51aを介して第1配線パターン51に、第3半導体素子49の制御端子49aは、第2ゲート電極接続線52aを介して第2配線パターン52に、それぞれ電気的に接続されている。
更に、第1配線パターン51と第2配線パターン52を、ヒートスプレッダ46の上下両端面を貫通する貫通電極46aを介して、ヒートスプレッダ46の端部近傍に設けたゲート配線接続端子(図示せず)に接続する。
その他の構成及び作用は、第3実施の形態に係る電力変換装置40(図7〜11参照)と同様である。
なお、電力変換装置45は、第1半導体素子11側の第1構成体と、第1構成体に対応する、第2半導体素子12側の第2構成体とが、ヒートスプレッダ46を挟んで対向配置された構造を有しており、第1構成体における構成及び効果について説明したことは、第2構成体についても同様に適用される。
上記構成を有することにより、電力変換装置45は、第3実施の形態に係る電力変換装置40によって得られる効果に加え、以下の効果も得ることができる。
この実施の形態に係る電力変換装置45にあっては、大容量化するために半導体素子としてIGBTとFRDを複数個ずつ並列に接続しており、第1半導体素子47と第3半導体素子49をIGBT、第2半導体素子48と第4半導体素子50をFRDとする。
第1の効果として、冷却性能の更なる向上を図ることができる。複数のIGBT47,49は、電気的に同一に動作し同時に発熱するため、IGBTのすぐ横に他のIGBTを配置すると、お互いの熱流が干渉して、更に、素子温度を上昇させてしまう。これは、FRDも同様である。本構成においては、複数のIGBTとFRDを並列させる場合でも、素子間隔を必要以上に開けることなく、IGBTの横に近接してFRDを配置することができるため、電気的に同一に動作する半導体素子同士が熱干渉することを防止して、半導体素子の冷却性能を、更に、向上させることができる。
第2の効果として、半導体素子の実装投影面積を削減することができる。一般に同じ電流容量の場合、IGBTの方がFRDよりも大型であることから、同一平面上に複数のIGBTとFRDを配置すると、IGBTとFRDの大きさの違いにより無駄なスペースが生じ易い。本構成では、第1半導体素子47としてIGBTを、その上面側にヒートスプレッダ46を挟んで第2半導体素子48としてFRDを、それぞれ配置する。そして、このFRDの横並びに第3半導体素子49としてIGBTを、第1半導体素子47の横並びに第4半導体素子50としてFRDを、それぞれ実装配置する。
第2半導体素子48と第3半導体素子49は、前述した第1の効果により、近接配置しても素子温度を上昇させず、第1半導体素子47と第4半導体素子50も同様に、近接配置しても素子温度を上昇させない。この結果、各半導体素子を近接配置することにより、半導体素子の温度上昇を抑えつつ、第1半導体素子47としてのIGBTの上面側の一部に、第3半導体素子49としてのIGBTの端部がかかる程度まで近づけることができ、容易に高密度配置することができる。
これにより、半導体素子の温度上昇を抑えつつ、投影面積で見て各半導体素子の端部が重なった状態まで近づける高密度配置が容易に可能になるため、電力変換装置を、更に、小型化することができる。
(第5実施の形態)
図15は、この発明の第5実施の形態に係る電力変換装置の構成を示す断面説明図である。図16は、図15のヒートスプレッダの主面形状の平面説明図である。
図15,16に示すように、電力変換装置55は、第4実施の形態に係る電力変換装置45のヒートスプレッダ46に代えて、主面上に更にワイヤボンディング線を接続したヒートスプレッダ56を有している。ヒートスプレッダ56は、主面上に、第1ワイヤボンディング線24及び第2ワイヤボンディング線31に加えて、第3ワイヤボンディング線57及び第4ワイヤボンディング線58を接続することにより、恰も突部と凹部を有するヒートスプレッダ形状としている。
即ち、ヒートスプレッダ56の主面の一面側(第1基板13側)に、第3ワイヤボンディング線57を、第1ワイヤボンディング線24と略平行に(図15参照)、且つ、半導体素子の上面電極が接合される領域を覆うように配置して、複数本設ける。また、ヒートスプレッダ56の主面の他面側(第2基板14側)に、第4ワイヤボンディング線58を、第2ワイヤボンディング線31と略並行に(図15参照)、且つ、半導体素子の上面電極が接合される領域Sを覆うように配置して複数本設ける(図16参照)。
これにより、第3ワイヤボンディング線57及び第4ワイヤボンディング線58が、第4実施の形態で示したヒートスプレッダ46の突部と同様な形状となる。また、第3ワイヤボンディング線57の間及び第4ワイヤボンディング線58の間の各空間が、それぞれ第4実施の形態に示すヒートスプレッダ46の溝部と同様な形状となる。
その他の構成及び作用は、第4実施の形態と同様である。
なお、電力変換装置55は、第1半導体素子11側の第1構成体と、第1構成体に対応する、第2半導体素子12側の第2構成体とが、ヒートスプレッダ56を挟んで対向配置された構造を有しており、第1構成体における構成及び効果について説明したことは、第2構成体についても同様に適用される。
また、上記説明では、第4実施の形態に係る電力変換装置45に第3ワイヤボンディング線57及び第4ワイヤボンディング線58を付加する構成として説明したが、第1実施の形態から第3実施の形態に係る電力変換装置に対しても、同様に、第3ワイヤボンディング線57及び第4ワイヤボンディング線58を付加する構成としてもよい。
上記構成を有することにより、電力変換装置55は、第4実施の形態に係る電力変換装置45によって得られる効果に加え、以下の効果も得ることができる。
主面の一面側と他面側のそれぞれに凹部と突部を有するヒートスプレッダを、更に、容易に形成することができる。これによって、電力変換装置の製造コストを、更に低減することができる。即ち、第3ワイヤボンディング線57及び第4ワイヤボンディング線58を、第1〜4実施の形態の各ヒートスプレッダの突部として、半導体素子の上面電極を経ての熱伝導に寄与させることができる。
また、第3ワイヤボンディング線57及び第4ワイヤボンディング線58の間のヒートスプレッダ56部分が、第1〜4実施の形態の各ヒートスプレッダの凹部、即ち、溝部と同様に、第1ワイヤボンディング線24及び第2ワイヤボンディング線31を介しての熱伝導に寄与させることができる。
よって、ヒートスプレッダ56として、微細な凹凸加工を施す必要が無く、従来の一般的な技術であるワイヤボンディング線接続により、同様な効果を得ることができる。この結果、電力変換装置の製造コストを、更に低減することができる。
(第6実施の形態)
図17は、この発明の第6実施の形態に係る電力変換装置の構成を示す断面説明図である。図17に示すように、電力変換装置60は、第4実施の形態に係る電力変換装置45のヒートスプレッダ46に代えて、第1ヒートスプレッダ61と第2ヒートスプレッダ62の二つのヒートスプレッダを有している。
つまり、第1ヒートスプレッダ61は、一面側に第1半導体素子47及び第4半導体素子50を、他面側に第2半導体素子48及び第3半導体素子49を、それぞれ入り込ませることができる溝状の凹部61aを有し、第2ヒートスプレッダ62は、平板状基部の一方の面から略直交して突出する壁状部を並設したフィン部62aを有している。
そして、第2ヒートスプレッダ62は、平板状基部を、第1半導体素子47、第2半導体素子48、第3半導体素子49、及び第4半導体素子50の上面電極上に載置し、第1ワイヤボンディング線24及び第2ワイヤボンディング線31の接続部分に対応する位置を開口した形状で実装されると共に、フィン部62aの先端が第1ヒートスプレッダ61の凹部61aに接続している。なお、第2ヒートスプレッダ62の平板状基部は、第1半導体素子47、第2半導体素子48、第3半導体素子49、及び第4半導体素子50の上面電極に高熱伝導率接着剤等で接合しても良い。
その他の構成及び作用は、第4実施の形態に係る電力変換装置45と同様である。
なお、上記説明では、第4実施の形態に係る電力変換装置45のヒートスプレッダ46に代えて第1ヒートスプレッダ61及び第2ヒートスプレッダ62を有する構成として説明したが、第1実施の形態から第3実施の形態に係る電力変換装置に対しても、同様に、ヒートスプレッダに代えて第1ヒートスプレッダ61及び第2ヒートスプレッダ62を有する構成としてもよい。
上記構成を有することにより、電力変換装置60は、第4実施の形態に係る電力変換装置45によって得られる効果に加え、以下の効果も得ることができる。
第1の効果として、更に上面電極側からの放熱に係る熱抵抗を低減することができると共に、ヒートスプレッダ(61,62)を半導体素子(47,48,49,50)の上面電極上に実装することが、更に容易になる。
この熱抵抗の低減は以下の理由による。本構成によれば、予め、第1半導体素子47、第2半導体素子48、第3半導体素子49、及び第4半導体素子50の各上面電極に、第2ヒートスプレッダ62を高熱伝導率接着剤等で接合した後に、ワイヤボンディング線(24,31)を接続することができる。よって、ワイヤボンディング線(24,31)の下側にも、金属から成る第2ヒートスプレッダ62を配置することができるので、第1ワイヤボンディング線24及び第2ワイヤボンディング線31の下側も、高熱伝導率接着剤より更に低熱抵抗の第2ヒートスプレッダ62を設けることができる。このため、熱抵抗を、更に低減することができる。
第2の効果として、実装作業が容易になる。これは以下の理由による。第1半導体素子47、第2半導体素子48、第3半導体素子49、及び第4半導体素子50の各上面電極上に第2ヒートスプレッダ62を実装した後の、第1ヒートスプレッダ61の位置合わせは、第1ヒートスプレッダ61の溝状の凹部61aに、第2ヒートスプレッダ62のフィン部62aの先端部を、単純に嵌め込めば良い。よって、ヒートスプレッダの位置合わせと接合が容易にできる。なお、この接合には、高熱伝導率接着剤を用いれば良い。
更に、第1ワイヤボンディング線24及び第2ワイヤボンディング線31それ自体に、ヒートスプレッダが接触する可能性を排除することができるので、本構成を形成する実装作業において、第1ワイヤボンディング線24及び第2ワイヤボンディング線31に何らかの損傷を与えてしまう虞も無い。
上述した第1実施の形態から第6実施の形態においては、何れも、主面側に第1半導体素子11と第1放熱器17を配置したヒートスプレッダの他面側に、第2半導体素子12と第2放熱器18を配置する構成として説明した。しかしながら、必ずしもこの配置構成に限るものではない。
図18は、半導体素子と放熱器の配置構成の他の例を示す断面説明図である。図18に示すように、第1放熱器17上に、第1半導体素子11(47)及び第4半導体素子50を配置し、その上面電極の上に、ヒートスプレッダ65を配置する構成、即ち、ヒートスプレッダを挟んでその両面側に半導体素子と放熱器を配置するのではなく、ヒートスプレッダの一面側にのみ半導体素子と放熱器を配置する構成においても、上記各実施の形態で説明した各効果は、第1半導体素子11(47)及び第4半導体素子50に対し同様に得ることができる。
このように、この発明に係る電力変換装置は、第1放熱器と、前記第1放熱器の主面上に実装した第1基板と、前記第1基板の主面上に実装した第1半導体素子と、前記第1放熱器の主面上或いは前記第1基板の主面上に実装した第1電極と、前記第1半導体素子の上面に配置され、前記第1半導体素子の第1上面電極と前記第1電極を電気的に接続する複数の第1ワイヤボンディング線、及び前記第1上面電極を接触させたヒートスプレッダと、前記ヒートスプレッダの一面側に設けた、前記第1ワイヤボンディング線の間を通って前記第1上面電極に接触又は近接する凸部、及び前記第1ワイヤボンディング線に近接する凹部と、前記ヒートスプレッダの他面側に実装した第2放熱器とを有している。
また、この発明において、前記第2放熱器の主面上に実装した第2基板と、前記第2基板の主面上に実装した第2半導体素子と、前記第2放熱器の主面上或いは前記第2基板の主面上に実装した第2電極と、前記第2半導体素子の第2上面電極と前記第2電極を電気的に接続する複数の第2ワイヤボンディング線を接触させた、前記ヒートスプレッダの他面側に設けた、前記第2ワイヤボンディング線の間を通って前記第2上面電極に接触又は近接する凸部、及び前記第2ワイヤボンディング線に近接する凹部とを有し、前記第1電極と前記第2電極を電気的に接続し、前記第1半導体素子の上面電極と前記第2半導体素子の上面電極が電気的に同一電位であることが好ましい。
また、この発明において、前記第1半導体素子と前記第2半導体素子は、同時に電気的に同一の動作をしない素子同士の組み合わせであることが好ましい。
また、この発明において、前記ヒートスプレッダに設けた凹部の、前記ワイヤボンディングと前記上面電極のボンディング接続位置に対応する部分が、ボンディング接続位置に対応しない部分よりも浅く形成されていることが好ましい。
また、この発明において、前記ヒートスプレッダの端部は、ヒートスプレッダ上面側に突出して前記半導体素子の側方に位置することが好ましい。
また、この発明において、前記各半導体素子の制御端子と前記ヒートスプレッダの一面側である主面に設けた配線パターンを、ゲート電極接続線で電気的に接続し、且つ、前記ヒートスプレッダの端部近傍に設けたゲート配線接続端子と前記配線パターンを、電気的に接続することが好ましい。
また、この発明において、前記第1基板上に実装した、制御端子を有する第1半導体素子と、前記第2基板上に実装した、制御端子を有する第3半導体素子と、前記ヒートスプレッダの一面側に設けた第1配線パターンと前記第1半導体素子の前記制御端子を電気的に接続する第1ゲート電極接続線、及び前記ヒートスプレッダの他面側に設けた第2配線パターンと前記第3半導体素子の前記制御端子を電気的に接続する第2ゲート電極接続線と、前記ヒートスプレッダに設けた、前記第1配線パターンと前記第2配線パターンを前記ヒートスプレッダの端部近傍に設けたゲート配線接続端子に接続する貫通電極と、前記第1半導体素子に対向する位置の前記第2基板上に実装した、前記第1半導体素子と同一の電気的動作を同時に行わない第2半導体素子と、前記第2半導体素子に対向する位置の前記第1基板上に実装した、前記第2半導体素子と同一の電気的動作を同時に行わない第4半導体素子とを有することが好ましい。
また、この発明において、前記ヒートスプレッダの一面側に、前記第1ワイヤボンディング線の配線方向に沿って配置し、前記凸部とする第3ワイヤボンディングと、前記ヒートスプレッダの他面側に、前記第2ワイヤボンディング線の配線方向に沿って配置し、前記凸部する第4ワイヤボンディングとを有することが好ましい。
また、この発明において、前記ヒートスプレッダを構成する、一面側と他面側に凹部を有する第1ヒートスプレッダ、及び平板状基部にフィン部を有する第2ヒートスプレッダを有し、前記第2ヒートスプレッダの平板状基部が、前記各半導体素子の上面電極上にワイヤボンディング接続部分に対応する開口形状で実装されると共に、前記フィン部の先端が前記第1ヒートスプレッダの凹部に接続することが好ましい。
この発明の第1実施の形態に係る電力変換装置の構成を示す断面説明図である。 図1のA−A線に沿う断面説明図である。 図1のヒートスプレッダの裏面側の平面説明図である。 図2においてヒートスプレッダを除いた平面説明図である。 図4の各部断面構造を示し、(a)はB−B線に沿う断面説明図、(b)はC−C線に沿う断面説明図、(c)はD−D線に沿う断面説明図、(d)はE−E線に沿う断面説明図である。 この発明の第2実施の形態に係る電力変換装置の各部断面構造を示す図5と同様の、(a)はB−B線に沿う断面説明図、(b)はC−C線に沿う断面説明図、(c)はD−D線に沿う断面説明図、(d)はE−E線に沿う断面説明図である。 この発明の第3実施の形態に係る電力変換装置の構成を示す断面説明図である。 図7のA−A線に沿う断面説明図である。 図8のXから見た側面説明図である。 図7のB−B線に沿う断面説明図である。 図7のC−C線に沿う断面説明図である。 この発明の第4実施の形態に係る電力変換装置の構成を示す断面説明図である。 図12のB−B線に沿う断面説明図である。 図12のC−C線に沿う断面説明図である。 この発明の第5実施の形態に係る電力変換装置の構成を示す断面説明図である。 図15のヒートスプレッダの主面形状の平面説明図である。 この発明の第6実施の形態に係る電力変換装置の構成を示す断面説明図である。 半導体素子と放熱器の配置構成の他の例を示す断面説明図である。 従来の半導体装置の構造を模式的に示す断面説明図である。
符号の説明
10,35,40,45,55,60 電力変換装置
11,47 第1半導体素子
12,48 第2半導体素子
13 第1基板
14 第2基板
15 第1電極
16 第2電極
17 第1放熱器
18 第2放熱器
19,36,41,46,56,65 ヒートスプレッダ
19a,61a 凹部
19b 凸部
20 回路基板
21,29 絶縁層
22,30 はんだ層
23 第1上面電極
24 第1ワイヤボンディング線
25,32 高熱伝導率接着剤
26 接続線
27,47a,49a 制御端子
31 第2ワイヤボンディング線
33 スイッチ回路
37 突出壁部
37a 配線口
41a,46a 貫通電極
42 配線パターン
42a ゲート電極接続線
43 ゲート配線接続端子
49 第3半導体素子
50 第4半導体素子
51 第1配線パターン
51a 第1ゲート電極接続線
52 第2配線パターン
52a 第2ゲート電極接続線
57 第3ワイヤボンディング線
58 第4ワイヤボンディング線
61 第1ヒートスプレッダ
62 第2ヒートスプレッダ
62a フィン部

Claims (9)

  1. 第1放熱器と、
    前記第1放熱器の主面上に実装した第1基板と、
    前記第1基板の主面上に実装した第1半導体素子と、
    前記第1放熱器の主面上或いは前記第1基板の主面上に実装した第1電極と、
    前記第1半導体素子の上面に配置され、前記第1半導体素子の第1上面電極と前記第1電極を電気的に接続する複数の第1ワイヤボンディング線、及び前記第1上面電極を接触させたヒートスプレッダと、
    前記ヒートスプレッダの一面側に設けた、前記第1ワイヤボンディング線の間を通って前記第1上面電極に接触又は近接する凸部、及び前記第1ワイヤボンディング線に近接する凹部と、
    前記ヒートスプレッダの他面側に実装した第2放熱器と
    を有することを特徴とする電力変換装置。
  2. 前記第2放熱器の主面上に実装した第2基板と、
    前記第2基板の主面上に実装した第2半導体素子と、
    前記第2放熱器の主面上或いは前記第2基板の主面上に実装した第2電極と、
    前記第2半導体素子の第2上面電極と前記第2電極を電気的に接続する複数の第2ワイヤボンディング線を接触させた、前記ヒートスプレッダの他面側に設けた、前記第2ワイヤボンディング線の間を通って前記第2上面電極に接触又は近接する凸部、及び前記第2ワイヤボンディング線に近接する凹部とを有し、
    前記第1電極と前記第2電極を電気的に接続し、前記第1半導体素子の上面電極と前記第2半導体素子の上面電極が電気的に同一電位であることを特徴とする請求項1に記載の電力変換装置。
  3. 前記第1半導体素子と前記第2半導体素子は、同時に電気的に同一の動作をしない素子同士の組み合わせであることを特徴とする請求項2に記載の電力変換装置。
  4. 前記ヒートスプレッダに設けた凹部の、前記ワイヤボンディングと前記上面電極のボンディング接続位置に対応する部分が、ボンディング接続位置に対応しない部分よりも浅く形成されていることを特徴とする請求項1から3のいずれか一項に記載の電力変換装置。
  5. 前記ヒートスプレッダの端部は、ヒートスプレッダ上面側に突出して前記半導体素子の側方に位置することを特徴とする請求項1から4のいずれか一項に記載の電力変換装置。
  6. 前記各半導体素子の制御端子と前記ヒートスプレッダの一面側である主面に設けた配線パターンを、ゲート電極接続線で電気的に接続し、且つ、前記ヒートスプレッダの端部近傍に設けたゲート配線接続端子と前記配線パターンを、電気的に接続することを特徴とする請求項1から5のいずれか一項に記載の電力変換装置。
  7. 前記第1基板上に実装した、制御端子を有する第1半導体素子と、
    前記第2基板上に実装した、制御端子を有する第3半導体素子と、
    前記ヒートスプレッダの一面側に設けた第1配線パターンと前記第1半導体素子の前記制御端子を電気的に接続する第1ゲート電極接続線、及び前記ヒートスプレッダの他面側に設けた第2配線パターンと前記第3半導体素子の前記制御端子を電気的に接続する第2ゲート電極接続線と、
    前記ヒートスプレッダに設けた、前記第1配線パターンと前記第2配線パターンを前記ヒートスプレッダの端部近傍に設けたゲート配線接続端子に接続する貫通電極と、
    前記第1半導体素子に対向する位置の前記第2基板上に実装した、前記第1半導体素子と同一の電気的動作を同時に行わない第2半導体素子と、
    前記第2半導体素子に対向する位置の前記第1基板上に実装した、前記第2半導体素子と同一の電気的動作を同時に行わない第4半導体素子と
    を有することを特徴とする請求項6に記載の電力変換装置。
  8. 前記ヒートスプレッダの一面側に、前記第1ワイヤボンディング線の配線方向に沿って配置し、前記凸部とする第3ワイヤボンディングと、
    前記ヒートスプレッダの他面側に、前記第2ワイヤボンディング線の配線方向に沿って配置し、前記凸部する第4ワイヤボンディングと
    を有することを特徴とする請求項1から6のいずれか一項に記載の電力変換装置。
  9. 前記ヒートスプレッダを構成する、一面側と他面側に凹部を有する第1ヒートスプレッダ、及び平板状基部にフィン部を有する第2ヒートスプレッダを有し、
    前記第2ヒートスプレッダの平板状基部が、前記各半導体素子の上面電極上にワイヤボンディング接続部分に対応する開口形状で実装されると共に、前記フィン部の先端が前記第1ヒートスプレッダの凹部に接続する
    ことを特徴とする請求項1から7のいずれか一項に記載の電力変換装置。
JP2008006851A 2008-01-16 2008-01-16 電力変換装置 Active JP5125530B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008006851A JP5125530B2 (ja) 2008-01-16 2008-01-16 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008006851A JP5125530B2 (ja) 2008-01-16 2008-01-16 電力変換装置

Publications (2)

Publication Number Publication Date
JP2009171732A true JP2009171732A (ja) 2009-07-30
JP5125530B2 JP5125530B2 (ja) 2013-01-23

Family

ID=40972280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008006851A Active JP5125530B2 (ja) 2008-01-16 2008-01-16 電力変換装置

Country Status (1)

Country Link
JP (1) JP5125530B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011064841A1 (ja) * 2009-11-25 2011-06-03 トヨタ自動車株式会社 半導体装置の冷却構造
US10930616B2 (en) 2017-04-12 2021-02-23 Mitsubishi Electric Corporation Semiconductor module, method for manufacturing semiconductor module, and power conversion apparatus
US11545460B2 (en) 2020-01-10 2023-01-03 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device having first and second wires in different diameter

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293808A (ja) * 1996-04-25 1997-11-11 Fujitsu Ltd 半導体装置
JP2001156225A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2001244407A (ja) * 2000-02-25 2001-09-07 Mitsubishi Materials Corp 半導体装置
JP2003007966A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 半導体装置
JP2003051573A (ja) * 2001-05-31 2003-02-21 Matsushita Electric Ind Co Ltd パワーモジュールとその製造方法
JP2003243560A (ja) * 2002-02-13 2003-08-29 Nec Kyushu Ltd 半導体装置
JP2004273837A (ja) * 2003-03-10 2004-09-30 Koyo Seiko Co Ltd 半導体装置
JP2004296663A (ja) * 2003-03-26 2004-10-21 Denso Corp 半導体装置
JP2004319822A (ja) * 2003-04-17 2004-11-11 Cosel Co Ltd 半導体の実装構造
JP2005012163A (ja) * 2003-05-26 2005-01-13 Denso Corp 半導体装置
JP2005175130A (ja) * 2003-12-10 2005-06-30 Toyota Motor Corp 半導体モジュール、半導体装置および負荷駆動装置
JP2005191178A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 半導体装置
JP2005268496A (ja) * 2004-03-18 2005-09-29 Denso Corp 半導体装置
JP2006066464A (ja) * 2004-08-24 2006-03-09 Toyota Industries Corp 半導体装置
JP2009170645A (ja) * 2008-01-16 2009-07-30 Nissan Motor Co Ltd 電力変換装置及びその製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293808A (ja) * 1996-04-25 1997-11-11 Fujitsu Ltd 半導体装置
JP2001156225A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2001244407A (ja) * 2000-02-25 2001-09-07 Mitsubishi Materials Corp 半導体装置
JP2003051573A (ja) * 2001-05-31 2003-02-21 Matsushita Electric Ind Co Ltd パワーモジュールとその製造方法
JP2003007966A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 半導体装置
JP2003243560A (ja) * 2002-02-13 2003-08-29 Nec Kyushu Ltd 半導体装置
JP2004273837A (ja) * 2003-03-10 2004-09-30 Koyo Seiko Co Ltd 半導体装置
JP2004296663A (ja) * 2003-03-26 2004-10-21 Denso Corp 半導体装置
JP2004319822A (ja) * 2003-04-17 2004-11-11 Cosel Co Ltd 半導体の実装構造
JP2005012163A (ja) * 2003-05-26 2005-01-13 Denso Corp 半導体装置
JP2005175130A (ja) * 2003-12-10 2005-06-30 Toyota Motor Corp 半導体モジュール、半導体装置および負荷駆動装置
JP2005191178A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 半導体装置
JP2005268496A (ja) * 2004-03-18 2005-09-29 Denso Corp 半導体装置
JP2006066464A (ja) * 2004-08-24 2006-03-09 Toyota Industries Corp 半導体装置
JP2009170645A (ja) * 2008-01-16 2009-07-30 Nissan Motor Co Ltd 電力変換装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011064841A1 (ja) * 2009-11-25 2011-06-03 トヨタ自動車株式会社 半導体装置の冷却構造
US10930616B2 (en) 2017-04-12 2021-02-23 Mitsubishi Electric Corporation Semiconductor module, method for manufacturing semiconductor module, and power conversion apparatus
US11545460B2 (en) 2020-01-10 2023-01-03 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device having first and second wires in different diameter

Also Published As

Publication number Publication date
JP5125530B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP5273101B2 (ja) 半導体モジュールおよびその製造方法
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
US8610263B2 (en) Semiconductor device module
CN109637983B (zh) 芯片封装
JP6653199B2 (ja) 半導体装置
JP2003031765A (ja) パワーモジュールおよびインバータ
JP2017005165A (ja) 半導体装置
JP7040032B2 (ja) 半導体装置
JP2009278134A (ja) パワーモジュールおよびインバータ
JP2017017109A (ja) 半導体装置
US20140367842A1 (en) Power semiconductor device and method of manufacturing the same
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP5125530B2 (ja) 電力変換装置
JP2012248700A (ja) 半導体装置
JP2007043204A (ja) パワーモジュールおよびインバータ
JP2015185835A (ja) 半導体装置及びその製造方法
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
JP5840102B2 (ja) 電力用半導体装置
CN110676232A (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
TW201916279A (zh) 晶片封裝
JP7163828B2 (ja) 半導体モジュールとそれを備えた半導体装置
JP5696676B2 (ja) 電子部品実装方法
JP6953859B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5125530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130213

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20130625