JP2009171732A - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP2009171732A JP2009171732A JP2008006851A JP2008006851A JP2009171732A JP 2009171732 A JP2009171732 A JP 2009171732A JP 2008006851 A JP2008006851 A JP 2008006851A JP 2008006851 A JP2008006851 A JP 2008006851A JP 2009171732 A JP2009171732 A JP 2009171732A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- heat spreader
- electrode
- wire bonding
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
【解決手段】第1放熱器17の主面上に実装した第1基板13と、第1基板13の主面上に実装した第1半導体素子11と、第1放熱器17の主面上或いは第1基板13の主面上に実装した第1電極15と、第1半導体素子11の上面に配置され、第1半導体素子11の第1上面電極23と第1電極13を電気的に接続する複数の第1ワイヤボンディング線24、及び第1上面電極23を接触させたヒートスプレッダ19と、ヒートスプレッダ19の一面側に設けた、第1ワイヤボンディング線24の間を通って第1上面電極23に接触又は近接する凸部19b、及び第1ワイヤボンディング線24に近接する凹部19aと、ヒートスプレッダ19の他面側に実装した第2放熱器18とを有する。
【選択図】図1
Description
図19は、従来の半導体装置の構造を模式的に示す断面説明図である。図19に示すように、従来の半導体装置1は、下側半導体素子2と上側半導体素子3を有している。下側半導体素子2は、はんだ4aによって接続された、両側に金属パターンを有する絶縁基板5aを介して、冷却器6aに実装されており、上側半導体素子3は、はんだ4bによって接続された、両側に金属パターンを有する絶縁基板5bを介して、冷却器6bに実装されている。
この従来の半導体装置1は、下側半導体素子2と上側半導体素子3の何れも表面側及び裏面側にそれぞれ冷却器6a,6b,6cを有することで、冷却性能を高め温度上昇を抑えようとしている。また、両半導体素子2,3を上下に重ねた積層構造とすることで、平面大きさの縮小化を図っている。
半導体素子2もしくは3の両面を冷却する為には、半導体素子の両面側に熱抵抗を少なく、冷却器や放熱体を接合する必要がある。特に半導体素子の平面に活電位に接続する電極面を形成した場合、電極面と冷却器や放熱体と熱抵抗を少なく接合することは非常に困難となる。
この発明の目的は、電力変換を行なう半導体素子を、熱抵抗増大化を招くことなく、効率良く冷却することができる電力変換装置を提供することである。
これにより、電力変換を行なう半導体素子を、大型化、コスト増加、熱抵抗増大化、応力集中を招くことなく、効率良く冷却することができる。
(第1実施の形態)
図1は、この発明の第1実施の形態に係る電力変換装置の構成を示す断面説明図である。図2は、図1のA−A線に沿う断面説明図である。図3は、図1のヒートスプレッダの裏面側の平面説明図である。図4は、図2においてヒートスプレッダを除いた平面説明図である。図5は、図4の各部断面構造を示し、(a)はB−B線に沿う断面説明図、(b)はC−C線に沿う断面説明図、(c)はD−D線に沿う断面説明図、(d)はE−E線に沿う断面説明図である。
第1半導体素子11と第2半導体素子12は、金属体からなる熱拡散のための放熱性部材であるヒートスプレッダ19をその間に挟み込んでおり、第1半導体素子11の外側には第1基板13を介して第1放熱器17が、第2半導体素子12の外側には第2基板14を介して第2放熱器18が、それぞれ位置している。つまり、第1半導体素子11、第1基板13及び第1放熱器17と、第2半導体素子12、第2基板14及び第2放熱器18は、ヒートスプレッダ19を挟み、それぞれの主面側が向き合うように対向して(図中、上下に)配置されている(図1参照)。
また、第1放熱器17の主面上、第1基板13に隣接させて、絶縁層21を介し第1電極15を実装し、第1半導体素子11の第1上面電極23(図4参照)と第1電極15を、第1ワイヤボンディング線24で電気的に接続する(図2参照)と共に、第1上面電極23と第1ワイヤボンディング線24を、第1半導体素子11の上面側に位置するヒートスプレッダ19に、高熱伝導性材料、例えば高熱伝導率接着剤25を介して接触させる(図5参照)。
また、回路基板20は、例えば、ゲート配線基板であり、接続線26により第1半導体素子11の制御端子27に接続されている(図1,4参照)。
ここで、ヒートスプレッダ19の一面側に凹凸部を設け、凸部が、第1ワイヤボンディング線24の間を通って第1上面電極23に接触又は近接した状態、凹部が、第1ワイヤボンディング線24に近接した状態になるようにする。
そこで、第1半導体素子11の第1上面電極23側に、第1ワイヤボンディング線24と同方向に延びる溝形状の凹部19aを離間して横並びに複数設け、隣接する凹部19aの間の仕切り壁状の凸部19bを有する、ヒートスプレッダ19(図3参照)を実装する。ヒートスプレッダ19の凹部19aは、第1ワイヤボンディング線24に近接配置可能な形状とする。
ヒートスプレッダ19の一面側に設けた溝状の凹部19aは、第1ワイヤボンディング線24の、第1半導体素子11の第1上面電極23に接続させるボンディング接続部分に対応する部分(図5(c)参照)を、このボンディング接続部分に対応しない部分(図5(d)参照)よりも浅くする。
そして、ヒートスプレッダ19の他面側、即ち、第1放熱器17が配置された主面側の反対側に、第2放熱器18を実装する(図1参照)。
また、第2放熱器18の主面上、第2基板14に隣接し、絶縁層29を介して第2電極16を実装し、第2半導体素子12の第2上面電極(図示しない)と第2電極16を、第2ワイヤボンディング線31で電気的に接続する。そして、第2上面電極と第2ワイヤボンディング線31を、ヒートスプレッダ19の第2半導体素子12側である他面側に、直接、或いは高熱伝導性材料、例えば高熱伝導率接着剤32を介して接触させる(図1参照)。
更に、ヒートスプレッダ19の他面側に、一面側と同様に、第2ワイヤボンディング線31と同方向に延びる溝形状の複数の凹部と、隣接する凹部の間の仕切り壁状の凸部を設け、凸部が、第2ワイヤボンディング線31の間を通って第2上面電極に接触又は近接した状態、凹部が、第2ワイヤボンディング線31に近接した状態にする。
ヒートスプレッダ19の他面側に設けた溝状の凹部は、ヒートスプレッダ19の一面側に設けた溝状の凹部19aと同様に、第2ワイヤボンディング線31の、第2半導体素子12の第2上面電極に接続させるボンディング接続部分に対応する部分を、このボンディング接続部分に対応しない部分よりも浅くする。
なお、この実施の形態では、電力変換装置として、例えば電動機を駆動するインバータ装置とし、第1半導体素子11がIGBT(Insulated Gate Bipolar Transistor)、第2半導体素子12がダイオードとする。また、第1半導体素子11は、エミッタ電極である第1上面電極23、ゲート電極である制御端子27を有している。ゲート電極(制御端子27)は、ゲート接続線(接続線26)を介してゲート配線基板(回路基板20)に接続される(図4参照)。
第2の効果として、第1半導体素子11の直上に金属体であるヒートスプレッダ19を載置することになるので、このヒートスプレッダ19が、第1半導体素子11を発生源とするノイズに対しシールド体として機能する。特に、第1半導体素子11に極めて近接して配置できるので、高いシールド効果を得ることができる。
一般に、電力変換装置は複数の半導体素子から構成されている。また、第1半導体素子11上面側に配置する第2放熱器18は、電力変換装置全体として1つである方が部品点数の削減や製造工程の簡略化の観点から望ましい。このような状況において、第1半導体素子11の厚さは必ずしも均一ではなく、その上、第1基板13に対する第2放熱器18の平行度も常に合致するとは限らない。
つまり、電力変換装置10のような複数の構成部材を積層する構造、更に、各半導体素子関連部分の厚さが必ずしも均一とは限らない構造の場合、各構成部材の寸法公差による精度ばらつきが発生するのは避けられない。しかしながら、本構成での高熱伝導率接着剤25が備える、熱硬化処理前は容易に変形可能という性質を利用して、高熱伝導率接着剤25の潰れにより、各構成部材の精度ばらつきを容易に吸収しその影響を受けないようにすることができる。
更に、電力変換装置10の製造が一層容易になる。即ち、高熱伝導率接着剤25は、塗布後に熱硬化処理を行なえばよいので、本構成のような、第1半導体素子11の上に第2放熱器18或いはヒートスプレッダ19を載せる積層構造体であっても、常温で高熱伝導率接着剤25を塗布した後、熱硬化を行えば、容易に構造体を形成することができる。
ここで、本構成では、第1半導体素子11の上面電極と第2半導体素子12の上面電極が電気的に同電位であることにより、両半導体素子11,12を十分に近接配置することができる。つまり、電気的な絶縁を得るために間隔を空ける必要が無い。
よって、第1半導体素子11と第2半導体素子12のそれぞれの発熱を、上下両面に低熱抵抗で伝えることができ、放熱器(第1放熱器17或いは第2放熱器18)へと導くことができるので、第1半導体素子11と第2半導体素子12の温度上昇を大幅に抑制することができる。
第9の効果として、ヒートスプレッダ19が有する熱容量によって、第1半導体素子11と第2半導体素子12の温度上昇を、更に抑制することができる。例えば、電力変換装置10が自動車等へ搭載して用いられる場合、一般的に、最大出力は車両発進時等の短時間に限られる場合が多い。この場合、ヒートスプレッダ19の熱容量によって、半導体素子の温度上昇が遅くなる効果が得られる。最大出力の継続時間が限定的になるならば、結果として、半導体素子の温度を低い状態に保持することが可能になる。
この状態で、半導体素子の制御端子27を接続する回路基板20を、第1基板13又は第2基板14に実装すると、この電気接続にかかる接続線26や回路基板20上の配線パターンや抵抗等の電子部品を配置する空間的余裕を、十分確保することができない。この結果、複雑な配置構造を採用せざるを得ない事態になってコスト増加をもたらすことが懸念される。
第11の効果として、第1ワイヤボンディング線24と第1電極15、及び第2ワイヤボンディング線31と第2電極16を、容易に接続することができる。これも、電力変換装置10の製造コストの削減に繋がる。
更に、これら接続部分の間隔に余裕を得るために、第1電極15を第1基板13より低くする形状、また、第2電極16を第2基板14より低くする形状にしたとしても、以下の問題が生じ易くなる。
本構成では、ヒートスプレッダ19を設けているため、これら電気的に電位が異なっている各構成部材の間隔を広くすることができる。よって、容易に、つまり、低コストに電気絶縁を図ることができる。
このため、例えば、第1半導体素子11をIGBT、第2半導体素子12をFRDとすると、第1半導体素子11及び第2半導体素子12のそれぞれの裏面電極は同電位になり、それぞれの上面電極も同電位になる。
このため、第1半導体素子11と第2半導体素子12の間は低熱抵抗で熱結合することができる。更に、第1半導体素子11と第2半導体素子12と放熱器17と放熱器18の間の熱結合は、従来通り、第1半導体素子11と第2半導体素子12の裏面側を絶縁層21を介して実装することにより行われており、この部分の熱結合を、十分、且つ、確実に行なうことは困難では無い。
第14の効果として、上面電極からの放熱に係る熱抵抗を小さくすることができる。第1ワイヤボンディング線24の第1半導体素子11の上面電極に対する高さ、及び第2ワイヤボンディング線31の第2半導体素子12の上面電極に対する高さは、一定ではない。よって、例えば、ワイヤボンディング線を半導体素子の上面電極に接続している部分は、必然的にワイヤボンディング線の位置が低くなる。この部分は、ヒートスプレッダ19の凹部19aも浅くして、ワイヤボンディング線とヒートスプレッダ19の空隙を小さいまま保つことができるので、上面電極からの放熱に係る熱抵抗を、更に小さくすることができる。加えて、半導体素子の冷却を図ることが可能になる。
(第2実施の形態)
図6に示すように、電力変換装置35は、第1半導体素子11及び第2半導体素子12を覆うヒートスプレッダ36を有している。つまり、ヒートスプレッダ36は、全周囲に、ヒートスプレッダ36の上面側である第1半導体素子11側に突出し、先端が第1半導体素子11の側方に位置して第1基板13側面に達する、突出壁部37を有している。第2半導体素子12側にも同様に、全周囲に、第2半導体素子12側に突出し、先端が第2半導体素子12の側方に位置して第2基板14側面に達する、突出壁部(図示しない)を有している。
その他の構成及び作用は、第1実施の形態のヒートスプレッダ19と同様である。
なお、電力変換装置35は、第1半導体素子11側の第1構成体と、第1構成体に対応する、第2半導体素子12側の第2構成体とが、ヒートスプレッダ36を挟んで対向配置された構造を有しており、第1構成体における構成及び効果について説明したことは、第2構成体についても同様に適用される。
第1の効果として、電力変換装置35の製造工程において、ヒートスプレッダ36を、半導体素子(第1半導体素子11と第2半導体素子12)の上面、即ち、ヒートスプレッダ36側面に合わせる位置合わせが容易になる。
ここで、ヒートスプレッダ36を、第1半導体素子11と第2半導体素子12の形状に基づいて、突出壁部37や凹部19aの寸法・間隔を決定して形成することは容易にできる。
第2の効果として、第1半導体素子11及び第2半導体素子12の各上面電極からヒートスプレッダ36の突出壁部37を介して、第1半導体素子11を実装している第1基板13から第1放熱器17に放熱することもできる。
これにより、上述した電力変換装置を、更に、容易に形成することができると共に、冷却性能を一層向上させることができる。
(第3実施の形態)
図7から図11に示すように、電力変換装置40は、ヒートスプレッダ41、配線パターン42及びゲート配線接続端子43を有している(図7,9,10参照)。ヒートスプレッダ41は、突出壁部37が形成されたヒートスプレッダ36と同様の構成(図11参照)を有するのに加え、ヒートスプレッダ41の上下両端面を貫通する貫通電極41a(図8〜10参照)を有している。
その他の構成及び作用は、第2実施の形態の電力変換装置35(図6参照)と同様である。
上記構成を有することにより、電力変換装置40は、第2実施の形態に係る電力変換装置35によって得られる効果に加え、以下の効果も得ることができる。
本構成では、第1半導体素子11の上側に、ヒートスプレッダ41を活用してゲート配線基板20を配置することができるため、投影面積でみた場合に、ゲート配線基板20を配置するために用意しなければならないスペースを殆ど無くすことができる。これにより、電力変換装置を、更に、小型化することができる。
(第4実施の形態)
図12から図14に示すように、電力変換装置45は、第3実施の形態に係る電力変換装置40のヒートスプレッダ41と同様のヒートスプレッダ46を有しており(図4参照)、電力変換装置40の第1半導体素子11と同様の第1半導体素子47及び第3半導体素子49、第2半導体素子12と同様の第2半導体素子48及び第4半導体素子50の、4個の半導体素子を有している(図12,13参照)。
更に、第1配線パターン51と第2配線パターン52を、ヒートスプレッダ46の上下両端面を貫通する貫通電極46aを介して、ヒートスプレッダ46の端部近傍に設けたゲート配線接続端子(図示せず)に接続する。
なお、電力変換装置45は、第1半導体素子11側の第1構成体と、第1構成体に対応する、第2半導体素子12側の第2構成体とが、ヒートスプレッダ46を挟んで対向配置された構造を有しており、第1構成体における構成及び効果について説明したことは、第2構成体についても同様に適用される。
上記構成を有することにより、電力変換装置45は、第3実施の形態に係る電力変換装置40によって得られる効果に加え、以下の効果も得ることができる。
第1の効果として、冷却性能の更なる向上を図ることができる。複数のIGBT47,49は、電気的に同一に動作し同時に発熱するため、IGBTのすぐ横に他のIGBTを配置すると、お互いの熱流が干渉して、更に、素子温度を上昇させてしまう。これは、FRDも同様である。本構成においては、複数のIGBTとFRDを並列させる場合でも、素子間隔を必要以上に開けることなく、IGBTの横に近接してFRDを配置することができるため、電気的に同一に動作する半導体素子同士が熱干渉することを防止して、半導体素子の冷却性能を、更に、向上させることができる。
これにより、半導体素子の温度上昇を抑えつつ、投影面積で見て各半導体素子の端部が重なった状態まで近づける高密度配置が容易に可能になるため、電力変換装置を、更に、小型化することができる。
(第5実施の形態)
図15,16に示すように、電力変換装置55は、第4実施の形態に係る電力変換装置45のヒートスプレッダ46に代えて、主面上に更にワイヤボンディング線を接続したヒートスプレッダ56を有している。ヒートスプレッダ56は、主面上に、第1ワイヤボンディング線24及び第2ワイヤボンディング線31に加えて、第3ワイヤボンディング線57及び第4ワイヤボンディング線58を接続することにより、恰も突部と凹部を有するヒートスプレッダ形状としている。
これにより、第3ワイヤボンディング線57及び第4ワイヤボンディング線58が、第4実施の形態で示したヒートスプレッダ46の突部と同様な形状となる。また、第3ワイヤボンディング線57の間及び第4ワイヤボンディング線58の間の各空間が、それぞれ第4実施の形態に示すヒートスプレッダ46の溝部と同様な形状となる。
なお、電力変換装置55は、第1半導体素子11側の第1構成体と、第1構成体に対応する、第2半導体素子12側の第2構成体とが、ヒートスプレッダ56を挟んで対向配置された構造を有しており、第1構成体における構成及び効果について説明したことは、第2構成体についても同様に適用される。
また、上記説明では、第4実施の形態に係る電力変換装置45に第3ワイヤボンディング線57及び第4ワイヤボンディング線58を付加する構成として説明したが、第1実施の形態から第3実施の形態に係る電力変換装置に対しても、同様に、第3ワイヤボンディング線57及び第4ワイヤボンディング線58を付加する構成としてもよい。
主面の一面側と他面側のそれぞれに凹部と突部を有するヒートスプレッダを、更に、容易に形成することができる。これによって、電力変換装置の製造コストを、更に低減することができる。即ち、第3ワイヤボンディング線57及び第4ワイヤボンディング線58を、第1〜4実施の形態の各ヒートスプレッダの突部として、半導体素子の上面電極を経ての熱伝導に寄与させることができる。
よって、ヒートスプレッダ56として、微細な凹凸加工を施す必要が無く、従来の一般的な技術であるワイヤボンディング線接続により、同様な効果を得ることができる。この結果、電力変換装置の製造コストを、更に低減することができる。
(第6実施の形態)
つまり、第1ヒートスプレッダ61は、一面側に第1半導体素子47及び第4半導体素子50を、他面側に第2半導体素子48及び第3半導体素子49を、それぞれ入り込ませることができる溝状の凹部61aを有し、第2ヒートスプレッダ62は、平板状基部の一方の面から略直交して突出する壁状部を並設したフィン部62aを有している。
その他の構成及び作用は、第4実施の形態に係る電力変換装置45と同様である。
上記構成を有することにより、電力変換装置60は、第4実施の形態に係る電力変換装置45によって得られる効果に加え、以下の効果も得ることができる。
第1の効果として、更に上面電極側からの放熱に係る熱抵抗を低減することができると共に、ヒートスプレッダ(61,62)を半導体素子(47,48,49,50)の上面電極上に実装することが、更に容易になる。
更に、第1ワイヤボンディング線24及び第2ワイヤボンディング線31それ自体に、ヒートスプレッダが接触する可能性を排除することができるので、本構成を形成する実装作業において、第1ワイヤボンディング線24及び第2ワイヤボンディング線31に何らかの損傷を与えてしまう虞も無い。
図18は、半導体素子と放熱器の配置構成の他の例を示す断面説明図である。図18に示すように、第1放熱器17上に、第1半導体素子11(47)及び第4半導体素子50を配置し、その上面電極の上に、ヒートスプレッダ65を配置する構成、即ち、ヒートスプレッダを挟んでその両面側に半導体素子と放熱器を配置するのではなく、ヒートスプレッダの一面側にのみ半導体素子と放熱器を配置する構成においても、上記各実施の形態で説明した各効果は、第1半導体素子11(47)及び第4半導体素子50に対し同様に得ることができる。
また、この発明において、前記第1半導体素子と前記第2半導体素子は、同時に電気的に同一の動作をしない素子同士の組み合わせであることが好ましい。
また、この発明において、前記ヒートスプレッダの端部は、ヒートスプレッダ上面側に突出して前記半導体素子の側方に位置することが好ましい。
また、この発明において、前記各半導体素子の制御端子と前記ヒートスプレッダの一面側である主面に設けた配線パターンを、ゲート電極接続線で電気的に接続し、且つ、前記ヒートスプレッダの端部近傍に設けたゲート配線接続端子と前記配線パターンを、電気的に接続することが好ましい。
また、この発明において、前記ヒートスプレッダを構成する、一面側と他面側に凹部を有する第1ヒートスプレッダ、及び平板状基部にフィン部を有する第2ヒートスプレッダを有し、前記第2ヒートスプレッダの平板状基部が、前記各半導体素子の上面電極上にワイヤボンディング接続部分に対応する開口形状で実装されると共に、前記フィン部の先端が前記第1ヒートスプレッダの凹部に接続することが好ましい。
11,47 第1半導体素子
12,48 第2半導体素子
13 第1基板
14 第2基板
15 第1電極
16 第2電極
17 第1放熱器
18 第2放熱器
19,36,41,46,56,65 ヒートスプレッダ
19a,61a 凹部
19b 凸部
20 回路基板
21,29 絶縁層
22,30 はんだ層
23 第1上面電極
24 第1ワイヤボンディング線
25,32 高熱伝導率接着剤
26 接続線
27,47a,49a 制御端子
31 第2ワイヤボンディング線
33 スイッチ回路
37 突出壁部
37a 配線口
41a,46a 貫通電極
42 配線パターン
42a ゲート電極接続線
43 ゲート配線接続端子
49 第3半導体素子
50 第4半導体素子
51 第1配線パターン
51a 第1ゲート電極接続線
52 第2配線パターン
52a 第2ゲート電極接続線
57 第3ワイヤボンディング線
58 第4ワイヤボンディング線
61 第1ヒートスプレッダ
62 第2ヒートスプレッダ
62a フィン部
Claims (9)
- 第1放熱器と、
前記第1放熱器の主面上に実装した第1基板と、
前記第1基板の主面上に実装した第1半導体素子と、
前記第1放熱器の主面上或いは前記第1基板の主面上に実装した第1電極と、
前記第1半導体素子の上面に配置され、前記第1半導体素子の第1上面電極と前記第1電極を電気的に接続する複数の第1ワイヤボンディング線、及び前記第1上面電極を接触させたヒートスプレッダと、
前記ヒートスプレッダの一面側に設けた、前記第1ワイヤボンディング線の間を通って前記第1上面電極に接触又は近接する凸部、及び前記第1ワイヤボンディング線に近接する凹部と、
前記ヒートスプレッダの他面側に実装した第2放熱器と
を有することを特徴とする電力変換装置。 - 前記第2放熱器の主面上に実装した第2基板と、
前記第2基板の主面上に実装した第2半導体素子と、
前記第2放熱器の主面上或いは前記第2基板の主面上に実装した第2電極と、
前記第2半導体素子の第2上面電極と前記第2電極を電気的に接続する複数の第2ワイヤボンディング線を接触させた、前記ヒートスプレッダの他面側に設けた、前記第2ワイヤボンディング線の間を通って前記第2上面電極に接触又は近接する凸部、及び前記第2ワイヤボンディング線に近接する凹部とを有し、
前記第1電極と前記第2電極を電気的に接続し、前記第1半導体素子の上面電極と前記第2半導体素子の上面電極が電気的に同一電位であることを特徴とする請求項1に記載の電力変換装置。 - 前記第1半導体素子と前記第2半導体素子は、同時に電気的に同一の動作をしない素子同士の組み合わせであることを特徴とする請求項2に記載の電力変換装置。
- 前記ヒートスプレッダに設けた凹部の、前記ワイヤボンディングと前記上面電極のボンディング接続位置に対応する部分が、ボンディング接続位置に対応しない部分よりも浅く形成されていることを特徴とする請求項1から3のいずれか一項に記載の電力変換装置。
- 前記ヒートスプレッダの端部は、ヒートスプレッダ上面側に突出して前記半導体素子の側方に位置することを特徴とする請求項1から4のいずれか一項に記載の電力変換装置。
- 前記各半導体素子の制御端子と前記ヒートスプレッダの一面側である主面に設けた配線パターンを、ゲート電極接続線で電気的に接続し、且つ、前記ヒートスプレッダの端部近傍に設けたゲート配線接続端子と前記配線パターンを、電気的に接続することを特徴とする請求項1から5のいずれか一項に記載の電力変換装置。
- 前記第1基板上に実装した、制御端子を有する第1半導体素子と、
前記第2基板上に実装した、制御端子を有する第3半導体素子と、
前記ヒートスプレッダの一面側に設けた第1配線パターンと前記第1半導体素子の前記制御端子を電気的に接続する第1ゲート電極接続線、及び前記ヒートスプレッダの他面側に設けた第2配線パターンと前記第3半導体素子の前記制御端子を電気的に接続する第2ゲート電極接続線と、
前記ヒートスプレッダに設けた、前記第1配線パターンと前記第2配線パターンを前記ヒートスプレッダの端部近傍に設けたゲート配線接続端子に接続する貫通電極と、
前記第1半導体素子に対向する位置の前記第2基板上に実装した、前記第1半導体素子と同一の電気的動作を同時に行わない第2半導体素子と、
前記第2半導体素子に対向する位置の前記第1基板上に実装した、前記第2半導体素子と同一の電気的動作を同時に行わない第4半導体素子と
を有することを特徴とする請求項6に記載の電力変換装置。 - 前記ヒートスプレッダの一面側に、前記第1ワイヤボンディング線の配線方向に沿って配置し、前記凸部とする第3ワイヤボンディングと、
前記ヒートスプレッダの他面側に、前記第2ワイヤボンディング線の配線方向に沿って配置し、前記凸部する第4ワイヤボンディングと
を有することを特徴とする請求項1から6のいずれか一項に記載の電力変換装置。 - 前記ヒートスプレッダを構成する、一面側と他面側に凹部を有する第1ヒートスプレッダ、及び平板状基部にフィン部を有する第2ヒートスプレッダを有し、
前記第2ヒートスプレッダの平板状基部が、前記各半導体素子の上面電極上にワイヤボンディング接続部分に対応する開口形状で実装されると共に、前記フィン部の先端が前記第1ヒートスプレッダの凹部に接続する
ことを特徴とする請求項1から7のいずれか一項に記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008006851A JP5125530B2 (ja) | 2008-01-16 | 2008-01-16 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008006851A JP5125530B2 (ja) | 2008-01-16 | 2008-01-16 | 電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009171732A true JP2009171732A (ja) | 2009-07-30 |
JP5125530B2 JP5125530B2 (ja) | 2013-01-23 |
Family
ID=40972280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008006851A Active JP5125530B2 (ja) | 2008-01-16 | 2008-01-16 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5125530B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011064841A1 (ja) * | 2009-11-25 | 2011-06-03 | トヨタ自動車株式会社 | 半導体装置の冷却構造 |
US10930616B2 (en) | 2017-04-12 | 2021-02-23 | Mitsubishi Electric Corporation | Semiconductor module, method for manufacturing semiconductor module, and power conversion apparatus |
US11545460B2 (en) | 2020-01-10 | 2023-01-03 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device having first and second wires in different diameter |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09293808A (ja) * | 1996-04-25 | 1997-11-11 | Fujitsu Ltd | 半導体装置 |
JP2001156225A (ja) * | 1999-11-24 | 2001-06-08 | Denso Corp | 半導体装置 |
JP2001244407A (ja) * | 2000-02-25 | 2001-09-07 | Mitsubishi Materials Corp | 半導体装置 |
JP2003007966A (ja) * | 2001-06-19 | 2003-01-10 | Mitsubishi Electric Corp | 半導体装置 |
JP2003051573A (ja) * | 2001-05-31 | 2003-02-21 | Matsushita Electric Ind Co Ltd | パワーモジュールとその製造方法 |
JP2003243560A (ja) * | 2002-02-13 | 2003-08-29 | Nec Kyushu Ltd | 半導体装置 |
JP2004273837A (ja) * | 2003-03-10 | 2004-09-30 | Koyo Seiko Co Ltd | 半導体装置 |
JP2004296663A (ja) * | 2003-03-26 | 2004-10-21 | Denso Corp | 半導体装置 |
JP2004319822A (ja) * | 2003-04-17 | 2004-11-11 | Cosel Co Ltd | 半導体の実装構造 |
JP2005012163A (ja) * | 2003-05-26 | 2005-01-13 | Denso Corp | 半導体装置 |
JP2005175130A (ja) * | 2003-12-10 | 2005-06-30 | Toyota Motor Corp | 半導体モジュール、半導体装置および負荷駆動装置 |
JP2005191178A (ja) * | 2003-12-25 | 2005-07-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2005268496A (ja) * | 2004-03-18 | 2005-09-29 | Denso Corp | 半導体装置 |
JP2006066464A (ja) * | 2004-08-24 | 2006-03-09 | Toyota Industries Corp | 半導体装置 |
JP2009170645A (ja) * | 2008-01-16 | 2009-07-30 | Nissan Motor Co Ltd | 電力変換装置及びその製造方法 |
-
2008
- 2008-01-16 JP JP2008006851A patent/JP5125530B2/ja active Active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09293808A (ja) * | 1996-04-25 | 1997-11-11 | Fujitsu Ltd | 半導体装置 |
JP2001156225A (ja) * | 1999-11-24 | 2001-06-08 | Denso Corp | 半導体装置 |
JP2001244407A (ja) * | 2000-02-25 | 2001-09-07 | Mitsubishi Materials Corp | 半導体装置 |
JP2003051573A (ja) * | 2001-05-31 | 2003-02-21 | Matsushita Electric Ind Co Ltd | パワーモジュールとその製造方法 |
JP2003007966A (ja) * | 2001-06-19 | 2003-01-10 | Mitsubishi Electric Corp | 半導体装置 |
JP2003243560A (ja) * | 2002-02-13 | 2003-08-29 | Nec Kyushu Ltd | 半導体装置 |
JP2004273837A (ja) * | 2003-03-10 | 2004-09-30 | Koyo Seiko Co Ltd | 半導体装置 |
JP2004296663A (ja) * | 2003-03-26 | 2004-10-21 | Denso Corp | 半導体装置 |
JP2004319822A (ja) * | 2003-04-17 | 2004-11-11 | Cosel Co Ltd | 半導体の実装構造 |
JP2005012163A (ja) * | 2003-05-26 | 2005-01-13 | Denso Corp | 半導体装置 |
JP2005175130A (ja) * | 2003-12-10 | 2005-06-30 | Toyota Motor Corp | 半導体モジュール、半導体装置および負荷駆動装置 |
JP2005191178A (ja) * | 2003-12-25 | 2005-07-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2005268496A (ja) * | 2004-03-18 | 2005-09-29 | Denso Corp | 半導体装置 |
JP2006066464A (ja) * | 2004-08-24 | 2006-03-09 | Toyota Industries Corp | 半導体装置 |
JP2009170645A (ja) * | 2008-01-16 | 2009-07-30 | Nissan Motor Co Ltd | 電力変換装置及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011064841A1 (ja) * | 2009-11-25 | 2011-06-03 | トヨタ自動車株式会社 | 半導体装置の冷却構造 |
US10930616B2 (en) | 2017-04-12 | 2021-02-23 | Mitsubishi Electric Corporation | Semiconductor module, method for manufacturing semiconductor module, and power conversion apparatus |
US11545460B2 (en) | 2020-01-10 | 2023-01-03 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device having first and second wires in different diameter |
Also Published As
Publication number | Publication date |
---|---|
JP5125530B2 (ja) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4973059B2 (ja) | 半導体装置及び電力変換装置 | |
JP5273101B2 (ja) | 半導体モジュールおよびその製造方法 | |
WO2013021647A1 (ja) | 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法 | |
US8610263B2 (en) | Semiconductor device module | |
CN109637983B (zh) | 芯片封装 | |
JP6653199B2 (ja) | 半導体装置 | |
JP2003031765A (ja) | パワーモジュールおよびインバータ | |
JP2017005165A (ja) | 半導体装置 | |
JP7040032B2 (ja) | 半導体装置 | |
JP2009278134A (ja) | パワーモジュールおよびインバータ | |
JP2017017109A (ja) | 半導体装置 | |
US20140367842A1 (en) | Power semiconductor device and method of manufacturing the same | |
JP5217015B2 (ja) | 電力変換装置及びその製造方法 | |
JP5125530B2 (ja) | 電力変換装置 | |
JP2012248700A (ja) | 半導体装置 | |
JP2007043204A (ja) | パワーモジュールおよびインバータ | |
JP2015185835A (ja) | 半導体装置及びその製造方法 | |
KR20180087330A (ko) | 파워 모듈의 양면 냉각을 위한 금속 슬러그 | |
JP5840102B2 (ja) | 電力用半導体装置 | |
CN110676232A (zh) | 一种半导体器件封装结构及其制作方法、一种电子设备 | |
JP2017054855A (ja) | 半導体装置、及び半導体パッケージ | |
TW201916279A (zh) | 晶片封裝 | |
JP7163828B2 (ja) | 半導体モジュールとそれを備えた半導体装置 | |
JP5696676B2 (ja) | 電子部品実装方法 | |
JP6953859B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101222 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111117 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5125530 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130213 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20130625 |