JP2009170492A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009170492A JP2009170492A JP2008004100A JP2008004100A JP2009170492A JP 2009170492 A JP2009170492 A JP 2009170492A JP 2008004100 A JP2008004100 A JP 2008004100A JP 2008004100 A JP2008004100 A JP 2008004100A JP 2009170492 A JP2009170492 A JP 2009170492A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- semiconductor device
- adhesive film
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 206
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000002313 adhesive film Substances 0.000 claims abstract description 197
- 229920005989 resin Polymers 0.000 claims abstract description 166
- 239000011347 resin Substances 0.000 claims abstract description 166
- 239000000463 material Substances 0.000 claims abstract description 66
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 33
- 239000002245 particle Substances 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 43
- 239000000853 adhesive Substances 0.000 claims description 26
- 230000001070 adhesive effect Effects 0.000 claims description 26
- 239000003607 modifier Substances 0.000 claims description 3
- 230000003750 conditioning effect Effects 0.000 abstract 2
- 239000000945 filler Substances 0.000 description 83
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 64
- 239000012790 adhesive layer Substances 0.000 description 64
- 239000010408 film Substances 0.000 description 48
- 239000010410 layer Substances 0.000 description 41
- 239000000377 silicon dioxide Substances 0.000 description 32
- 239000003822 epoxy resin Substances 0.000 description 30
- 229920000647 polyepoxide Polymers 0.000 description 30
- 238000004088 simulation Methods 0.000 description 14
- 239000011521 glass Substances 0.000 description 13
- 239000010419 fine particle Substances 0.000 description 12
- 238000007639 printing Methods 0.000 description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 9
- 230000007423 decrease Effects 0.000 description 9
- 230000010354 integration Effects 0.000 description 9
- 229910052799 carbon Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 150000008065 acid anhydrides Chemical class 0.000 description 7
- 238000001035 drying Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 5
- 229910018605 Ni—Zn Inorganic materials 0.000 description 5
- 238000012937 correction Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 229910001882 dioxygen Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- 229910000859 α-Fe Inorganic materials 0.000 description 5
- 239000003522 acrylic cement Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000011882 ultra-fine particle Substances 0.000 description 4
- 229920002799 BoPET Polymers 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229920006026 co-polymeric resin Polymers 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005990 polystyrene resin Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00253—Processes for integrating an electronic processing unit with a micromechanical structure not provided for in B81C1/0023 - B81C1/00246
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Micromachines (AREA)
Abstract
【解決手段】内部にMEMSデバイス22を含み、MEMSデバイスと電気的に接続される第1パッド24がMEMSデバイスの上面に形成された第1チップ20と、内部に半導体デバイス12を含み、半導体デバイスと電気的に接続される第2パッド12が半導体デバイスの上面に形成された第2チップ10と、第1樹脂34に第1材料定数調整剤36aが添加された第1接着膜32aと、第2樹脂34に第2材料定数調整剤36bが添加された第2接着膜32bとが積層された積層構造を有し、少なくとも第1チップの側面と第2チップの側面とを接着する接着部30と、を備えている。
【選択図】図1
Description
本発明の第1実施形態による半導体装置を図1に示す。本実施形態の半導体装置1は、半導体チップ10と、MEMSチップ20と、これらのチップの側面に設けられ、半導体チップ10とMEMSチップ20とを接着する接着層30と、を備えている。半導体チップ10は内部に半導体デバイス12(例えば、CMOSデバイス)を含み、上面に半導体デバイス12と電気的に接続されるパッド14が設けられている。MEMSチップ20は内部にMEMSデバイス22を含み、上面にMEMSデバイス22と電気的に接続されるパッド24が設けられている。接着層30は、樹脂に異なる材料定数調整剤が含まれた、接着膜32a、32bからなる積層構造を有している。接着膜32aは樹脂34に平均粒径が比較的大きなシリカを主成分とするフィラー36aが添加され、接着膜32bは樹脂34に平均粒径が比較的小さなシリカを主成分とするフィラー36bが添加された構造を有している。チップ10、20のそれぞれのパッド14、24が表面に露出した側を主面と称すると、チップ10、20の主面側の接着膜32bが設けられ、主面と反対側に接着膜32aが設けられた積層構造を有している。なお、本実施形態においては、接着層30は、チップ10、20との間ばかりでなく、チップ10とチップ20との周囲に設けられている。
S = (Sr×Vr)/ ( Vr + Vf ) (1)
で与えられる。ここで、Srは樹脂単体の硬化収縮率である。図3に通常粒径(5μm〜50μm)のフィラーの体積分率Vfと樹脂の硬化収縮率Sの相関を示す。硬化収縮率は樹脂の体積分率に依存し、フィラー量が増加するに従って小さくなる。
Y = Yr[ ( 1−( Vf )1/2 + ( Vf )1/2 / { ( 1− [ ( Vf )1/2 × ( 1− Yr / Yf ) ] } ] (2)
次に、本発明の第2実施形態による半導体装置を図12に示す。本実施形態の半導体装置1Aは、図1に示す第1実施形態の半導体装置1において、チップ10、20の主面と反対側の面(裏面)にも接着膜32cを設けた構成となっている。すなわち、接着膜32cは、裏打ち層となっており、かつ半導体チップ10とMEMSチップ20との間に設けられ、半導体チップ10とMEMSチップ20とを接着する接着層30Aが、接着膜32c、接着膜32a、接着膜32bの順に積層された積層構造を備えている。そして、これらの接着膜32a、32b、32cは、少なくとも二つ以上の異なる材料定数調整剤が含まれている。接着膜32bは、平均粒径の小さいシリカを主成分とするフィラー36bが添加された樹脂で、接着膜32aは、接着膜32bに含有されるフィラーの粒子よりも平均粒径の大きいフィラー36aが添加された樹脂であり、接着膜32cは、接着膜32a、32bの材料定数調整剤36a、36bと異なる構成材料定数調整剤36cが添加された樹脂である。なお、本実施形態の半導体装置1Aも、図2に示す第1実施形態の半導体装置と同様に、主面側上に平坦化膜50を形成し、この平坦化膜50にパッド14、24に接続するビアホール52を形成し、このビアホール52を埋め込むように配線54を形成した後、擬似SOCとして用いる(図13)。なお、配線54としては、半導体チップ10のパッド14と、MEMSチップ20のパッド24とを電気的に接続することにより半導体チップ10とMEMSチップ20とを電気的に接続する配線と、半導体チップ10またはMEMSチップ20を外部と接続する配線とを含んでいる。
本発明の第1実施例による半導体装置を図1に示す。本実施例の半導体装置1は、半導体チップ10と、MEMSチップ20と、半導体チップ10とMEMSチップ20とを接着する接着層30と、を備えている。半導体チップ10は内部に半導体デバイス12(例えば、CMOSデバイス)を含み、上面に半導体デバイス12と電気的に接続されるパッド14が設けられている。MEMSチップ20は内部にMEMSデバイス22を含み、上面にMEMSデバイス22と電気的に接続されるパッド24が設けられている。接着層30は、樹脂に異なる材料定数調整剤が含まれた、接着膜32a、32bからなる積層構造を有している。接着膜32aは樹脂34に平均粒径が比較的大きなシリカを主成分とするフィラー36aが添加され、接着膜32bは樹脂34に平均粒径が比較的小さなシリカを主成分とするフィラー36bが添加された構造を有している。本実施例の半導体装置1に配線層を形成した擬似SOCを図2に示す。
次に、本発明の第2実施例による半導体装置を図12に示す。本実施例の半導体装置1Aは、図1に示す第1実施例の半導体装置1において、チップ10、20の主面と反対側の面(裏面)にも接着膜32cを設けた構成となっている。すなわち、接着膜32cは、裏打ち層となっており、かつ半導体チップ10とMEMSチップ20との間に設けられ、半導体チップ10とMEMSチップ20とを接着する接着層30Aが、接着膜32c、接着膜32a、接着膜32bからなる積層構造を備えている。そして、これらの接着膜32a、32b、32cは、少なくとも二つ以上の異なる材料定数調整剤が含まれている。接着膜32bは、平均粒径の小さいシリカを主成分とするフィラー36bが添加された樹脂で、接着膜32aは、接着膜32bに含有されるフィラーの粒子よりも平均粒径の大きいフィラー36aが添加された樹脂であり、接着膜32cは、接着膜32a、32bの材料定数調整剤36a、36bと異なる構成材料定数調整剤36cが添加された樹脂である。なお、本実施例の半導体装置1Aも、図2に示す第1実施例の半導体装置と同様に、主面側上に平坦化膜50を形成し、この平坦化膜50にパッド14、24に接続するビアホール52を形成し、このビアホール52を埋め込むように配線54を形成し、擬似SOCが完成する(図13)。なお、配線54としては、半導体チップ10のパッド14と、MEMSチップ20のパッド24とを電気的に接続することにより半導体チップ10とMEMSチップ20とを電気的に接続する配線と、半導体チップ10またはMEMSチップ20を外部と接続する配線とを含んでいる。
次に、本発明の第3実施例による半導体装置を図18に示す。本実施例の半導体装置1Bは、半導体チップ10と、MEMSチップ20と、半導体チップ10とMEMSチップ20とを接着する接着層30Bと、を備えている。半導体チップ10は内部に半導体デバイス12(例えば、CMOSデバイス)を含み、上面に半導体デバイス12と電気的に接続されるパッド14が設けられている。MEMSチップ20は内部にMEMSデバイス22を含み、上面にMEMSデバイス22と電気的に接続されるパッド24が設けられている。接着層30Bは、樹脂に異なる材料定数調整剤が含まれた、接着膜32a、32cからなる積層構造を有している。なお、接着膜32aは半導体チップ(以下、CMOSチップともいう)10およびMEMSチップ20のそれぞれのパッドが形成された面(主面)と反対側の面(裏面)にも設けられている。
次に、本発明の第4実施例による半導体装置を図21に示す。本実施例の半導体装置1Cは、半導体チップ10と、MEMSチップ20と、半導体チップ10とMEMSチップ20とを接着する接着層30Cと、を備えている。半導体チップ10は内部に半導体デバイス12(例えば、CMOSデバイス)を含み、上面に半導体デバイス12と電気的に接続されるパッド14が設けられている。MEMSチップ20は内部にMEMSデバイス22を含み、上面にMEMSデバイス22と電気的に接続されるパッド24が設けられている。接着層30Cは、樹脂に異なる材料定数調整剤が含まれた、接着膜32a、32b、32dからなる積層構造を有している。接着膜32dが半導体装置1Cの一番下層に設けられ、接着膜32d上に接着膜32aが設けられ、接着膜32a上に接着膜32bが設けられた構成となっている。
次に、本発明の第5実施例による半導体装置を図24に示す。本実施例の半導体装置1Cは、半導体チップ10と、MEMSチップ20と、受動部品チップ80と、これらのチップ10、20,80を接着する接着層30Dとを備えている。半導体チップ10は内部に半導体デバイス12(例えば、CMOSデバイス)を含み、上面に半導体デバイス12と電気的に接続されるパッド14が設けられている。MEMSチップ20は内部にMEMSデバイス22を含み、上面にMEMSデバイス22と電気的に接続されるパッド24が設けられている。受動部品チップ80は内部に受動部品82を含み、両側面に受動部品82と電気的に接続された端子84が設けられている。接着層30Dは、樹脂に異なる材料定数調整剤が含まれた、接着膜32d、32e、32fからなる積層構造を有している。接着膜32dが半導体装置1Dの一番下層に設けられ、接着膜32d上に接着膜32eが設けられ、接着膜32e上に接着膜32fが設けられた構成となっている。本実施例においては、半導体チップ10およびMEMSチップ20の下に接着膜32dが設けられ、受動部品チップ80の下に接着膜32d、32eの積層膜が設けられている。
本発明の第6実施例による半導体装置を図25に示す。本実施例の半導体装置1Eは、半導体チップ10と、MEMSチップ20と、半導体チップ10とMEMSチップ20とを接着する接着層82と、を備えている。半導体チップ10は内部に半導体デバイス(例えば、CMOSデバイス)を含み、上面に半導体デバイスと電気的に接続されるパッド14が設けられている。MEMSチップ20は内部にMEMSデバイス22を含み、上面にMEMSデバイス22と電気的に接続されるパッド24が設けられている。接着層82は、樹脂に異なる材料定数調整剤が含まれた、第1接着膜83と第2接着膜84からなる積層構造を有している。第1接着膜83は感光性樹脂をパターニング後、仮焼成したもので、チップ10、20の近傍の周囲を囲むように形成されている。第2接着膜84は平均粒径10μmのシリカを主成分とするフィラー86が添加されている。本実施例の半導体装置1Eに配線層を形成した擬似SOCを図26に示す。
1A 半導体装置
1B 半導体装置
1C 半導体装置
1D 半導体装置
10 半導体チップ(CMOSチップ)
12 半導体デバイス
14 パッド
20 MEMSチップ
22 MEMSデバイス
24 パッド
30 接着層
32a 接着膜
32b 接着膜
32c 接着膜
32d 接着膜
32e 接着膜
32f 接着膜
34 エポキシ樹脂
36a フィラー
36b フィラー
36c フィラー
36d フィラー
36e フィラー
36f フィラー
50 平坦化膜
52 ビア
54 配線
80 受動部品チップ
82 受動部品
84 端子
Claims (8)
- 内部にMEMSデバイスを含み、前記MEMSデバイスと電気的に接続される第1パッドが前記MEMSデバイスの上面に形成された第1チップと、
内部に半導体デバイスを含み、前記半導体デバイスと電気的に接続される第2パッドが前記半導体デバイスの上面に形成された第2チップと、
第1樹脂に第1材料定数調整剤が添加された第1接着膜と、第2樹脂に第2材料定数調整剤が添加された第2接着膜とが積層された積層構造を有し、少なくとも前記第1チップの側面と前記第2チップの側面とを接着する接着部と、
を備えていることを特徴とする半導体装置。 - 前記第1樹脂と前記第2樹脂は同じ材料であり、前記第1材料定数調整剤の平均粒径と、前記第2材料定数調整剤の平均粒径が異なることを特徴とする請求項1記載の半導体装置。
- 前記第1接着膜は前記第1チップおよび前記第2チップの上面と反対側の面を覆うように形成されていることを特徴とする請求項1記載の半導体装置。
- 前記第1樹脂と前記第2樹脂は同じ材料であり、前記第1材料定数調整剤と、前記第2材料定数調整剤は平均粒径が実質的に同一であり、前記第1接着膜に添加された前記第1材料定数調整剤の添加量と、前記第2接着膜に添加された前記第2材料定数調整剤の添加量が異なることを特徴とする請求項1または3に記載の半導体装置。
- 前記接着部は、前記第1チップおよび前記第2チップの上面と反対側の面を覆うように形成される、第3樹脂に第3材料定数調整剤が添加された第3接着膜を更に有していることを特徴とする請求項1または2記載の半導体装置。
- 前記第1乃至第3樹脂は同じ材料であり、前記第2および第3材料定数調整剤は平均粒径が実質的に同一であり、前記第1材料定数調整剤の平均粒径と、前記第2および第3材料定数調整剤の平均粒径が異なり、前記第2接着膜に添加された前記第2材料定数調整剤の添加量と、前記第3接着膜に添加された前記第3材料定数調整剤の添加量が異なることを特徴とする請求項5記載の半導体装置。
- 前記第1チップおよび前記第2チップの上面ならびに前記接着部の上面を覆い、前記第1パッドおよび第2パッドに接続するコンタクト孔が開口された絶縁膜と、
前記絶縁膜上に形成され、前記第1および第2パッドに接続する配線と、
を更に備えたことを特徴とする請求項1乃至6のいずれかに記載の半導体装置。 - 内部にMEMSデバイスを含み、前記MEMSデバイスと電気的に接続される第1パッドが前記MEMSデバイスの上面に形成された第1チップと、内部に半導体デバイスを含み、前記半導体デバイスと電気的に接続される第2パッドが前記半導体デバイスの上面に形成された第2チップとを、前記第1および第2チップのそれぞれの上面が支持基板に対向するように、前記支持基板に仮接着する工程と、
前記第1チップと前記第2チップとの間に、第1樹脂に第1材料定数調整剤が添加された第1接着膜と、第2樹脂に第2材料定数調整剤が添加された第2接着膜とが積層された積層構造を有し、少なくとも前記第1チップの側面と前記第2チップの側面とを接着する接着部を形成する工程と、
前記第1および第2チップの前記上面側から前記支持基板を剥離する工程と、
を備えていることを特徴とする半導体装置の製造方法
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008004100A JP4543089B2 (ja) | 2008-01-11 | 2008-01-11 | 半導体装置 |
US12/350,727 US7893525B2 (en) | 2008-01-11 | 2009-01-08 | Semiconductor device having an adhesive portion with a stacked structure and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008004100A JP4543089B2 (ja) | 2008-01-11 | 2008-01-11 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010113899A Division JP5258838B2 (ja) | 2010-05-18 | 2010-05-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009170492A true JP2009170492A (ja) | 2009-07-30 |
JP4543089B2 JP4543089B2 (ja) | 2010-09-15 |
Family
ID=40849923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008004100A Active JP4543089B2 (ja) | 2008-01-11 | 2008-01-11 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7893525B2 (ja) |
JP (1) | JP4543089B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012204594A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
KR20130139601A (ko) * | 2012-06-13 | 2013-12-23 | 에스케이하이닉스 주식회사 | 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법 |
US8691699B2 (en) | 2011-04-08 | 2014-04-08 | Fujitsu Limited | Manufacturing method of semiconductor device and semiconductor device |
JP2014526139A (ja) * | 2011-06-30 | 2014-10-02 | ムラタ エレクトロニクス オサケユキチュア | システムインパッケージデバイスを製造する方法、および、システムインパッケージデバイス |
JP2015076519A (ja) * | 2013-10-09 | 2015-04-20 | 富士通株式会社 | 電子部品パッケージおよび電子部品パッケージの製造方法 |
JP2016056371A (ja) * | 2010-05-07 | 2016-04-21 | 住友ベークライト株式会社 | プリント配線板用積層基材、プリント配線板用積層体、プリント配線板、及び半導体装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4951018B2 (ja) * | 2009-03-30 | 2012-06-13 | 株式会社東芝 | 半導体装置の製造方法 |
KR101906408B1 (ko) | 2011-10-04 | 2018-10-11 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
KR20130082298A (ko) * | 2012-01-11 | 2013-07-19 | 삼성전자주식회사 | 패키지 온 패키지 장치의 제조 방법 및 이에 의해 제조된 장치 |
US9530762B2 (en) * | 2014-01-10 | 2016-12-27 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor package, semiconductor device and method of forming the same |
DE112015000183B4 (de) * | 2014-04-30 | 2022-05-05 | Fuji Electric Co., Ltd. | Halbleitermodul und Verfahren zu dessen Herstellung |
JP2015220235A (ja) * | 2014-05-14 | 2015-12-07 | マイクロン テクノロジー, インク. | 半導体装置 |
US10438864B2 (en) * | 2015-08-21 | 2019-10-08 | Hewlett-Packard Development Company, L.P. | Circuit packages comprising epoxy mold compounds and methods of compression molding |
JP6680880B2 (ja) * | 2015-11-30 | 2020-04-15 | ダブリュ.エル.ゴア アンド アソシエイツ,インコーポレイティドW.L. Gore & Associates, Incorporated | ダイのための保護環境バリアー |
KR102466362B1 (ko) * | 2016-02-19 | 2022-11-15 | 삼성전자주식회사 | 지지 기판 및 이를 사용한 반도체 패키지의 제조방법 |
JP6985588B2 (ja) * | 2017-04-07 | 2021-12-22 | 富士通株式会社 | 電子装置及び電磁波吸収体 |
CN111868920A (zh) | 2018-03-15 | 2020-10-30 | 应用材料公司 | 用于半导体器件封装制造工艺的平坦化 |
US11764117B2 (en) * | 2018-04-03 | 2023-09-19 | Corning Incorporated | Hermetically sealed optically transparent wafer-level packages and methods for making the same |
US10950519B2 (en) * | 2019-05-31 | 2021-03-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
CN110263396A (zh) * | 2019-06-10 | 2019-09-20 | 哈尔滨工程大学 | 一种系统级封装sip器件的虚拟试验平台及方法 |
US11139268B2 (en) * | 2019-08-06 | 2021-10-05 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method of manufacturing the same |
US11417587B2 (en) * | 2019-10-30 | 2022-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of fabricating the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022052A (ja) * | 1998-06-30 | 2000-01-21 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
JP2002016198A (ja) * | 1999-10-29 | 2002-01-18 | Hitachi Ltd | 半導体装置 |
WO2007026499A1 (ja) * | 2005-08-30 | 2007-03-08 | Matsushita Electric Industrial Co., Ltd. | 基板構造および電子機器 |
JP2007260866A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 半導体装置およびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5641997A (en) * | 1993-09-14 | 1997-06-24 | Kabushiki Kaisha Toshiba | Plastic-encapsulated semiconductor device |
US6376915B1 (en) * | 1999-02-26 | 2002-04-23 | Rohm Co., Ltd | Semiconductor device and semiconductor chip |
US6265768B1 (en) * | 2000-01-31 | 2001-07-24 | Advanced Semiconductor Engineering, Inc. | Chip scale package |
JP2004103955A (ja) | 2002-09-11 | 2004-04-02 | Sony Corp | 半導体装置及びその製造方法 |
SG137651A1 (en) * | 2003-03-14 | 2007-12-28 | Micron Technology Inc | Microelectronic devices and methods for packaging microelectronic devices |
CN1577819A (zh) * | 2003-07-09 | 2005-02-09 | 松下电器产业株式会社 | 带内置电子部件的电路板及其制造方法 |
-
2008
- 2008-01-11 JP JP2008004100A patent/JP4543089B2/ja active Active
-
2009
- 2009-01-08 US US12/350,727 patent/US7893525B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022052A (ja) * | 1998-06-30 | 2000-01-21 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
JP2002016198A (ja) * | 1999-10-29 | 2002-01-18 | Hitachi Ltd | 半導体装置 |
WO2007026499A1 (ja) * | 2005-08-30 | 2007-03-08 | Matsushita Electric Industrial Co., Ltd. | 基板構造および電子機器 |
JP2007260866A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016056371A (ja) * | 2010-05-07 | 2016-04-21 | 住友ベークライト株式会社 | プリント配線板用積層基材、プリント配線板用積層体、プリント配線板、及び半導体装置 |
JP2012204594A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
US8691699B2 (en) | 2011-04-08 | 2014-04-08 | Fujitsu Limited | Manufacturing method of semiconductor device and semiconductor device |
JP2014526139A (ja) * | 2011-06-30 | 2014-10-02 | ムラタ エレクトロニクス オサケユキチュア | システムインパッケージデバイスを製造する方法、および、システムインパッケージデバイス |
KR20130139601A (ko) * | 2012-06-13 | 2013-12-23 | 에스케이하이닉스 주식회사 | 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법 |
KR101905893B1 (ko) * | 2012-06-13 | 2018-10-08 | 에스케이하이닉스 주식회사 | 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법 |
JP2015076519A (ja) * | 2013-10-09 | 2015-04-20 | 富士通株式会社 | 電子部品パッケージおよび電子部品パッケージの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4543089B2 (ja) | 2010-09-15 |
US7893525B2 (en) | 2011-02-22 |
US20090179317A1 (en) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4543089B2 (ja) | 半導体装置 | |
US9455219B2 (en) | Wiring substrate and method of manufacturing the same | |
TWI388258B (zh) | 撓性印刷電路板及其製造方法 | |
KR100821154B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
JP2007059452A (ja) | インターポーザ及びその製造方法ならびに電子装置 | |
TW200917395A (en) | Semiconductor device and manufacturing method thereof | |
JP2007067120A (ja) | 回路基板およびそれを用いた回路装置 | |
US11160169B2 (en) | Component carrier with component embedded in cavity and with double dielectric layer on front side | |
KR101009123B1 (ko) | 반도체 장치의 제조방법 | |
TW201436660A (zh) | 多層基板及其製造方法 | |
KR20070117991A (ko) | 반도체 장치 및 그 제조 방법 | |
TW200805525A (en) | Flexible circuit substrate for flip-chip-on-flex applications | |
JP2009246367A (ja) | ウェーハ・スケール・パッケージを形成するシステム及び方法 | |
KR100952843B1 (ko) | 반도체 소자 테스트용 콘택터 및 그 제조방법 | |
JP2015026689A (ja) | 回路基板、回路基板の製造方法及び電子機器 | |
JP5258838B2 (ja) | 半導体装置 | |
WO2020101022A1 (ja) | ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品 | |
WO2017111950A1 (en) | Electronic assembly that includes a bridge | |
JP2024057090A (ja) | 貫通電極基板、配線基板および配線基板の製造方法 | |
US11570905B2 (en) | Method of manufacturing component carrier and component carrier | |
JP4869322B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4439001B2 (ja) | 層形成用基板、配線基板及びその製造方法、並びに半導体装置の製造方法 | |
JP2011258794A (ja) | 電子装置およびその製造方法 | |
JP4324732B2 (ja) | 半導体装置の製造方法 | |
JP5137320B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100604 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4543089 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |