JP2009135472A - 半導体装置の作製方法 - Google Patents

Abstract

【課題】半導体基板の大面積化を課題の一とする。または、大面積化に際して生じる問題点を解決することを課題の一とする。または、上記の半導体基板を用いた半導体装置の信頼性を向上することを課題の一とする。
【解決手段】半導体基板の大面積化を図るために、ベース基板としてガラス基板等の絶縁表面を有する基板を用いる。そして、該ベース基板に大型の半導体基板を用いて単結晶半導体層を形成する。なお、ベース基板には複数の単結晶半導体層を設けることが好ましい。その後、単結晶半導体層を、パターニングにより複数の単結晶半導体領域に切り分ける。そして、表面の平坦性を向上し、欠陥を低減するために、単結晶半導体領域に対してレーザー光を照射する、又は加熱処理を施す。該単結晶半導体領域の周縁部は半導体素子として用いずに、中央部を半導体素子として用いる。
【選択図】図１

Description

ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造の半導体装置、及びその作製方法に関する。なお、本明細書中において半導体装置とは半導体特性を利用することで機能しうる装置全般をいうものとする。

近年、ＬＳＩ技術が飛躍的な進歩を遂げる中で、高速化、低消費電力化を実現できるＳＯＩ構造が注目されている。この技術は、従来、バルク単結晶シリコンで形成されていた電界効果トランジスタ（ＦＥＴ；Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の活性領域（チャネル形成領域）を、単結晶シリコン薄膜とする技術である。ＳＯＩ構造を用いてＭＯＳ型電界効果トランジスタを作製すると、従来のバルク単結晶シリコン基板を用いる場合よりも寄生容量を小さくでき、高速化に有利になることが知られている。

ＳＯＩ構造を有する基板（以下、ＳＯＩ基板ともいう）としては、ＳＩＭＯＸ基板、貼り合わせ基板等が挙げられる。例えばＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理して埋め込み酸化膜（ＢＯＸ；Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層を形成することにより、表面に単結晶シリコン薄膜を形成してＳＯＩ構造を得ている。ＳＩＭＯＸ基板では、酸素イオンの注入を精密に制御できるため単結晶シリコン薄膜を均一な厚みで制御性良く形成できるが、酸素イオンの注入に長時間を要するため時間及びコストに問題がある。また、酸素イオンの注入の際に、単結晶シリコン薄膜にダメージを与えてしまいがちであるという問題もある。

貼り合わせ基板は、酸化膜を介して２枚の単結晶シリコン基板（ベース基板及びボンド基板）を貼り合わせ、一方の単結晶シリコン基板（ボンド基板）を裏面（貼り合わせた面ではない面）から研削・研磨し、薄膜化することにより、単結晶シリコン薄膜を形成してＳＯＩ構造を得ている。研削・研磨では均一で薄い単結晶シリコン薄膜を形成することが難しいため、スマートカット（登録商標）と呼ばれる水素イオン注入を利用する薄膜化技術も提案されている（例えば、特許文献１参照）。
特開平５−２１１１２８号公報

ＳＯＩ基板を用いた半導体装置の生産性を向上し、また、大型の半導体装置の提供を可能とするために、ＳＯＩ基板の大面積化が求められている。ところが、従来のＳＯＩ基板ではベース基板として単結晶シリコンウエハを用いており、大面積化を図ることは難しかった。当該問題点に鑑み、半導体基板（ＳＯＩ基板）の大面積化を課題の一とする。または、大面積化に際して生じる問題点を解決することを課題の一とする。または、上記の半導体基板を用いた半導体装置の信頼性を向上することを課題の一とする。

開示する発明は、ベース基板に、絶縁層を介して、作製されるべき表示装置の画面の対角寸法よりも大きな単結晶半導体層を設け、該単結晶半導体層で表示装置を構成するトランジスタなどの素子を形成する。当該素子が形成される領域には、単結晶半導体層と共にベース基板に接合された絶縁層を残存させる。すなわち、ベース基板に絶縁層を介して単結晶半導体層を設け、該単結晶半導体層の内側領域を使って、該絶縁層を残存させたまま表示装置を作製することを要旨とする。

開示する発明では、ＳＯＩ基板（以下、単に「半導体基板」ともいう）の大面積化を図るために、ベース基板としてガラス基板等の絶縁表面を有する基板を用いる。そして、該ベース基板に単結晶半導体層を設けた構造の半導体基板を作製する。なお、ベース基板には複数の単結晶半導体層を設けることが好ましい。ここで、単結晶半導体層は比較的大型のものである。具体的には、対角線の長さが６インチ（１５０ｍｍ）以上（好ましくは１０インチ（２５０ｍｍ）以上）の矩形の単結晶半導体基板を用いて、上記の単結晶半導体層を形成する。すなわち、単結晶半導体層も対角線の長さが６インチ（１５０ｍｍ）以上（好ましくは１０インチ（２５０ｍｍ）以上）の矩形となる。該矩形の単結晶半導体基板は、直径８インチ（２００ｍｍ）以上（好ましくは１２インチ（３００ｍｍ）以上）の円形の単結晶半導体基板を加工することにより形成することができる。

なお、ベース基板上に単結晶半導体層を形成した直後においては、単結晶半導体層の表面凹凸が大きく、また、単結晶半導体層中には欠陥が多く存在する。これらの問題を解決するための方策としては、研削・研磨（例えば、化学的機械的研磨（ＣＭＰ））を挙げることができるが、該方法は大面積基板には向いていない。そこで、開示する発明では、表面の平坦性を向上し、欠陥を低減するために、単結晶半導体層に対してレーザー光を照射する。または、レーザー光の照射処理に代えて、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法などを用いた加熱処理を行っても良い。もちろん、レーザー光の照射と加熱処理を組み合わせて用いても良い。

上述のように、単結晶半導体層に対してレーザー光の照射処理や加熱処理を施す場合には、ベース基板と単結晶半導体層との熱膨張係数の違いから熱応力が生じ、接合界面における欠陥が増大するという問題が生じる。また、熱応力による膜剥がれの問題もある。これらの問題は、形成される単結晶半導体層が大型化するほど深刻になる。そこで、開示する発明では、レーザー光の照射処理の前又は加熱処理の前に、単結晶半導体層をパターニングする。より具体的には、単結晶半導体層を、パターニングにより一定の面積以上、且つ一定の面積以下の、複数の単結晶半導体領域に切り分ける。この際、単結晶半導体層の下地層として形成されている絶縁層はパターニングせずに残存させることが好ましい。

なお、単結晶半導体領域に対してレーザー光を照射することにより、単結晶半導体領域の周縁部（端部）では半導体特性（例えば、平坦性）が低下する。このため、該半導体特性が低下する部分を用いずに半導体素子（例えば、トランジスタ）を作製することが好ましい。具体的には、半導体領域の一辺の長さＬａに対して、両端部の長さＬｂに相当する領域を除去し、残存した領域を用いて半導体素子を作製する。ここで、Ｌｂは、Ｌａの１０％以上２０％以下とすることが好ましい。

開示する半導体装置の作製方法の一は、単結晶半導体基板の主表面にイオンを照射して、単結晶半導体基板中に損傷領域を形成し、単結晶半導体基板の主表面に、第１の絶縁層を形成し、第１の絶縁層の表面に、接合層として機能する第２の絶縁層を形成し、第２の絶縁層と、絶縁表面を有する基板とを接合させ、単結晶半導体基板を、損傷領域において分離させることにより、絶縁表面を有する基板上に単結晶半導体層を形成し、単結晶半導体層をパターニングして、複数の単結晶半導体領域に分離し、複数の単結晶半導体領域に対して、レーザー光の照射処理又は加熱処理を施すことを特徴としている。

開示する半導体装置の作製方法の他の一は、複数の単結晶半導体基板の主表面にイオンを照射して、複数の単結晶半導体基板中に損傷領域を形成し、複数の単結晶半導体基板の主表面に、第１の絶縁層を形成し、第１の絶縁層の表面に、接合層として機能する第２の絶縁層を形成し、第２の絶縁層と、絶縁表面を有する基板とを接合させ、複数の単結晶半導体基板を、損傷領域において分離させることにより、絶縁表面を有する基板上に複数の単結晶半導体層を形成し、複数の単結晶半導体層をパターニングして、単結晶半導体層の各々を複数の単結晶半導体領域に分離し、複数の単結晶半導体領域に対して、レーザー光の照射処理又は加熱処理を施すことを特徴としている。

上記において、第１の絶縁層は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素のいずれかを含むことが好ましい。また、第１の絶縁層は、積層構造により形成されてもよい。例えば、単結晶半導体基板の主表面側から、酸化珪素又は酸化窒化珪素と、窒化珪素又は窒化酸化珪素の積層構造とすることができる。

また、上記において、第１の絶縁層を残存させるように、単結晶半導体層のパターニングを行うことが好ましい。また、複数の単結晶半導体領域の各々の面積は、半導体素子（例えば、トランジスタ）を１乃至１０^４個程度作製することができる面積とする。具体的には、例えば、１ｍｍ^２以上１００００ｍｍ^２以下（好ましくは２５ｍｍ^２以上２５００ｍｍ^２以下、より好ましくは１００ｍｍ^２以上１５０ｍｍ^２以下）とすれば良い。また、矩形の単結晶半導体領域の各辺に対して、その長さの１０％乃至２０％長さに当たる部分を、その両端部から除去し、残存する領域（すなわち中央部）を用いて半導体素子を作製すると良い。

また、上記において、第２の絶縁層は、例えば、有機シランガスを用いて化学気相成長法により形成することができる。また、単結晶半導体基板としては、直径が３００ｍｍ（１２インチ）以上の円形の単結晶半導体基板を矩形に加工したものを用いることが好ましい。より具体的には、その対角線の長さを２５０ｍｍ以上とすると良い。

上記の半導体装置の作製方法を用いて様々な半導体装置を作製することができる。また、該半導体装置を用いて、様々な電子機器を提供することができる。

なお、上記において、単結晶半導体とは、結晶構造が一定の規則性を持って形成されており、どの部分においても結晶軸が同じ方向を向いている半導体をいうものとする。つまり、欠陥の多少については問わない。

開示する発明により、半導体基板の大面積化を図ることができる。すなわち、大型の半導体装置を提供することが可能となる。また、半導体基板を大型化することにより、半導体装置の生産性が向上する。また、単結晶半導体層に対してレーザー光を照射することにより、単結晶半導体層表面の平坦性が向上し、欠陥が低減される。加熱処理を施す場合には、レーザー光の照射では修復できない微細な欠陥を修復することができる。

また、レーザー光の照射処理の前又は加熱処理の前に単結晶半導体層をパターニングすることで、熱応力による欠陥の増大並びに熱応力による膜剥がれの問題を解消することができる。また、パターニングの際に、単結晶半導体層の下地層として形成されている絶縁層を残存させることにより、ベース基板からの汚染物質（不純物元素等）が半導体層に侵入することを防止できるため、半導体装置の信頼性を向上することができる。また、レーザー光の照射や加熱処理によって半導体特性が低下する領域を用いないことにより、半導体素子の特性を向上し、優れた半導体装置を提供することができる。

以下において、発明を説明する。本発明は多くの異なる態様で実施することが可能であり、発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、半導体装置の作製方法の一例について説明する。

はじめに、半導体装置に用いる半導体基板（ＳＯＩ基板）の作製方法について、図１乃至３を参照して説明する。

はじめに、ベース基板１００を用意する（図１（Ａ）参照）。ベース基板１００には、液晶表示装置などに使用されている透光性を有するガラス基板を用いることができる。ガラス基板としては、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）であるものを用いると良いが、これに限られない。なお、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。

なお、ベース基板１００としては、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる絶縁性基板、金属やステンレスなどの導電体でなる導電性基板などを用いることもできる。

ベース基板１００の表面には絶縁層を形成しても良い。該絶縁層を構成する材料としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化ゲルマニウム、窒化ゲルマニウム、酸化窒化ゲルマニウム、窒化酸化ゲルマニウムなどの、珪素またはゲルマニウムを組成に含む絶縁材料を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物、窒化アルミニウムなどの金属の窒化物、酸化窒化アルミニウムなどの金属の酸化窒化物、窒化酸化アルミニウムなどの金属の窒化酸化物を用いることもできる。

なお、本明細書において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化珪素とは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化珪素とは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は１００原子％を超えない。

次に、半導体基板１１０を用意する（図１（Ｂ）参照）。ここで、図１（Ｂ）は半導体基板１１０の断面図である。半導体基板１１０を薄片化した半導体層をベース基板１００に貼り合わせることで、半導体基板が作製される。半導体基板１１０としては単結晶半導体基板を用いることが好ましいが、多結晶半導体基板を用いることもできる。また、シリコン、ゲルマニウム、シリコン−ゲルマニウム、炭化シリコンなどの第１４属元素でなる半導体基板を用いることができる。もちろん、ガリウムヒ素、インジウムリンなどの化合物半導体でなる半導体基板を用いてもよい。本実施の形態においては、半導体基板１１０として、単結晶シリコン基板を用いる。半導体基板１１０のサイズに制限は無いが、８インチ（２００ｍｍ）以上（例えば、１２インチ（３００ｍｍ）、１８インチ（４５０ｍｍ）等）の円形の半導体基板を、矩形に加工して用いることが好ましい。なお、図２には、円形の半導体基板２００を、矩形の半導体基板１１０に加工した様子を示している。ここで、円形の半導体基板２００はオリエンテーションフラット２０２を有しているが、開示する発明においては、半導体層の面方位や結晶軸の方向は特に限定されない。

なお、円形の半導体基板２００を矩形に加工する際には、対角線の長さが円形の半導体基板の直径と同程度となるように矩形の半導体基板１１０を切り出すことが好ましい。これにより、半導体基板２００を最大限に利用することができる。例えば、直径８インチ（２００ｍｍ）の円形の半導体基板からは、対角線の長さが６インチ（１５０ｍｍ）以上８インチ以下の矩形の半導体基板を作製することができる。また、直径１２インチ（３００ｍｍ）の円形の半導体基板からは、対角線の長さが１０インチ（２５０ｍｍ）以上１２インチ以下の矩形の半導体基板を作製することができる。なお、用いる半導体基板２００のサイズが大きくなるにつれて、半導体基板１１０として利用できない領域は大きくなる。該領域を廃棄することはコストの面で好ましくないため、該領域を矩形の半導体基板２０４などに加工して、再利用すると良い。

なお、後の工程において、ベース基板１００と複数の半導体基板１１０を貼り合わせることになる。このため、半導体基板１１０を複数用意し、以下に示す工程を複数回行い又は複数並列して行うことにより、複数の半導体基板１１０を用意しておくと良い。また、本実施の形態においては、ベース基板１００を用意した後、半導体基板１１０を処理する構成としているが、これは説明の便宜のためであり、開示する発明が該順序に限定して解釈されるものではない。

半導体基板１１０を洗浄した後、半導体基板１１０表面に、絶縁層１１２を形成する（図１（Ｃ）参照）。絶縁層１１２は単層構造、２層以上の多層構造とすることができる。その厚さは１０ｎｍ以上４００ｎｍ以下とすると良い。

絶縁層１１２を構成する材料としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化ゲルマニウム、窒化ゲルマニウム、酸化窒化ゲルマニウム、窒化酸化ゲルマニウムなどの、珪素またはゲルマニウムを組成に含む絶縁材料を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物、窒化アルミニウムなどの金属の窒化物、酸化窒化アルミニウムなどの金属の酸化窒化物、窒化酸化アルミニウムなどの金属の窒化酸化物を用いることもできる。

絶縁層１１２の形成方法としては、ＣＶＤ法、スパッタ法、半導体基板１１０の酸化（又は窒化）による方法などを挙げることができる。

ベース基板１００にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いた場合、このような不純物がベース基板１００から、半導体層に拡散することを防止できるような層を少なくとも１層以上設けることが好ましい。このような層に用いることができる材料としては、窒化珪素、窒化酸化珪素、窒化アルミニウム又は窒化酸化アルミニウムなどがある。このような材料を用いることで、絶縁層１１２をバリア層として機能させることができる。

例えば、絶縁層１１２を単層構造のバリア層として形成する場合には、窒化珪素、窒化酸化珪素、窒化アルミニウム又は窒化酸化アルミニウムを用いて、厚さ１０ｎｍ以上２００ｎｍ以下の絶縁層を形成すればよい。

また、絶縁層１１２をバリア層として機能させ、２層構造とする場合には、例えば、酸化珪素と窒化珪素の積層構造、酸化窒化珪素と窒化珪素の積層構造、酸化珪素と窒化酸化珪素の積層構造、酸化窒化珪素と窒化酸化珪素の積層構造などを採用することができる。この場合、先に記載した材料（酸化珪素又は酸化窒化珪素）からなる層を半導体基板１１０に接するように設ける。これは、ブロッキング効果の高い材料（窒化珪素又は窒化酸化珪素）からなる層の内部応力が半導体層に作用しないようにするためである。ここで、各層の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。

本実施の形態では、半導体基板１１０に接する層を、プロセスガスとしてＳｉＨ_４およびＮ_２Ｏを用いてプラズマＣＶＤ法で形成した酸化窒化珪素からなる層とし、ブロッキング効果の高い層を、プロセスガスとしてＳｉＨ_４およびＮＨ_３を用いてプラズマＣＶＤ法で形成した窒化酸化シリコンからなる層とした２層構造を用いる。

次に、絶縁層１１２を介して、電界で加速されたイオンでなるイオンビーム１３０を半導体基板１１０に照射し、半導体基板１１０の表面から所定の深さの領域に、損傷領域１１４を形成する（図１（Ｄ）参照）。イオンビームの照射前に絶縁層１１２を形成することで、イオン照射の際の半導体基板１１０の汚染を防止し、また、照射されるイオンの衝撃で半導体基板１１０が損傷することを防止できる。損傷領域１１４が形成される領域の深さは、イオンビーム１３０の加速エネルギーとイオンビーム１３０の入射角によって制御することができる。すなわち、イオンの平均侵入深さと同程度の深さ領域に損傷領域１１４が形成される。

上述の損傷領域１１４が形成される深さにより、半導体基板１１０から分離される半導体層の厚さが決定される。損傷領域１１４が形成される深さは、半導体基板１１０の表面から５０ｎｍ以上５００ｎｍ以下であり、好ましくは５０ｎｍ以上２００ｎｍ以下である。

イオンを半導体基板１１０に照射する際には、イオン注入装置又はイオンドーピング装置を用いることができる。イオン注入装置では、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に注入する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオン照射が可能である。

イオンドーピング装置を用いる場合のイオン照射工程は、例えば、以下の条件で行うことができる。
・加速電圧 １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量 １×１０^１６／ｃｍ^２以上４×１０^１６／ｃｍ^２以下
・ビーム電流密度 ２μＡ／ｃｍ^２以上（好ましくは５μＡ／ｃｍ^２以上、より好ましくは１０μＡ／ｃｍ^２以上）

イオンドーピング装置を用いる場合、イオン照射工程のソースガスには水素を含むガスを用いることができる。該ガスを用いることによりイオン種としてＨ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋を生成することができる。該ガスをソースガスとして用いる場合には、Ｈ_３ ^＋を多く打ち込むことが好ましい。Ｈ_３ ^＋イオンを多く打ち込むことで、Ｈ^＋、Ｈ_２ ^＋を打ち込むよりもイオンの照射効率が向上する。つまり、イオン照射に掛かる時間を短縮することができる。また、損傷領域１１４での分離がより容易になる。また、Ｈ_３ ^＋を用いることで、イオンの平均侵入深さを浅くすることができるため、損傷領域１１４をより浅い領域に形成することができる。

イオン注入装置を用いる場合には、質量分離により、Ｈ_３ ^＋イオンが注入されるようにすることが好ましい。もちろん、Ｈ_２ ^＋を注入してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して注入するため、イオンドーピング装置を用いる場合と比較して、イオンの照射効率が低下する場合がある。

イオンドーピング装置を用いる場合は、イオンビーム１３０に、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋の総量に対してＨ_３ ^＋イオンが７０％以上含まれるようにすることが好ましい。Ｈ_３ ^＋イオンの割合は８０％以上とすることがより好ましい。このようにＨ_３ ^＋の割合を高めておくことで、損傷領域１１４に１×１０^２０ａｔｏｍｓ／ｃｍ^３以上の濃度で水素を含ませることが可能である。なお、損傷領域１１４に５×１０^２０ａｔｏｍｓ／ｃｍ^３以上の水素を含ませることで、半導体層の分離が容易になる。

イオン照射工程のソースガスには水素を含むガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ_３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わなくとも、Ｈｅ^＋イオンの割合が高いイオンビーム１３０を作り出すことができる。このようなイオンビーム１３０を用いることで、損傷領域１１４を効率よく形成することができる。

また、イオン照射工程を複数回行うことで、損傷領域１１４を形成することもできる。この場合、イオン照射工程毎にソースガスを異ならせても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオンを照射した後、水素を含むガスをソースガスとして用いてイオンを照射することができる。また、初めにハロゲンガス又はハロゲン化合物ガスを用いてイオンを照射し、次に、水素ガスを含むガスを用いてイオンを照射することもできる。

以下において、開示する発明の特徴の一であるイオンの照射方法について考察する。

開示する発明では、水素（Ｈ）に由来するイオン（以下「水素イオン種」と呼ぶ）を単結晶半導体基板に対して照射している。より具体的には、水素ガス又は水素を組成に含むガスを原材料として用い、水素プラズマを発生させ、該水素プラズマ中の水素イオン種を単結晶半導体基板に対して照射している。

（水素プラズマ中のイオン）
上記のような水素プラズマ中には、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋といった水素イオン種が存在する。ここで、各水素イオン種の反応過程（生成過程、消滅過程）について、以下に反応式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ^＋＋ｅ ・・・・・ （１）
ｅ＋Ｈ_２→ｅ＋Ｈ_２ ^＋＋ｅ ・・・・・ （２）
ｅ＋Ｈ_２→ｅ＋（Ｈ_２）^＊→ｅ＋Ｈ＋Ｈ ・・・・・ （３）
ｅ＋Ｈ_２ ^＋→ｅ＋（Ｈ_２ ^＋）^＊→ｅ＋Ｈ^＋＋Ｈ ・・・・・ （４）
Ｈ_２ ^＋＋Ｈ_２→Ｈ_３ ^＋＋Ｈ ・・・・・ （５）
Ｈ_２ ^＋＋Ｈ_２→Ｈ^＋＋Ｈ＋Ｈ_２ ・・・・・ （６）
ｅ＋Ｈ_３ ^＋→ｅ＋Ｈ^＋＋Ｈ＋Ｈ ・・・・・ （７）
ｅ＋Ｈ_３ ^＋→Ｈ_２＋Ｈ ・・・・・ （８）
ｅ＋Ｈ_３ ^＋→Ｈ＋Ｈ＋Ｈ ・・・・・ （９）

図１０に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図１０に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。

（Ｈ_３ ^＋の生成過程）
上記のように、Ｈ_３ ^＋は、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ_３ ^＋が増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ_３ ^＋が減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ_３ ^＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ_３ ^＋の割合は減少する。

上記反応式における右辺（最右辺）の生成物の増加量は、反応式の左辺（最左辺）で示す原料の密度や、その反応に係る速度係数などに依存している。ここで、Ｈ_２ ^＋の運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ_２ ^＋の運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。

荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、その間に通過した電位差分のポテンシャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。

また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。

これをＨ_２ ^＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ_２ ^＋の運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ_２ ^＋の運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ_３ ^＋は減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ_３ ^＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い状況、すなわち、ある二点間の電位差が大きい状況ではＨ_２ ^＋の運動エネルギーは大きくなり、反対の状況では、Ｈ_２ ^＋の運動エネルギーは小さくなる。つまり、電場が強い状況では（６）の反応が主要となるためＨ_３ ^＋は減少する傾向となり、電場が弱い状況では（５）の反応が主要となるため、Ｈ_３ ^＋は増加する傾向となる。

（イオン源による差異）
ここで、イオン種の割合（特にＨ_３ ^＋の割合）が異なる例を示す。図２１は、１００％水素ガス（イオン源の圧力：４．７×１０^−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。横軸はイオンの質量である。スペクトル中、質量１、２、３のピークは、それぞれ、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋に対応する。縦軸は、スペクトルの強度であり、イオンの数に対応する。図２１では、質量が異なるイオンの数量を、質量３のイオンを１００とした場合の相対比で表している。図２１から、上記イオン源により生成されるイオンの割合は、Ｈ^＋：Ｈ_２ ^＋：Ｈ_３ ^＋＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。

図２２は、図２１とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ３×１０^−３Ｐａの時に、ＰＨ_３から生成したイオンの質量分析結果を示すグラフである。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図２１と同様、横軸はイオンの質量を示し、質量１、２、３のピークは、それぞれＨ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋に対応する。縦軸はイオンの数量に対応するスペクトルの強度である。図２２から、プラズマ中のイオンの割合はＨ^＋：Ｈ_２ ^＋：Ｈ_３ ^＋＝３７：５６：７程度であることが分かる。なお、図２２はソースガスがＰＨ_３の場合のデータであるが、ソースガスとして１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。

図２２のデータを得たイオン源の場合には、Ｈ^＋、Ｈ_２ ^＋及びＨ_３ ^＋のうち、Ｈ_３ ^＋が７％程度しか生成されていない。他方、図２１のデータを得たイオン源の場合には、Ｈ_３ ^＋の割合を５０％以上（上記の条件では８０％程度）とすることが可能である。これは、上記考察において明らかになったチャンバー内の圧力及び電場に起因するものと考えられる。

（Ｈ_３ ^＋の照射メカニズム）
図２１のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋の各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメカニズムを再現するために、以下の５種類のモデルを考える。
１．照射されるイオン種がＨ^＋で、照射後もＨ^＋（Ｈ）である場合
２．照射されるイオン種がＨ_２ ^＋で、照射後もＨ_２ ^＋（Ｈ_２）のままである場合
３．照射されるイオン種がＨ_２ ^＋で、照射後に２個のＨ（Ｈ^＋）に分裂する場合
４．照射されるイオン種がＨ_３ ^＋で、照射後もＨ_３ ^＋（Ｈ_３）のままである場合
５．照射されるイオン種がＨ_３ ^＋で、照射後に３個のＨ（Ｈ^＋）に分裂する場合。

（シミュレーション結果と実測値との比較）
上記のモデルを基にして、水素イオン種をＳｉ基板に照射する場合のシミュレーションを行った。シミュレーション用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ：モンテカルロ法によるイオン導入過程のシミュレーションソフトウェア、ＴＲＩＭ（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版）を用いている。なお、計算の関係上、モデル２ではＨ_２ ^＋を質量２倍のＨ^＋に置き換えて計算した。また、モデル４ではＨ_３ ^＋を質量３倍のＨ^＋に置き換えて計算した。さらに、モデル３ではＨ_２ ^＋を運動エネルギー１／２のＨ^＋に置き換え、モデル５ではＨ_３ ^＋を運動エネルギー１／３のＨ^＋に置き換えて計算を行った。

なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用可能である。水素イオン種とＳｉ原子の衝突により、Ｓｉ基板の結晶構造が非単結晶構造に変化するためである。

図２３に、モデル１乃至モデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２１の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）のデータ）をあわせて示す。モデル１乃至モデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータについては、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。実測値であるＳＩＭＳデータと、計算結果とを比較した場合、モデル２及びモデル４は明らかにＳＩＭＳデータのピークから外れており、また、ＳＩＭＳデータ中にはモデル３に対応するピークも見られない。このことから、モデル２乃至モデル４の寄与は、相対的に小さいことが分かる。イオンの運動エネルギーがｋｅＶ程度なのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考えれば、モデル２及びモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ_２ ^＋やＨ_３ ^＋が、Ｈ^＋やＨに分離しているためと思われる。

以上より、モデル２乃至モデル４については、以下では考慮しない。図２４乃至図２６に、モデル１及びモデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２１の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳデータ）及び、上記シミュレーション結果をＳＩＭＳデータにフィッティングさせたもの（以下フィッティング関数と呼ぶ）を合わせて示す。ここで、図２４は加速電圧を８０ｋＶとした場合を示し、図２５は加速電圧を６０ｋＶとした場合を示し、図２６は加速電圧を４０ｋＶとした場合を示している。なお、モデル１及びモデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータ及びフィッティング関数については、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。

フィッティング関数はモデル１及びモデル５を考慮して以下の計算式により求めることとした。なお、計算式中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］

現実に照射されるイオン種の割合（Ｈ^＋：Ｈ_２ ^＋：Ｈ_３ ^＋＝１：１：８程度）を考えればＨ_２ ^＋の寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは除外して考えた。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピークが現れていない）。
・モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶の格子構造に起因する元素の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるものである。

図２７に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても、導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射されるイオン種の数の比は、［Ｈ^＋（モデル１）］：［Ｈ_３ ^＋（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ^＋の数を１とした場合、モデル５におけるＨ_３ ^＋の数は１４以上１５以下程度）である。モデル３を考慮していないことや非晶質Ｓｉと仮定して計算していることなどを考えれば、実際の照射に係るイオン種の比（Ｈ^＋：Ｈ_２ ^＋：Ｈ_３ ^＋＝１：１：８程度）に近い値が得られていると言える。

（Ｈ_３ ^＋を用いる効果）
図２１に示すようなＨ_３ ^＋の割合を高めた水素イオン種を基板に照射することで、Ｈ_３ ^＋に起因する複数のメリットを享受することができる。例えば、Ｈ_３ ^＋はＨ^＋やＨなどに分離して基板内に導入されるため、主にＨ^＋やＨ_２ ^＋を照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、半導体基板の生産性向上を図ることができる。また、同様に、Ｈ_３ ^＋が分離した後のＨ^＋やＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。

なお、本明細書では、Ｈ_３ ^＋を効率的に照射するために、図２１に示すような水素イオン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ_３ ^＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。一方で、Ｈ_３ ^＋の照射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必要はない。

イオン照射により損傷領域１１４を形成した後、絶縁層１１２上に、接合層１１６を形成する（図１（Ｅ）参照）。接合層１１６は、平滑な親水性の表面を有する層である。このような接合層１１６としては、化学的な反応により形成される絶縁層を用いることが好ましく、中でも酸化珪素を用いた絶縁層を用いることが好ましい。接合層１１６の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは１０ｎｍ以上１００ｎｍ以下であり、より好ましくは２０ｎｍ以上５０ｎｍ以下である。なお、接合層１１６を形成する工程において、半導体基板１１０の加熱温度は損傷領域１１４に導入された元素や分子が離脱しない温度とする必要がある。具体的には、加熱温度は４００℃以下とすることが好ましい。

接合層１１６として、酸化珪素からなる絶縁層をプラズマＣＶＤ法で形成する場合には、シリコンのソースガスとして有機シランガスを用いることが好ましい。酸素のソースガスとしては酸素（Ｏ_２）ガスを用いることができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）などを用いることができる。また、シリコンのソースガスとしては有機シランガス以外にも、シラン（ＳｉＨ_４）やジシラン（Ｓｉ_２Ｈ_６）などを用いることができる。

プラズマＣＶＤ法以外にも、熱ＣＶＤ法を用いることで酸化シリコン膜を形成することができる。この場合、シリコンのソースガスとしてはシラン（ＳｉＨ_４）やジシラン（Ｓｉ_２Ｈ_６）などを、酸素のソースガスとしては酸素（Ｏ_２）ガスや一酸化二窒素（Ｎ_２Ｏ）ガスなどを用いることができる。加熱温度は２００℃以上５００℃以下とすることが好ましい。

上記した方法により絶縁層１１２、損傷領域１１４、接合層１１６が設けられた複数の半導体基板１１０を用意し、ベース基板１００と該複数の半導体基板１１０を貼り合わせる（図１（Ｆ）参照）。具体的には、ベース基板１００、及び接合層１１６が形成された半導体基板１１０を超音波洗浄などの方法で洗浄し、その後、ベース基板１００と接合層１１６を密着させる。これにより、ベース基板１００と接合層１１６が接合する。なお、接合のメカニズムとしては、ファン・デル・ワールス力が関わるメカニズムや、水素結合が関わるメカニズムなどが考えられる。

このように、接合層１１６として、有機シランを用いてプラズマＣＶＤ法で形成した酸化珪素からなる層や、熱ＣＶＤ法で形成した酸化珪素からなる層などを用いることで、ベース基板１００と接合層１１６を常温で接合することができる。これにより、ベース基板１００として、ガラス基板をはじめとする耐熱性の低い基板を用いることが可能となる。

ベース基板１００と接合層１１６の結合力をより強固なものにするために、ベース基板１００の表面を酸素プラズマ処理又はオゾン処理して、その表面を親水性にしても良い。この処理によってベース基板１００の表面に水酸基が付加されるため、接合層１１６との接合界面に水素結合を形成することができる。なお、ベース基板１００上に絶縁層を形成する場合には、該絶縁層の表面を親水性にする処理を行ってもよい。

ベース基板１００と半導体基板１１０を密着させた後には、加熱処理又は加圧処理を行っても良い。加熱処理又は加圧処理を行うことで、ベース基板１００と接合層１１６の結合力を向上させることができる。加熱処理を施す場合には、ベース基板の加熱による膨張、収縮の影響が顕著に現れない温度で行うことが好ましい。加圧処理を施す場合には、接合界面に垂直な方向に力が加わるように圧力を加えると良い。加える圧力はベース基板１００及び半導体基板１１０の強度を考慮して決定することができる。

なお、本実施の形態においては、複数の半導体基板１１０を用意してベース基板１００と貼り合わせる構成としたが、開示する発明はこれに限られるものではない。例えば、半導体基板１１０が十分に大きいものであれば（例えば、半導体基板１１０とベース基板１００が同等の大きさであれば）、一つの半導体基板１１０のみをベース基板１００に貼り合わせる構成としても良い。

次に、半導体基板１１０を半導体基板１１８と半導体層１２０に分離する（図１（Ｇ）参照）。半導体基板１１０の分離は、ベース基板１００と半導体基板１１０を貼り合わせた後、半導体基板１１０を加熱することにより行う。この場合にも、ベース基板の加熱による膨張、収縮の影響が顕著に現れない温度で行うことが好ましい。例えば、ベース基板１００としてガラス基板を用いる場合には、４００℃以上６５０℃以下とすることが好ましい。

上述のような加熱処理を行うことにより、損傷領域１１４に形成された微小な空孔の体積変化が生じ、損傷領域１１４に亀裂が生ずる。その結果、損傷領域１１４に沿って半導体基板１１０が分離する。接合層１１６はベース基板１００と接合しているので、ベース基板１００上には半導体基板１１０から分離された半導体層１２０が残存することになる。また、この加熱処理で、ベース基板１００と接合層１１６の接合界面が加熱されるため、接合界面に共有結合が形成され、ベース基板１００と接合層１１６の結合力が向上する。

以上により、ベース基板１００に複数の半導体層１２０が設けられた半導体基板１４０が作製される。半導体基板１４０は、ベース基板１００上に、接合層１１６、絶縁層１１２、半導体層１２０が順に積層された多層構造の基板であり、ベース基板１００と接合層１１６の界面において接合が形成されている。また、ベース基板１００上には、複数の半導体層１２０が設けられている。

図３は、上記工程によって作製された半導体基板１４０の構成例を示す平面図である。図３（Ａ）及び（Ｂ）は、ベース基板１００として、サイズが６００ｍｍ×７２０ｍｍであるマザーガラスを用いる場合の半導体基板１４０の構成例であり、図３（Ｃ）は、ベース基板１００として、サイズが７３０ｍｍ×９２０ｍｍである第４世代のマザーガラスを用いる場合の半導体基板１４０の構成例である。６００ｍｍ×７２０ｍｍのマザーガラスに代えて、６２０ｍｍ×７５０ｍｍのマザーガラスを用いても良い。その他にも、６８０ｍｍ×８８０ｍｍ（第４世代）、１１００ｍｍ×１３００ｍｍ（第５世代）、１５００ｍｍ×１８５０ｍｍ（第６世代）、１８７０ｍｍ×２２００ｍｍ（第７世代）、２２００ｍｍ×２４００ｍｍ（第８世代）など、大型の基板をベース基板１００として用いることができる。

図３（Ａ）では、ベース基板１００上に、２行２列に半導体層１２０が配置されている。該半導体層１２０のサイズは、２８０ｍｍ×３５０ｍｍであり、対角線の長さは約１８インチである。半導体層１２０同士の間隔は、ｘ方向（図面横方向）、ｙ方向（図面縦方向）、共に１０ｍｍであり、ベース基板１００の縁から半導体層１２０までの距離は、ｘ方向、ｙ方向、共に５ｍｍである。図３（Ａ）における半導体層１２０は、直径１８インチの半導体基板を矩形に加工した半導体基板を用いて形成される。

図３（Ｂ）では、ベース基板１００上に、３行３列に半導体層１２０が配置されている。該半導体層１２０のサイズは、１８４ｍｍ×２３０ｍｍであり、対角線の長さは約１２インチである。半導体層１２０同士の間隔は、ｘ方向、ｙ方向、共に１０ｍｍであり、ベース基板１００の縁から半導体層１２０までの距離は、ｘ方向、ｙ方向、共に５ｍｍである。図３（Ｂ）における半導体層１２０は、直径１２インチの半導体基板を矩形に加工した半導体基板を用いて形成される。

図３（Ｃ）では、ベース基板１００上に、３行２列に半導体層１２０が配置されている。該半導体層１２０のサイズは、２８０ｍｍ×３５０ｍｍ（３５０ｍｍ×２８０ｍｍ）であり、対角線の長さは約１８インチである。半導体層１２０同士の間隔は、ｘ方向が１０ｍｍ、ｙ方向が２０ｍｍであり、ベース基板１００の縁から半導体層１２０までの距離は、ｘ方向が１０ｍｍ、ｙ方向が２０ｍｍである。図３（Ｃ）における半導体層１２０は、図３（Ａ）の場合と同様に、直径１８インチの半導体基板を矩形に加工した半導体基板を用いて形成される。

なお、上述の半導体基板１４０の構成は一例にすぎず、開示する発明が該構成に限定して解釈されるものではない。例えば、半導体層１２０同士の間隔を狭めて、連続的に半導体層１２０を配置しても良い。また、より大きなベース基板１００を用いてもよいし、より大きな半導体層１２０を形成しても良い。

次に、半導体基板１４０の後処理工程について、図４及び５を参照して説明する。

はじめに、図１（Ｇ）に示す状態の半導体基板１４０を用意し、半導体層１２０上に、半導体層１２０をパターニングするためのマスク１３２を形成する（図４（Ａ）参照）。なお、マスク１３２は、フォトリソグラフィ法やインクジェット法を用いて形成することができる。ここで、マスクの形状、面積等は任意であるが、半導体層１２０を所望の形状、面積等に加工できるように形成する。

次に、半導体層１２０をパターニングして、複数の半導体領域１２２を形成する（図４（Ｂ）参照）。該パターニングは、ドライエッチング又はウエットエッチングにより行うことができる。ドライエッチングは異方性が強く、ウエットエッチングは等方性が強いという特徴を有している。ここで、半導体領域１２２は、半導体素子（例えば、トランジスタ）を１乃至１０^４個程度作製できる大きさとすることが好ましい。具体的には、例えば、１ｍｍ^２以上１００００ｍｍ^２以下（好ましくは２５ｍｍ^２以上２５００ｍｍ^２以下、より好ましくは１００ｍｍ^２以上１５０ｍｍ^２以下）程度の面積となるように形成することができる。半導体領域１２２が大きすぎる場合には熱応力に起因する問題の解消が十分ではなくなり、半導体領域が小さすぎる場合には半導体素子の作製が困難になるためである。ここで、半導体領域１２２の周縁部は後に除去することになるため、該除去領域を考慮して半導体領域１２２の大きさを決定する必要がある。なお、半導体領域１２２同士の間隔については任意に決定することができる。

上記半導体層１２０のパターニングの際には、絶縁層１１２はパターニングせずに残存させることが望ましい。絶縁層１１２をパターニングしないことにより、半導体領域１２２の下部にはバリア層として機能する絶縁層１１２が存在することとなり、ベース基板１００中に含まれる不純物元素（例えば、ナトリウムやカリウム等のアルカリ金属や、マグネシウム、カルシウム等のアルカリ土類金属、鉄、銅、ニッケル等の遷移金属）の半導体層への侵入を防止できるためである。

上述のように、複数の半導体領域１２２を形成することにより、後のレーザー光の照射処理や、加熱処理に伴う熱応力の影響を緩和して、欠陥や膜剥がれの発生を抑制することができる。なお、パターニングの終了後には、マスク１３２は除去することとする。

上記工程により作製された複数の半導体領域１２２には、分離工程やイオン照射工程に起因する欠陥が存在し、また、その表面の平坦性は損なわれている。このような凹凸のある半導体領域１２２の表面に、薄く、且つ、高い絶縁耐圧のゲート絶縁層を形成することは困難である。また、半導体領域１２２の欠陥の存在により、ゲート絶縁層との界面における局在準位密度が高くなるなど、半導体素子の性能及び信頼性が低下する。そのため、次に、半導体領域１２２の表面を平坦化し、欠陥を減少させる処理を行う。

本実施の形態において、半導体領域１２２の表面の平坦化、及び欠陥の減少は、半導体領域１２２にレーザー光１３４を照射することで実現される（図４（Ｃ）参照）。レーザー光１３４を半導体領域１２２の上面側から照射することで、半導体領域１２２上面を溶融させる。溶融後、半導体領域１２２が冷却、固化することで、その上面の平坦性が向上し、欠陥が減少した半導体領域１２４が得られる（図４（Ｄ）参照）。本実施の形態では、レーザー光１３４を用いているため、ベース基板を加熱する必要が無く、ベース基板１００の温度上昇が抑えられる。このため、ガラス基板のような耐熱性の低い基板をベース基板１００に用いることが可能になる。また、研磨処理を行わずとも十分な平坦性を確保することができる。もちろん、ベース基板の耐熱温度の範囲内における加熱を伴う構成としても良い。ベース基板を加熱することにより、比較的低いエネルギー密度のレーザー光を用いる場合であっても、欠陥の低減を効果的に進めることができる。

なお、レーザー光１３４の照射による半導体領域１２２の溶融は、部分溶融とする必要がある。完全溶融させた場合には、液相となった半導体領域１２２における無秩序な核発生により、半導体領域１２２が再結晶化（微結晶化）することとなり、半導体領域１２４の結晶性が低下してしまうためである。部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体領域１２２の欠陥を減少させることができる。なお、完全溶融とは、半導体領域１２２が絶縁層１１２との界面まで溶融され、液体状態になることをいう。他方、部分溶融とは、この場合、上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。

レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザー光を発振することができ、部分溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。より好ましくは、１０Ｈｚ以上１ＭＨｚ以下である。上述のパルス発振レーザーとしては、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ_２レーザー、ＹＡＧレーザー、ＹＶＯ_４レーザー、ＹＬＦレーザー、ＹＡｌＯ_３レーザー、ＧｄＶＯ_４レーザー、Ｙ_２Ｏ_３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザー等を用いることができる。なお、部分溶融させるためにはパルス発振レーザーを用いることが好ましいが、これに限定して解釈されるものではない。すなわち、連続発振レーザーの使用を除外するものではない。なお、連続発振レーザーとしては、Ａｒレーザー、Ｋｒレーザー、ＣＯ_２レーザー、ＹＡＧレーザー、ＹＶＯ_４レーザー、ＹＬＦレーザー、ＹＡｌＯ_３レーザー、ＧｄＶＯ_４レーザー、Ｙ_２Ｏ_３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等がある。

レーザー光１３４の波長は、半導体領域１２２に吸収される波長とする必要がある。その波長は、レーザー光の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定すればよい。例えば、２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。また、レーザー光１３４のエネルギー密度は、レーザー光１３４の波長、レーザー光の表皮深さ、半導体領域１２２の膜厚などを考慮して決定することができる。例えば、３００ｍＪ／ｃｍ^２以上８００ｍＪ／ｃｍ^２以下の範囲とすることができる。なお、上記エネルギー密度の範囲は、パルス発振レーザーとしてＸｅＣｌエキシマレーザー（波長：３０８ｎｍ）を用いた場合の一例である。

なお、イオン照射工程においてイオンの侵入深さを調節し、半導体領域１２２の厚さを５０ｎｍより大きくすることで、レーザー光１３４のエネルギー密度の調節が容易になる。これにより、レーザー光１３４の照射による半導体領域１２２表面の平坦性の向上、および結晶性の向上を、歩留まりよく実現することができる。なお、半導体領域１２２を厚くするとレーザー光１３４のエネルギー密度を高くする必要が出てくるため、半導体領域１２２の厚さは２００ｎｍ以下としておくことが好ましい。

レーザー光１３４の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中でレーザー光１３４を照射するには、気密性のあるチャンバー内の雰囲気を制御し、該チャンバー内でレーザー光１３４を照射すればよい。チャンバーを用いない場合は、レーザー光１３４の被照射面に窒素ガスなどの不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。

なお、窒素などの不活性雰囲気においてレーザー光１３４を照射する方が、大気雰囲気で照射するよりも半導体領域１２２の平坦性を向上させる効果は高い。また、大気雰囲気よりも不活性雰囲気のほうがクラックやリッジの発生を抑える効果が高く、レーザー光１３４の使用可能なエネルギー密度の範囲が広くなる。なお、レーザー光１３４の照射は、真空中で行ってもよい。真空中でレーザー光１３４を照射した場合には、不活性雰囲気における照射と同等の効果を得ることができる。

上述のようにレーザー光１３４を照射した後には、半導体領域１２４の膜厚を小さくする薄膜化工程を行っても良い。半導体領域１２４の薄膜化には、ドライエッチングまたはウエットエッチングの一方又は双方を組み合わせたエッチング処理又はエッチバック処理を適用すればよい。例えば、半導体基板１１０がシリコン基板の場合、ＳＦ_６と０_２をプロセスガスに用いたドライエッチング処理で、半導体領域１２４を薄くすることができる。半導体領域の膜厚を小さくする処理は、レーザー光の照射前に行っても良い。レーザー光の照射と、エッチング処理又はエッチバック処理を組み合わせて用いることにより、半導体層表面の凹凸、欠陥等を著しく低減することができる。

また、レーザー光１３４の照射前後のいずれか又は両方において、ベース基板１００の耐熱温度以下における加熱処理を施しても良い。これにより、レーザー光１３４の照射では修復できない微細な欠陥を修復することができる。当該加熱処理は、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法や、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法などのＲＴＡ法を用いて行うことができる。表面の平坦性等に大きな問題がない場合には、レーザー光の照射に代えて、上記の加熱処理のみを施す構成としても良い。もちろん、上述の加熱処理又はエッチング処理若しくはエッチバック処理を常に用いる必要はない。

開示する発明では、大面積の半導体層を半導体領域に分離した後にレーザー光の照射処理又は加熱処理を施している。これにより、半導体領域に分離する前にレーザー光を照射し又は加熱処理を施す場合と比較して、半導体層とベース基板（又は絶縁層等）との熱膨張係数の違いにより生じる熱応力の影響を緩和することができる。つまり、熱膨張係数の異なる材料同士の接触面積が大きいほど、熱応力の影響は大きくなるが、半導体層をパターニングすることにより、接触面積自体を小さくして熱応力を低減している。また、半導体層が大面積の場合には、端部に応力が集中し、欠陥や膜剥がれの要因となりがちであるが、半導体層を半導体領域に分離することにより（すなわち、面積を低減することにより）、各半導体領域に応力を分散させることができるため、大面積ゆえに生じる応力の問題を解消することができる。

以上により、半導体領域１２４を有する半導体基板１４２が得られる（図４（Ｄ）参照）。図５は、一つの半導体層１２０から３行３列の半導体領域１２４を形成した構成の半導体基板１４２を示す平面図である。図５における半導体基板１４２は、図３（Ａ）に示した半導体基板１４０を加工したものに対応する。なお、図５は半導体基板１４２の一例を示すにすぎず、開示する発明の半導体基板１４２が該構成に限定して解釈されるものではない。特に、半導体領域１２４の形成の仕方（面積、配置等）については、適宜変更することができる。

次に、図６乃至９を参照して、上記の半導体基板１４２を用いた半導体装置の作製方法について説明する。ここでは、半導体装置の一例として複数のトランジスタからなる半導体装置の作製方法について説明することとする。なお、以下において示すトランジスタを組み合わせて用いることで、様々な半導体装置を形成することができる。

図６（Ａ）は、図５において示した半導体基板１４２の一部を示す平面図である。また、図６（Ｂ）は、図６（Ａ）のＡ−Ｂにおける断面図である。また、図６（Ｃ）は、図６（Ｂ）におけるＣ−Ｄ（図６（Ｂ）の破線で囲まれた領域）を拡大した断面図である。なお、図６（Ｃ）においては、半導体領域１２４の中央部分を一部省略している。

図６（Ｃ）では、半導体領域１２４の端部に、半導体特性が低下した領域６０２が存在する。該領域６０２は、半導体領域に対するレーザー光の照射や加熱処理などによる溶融再結晶化により、端部に応力が残留することで生じるものと考えられる。開示する発明では、該半導体特性が低下した領域６０２を用いずにトランジスタを作製する。具体的には、半導体領域１２４の一辺の長さＬａに対して、両端部の長さＬｂに相当する領域を除去し、残存した領域を用いてトランジスタを作製する。ここで、Ｌｂは、Ｌａの１０％以上２０％以下とすることが好ましい。

領域６０２の除去及びトランジスタの活性層の作製のため、半導体領域１２４上にマスク６０４を形成する（図６（Ｄ）参照）。なお、マスク６０４は、フォトリソグラフィ法やインクジェット法を用いて形成することができる。ここで、マスクの形状、面積等はトランジスタの活性層に合わせて決定すればよいが、領域６０２を除去することができるように形成する必要がある。

その後、マスク６０４を用いて半導体領域１２４をパターニングし、島状の半導体層を複数形成する。ここでは、代表的に、半導体層６０６及び半導体層６０８について示す（図７（Ａ）参照）。該パターニングは、ドライエッチング又はウエットエッチングにより行うことができる。ここで、ドライエッチングは異方性が強く、ウエットエッチングは等方性が強いという特徴を有している。これらの特徴を利用して、テーパー形状となるように島状の半導体層を形成しても良いし、島状の半導体層の端部が丸みを帯びた形状となるように加工しても良い。例えば、等方性が強いエッチングを用いることにより、島状の半導体層の端部に丸みを帯びさせることができる。また、いわゆるＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節し、所望のテーパー形状となるように島状の半導体層を形成することもできる。テーパー形状は、マスクの形状によって制御することもできる。島状の半導体層がテーパー形状となるように形成されることで、後に形成される絶縁層や導電層の被覆が良好に行われるため、絶縁層や導電層の段切れを防止することができる。また、島状の半導体層の端部が丸みを帯びることにより、電界の集中を緩和して半導体素子に不具合が生じることを防止できる。

半導体層６０６及び半導体層６０８には、トランジスタのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物を添加しても良い。不純物を添加する領域、および添加する不純物の種類は、適宜変更することができる。例えば、ｎチャネル型トランジスタの形成領域にはｐ型不純物を添加し、ｐチャネル型トランジスタの形成領域にはｎ型不純物を添加することができる。上述の不純物を添加する際には、ドーズ量が１×１０^１５／ｃｍ^２以上１×１０^１７／ｃｍ^２以下程度となるように行えばよい。

次に、半導体層６０６と半導体層６０８を覆うように、ゲート絶縁層６１０を形成する（図７（Ｂ）参照）。ここでは、プラズマＣＶＤ法を用いて、酸化珪素膜を単層で形成することとする。その他にも、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造又は積層構造で形成することによりゲート絶縁層６１０としても良い。

プラズマＣＶＤ法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などのガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁層を半導体層に接するように形成する。

上述した高密度プラズマ処理による半導体層の酸化または窒化は固相反応であるため、ゲート絶縁層６１０と、半導体層６０６又は半導体層６０８との界面準位密度をきわめて低くすることができる。また、高密度プラズマ処理により半導体層を直接酸化または窒化することで、形成される絶縁層の厚さのばらつきを抑えることが出来る。また、半導体層が結晶性を有するため、高密度プラズマ処理を用いて半導体層の表面を固相反応で酸化させる場合であっても、結晶粒界における不均一な酸化を抑え、均一性が良く、界面準位密度の低いゲート絶縁層を形成することができる。このように、高密度プラズマ処理により形成された絶縁層をトランジスタのゲート絶縁層の一部または全部に用いることで、特性のばらつきを抑制することができる。

プラズマ処理による絶縁層の作製方法のより具体的な一例について説明する。亜酸化窒素（Ｎ_２Ｏ）を、アルゴン（Ａｒ）を用いて１倍以上３倍以下（流量比）に希釈し、１０Ｐａ以上３０Ｐａ以下の圧力下で３ｋＷ以上５ｋＷ以下のマイクロ波（２．４５ＧＨｚ）電力を印加して、半導体層６０６と半導体層６０８の表面を酸化または窒化させる。この処理により１ｎｍ以上１０ｎｍ以下（好ましくは２ｎｍ以上６ｎｍ以下）のゲート絶縁層６１０の下層を形成する。さらに、亜酸化窒素（Ｎ_２Ｏ）とシラン（ＳｉＨ_４）を導入し、１０Ｐａ以上３０Ｐａ以下の圧力下で３ｋＷ以上５ｋＷ以下のマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成し、ゲート絶縁層６１０の上層とする。このように、固相反応と気相成長法を組み合わせてゲート絶縁層６１０を形成することにより、界面準位密度が低く絶縁耐圧の優れたゲート絶縁層６１０を形成することができる。なお、この場合においては、ゲート絶縁層６１０は２層構造となる。

或いは、半導体層６０６と半導体層６０８を熱酸化させることで、ゲート絶縁層６１０を形成するようにしても良い。このような熱酸化を用いる場合には、耐熱性の比較的高いベース基板を用いることが好ましい。

なお、水素を含むゲート絶縁層６１０を形成し、その後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、ゲート絶縁層６１０中に含まれる水素を半導体層６０６及び半導体層６０８中に拡散させるようにしても良い。この場合、ゲート絶縁層６１０として、プラズマＣＶＤ法を用いた窒化シリコン又は窒化酸化シリコンを用いることができる。なお、ゲート絶縁層の作製温度は３５０℃以下とすると良い。このように、半導体層６０６及び半導体層６０８に水素を供給することで、半導体層６０６中、半導体層６０８中、ゲート絶縁層６１０と半導体層６０６の界面、及びゲート絶縁層６１０と半導体層６０８の界面における欠陥を効果的に低減することができる。

次に、ゲート絶縁層６１０上に導電層を形成した後、該導電層を所定の形状に加工（パターニング）することで、半導体層６０６と半導体層６０８の上方に電極６１２を形成する（図７（Ｃ）参照）。導電層の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、導電性を付与する不純物元素をドーピングした多結晶珪素などの半導体材料を用いて形成しても良い。

本実施の形態では電極６１２を単層の導電層で形成しているが、開示する発明の半導体装置は該構成に限定されない。電極６１２は積層された複数の導電層で形成されていても良い。２層構造とする場合には、例えば、モリブデン膜、チタン膜、窒化チタン膜等を下層に用い、上層にはアルミニウム膜などを用いればよい。３層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造などを採用するとよい。

なお、電極６１２を形成する際に用いるマスクは、酸化珪素や窒化酸化珪素等の材料を用いて形成してもよい。この場合、酸化珪素膜や窒化酸化珪素膜等をパターニングしてマスクを形成する工程が加わるが、レジスト材料を用いたマスクと比較して、エッチング時におけるマスクの膜減りが少ないため、より正確な形状の電極６１２を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的に電極６１２を形成しても良い。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。

また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節し、所望のテーパー形状となるように導電層をエッチングすることで、電極６１２を形成することもできる。また、テーパー形状は、マスクの形状によって制御することもできる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素もしくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ素系ガス又は酸素などを適宜用いることができる。

次に、図７（Ｄ）に示すように、電極６１２をマスクとして、一導電型を付与する不純物元素を半導体層６０６、半導体層６０８に添加する。本実施の形態では、半導体層６０６にｎ型を付与する不純物元素（例えばリンまたはヒ素）を、半導体層６０８にｐ型を付与する不純物元素（例えばボロン）を添加する。なお、ｎ型を付与する不純物元素を半導体層６０６に添加する際には、ｐ型の不純物が添加される半導体層６０８はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体層６０８に添加する際には、ｎ型の不純物が添加される半導体層６０６はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。又は、半導体層６０６及び半導体層６０８に、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素の一方を添加した後、一方の半導体層のみに、より高い濃度でｐ型を付与する不純物元素又はｎ型を付与する不純物元素の他方を添加するようにしても良い。上記不純物の添加により、半導体層６０６に不純物領域６１４、半導体層６０８に不純物領域６１６が形成される。

次に、図８（Ａ）に示すように、電極６１２の側面にサイドウォール６１８を形成する。サイドウォール６１８は、例えば、ゲート絶縁層６１０及び電極６１２を覆うように新たに絶縁層を形成し、垂直方向を主体とした異方性エッチングにより、該絶縁層を部分的にエッチングすることで形成することができる。なお、上記の異方性エッチングにより、ゲート絶縁層６１０を部分的にエッチングしても良い。本実施の形態においては、電極６１２下及びサイドウォール６１８下のゲート絶縁層６１０以外については除去された構成を示している。サイドウォール６１８を形成するための絶縁層としては、プラズマＣＶＤ法やスパッタリング法等により、珪素、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、有機材料などを含む膜を、単層構造又は積層構造で形成すれば良い。本実施の形態では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。また、エッチングガスとしては、ＣＨＦ_３とヘリウムの混合ガスを用いることができる。なお、サイドウォール６１８を形成する工程は、これらに限定されるものではない。

次に、図８（Ｂ）に示すように、ゲート絶縁層６１０、電極６１２及びサイドウォール６１８をマスクとして、半導体層６０６、半導体層６０８に一導電型を付与する不純物元素を添加する。なお、半導体層６０６、半導体層６０８には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。なお、ｎ型を付与する不純物元素を半導体層６０６に添加する際には、ｐ型の不純物が添加される半導体層６０８はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体層６０８に添加する際には、ｎ型の不純物が添加される半導体層６０６はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。

上記不純物元素の添加により、半導体層６０６に、一対の高濃度不純物領域６２０と、一対の低濃度不純物領域６２２と、チャネル形成領域６２４とが形成される。また、上記不純物元素の添加により、半導体層６０８に、一対の高濃度不純物領域６２６と、一対の低濃度不純物領域６２８と、チャネル形成領域６３０とが形成される。高濃度不純物領域６２０、高濃度不純物領域６２６はソース又はドレインとして機能し、低濃度不純物領域６２２、低濃度不純物領域６２８はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。

なお、半導体層６０６上に形成されたサイドウォール６１８と、半導体層６０８上に形成されたサイドウォール６１８は、キャリアが移動する方向（いわゆるチャネル長に平行な方向）における幅が同じになるように形成しても良いが、該幅が異なるように形成しても良い。ｐチャネル型トランジスタとなる半導体層６０８上のサイドウォール６１８の幅は、ｎチャネル型トランジスタとなる半導体層６０６上のサイドウォール６１８の幅よりも長くすると良い。なぜならば、ｐチャネル型トランジスタにおいてソース及びドレインを形成するために注入されるボロンは拡散しやすく、短チャネル効果を誘起しやすいためである。ｐチャネル型トランジスタにおいて、サイドウォール６１８の幅をより長くすることで、ソース及びドレインに高濃度のボロンを添加することが可能となり、ソース及びドレインを低抵抗化することができる。

ソース及びドレインをさらに低抵抗化するために、半導体層６０６及び半導体層６０８の一部をシリサイド化したシリサイド層を形成しても良い。シリサイド化は、半導体層に金属を接触させ、加熱処理（例えば、ＧＲＴＡ法、ＬＲＴＡ法など）により、半導体層中の珪素と金属とを反応させて行う。シリサイド層としては、コバルトシリサイド又はニッケルシリサイドを用いると良い。半導体層６０６や半導体層６０８が薄い場合には、半導体層６０６、半導体層６０８の底部までシリサイド反応を進めても良い。シリサイド化に用いることができる金属材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等が挙げられる。また、レーザー光の照射などによってもシリサイド層を形成することができる。

上述の工程により、ｎチャネル型トランジスタ６５０及びｐチャネル型トランジスタ６５２が形成される。なお、図８（Ｂ）に示す段階では、ソース電極又はドレイン電極として機能する導電層は形成されていないが、これらのソース電極又はドレイン電極として機能する導電層を含めてトランジスタと呼ぶこともある。

次に、図８（Ｃ）に示すように、ｎチャネル型トランジスタ６５０、ｐチャネル型トランジスタ６５２を覆うように絶縁層６３２を形成する。絶縁層６３２は必ずしも設ける必要はないが、絶縁層６３２を形成することで、アルカリ金属やアルカリ土類金属などの不純物がｎチャネル型トランジスタ６５０、ｐチャネル型トランジスタ６５２に侵入することを防止できる。具体的には、絶縁層６３２を、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成するのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の窒化酸化珪素膜を、絶縁層６３２として用いる。この場合、上述の水素化の工程は、該窒化酸化珪素膜形成後に行っても良い。なお、本実施の形態においては、絶縁層６３２を単層構造としているが、積層構造としても良いことはいうまでもない。例えば、２層構造とする場合には、酸化窒化珪素膜と窒化酸化珪素膜との積層構造とすることができる。

次に、ｎチャネル型トランジスタ６５０、ｐチャネル型トランジスタ６５２を覆うように、絶縁層６３２上に絶縁層６３４を形成する。絶縁層６３４は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いて形成するとよい。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることもできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基又は芳香族炭化水素のうち少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層６３４を形成しても良い。また、絶縁層６３４は、その表面をＣＭＰ法などにより平坦化させても良い。

絶縁層６３４の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。

次に、半導体層６０６と半導体層６０８がそれぞれ一部露出するように絶縁層６３２及び絶縁層６３４にコンタクトホールを形成する。そして、図９（Ａ）に示すように、該コンタクトホールを介して半導体層６０６と半導体層６０８に接する導電層６３６、導電層６３８を形成する。導電層６３６及び導電層６３８は、トランジスタのソース電極又はドレイン電極として機能する。なお、本実施の形態においては、コンタクトホール開口時のエッチングに用いるガスとしてＣＨＦ_３とＨｅの混合ガスを用いたが、これに限定されるものではない。

導電層６３６、導電層６３８は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的には、導電層６３６、導電層６３８として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電層６３６、導電層６３８は、単層構造としても良いし、積層構造としても良い。

アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、導電層６３６、導電層６３８を形成する材料として適している。特に、アルミニウムシリコンは、パターニングの際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度のＣｕを混入させた材料を用いても良い。

導電層６３６、導電層６３８を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電層を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより一層防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体層６０６と半導体層６０８上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、導電層６３６と半導体層６０６、及び導電層６３８と半導体層６０８のコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、導電層６３６、導電層６３８を、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、５層構造又はそれ以上の積層構造とすることもできる。

また、導電層６３６、導電層６３８として、ＷＦ_６ガスとＳｉＨ_４ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、ＷＦ_６を水素還元して形成したタングステンを、導電層６３６、導電層６３８として用いても良い。

なお、導電層６３６はｎチャネル型トランジスタ６５０の高濃度不純物領域６２０に接続されている。導電層６３８はｐチャネル型トランジスタ６５２の高濃度不純物領域６２６に接続されている。

図９（Ｂ）に、図９（Ａ）に示したｎチャネル型トランジスタ６５０及びｐチャネル型トランジスタ６５２の平面図を示す。ここで、図９（Ｂ）のＣ−Ｄにおける断面が図９（Ａ）に対応している。ただし、図９（Ｂ）においては、簡単のため、導電層６３６、導電層６３８、絶縁層６３２、絶縁層６３４等を省略している。

なお、本実施の形態においては、ｎチャネル型トランジスタ６５０とｐチャネル型トランジスタ６５２が、それぞれゲート電極として機能する電極６１２を１つずつ有する場合を例示しているが、開示する発明は該構成に限定されない。開示する発明で作製されるトランジスタは、ゲート電極として機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。

以上により、複数のトランジスタを有する半導体装置を作製することができる。

開示する発明では、ベース基板にガラス基板等の大型の基板を採用することで、半導体基板の大面積化を図ることができる。さらに、ベース基板に貼り合わせる単結晶半導体基板を大型のものにすることで、半導体基板の作製効率が向上し、半導体基板の大面積化も容易になる。そして、半導体基板を大型にすることで、半導体装置の生産性が向上し、また、大型の半導体装置を作製することも可能になる。また、単結晶半導体層に対してレーザー光を照射することにより、単結晶半導体層表面の平坦性が向上し、欠陥が低減される。また、加熱処理を施すことにより、レーザー光の照射では修復できない微細な欠陥を修復することができる。これにより、半導体素子の特性を向上し、優れた半導体装置を提供することができる。

また、レーザー光の照射処理の前又は加熱処理の前に単結晶半導体層をパターニングすることで、熱応力による欠陥の増大並びに熱応力による膜剥がれの問題を解消することができる。これにより、半導体素子の性能及び信頼性が向上する。また、パターニングの際に、単結晶半導体層の下地層として形成されている絶縁層を残存させることにより、ベース基板からの汚染物質（不純物元素等）が半導体層に侵入することを防止できるため、半導体装置の信頼性を向上することができる。また、レーザー光の照射や加熱処理によって半導体特性が低下する領域を半導体素子として用いないことにより、半導体素子の特性を向上し、優れた半導体装置を提供することができる。

（実施の形態２）
本実施の形態では、半導体装置の製造方法の別の例について、図１１乃至１４を参照して説明する。なお、本実施の形態においては、半導体装置の一例として液晶表示装置を挙げて説明するが、開示する発明の半導体装置は液晶表示装置に限られるものではない。

はじめに、実施の形態１に示す方法などを用いて作製された、単結晶半導体層を有する半導体基板を用意する（図１１（Ａ）参照）。ここでは、絶縁表面を有する基板１１００（ベース基板）の上に接合層を含む絶縁層１１０２、絶縁層１１０４、単結晶半導体層１１０６を順に設けた構成を用いて説明するが、開示する発明はこれに限られるものではない。ここで、絶縁層１１０４は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などの材料を用いて形成することができる。また、絶縁層１１０４は積層構造であっても良い。詳細については、実施の形態１を参照することができる。なお、該半導体基板は、実施の形態１における半導体基板１４２に対応し、絶縁層１１０４は絶縁層１１２に対応している。

次に、単結晶半導体層１１０６を所望の形状にパターニングして、島状の単結晶半導体層を形成する。本実施の形態においても、実施の形態１と同様に、半導体特性が低下した領域が除去されるように単結晶半導体層１１０６のパターニングを行う。詳細については実施の形態１を参照することができるため、ここでは省略する。パターニングの際のエッチング加工としては、ドライエッチング（プラズマエッチング等）、ウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ_４、ＮＦ_３、Ｃｌ_２、ＢＣｌ_３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成することなくエッチングを行うことができる。

また、実施の形態１において説明したように、テーパー形状となるように島状の単結晶半導体層を形成しても良いし、島状の単結晶半導体層の端部が丸みを帯びた形状となるように加工しても良い。島状の単結晶半導体層がテーパー形状となるように形成されることで、後に形成される絶縁層や導電層の被覆が良好に行われるため、絶縁層や導電層の段切れを防止することができる。また、島状の単結晶半導体層の端部が丸みを帯びることにより、電界の集中を緩和して半導体素子に不具合が生じることを防止できる。

なお、絶縁層１１０４はエッチングしないで残存させる構成とすることが好ましい。絶縁層１１０４を残存させることにより、絶縁表面を有する基板１１００中に含まれる不純物元素（例えば、ナトリウムやカリウム等のアルカリ金属や、マグネシウム、カルシウム等のアルカリ土類金属、鉄、銅、ニッケル等の遷移金属）の単結晶半導体層への侵入を防止できるためである。

単結晶半導体層１１０６をパターニングした後には、しきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加すると良い。例えば、ｐ型不純物として、硼素を５×１０^１６／ｃｍ^３以上１×１０^１８／ｃｍ^３以下の濃度で添加することができる。

絶縁層１１０４は、不純物元素に対するバリア層を有していることが好ましい。上記のバリア層は、例えば、窒化シリコンや窒化酸化シリコン等材料を用いて形成することができる。バリア層を設ける場合には、例えば、窒化酸化シリコン、酸化窒化シリコンの積層構造とすることができる。窒化酸化シリコンに代えて窒化シリコンを用いても良い。また、酸化窒化シリコンに代えて酸化シリコンを用いても良い。

次に、島状の単結晶半導体層を覆うゲート絶縁層１１０８を形成する（図１１（Ｂ）参照）。なお、ここでは便宜上、パターニングによって形成された島状の単結晶半導体層をそれぞれ単結晶半導体層１１１０、単結晶半導体層１１１２、単結晶半導体層１１１４と呼ぶことにする。ゲート絶縁層１１０８はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０ｎｍ以上１５０ｎｍ以下として珪素を含む絶縁膜で形成する。具体的には、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンに代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよい。なお、ゲート絶縁層１１０８は単層構造であっても良いし、積層構造としても良い。さらに、単結晶半導体層とゲート絶縁層との間に、膜厚１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下、より好ましくは２ｎｍ以上５ｎｍ以下の薄い酸化シリコン膜を形成してもよい。なお、低い温度でリーク電流の少ないゲート絶縁膜を形成するために、アルゴンなどの希ガス元素を反応ガスに含ませても良い。

次に、ゲート絶縁層１１０８上にゲート電極層として用いる第１の導電膜と第２の導電膜とを積層して形成する。第１の導電膜の膜厚は２０ｎｍ以上１００ｎｍ以下程度、第２の導電膜の膜厚は１００ｎｍ以上４００ｎｍ以下程度とすれば良い。また、第１の導電膜と第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜と第２の導電膜は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ネオジム等から選ばれた元素、又は前記の元素を主成分とする合金材料もしくは化合物材料等を用いて形成すればよい。また、第１の導電膜や第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金などを用いてもよい。なお、本実施の形態においては２層構造の導電層を用いて説明しているが、開示する発明はこれに限定されない。３層以上の積層構造としても良いし、単層構造であっても良い。

次に、フォトリソグラフィ法を用いてレジスト材料からなるマスク１１１６ａ、マスク１１１６ｂ、マスク１１１６ｃ、マスク１１１６ｄ、及びマスク１１１６ｅを形成する。そして、前記のマスクを用いて第１の導電膜と第２の導電膜を所望の形状に加工し、第１のゲート電極層１１１８ａ、第１のゲート電極層１１１８ｂ、第１のゲート電極層１１１８ｃ、第１のゲート電極層１１１８ｄ、第１の導電層１１１８ｅ、導電層１１２０ａ、導電層１１２０ｂ、導電層１１２０ｃ、導電層１１２０ｄ、及び導電層１１２０ｅを形成する（図１１（Ｃ）参照）。

ここで、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状となるようにエッチングを行うことができる。また、マスクの形状によって、テーパーの角度等を制御することもできる。なお、エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス、又はＯ_２を適宜用いることができる。本実施の形態では、ＣＦ_４、Ｃｌ_２、Ｏ_２からなるエッチング用ガスを用いて第２の導電膜のエッチングを行い、連続してＣＦ_４、Ｃｌ_２からなるエッチング用ガスを用いて第１の導電膜をエッチングする。

次に、マスク１１１６ａ、マスク１１１６ｂ、マスク１１１６ｃ、マスク１１１６ｄ、及びマスク１１１６ｅを用いて、導電層１１２０ａ、導電層１１２０ｂ、導電層１１２０ｃ、導電層１１２０ｄ、及び導電層１１２０ｅを所望の形状に加工する。このとき、導電層を形成する第２の導電膜と、第１のゲート電極層及び第１の導電層を形成する第１の導電膜との選択比が高いエッチング条件でエッチングする。このエッチングによって、第２のゲート電極層１１２２ａ、第２のゲート電極層１１２２ｂ、第２のゲート電極層１１２２ｃ、第２のゲート電極層１１２２ｄ、及び第２の導電層１１２２ｅを形成する。本実施の形態では、第２のゲート電極層及び第２の導電層もテーパー形状であるが、そのテーパー角は、第１のゲート電極層及び第１の導電層の有するテーパー角より大きい。なお、テーパー角とは対象物の底面と側面とが作る角度を言うものとする。よって、テーパー角が９０度の場合、導電層は底面に対して垂直な側面を有することになる。テーパー角を９０度未満とすることにより、積層される膜の被覆性が向上するため、欠陥を低減することが可能となる。なお、本実施の形態では、第２のゲート電極層及び第２の導電層を形成するためのエッチング用ガスとしてＣｌ_２、ＳＦ_６、Ｏ_２を用いる。

以上の工程によって、周辺駆動回路領域１１８０に、ゲート電極層１１２４ａ、ゲート電極層１１２４ｂ、画素領域１１８２に、ゲート電極層１１２４ｃ、ゲート電極層１１２４ｄ、及び導電層１１２４ｅを形成することができる（図１１（Ｄ）参照）。なお、マスク１１１６ａ、マスク１１１６ｂ、マスク１１１６ｃ、マスク１１１６ｄ、及びマスク１１１６ｅは、上記工程の後に除去する。

次に、ゲート電極層１１２４ａ、ゲート電極層１１２４ｂ、ゲート電極層１１２４ｃ、ゲート電極層１１２４ｄをマスクとして、ｎ型を付与する不純物元素を添加し、第１のｎ型不純物領域１１２６ａ、第１のｎ型不純物領域１１２６ｂ、第１のｎ型不純物領域１１２８ａ、第１のｎ型不純物領域１１２８ｂ、第１のｎ型不純物領域１１３０ａ、第１のｎ型不純物領域１１３０ｂ、第１のｎ型不純物領域１１３０ｃを形成する（図１２（Ａ）参照）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ_３）を用いてドーピングを行う。ここでは、第１のｎ型不純物領域に、ｎ型を付与する不純物元素であるリン（Ｐ）が１×１０^１６／ｃｍ^３以上５×１０^１９／ｃｍ^３以下程度の濃度で含まれるようにする。

次に、単結晶半導体層１１１０、単結晶半導体層１１１４の一部を覆うマスク１１３２ａ、マスク１１３２ｂ、マスク１１３２ｃを形成する。そして、マスク１１３２ａ、マスク１１３２ｂ、マスク１１３２ｃ、及び第２のゲート電極層１１２２ｂをマスクとしてｎ型を付与する不純物元素を添加する。これにより、第２のｎ型不純物領域１１３４ａ、第２のｎ型不純物領域１１３４ｂ、第３のｎ型不純物領域１１３６ａ、第３のｎ型不純物領域１１３６ｂ、第２のｎ型不純物領域１１４０ａ、第２のｎ型不純物領域１１４０ｂ、第２のｎ型不純物領域１１４０ｃ、第３のｎ型不純物領域１１４２ａ、第３のｎ型不純物領域１１４２ｂ、第３のｎ型不純物領域１１４２ｃ、第３のｎ型不純物領域１１４２ｄが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ_３）を用いてドーピングを行う。ここでは、第２のｎ型不純物領域にｎ型を付与する不純物元素であるリン（Ｐ）が１×１０^１７／ｃｍ^３以上１×１０^２１／ｃｍ^３以下程度の濃度で含まれるようにする。第３のｎ型不純物領域１１３６ａ、第３のｎ型不純物領域１１３６ｂには、第３のｎ型不純物領域１１４２ａ、第３のｎ型不純物領域１１４２ｂ、第３のｎ型不純物領域１１４２ｃ、第３のｎ型不純物領域１１４２ｄと同程度、もしくは少し高めの濃度でｎ型を付与する不純物元素が添加される。また、チャネル形成領域１１３８、チャネル形成領域１１４４ａ及びチャネル形成領域１１４４ｂが形成される（図１２（Ｂ）参照）。

第２のｎ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第３のｎ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域１１３６ａ、第３のｎ型不純物領域１１３６ｂは、第１のゲート電極層１１１８ｂと重なる領域に形成されている。これにより、ソース又はドレイン近傍の電界を緩和して、ホットキャリアによるオン電流の劣化を防止することができる。一方、第３のｎ型不純物領域１１４２ａ、第３のｎ型不純物領域１１４２ｂ、第３のｎ型不純物領域１１４２ｃ、第３のｎ型不純物領域１１４２ｄはゲート電極層１１２４ｃ、ゲート電極層１１２４ｄと重なっておらず、オフ電流を低減する効果がある。

次に、マスク１１３２ａ、マスク１１３２ｂ、マスク１１３２ｃを除去し、単結晶半導体層１１１２、単結晶半導体層１１１４を覆うマスク１１４６ａ、マスク１１４６ｂを形成する。そして、マスク１１４６ａ、マスク１１４６ｂ、ゲート電極層１１２４ａをマスクとしてｐ型を付与する不純物元素を添加する。これにより、第１のｐ型不純物領域１１４８ａ、第１のｐ型不純物領域１１４８ｂ、第２のｐ型不純物領域１１５０ａ、第２のｐ型不純物領域１１５０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてジボラン（Ｂ_２Ｈ_６）を用いてドーピングを行う。ここでは、第１のｐ型不純物領域、及び第２のｐ型不純物領域にｐ型を付与する不純物元素である硼素（Ｂ）が１×１０^１８／ｃｍ^３以上５×１０^２１／ｃｍ^３以下程度の濃度で含まれるようにする。また、チャネル形成領域１１５２が形成される（図１２（Ｃ）参照）。

第１のｐ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第２のｐ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。

その後、マスク１１４６ａ、マスク１１４６ｂを除去する。マスクを除去した後に、ゲート電極層の側面を覆うように絶縁膜を形成してもよい。該絶縁膜は、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて形成することができる。また、不純物元素を活性化するために、加熱処理、強光の照射、レーザー光の照射等を行ってもよい。

次いで、ゲート電極層、及びゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、絶縁膜１１５４と絶縁膜１１５６の積層構造とする（図１３（Ａ）参照）。絶縁膜１１５４として窒化酸化シリコン膜を膜厚１００ｎｍにて形成し、絶縁膜１１５６として酸化窒化シリコン膜を膜厚９００ｎｍにて形成する。本実施の形態においては、２層の積層構造としたが、単層構造でも良く、３層以上の積層構造としても良い。本実施の形態では、絶縁膜１１５４及び絶縁膜１１５６を、プラズマＣＶＤ法を用いて、大気に晒さずに連続的に形成する。なお、絶縁膜１１５４及び絶縁膜１１５６は上記材料に限定されるものではない。

絶縁膜１１５４、絶縁膜１１５６は、他に、酸化シリコンや窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素その他の無機絶縁性材料を含む物質から選ばれた材料を用いて形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂をいう。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。有機基は、フルオロ基を含んでいてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリイミド、アクリルポリマー、ポリアミド、ポリイミドアミド、ベンゾシクロブテン系材料、ポリシラザン等の有機絶縁性材料を用いることもできる。

次いで、レジスト材料からなるマスクを用いて絶縁膜１１５４、絶縁膜１１５６、ゲート絶縁層１１０８に単結晶半導体層及びゲート電極層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。本実施の形態では、酸化窒化シリコン膜である絶縁膜１１５６と、窒化酸化シリコン膜である絶縁膜１１５４及びゲート絶縁層１１０８と選択比が取れる条件で、第１のエッチングを行い、絶縁膜１１５６を除去する。次に、第２のエッチングによって、絶縁膜１１５４及びゲート絶縁層１１０８を除去し、ソース又はドレインに達する開口部を形成する。

その後、開口部を覆うように導電膜を形成し、該導電膜をエッチングする。これにより、各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層１１５８ａ、ソース電極層又はドレイン電極層１１５８ｂ、ソース電極層又はドレイン電極層１１６０ａ、ソース電極層又はドレイン電極層１１６０ｂ、ソース電極層又はドレイン電極層１１６２ａ、ソース電極層又はドレイン電極層１１６２ｂを形成する。ソース電極層又はドレイン電極層には、アルミニウム、タンタル、チタン、モリブデン、タングステン、ネオジム、クロム、ニッケル、白金、金、銀、銅、マグネシウム、スカンジウム、コバルト、亜鉛、ニオブ、シリコン、リン、硼素、ヒ素、ガリウム、インジウム、錫などから選択された一つ又は複数の元素、または、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化シリコンを添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、アルミニウムネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質等が用いられる。その他にも、シリサイド（例えば、アルミニウムシリコン、モリブデンシリコン、ニッケルシリサイド）や、窒素を含有する化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン）、リン（Ｐ）等の不純物元素をドーピングしたシリコン（Ｓｉ）等を用いることもできる。

以上の工程で周辺駆動回路領域１１８０にｐチャネル型薄膜トランジスタ１１６４、及びｎチャネル型薄膜トランジスタ１１６６を、画素領域１１８２にｎチャネル型薄膜トランジスタ１１６８、容量配線１１７０が形成される（図１３（Ｂ）参照）。

次に第２の層間絶縁層として絶縁膜１１７２を形成する。絶縁膜１１７２としては酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。ポリイミド、アクリルポリマー、ポリアミド、ポリイミドアミド、ベンゾシクロブテン系材料等の有機絶縁性材料を用いることもできる。

次に、画素領域１１８２の絶縁膜１１７２にコンタクトホールを形成し、画素電極層１１７４を形成する（図１３（Ｃ）参照）。画素電極層１１７４は、インジウム錫酸化物（ＩＴＯ）、酸化インジウムに酸化亜鉛を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、酸化インジウムに酸化シリコンを混合した導電性材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、又はタングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケル、チタン、白金、アルミニウム、銅、銀等の金属又はその合金、若しくはその金属窒化物を用いて形成することができる。

また、画素電極層１１７４としては導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。導電性組成物は、薄膜におけるシート抵抗が１００００Ω／ｓｑ．以下であることが好ましい。また、光透過性を有する画素電極層として薄膜を形成する場合には、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。

上記の導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン及びその誘導体、ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、又は、これらの共重合体等が挙げられる。

共役系導電性高分子の具体例としては、ポリピロール、ポリ（３−メチルピロール）、ポリ（３−ブチルピロール）、ポリ（３−オクチルピロール）、ポリ（３−デシルピロール）、ポリ（３，４−ジメチルピロール）、ポリ（３，４−ジブチルピロール）、ポリ（３−ヒドロキシピロール）、ポリ（３−メチル−４−ヒドロキシピロール）、ポリ（３−メトキシピロール）、ポリ（３−エトキシピロール）、ポリ（３−オクトキシピロール）、ポリ（３−カルボキシルピロール）、ポリ（３−メチル−４−カルボキシルピロール）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。

上記の導電性高分子を、単独で用いても良いし、膜の特性を調整するために有機樹脂を添加して使用しても良い。

さらに、導電性組成物にアクセプタ性のドーパントやドナー性のドーパントをドーピングすることで、共役導電性高分子の酸化還元電位を変化させ、電気伝導度を調節してもよい。

上述の如き導電性組成物を水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、芳香族系溶剤など）に溶解させて、塗布法、コーティング法、液滴吐出法（インクジェット法ともいう）、印刷法等により画素電極層１１７４となる薄膜を形成することができる。

次に、画素電極層１１７４及び絶縁膜１１７２を覆うように、配向膜と呼ばれる絶縁層１４０２を形成する（図１４（Ｂ）参照）。絶縁層１４０２は、スクリーン印刷法やオフセット印刷法を用いて形成することができる。なお、図１４は、半導体装置の平面図及び断面図を示しており、図１４（Ａ）は半導体装置の平面図、図１４（Ｂ）は図１４（Ａ）のＥ−Ｆにおける断面図である。半導体装置には、外部端子接続領域１１７６、封止領域１１７８、周辺駆動回路領域１１８０、画素領域１１８２が設けられる。

絶縁層１４０２を形成した後、ラビング処理を行う。配向膜として機能する絶縁層１４０６についても、絶縁層１４０２と同様にして形成することができる。

その後、対向基板１４００と、絶縁性表面を有する基板１１００とを、シール材１４１４及びスペーサ１４１６を介して貼り合わせ、その空隙に液晶層１４０４を設ける。なお、対向基板１４００には、配向膜として機能する絶縁層１４０６、対向電極として機能する導電層１４０８、カラーフィルターとして機能する着色層１４１０、偏光子１４１２（偏光板ともいう）等が設けられている。なお、絶縁性表面を有する基板１１００にも偏光子１４１８（偏光板）を設けるが、開示する発明はこれに限られない。例えば、反射型の液晶表示装置においては、偏光子は、一方に設ければ良い。

続いて、画素領域と電気的に接続されている端子電極層１４２０に、異方性導電体層１４２２を介して、ＦＰＣ１４２４を接続する。ＦＰＣ１４２４は、外部からの信号を伝達する役目を担う。上記の工程により、液晶表示装置を作製することができる。

本実施の形態においては、実施の形態１に示した方法を用いて作製された半導体基板を用いて液晶表示装置を作製している。このため、液晶のスイッチングを司る半導体素子（例えば、画素領域におけるトランジスタ）の特性を向上させることができる。また、駆動回路領域の半導体素子の動作速度を向上させることができる。したがって、液晶表示装置の表示特性が大きく向上することになる。また、半導体素子の信頼性が向上するため、液晶表示装置の信頼性も高まることになる。

なお、本実施の形態においては液晶表示装置を作製する方法について説明したが、開示する発明はこれに限られるものではない。本実施の形態は、実施の形態１と適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、発光素子を有する半導体装置（エレクトロルミネッセンス表示装置）について説明する。なお、周辺回路領域や画素領域等に用いられるトランジスタの作製方法は、実施の形態２を参照することができるため、詳細については省略する。

なお、発光素子を有する半導体装置には、下面放射、上面放射、両面放射のいずれかの方式が用いられる。本実施の形態では、下面放射方式を用いた半導体装置について、図１５を用いて説明するが、開示する発明はこれに限られるものではない。

図１５の半導体装置は、下方（図中の矢印の方向）に光を放射する。ここで、図１５（Ａ）は半導体装置の平面図であり、図１５（Ｂ）は、図１５（Ａ）のＧ−Ｈにおける断面図である。図１５において半導体装置は、外部端子接続領域１５３０、封止領域１５３２、駆動回路領域１５３４、画素領域１５３６を有している。

図１５に示す半導体装置は、素子基板１５００、薄膜トランジスタ１５５０、薄膜トランジスタ１５５２、薄膜トランジスタ１５５４、薄膜トランジスタ１５５６、発光素子１５６０、絶縁層１５６８、充填材１５７０、シール材１５７２、配線層１５７４、端子電極層１５７６、異方性導電層１５７８、ＦＰＣ１５８０、封止基板１５９０などによって構成されている。なお、発光素子１５６０は、第１の電極層１５６２と発光層１５６４と第２の電極層１５６６とを含む。

第１の電極層１５６２としては、発光層１５６４より放射する光を透過できるように、光透過性を有する導電性材料を用いる。一方、第２の電極層１５６６としては、発光層１５６４より放射する光を反射することができる導電性材料を用いる。

第１の電極層１５６２としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物等を用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）等を用いても良い。

また、第１の電極層１５６２としては、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。なお、詳細については実施の形態２を参照することができるため、ここでは省略する。

第２の電極層１５６６としては、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、アルミニウム膜を用いることとする。

なお、上面放射、両面放射の各方式を用いる場合には、適宜電極層の設計を変更してやれば良い。具体的には、上面放射の場合には、反射性を有する材料を用いて第１の電極層１５６２を形成し、光透過性を有する材料を用いて第２の電極層１５６６を形成する。両面放射の場合には、光透過性を有する材料を用いて第１の電極層１５６２及び第２の電極層１５６６を形成すれば良い。なお、下面放射、上面放射においては、光透過性を有する材料を用いて一方の電極層を形成し、光透過性を有する材料と光反射性を有する材料の積層構造により、他方の電極層を形成する構成としても良い。電極層に用いることができる材料は下面放射の場合と同様であるため、ここでは省略する。

なお、一般に、光透過性を有さないと考えられる金属のような材料であっても、膜厚を小さく（５ｎｍ以上３０ｎｍ以下程度）することにより、光を透過させることができる。これにより、上述の光反射性材料を用いて、光を透過する電極層を作製することも可能である。

また、封止基板１５９０にカラーフィルター（着色層）を形成する構成としてもよい。カラーフィルター（着色層）は、蒸着法や液滴吐出法によって形成することができる。また、色変換層を用いる構成であっても良い。

本実施の形態においては、実施の形態１などに示した方法を用いてエレクトロルミネッセンス表示装置を作製している。このため、エレクトロルミネッセンス表示装置の発光を司る半導体素子（例えば、画素領域におけるトランジスタ）の特性を向上させることができる。また、駆動回路領域の半導体素子の動作速度を向上させることができる。したがって、開示する発明により、エレクトロルミネッセンス表示装置の表示特性が大きく向上することになる。また、半導体素子の信頼性が向上するため、エレクトロルミネッセンス表示装置の信頼性も高まることになる。

なお、本実施の形態ではエレクトロルミネッセンス表示装置を用いて説明したが、開示する発明はこれに限られるものではない。本実施の形態は、実施の形態１又は２と適宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態では、半導体装置の別の例について、図１６及び１７を参照して説明する。なお、本実施の形態においては、マイクロプロセッサ及び電子タグを例に挙げて説明するが、開示する発明の半導体装置はこれらに限られるものではない。

図１６に、マイクロプロセッサの構成の一例を示す。図１６のマイクロプロセッサ１６００は、開示する発明の半導体基板を用いて製造されるものである。該マイクロプロセッサ１６００は、演算回路１６０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ（ＡＬＵ））、演算回路制御部１６０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部１６０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部１６０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部１６０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ１６０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部１６０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース１６０８（Ｂｕｓ Ｉ／Ｆ）、ＲＯＭ１６０９（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ、読み出し専用メモリ）、及びＲＯＭインターフェース１６１０（ＲＯＭ Ｉ／Ｆ）を有している。

バスインターフェース１６０８を介してマイクロプロセッサ１６００に入力された命令は、命令解析部１６０３に入力され、デコードされた後、演算回路制御部１６０２、割り込み制御部１６０４、レジスタ制御部１６０７、タイミング制御部１６０５に入力される。演算回路制御部１６０２、割り込み制御部１６０４、レジスタ制御部１６０７、タイミング制御部１６０５は、デコードされた命令に基づき各種制御を行う。具体的には、演算回路制御部１６０２は、演算回路１６０１の動作を制御するための信号を生成する。また、割り込み制御部１６０４は、マイクロプロセッサ１６００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度等から判断して処理する。レジスタ制御部１６０７は、レジスタ１６０６のアドレスを生成し、マイクロプロセッサ１６００の状態に応じてレジスタ１６０６の読み出しや書き込みを行う。タイミング制御部１６０５は、演算回路１６０１、演算回路制御部１６０２、命令解析部１６０３、割り込み制御部１６０４、レジスタ制御部１６０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部１６０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１６に示すマイクロプロセッサ１６００の構成は、あくまで一例であり、その用途によって適宜構成を変更することができる。

本実施の形態においては、実施の形態１などに示した半導体基板を用いてマイクロプロセッサを作製している。これにより、半導体素子の動作速度が向上し、マイクロプロセッサの性能の向上に寄与する。また、半導体素子の信頼性が向上するため、マイクロプロセッサの信頼性も高まることになる。

次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１７を参照して説明する。図１７は無線通信により外部装置と信号の送受信を行って動作する無線タグの一例である。なお、開示の無線タグは内部に中央処理装置（ＣＰＵ）を有しており、いわば小型のコンピュータである。無線タグ１７００は、アナログ回路部１７０１とデジタル回路部１７０２を有している。アナログ回路部１７０１として、共振容量を有する共振回路１７０３、整流回路１７０４、定電圧回路１７０５、リセット回路１７０６、発振回路１７０７、復調回路１７０８、変調回路１７０９、電源管理回路１７１９を有している。デジタル回路部１７０２は、ＲＦインターフェース１７１０、制御レジスタ１７１１、クロックコントローラ１７１２、ＣＰＵインターフェース１７１３、ＣＰＵ１７１４、ＲＡＭ１７１５、ＲＯＭ１７１６を有している。

このような構成の無線タグ１７００の動作は以下の通りである。アンテナ１７１７が外部から信号を受けると、共振回路１７０３は該信号を元に誘導起電力を発生する。整流回路１７０４を経た誘導起電力により、容量部１７１８が充電される。この容量部１７１８はセラミックコンデンサーや電気二重層コンデンサーなどで形成されていることが好ましい。容量部１７１８は無線タグ１７００と一体にて形成されていても良いし、別の部品として無線タグ１７００を構成する絶縁表面を有する基板に取り付けられていても良い。

リセット回路１７０６は、デジタル回路部１７０２をリセットし初期化する信号を生成する。例えば、電源電圧の上昇のタイミングから遅れて立ち上がる信号をリセット信号として生成する。発振回路１７０７は、定電圧回路１７０５により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路１７０８は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路１７０９は、振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路１７０９は、共振回路１７０３の共振点を変化させることにより通信信号の振幅を変化させている。クロックコントローラ１７１２は、電源電圧又はＣＰＵ１７１４における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路１７１９が行っている。

アンテナ１７１７から無線タグ１７００に入力された信号は復調回路１７０８で復調された後、ＲＦインターフェース１７１０で制御コマンドやデータなどに分けられる。制御コマンドは制御レジスタ１７１１に格納される。制御コマンドには、ＲＯＭ１７１６に記憶されているデータの読み出し命令、ＲＡＭ１７１５へのデータの書き込み命令、ＣＰＵ１７１４への演算命令などが含まれている。ＣＰＵ１７１４は、ＣＰＵインターフェース１７１３を介してＲＯＭ１７１６、ＲＡＭ１７１５、制御レジスタ１７１１にアクセスする。ＣＰＵインターフェース１７１３は、ＣＰＵ１７１４が要求するアドレスより、ＲＯＭ１７１６、ＲＡＭ１７１５、制御レジスタ１７１１のいずれかに対するアクセス信号を生成する機能を有している。

ＣＰＵ１７１４の演算方式は、ＲＯＭ１７１６にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算を、プログラムを用いてＣＰＵ１７１４が実行する方式を適用することができる。

本実施の形態においては、実施の形態１などに示した半導体基板を用いて無線タグを作製している。これにより、半導体素子の動作速度が向上し、無線タグの性能の向上に寄与する。また、半導体素子の信頼性が向上するため、無線タグの信頼性も高まることになる。

なお、本実施の形態は、実施の形態１乃至３と適宜組み合わせて用いることができる。

（実施の形態５）
本実施の形態では、半導体装置のうち、特に表示装置を用いた電子機器について、図１８及び１９を参照して説明する。

開示する発明の半導体装置（特に表示装置）を用いて作製される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。

図１８（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体１８０１、支持台１８０２、表示部１８０３、スピーカー部１８０４、ビデオ入力端子１８０５等を含む。表示部１８０３には、開示の半導体装置が用いられている。開示する発明により、信頼性が高く高性能なテレビ受像器又はパーソナルコンピュータのモニタを提供することができる。

図１８（Ｂ）はデジタルカメラである。本体１８１１の正面部分には受像部１８１３が設けられており、本体１８１１の上面部分にはシャッターボタン１８１６が設けられている。また、本体１８１１の背面部分には、表示部１８１２、操作キー１８１４、及び外部接続ポート１８１５が設けられている。表示部１８１２には、開示の半導体装置が用いられている。開示する発明により、信頼性が高く高性能なデジタルカメラを提供することができる。

図１８（Ｃ）はノート型パーソナルコンピュータである。本体１８２１には、キーボード１８２４、外部接続ポート１８２５、ポインティングデバイス１８２６が設けられている。また、本体１８２１には、表示部１８２３を有する筐体１８２２が取り付けられている。表示部１８２３には、開示の半導体装置が用いられている。開示する発明により、信頼性が高く高性能なノート型パーソナルコンピュータを提供することができる。

図１８（Ｄ）はモバイルコンピュータであり、本体１８３１、表示部１８３２、スイッチ１８３３、操作キー１８３４、赤外線ポート１８３５等を含む。表示部１８３２にはアクティブマトリクス表示装置が設けられている。表示部１８３２には、開示の半導体装置が用いられている。開示する発明により、信頼性が高く高性能なモバイルコンピュータを提供することができる。

図１８（Ｅ）は画像再生装置である。本体１８４１には、表示部１８４４、記録媒体読み込み部１８４５及び操作キー１８４６が設けられている。また、本体１８４１には、スピーカー部１８４７及び表示部１８４３それぞれを有する筐体１８４２が取り付けられている。表示部１８４３及び表示部１８４４それぞれには、開示の半導体装置が用いられている。開示する発明により、信頼性が高く高性能な画像再生装置を提供することができる。

図１８（Ｆ）は電子書籍である。本体１８５１には操作キー１８５３が設けられている。また、本体１８５１には複数の表示部１８５２が取り付けられている。表示部１８５２には、開示の半導体装置が用いられている。開示する発明により、信頼性が高く高性能な電子書籍を提供することができる。

図１８（Ｇ）はビデオカメラであり、本体１８６１には外部接続ポート１８６４、リモコン受信部１８６５、受像部１８６６、バッテリー１８６７、音声入力部１８６８、操作キー１８６９が設けられている、また、本体１８６１には、表示部１８６２を有する筐体１８６３が取り付けられている。表示部１８６２には、開示の半導体装置が用いられている。開示する発明により、信頼性が高く高性能なビデオカメラを提供することができる。

図１８（Ｈ）は携帯電話であり、本体１８７１、筐体１８７２、表示部１８７３、音声入力部１８７４、音声出力部１８７５、操作キー１８７６、外部接続ポート１８７７、アンテナ１８７８等を含む。表示部１８７３には、開示の半導体装置が用いられている。開示する発明により、信頼性が高く高性能な携帯電話を提供することができる。

図１９は、電話としての機能と、情報端末としての機能を併せ持った携帯電子機器１９００の構成の一例である。ここで、図１９（Ａ）は正面図、図１９（Ｂ）は背面図、図１９（Ｃ）は展開図である。携帯電子機器１９００は、電話と情報端末の双方の機能を備えており、音声通話以外にも様々なデータ処理が可能な、いわゆるスマートフォンと呼ばれる電子機器である。

携帯電子機器１９００は、筐体１９０１及び筐体１９０２で構成されている。筐体１９０１は、表示部１９１１、スピーカー１９１２、マイクロフォン１９１３、操作キー１９１４、ポインティングデバイス１９１５、カメラ用レンズ１９１６、外部接続端子１９１７等を備え、筐体１９０２は、キーボード１９２１、外部メモリスロット１９２２、カメラ用レンズ１９２３、ライト１９２４、イヤフォン端子１９２５等を備えている。また、アンテナは筐体１９０１内部に内蔵されている。上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。

表示部１９１１には、開示の半導体装置が組み込まれている。なお、表示部１９１１に表示される映像（及びその表示方向）は、携帯電子機器１９００の使用形態に応じて様々に変化する。また、表示部１９１１と同一面にカメラ用レンズ１９１６を備えているため、映像を伴う音声通話（いわゆるテレビ電話）が可能である。なお、スピーカー１９１２及びマイクロフォン１９１３は音声通話に限らず、録音、再生等に用いることが可能である。カメラ用レンズ１９２３（及び、ライト１９２４）を用いて静止画及び動画の撮影を行う場合には、表示部１９１１はファインダーとして用いられることになる。操作キー１９１４は、電話の発信・着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等に用いられる。

重なり合った筐体１９０１と筐体１９０２（図１９（Ａ））は、スライドし、図１９（Ｃ）のように展開し、情報端末として使用できる。この場合には、キーボード１９２１、ポインティングデバイス１９１５を用いた円滑な操作が可能である。外部接続端子１９１７はＡＣアダプタやＵＳＢケーブル等の各種ケーブルと接続可能であり、充電やコンピュータ等とのデータ通信を可能にしている。また、外部メモリスロット１９２２に記録媒体を挿入し、より大容量のデータの保存及び移動に対応できる。上記機能に加えて、赤外線などの電磁波を用いた無線通信機能や、テレビ受信機能等を有していても良い。開示する発明により、信頼性が高く高性能な携帯電子機器を提供することができる。

以上の様に、開示する発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、実施の形態１乃至４と適宜組み合わせて用いることができる。

（実施の形態６）
本実施の形態では、半導体装置のうち、特に無線タグの用途について、図２０を参照して説明する。

開示する発明により無線タグとして機能する半導体装置を形成することができる。無線タグの用途は多岐にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２０（Ａ）参照）、包装用容器類（包装紙やボトル等、図２０（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図２０（Ｂ）参照）、乗物類（自転車等、図２０（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札（図２０（Ｅ）、（Ｆ）参照）等の物品に設けて使用することができる。なお、図２０において、無線タグは２０００で示すものである。

なお、電子機器とは、例えば、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）、携帯電話の他、実施の形態５にて示した物品等を指す。また、上記半導体装置を、動物類、人体等に用いることができる。

無線タグは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなる包装用容器等であれば当該有機樹脂に埋め込むとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に無線タグを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線タグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。開示する発明により作製することが可能な無線タグは、安価ながらも高い信頼性を有しており、さまざまな物品に対して適用することができる。

開示する発明により形成することが可能な無線タグを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられる無線タグに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を容易に行うことができる。

以上の様に、開示する発明の適用範囲は極めて広く、あらゆる物品に対して用いることが可能である。なお、本実施の形態は、実施の形態１乃至５と適宜組み合わせて用いることができる。

半導体基板の作製方法について示す図である。 半導体基板の加工の様子を示す図である。 半導体基板の平面図である。 半導体基板の後処理工程について示す図である。 後処理後の半導体基板の平面図である。 半導体装置の作製工程を示す図である。 半導体装置の作製工程を示す断面図である。 半導体装置の作製工程を示す断面図である。 半導体装置の平面図及び断面図である。 水素イオン種のエネルギーダイアグラムについて示す図である。 半導体装置の作製工程を示す図である。 半導体装置の作製工程を示す図である。 半導体装置の作製工程を示す図である。 半導体装置の平面図及び断面図である。 半導体装置の平面図及び断面図である。 半導体装置の構成を示す図である。 半導体装置の構成を示す図である。 半導体装置を用いた電子機器を示す図である。 半導体装置を用いた電子機器を示す図である。 半導体装置の用途を示す図である。 イオンの質量分析結果を示す図である。 イオンの質量分析結果を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値及び計算値）を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を６０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を４０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 フィッティングパラメータの比（水素元素比及び水素イオン種比）をまとめた図である。

符号の説明

１００ ベース基板
１１０ 半導体基板
１１２ 絶縁層
１１４ 損傷領域
１１６ 接合層
１１８ 半導体基板
１２０ 半導体層
１２２ 半導体領域
１２４ 半導体領域
１３０ イオンビーム
１３２ マスク
１３４ レーザー光
１４０ 半導体基板
１４２ 半導体基板
２００ 半導体基板
２０２ オリエンテーションフラット
２０４ 半導体基板
６０２ 領域
６０４ マスク
６０６ 半導体層
６０８ 半導体層
６１０ ゲート絶縁層
６１２ 電極
６１４ 不純物領域
６１６ 不純物領域
６１８ サイドウォール
６２０ 高濃度不純物領域
６２２ 低濃度不純物領域
６２４ チャネル形成領域
６２６ 高濃度不純物領域
６２８ 低濃度不純物領域
６３０ チャネル形成領域
６３２ 絶縁層
６３４ 絶縁層
６３６ 導電層
６３８ 導電層
６５０ ｎチャネル型トランジスタ
６５２ ｐチャネル型トランジスタ
１１００ 基板
１１０２ 絶縁層
１１０４ 絶縁層
１１０６ 単結晶半導体層
１１０８ ゲート絶縁層
１１１０ 単結晶半導体層
１１１２ 単結晶半導体層
１１１４ 単結晶半導体層
１１１６ａ マスク
１１１６ｂ マスク
１１１６ｃ マスク
１１１６ｄ マスク
１１１６ｅ マスク
１１１８ａ ゲート電極層
１１１８ｂ ゲート電極層
１１１８ｃ ゲート電極層
１１１８ｄ ゲート電極層
１１１８ｅ 導電層
１１２０ａ 導電層
１１２０ｂ 導電層
１１２０ｃ 導電層
１１２０ｄ 導電層
１１２０ｅ 導電層
１１２２ａ ゲート電極層
１１２２ｂ ゲート電極層
１１２２ｃ ゲート電極層
１１２２ｄ ゲート電極層
１１２２ｅ 導電層
１１２４ａ ゲート電極層
１１２４ｂ ゲート電極層
１１２４ｃ ゲート電極層
１１２４ｄ ゲート電極層
１１２４ｅ 導電層
１１２６ａ ｎ型不純物領域
１１２６ｂ ｎ型不純物領域
１１２８ａ ｎ型不純物領域
１１２８ｂ ｎ型不純物領域
１１３０ａ ｎ型不純物領域
１１３０ｂ ｎ型不純物領域
１１３０ｃ ｎ型不純物領域
１１３２ａ マスク
１１３２ｂ マスク
１１３２ｃ マスク
１１３４ａ ｎ型不純物領域
１１３４ｂ ｎ型不純物領域
１１３６ａ ｎ型不純物領域
１１３６ｂ ｎ型不純物領域
１１３８ チャネル形成領域
１１４０ａ ｎ型不純物領域
１１４０ｂ ｎ型不純物領域
１１４０ｃ ｎ型不純物領域
１１４２ａ ｎ型不純物領域
１１４２ｂ ｎ型不純物領域
１１４２ｃ ｎ型不純物領域
１１４２ｄ ｎ型不純物領域
１１４４ａ チャネル形成領域
１１４４ｂ チャネル形成領域
１１４６ａ マスク
１１４６ｂ マスク
１１４８ａ ｐ型不純物領域
１１４８ｂ ｐ型不純物領域
１１５０ａ ｐ型不純物領域
１１５０ｂ ｐ型不純物領域
１１５２ チャネル形成領域
１１５４ 絶縁膜
１１５６ 絶縁膜
１１５８ａ ドレイン電極層
１１５８ｂ ドレイン電極層
１１６０ａ ドレイン電極層
１１６０ｂ ドレイン電極層
１１６２ａ ドレイン電極層
１１６２ｂ ドレイン電極層
１１６４ ｐチャネル型薄膜トランジスタ
１１６６ ｎチャネル型薄膜トランジスタ
１１６８ ｎチャネル型薄膜トランジスタ
１１７０ 容量配線
１１７２ 絶縁膜
１１７４ 画素電極層
１１７６ 外部端子接続領域
１１７８ 封止領域
１１８０ 周辺駆動回路領域
１１８２ 画素領域
１４００ 対向基板
１４０２ 絶縁層
１４０４ 液晶層
１４０６ 絶縁層
１４０８ 導電層
１４１０ 着色層
１４１２ 偏光子
１４１４ シール材
１４１６ スペーサ
１４１８ 偏光子
１４２０ 端子電極層
１４２２ 異方性導電体層
１４２４ ＦＰＣ
１５００ 素子基板
１５３０ 外部端子接続領域
１５３２ 封止領域
１５３４ 駆動回路領域
１５３６ 画素領域
１５５０ 薄膜トランジスタ
１５５２ 薄膜トランジスタ
１５５４ 薄膜トランジスタ
１５５６ 薄膜トランジスタ
１５６０ 発光素子
１５６２ 電極層
１５６４ 発光層
１５６６ 電極層
１５６８ 絶縁層
１５７０ 充填材
１５７２ シール材
１５７４ 配線層
１５７６ 端子電極層
１５７８ 異方性導電層
１５８０ ＦＰＣ
１５９０ 封止基板
１６００ マイクロプロセッサ
１６０１ 演算回路
１６０２ 演算回路制御部
１６０３ 命令解析部
１６０４ 制御部
１６０５ タイミング制御部
１６０６ レジスタ
１６０７ レジスタ制御部
１６０８ バスインターフェース
１６０９ ＲＯＭ
１６１０ ＲＯＭインターフェース
１７００ 無線タグ
１７０１ アナログ回路部
１７０２ デジタル回路部
１７０３ 共振回路
１７０４ 整流回路
１７０５ 定電圧回路
１７０６ リセット回路
１７０７ 発振回路
１７０８ 復調回路
１７０９ 変調回路
１７１０ ＲＦインターフェース
１７１１ 制御レジスタ
１７１２ クロックコントローラ
１７１３ ＣＰＵインターフェース
１７１４ ＣＰＵ
１７１５ ＲＡＭ
１７１６ ＲＯＭ
１７１７ アンテナ
１７１８ 容量部
１７１９ 電源管理回路
１８０１ 筺体
１８０２ 支持台
１８０３ 表示部
１８０４ スピーカー部
１８０５ ビデオ入力端子
１８１１ 本体
１８１２ 表示部
１８１３ 受像部
１８１４ 操作キー
１８１５ 外部接続ポート
１８１６ シャッターボタン
１８２１ 本体
１８２２ 筐体
１８２３ 表示部
１８２４ キーボード
１８２５ 外部接続ポート
１８２６ ポインティングデバイス
１８３１ 本体
１８３２ 表示部
１８３３ スイッチ
１８３４ 操作キー
１８３５ 赤外線ポート
１８４１ 本体
１８４２ 筐体
１８４３ 表示部
１８４４ 表示部
１８４５ 記録媒体読み込み部
１８４６ 操作キー
１８４７ スピーカー部
１８５１ 本体
１８５２ 表示部
１８５３ 操作キー
１８６１ 本体
１８６２ 表示部
１８６３ 筐体
１８６４ 外部接続ポート
１８６５ リモコン受信部
１８６６ 受像部
１８６７ バッテリー
１８６８ 音声入力部
１８６９ 操作キー
１８７１ 本体
１８７２ 筐体
１８７３ 表示部
１８７４ 音声入力部
１８７５ 音声出力部
１８７６ 操作キー
１８７７ 外部接続ポート
１８７８ アンテナ
１９００ 携帯電子機器
１９０１ 筐体
１９０２ 筐体
１９１１ 表示部
１９１２ スピーカー
１９１３ マイクロフォン
１９１４ 操作キー
１９１５ ポインティングデバイス
１９１６ カメラ用レンズ
１９１７ 外部接続端子
１９２１ キーボード
１９２２ 外部メモリスロット
１９２３ カメラ用レンズ
１９２４ ライト
１９２５ イヤフォン端子

Claims (9)

1. 単結晶半導体基板の主表面にイオンを照射して、前記単結晶半導体基板中に損傷領域を形成し、
   前記単結晶半導体基板の主表面に、第１の絶縁層を形成し、
   前記第１の絶縁層の表面に、接合層として機能する第２の絶縁層を形成し、
   前記第２の絶縁層と、絶縁表面を有する基板とを接合させ、
   前記単結晶半導体基板を、前記損傷領域において分離させることにより、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
   前記単結晶半導体層をパターニングして、複数の単結晶半導体領域に分離し、
   前記複数の単結晶半導体領域に対して、レーザー光の照射処理又は加熱処理を施すことを特徴とする半導体装置の作製方法。
2. 複数の単結晶半導体基板の主表面にイオンを照射して、前記複数の単結晶半導体基板中に損傷領域を形成し、
   前記複数の単結晶半導体基板の主表面に、第１の絶縁層を形成し、
   前記第１の絶縁層の表面に、接合層として機能する第２の絶縁層を形成し、
   前記第２の絶縁層と、絶縁表面を有する基板とを接合させ、
   前記複数の単結晶半導体基板を、前記損傷領域において分離させることにより、前記絶縁表面を有する基板上に複数の単結晶半導体層を形成し、
   前記複数の単結晶半導体層をパターニングして、前記単結晶半導体層の各々を複数の単結晶半導体領域に分離し、
   前記複数の単結晶半導体領域に対して、レーザー光の照射処理又は加熱処理を施すことを特徴とする半導体装置の作製方法。
3. 請求項１又は２において、
   前記第１の絶縁層は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素のいずれかを含むこと特徴とする半導体装置の作製方法。
4. 請求項１乃至３のいずれか一において、
   前記第１の絶縁層は、積層構造により形成されることを特徴とする半導体装置の作製方法。
5. 請求項１乃至４のいずれか一において、
   前記第１の絶縁層は、前記単結晶半導体基板の主表面側から、酸化珪素又は酸化窒化珪素と、窒化珪素又は窒化酸化珪素の積層構造により形成されることを特徴とする半導体装置の作製方法。
6. 請求項１乃至５のいずれか一において、
   前記第１の絶縁層を残存させるように、前記単結晶半導体層のパターニングを行うことを特徴とする半導体装置の作製方法。
7. 請求項１乃至６のいずれか一において、
   前記第２の絶縁層は、有機シランガスを用いて化学気相成長法により形成されることを特徴とする半導体装置の作製方法。
8. 請求項１乃至７のいずれか一において、
   前記単結晶半導体層は、矩形であり、その対角線の長さは２５０ｍｍ以上であることを特徴とする半導体装置の作製方法。
9. 請求項１乃至８のいずれか一において、
   前記単結晶半導体領域の中央部を用いて半導体素子を形成することを特徴とする半導体装置の作製方法。

Images