JP2009043916A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009043916A
JP2009043916A JP2007206951A JP2007206951A JP2009043916A JP 2009043916 A JP2009043916 A JP 2009043916A JP 2007206951 A JP2007206951 A JP 2007206951A JP 2007206951 A JP2007206951 A JP 2007206951A JP 2009043916 A JP2009043916 A JP 2009043916A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
substrate
semiconductor film
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007206951A
Other languages
English (en)
Inventor
Takeshi Sudo
岳 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007206951A priority Critical patent/JP2009043916A/ja
Priority to US12/187,567 priority patent/US8154050B2/en
Publication of JP2009043916A publication Critical patent/JP2009043916A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

【課題】チャネル領域を挟むソース／ドレイン領域にｅＳｉＧｅ層などを埋め込んだ構造において、接合リークの低減をはかる。
【解決手段】ソース／ドレイン領域に半導体エピタキシャル層を埋め込んだ半導体装置であって、半導体基板１００の主表面に形成され、素子分離領域１０２で囲まれた素子形成領域上にゲート絶縁膜１０３を介して形成されたゲート電極１０４と、ゲート電極１０４下のチャネル領域を挟むソース／ドレイン領域に形成され、基板１００とは異なる材料からなる第１の半導体膜１１１，１１３でそれよりもシリサイド化反応の高い第２の半導体膜１１２を挟んだ３層構造を有する半導体エピタキシャル層１１０と、ゲート電極１０４及びエピタキシャル１１０層上に形成され、且つ基板１００とエピタキシャル層１１０との界面に沿って半導体膜１１２に延伸して形成されたシリサイド層１２６とを備えた。
【選択図】図１

Description

本発明は、チャネル領域に応力を加えるためにソース／ドレイン領域に半導体エピタキシャル層を埋め込み、このエピタキシャル層上にシリサイド層を形成した半導体装置及びその製造方法に関する。
半導体プロセスノードの９０ｎｍ世代以降、チャネル領域に応力をかけることでトランジスタの性能を向上させる技術が用いられるようになっている。例えば、ストレスライナーを用いてｎＭＯＳＦＥＴの性能を向上させたのを初め、ｎ／ｐそれぞれに最適なストレスライナーを用いたＤＳＬ（Dual Stress Liner）、ＳｉＧｅをソース／ドレイン領域に埋め込んだｅＳｉＧｅ（embedded SiGe）技術が導入されている。
ｅＳｉＧｅ技術では、Ｓｉチャネルを挟むソース／ドレイン領域にＳｉＧｅ層を埋め込むことにより、Ｓｉチャネルに圧縮歪みを与えることができ、移動度の向上をはかることができる。さらに、ＳｉＧｅ層上にシリサイド層を形成することにより、ソース／ドレインの低抵抗化をはかることができる。
しかし、この種のｅＳｉＧｅ技術においては、次のような問題があった。即ち、ＳｉＧｅ層上に形成すべきシリサイドは、ＳｉＧｅ層のシリサイド化により形成するが、このシリサイド化の際にＳｉＧｅよりもシリサイド化反応の高い基板Ｓｉの方へシリサイドが異常成長してしまう。そして、この基板Ｓｉへのシリサイドの異常成長は接合リークを増大させる要因となっていた。
米国特許 US 6,885,084 A 90nm High Volume Manufacturing Logic Technology Featuring Novel 45nm Gate Length Strained Silicon CMOS Transistors, T. Ghani et al,IEDM 2003
本発明は、上記事情を考慮してなされたもので、その目的とするところは、チャネル領域を挟むソース／ドレイン領域にｅＳｉＧｅ層などを埋め込んだ構造において、接合リークの低減をはかり得る半導体装置及びその製造方法を提供することにある。
本発明の一態様に係わる半導体装置は、半導体基板の主表面に形成され、素子分離領域で囲まれた素子形成領域と、前記素子形成領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極下のチャネル領域を挟み前記素子形成領域のソース／ドレイン領域に形成され、前記半導体基板とは材料又は組成が異なる第１の半導体膜で該第１の半導体膜よりもシリサイド化反応の高い第２の半導体膜を挟んだ３層構造を有する半導体エピタキシャル層と、前記ゲート電極上及び前記半導体エピタキシャル層上に形成され、且つ前記半導体基板と前記半導体エピタキシャル層との界面に沿って前記第２の半導体膜に延伸して形成されたシリサイド層と、を具備したことを特徴とする。
また、本発明の別の一態様に係わる半導体装置は、Ｓｉ基板の主表面に形成され、素子分離領域で囲まれた素子形成領域と、前記素子形成領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極下のチャネル領域を挟み前記素子形成領域のソース／ドレイン領域に形成され、ＳｉＧｅからなる第１の半導体膜で該第１の半導体膜よりもＧｅ濃度の低いＳｉＧｅ又はＳｉからなる第２の半導体膜を挟んだ３層構造を有する半導体エピタキシャル層と、前記ゲート電極上及び前記半導体エピタキシャル層上に形成された第１のシリサイド層と、前記Ｓｉ基板と前記半導体エピタキシャル層との界面に沿って前記第１のシリサイド層から前記第２の半導体膜に延伸するように形成された第２のシリサイド層と、を具備したことを特徴とする。
また、本発明の別の一態様に係わる半導体装置は、Ｓｉ基板の主表面に形成され、素子分離領域で囲まれた素子形成領域と、前記素子形成領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極下のチャネル領域を挟み前記素子形成領域のソース／ドレイン領域に形成され、ＳｉＣからなる第１の半導体膜で該第１の半導体膜よりもＣ濃度の低いＳｉＣ又はＳｉからなる第２の半導体膜を挟んだ少なくとも３層構造を有する半導体エピタキシャル層と、前記半導体エピタキシャル層上に形成された第１のシリサイド層と、前記Ｓｉ基板と前記半導体エピタキシャル層との界面に沿って前記第１のシリサイド層から前記第２の半導体膜に延伸するように形成された第２のシリサイド層と、を具備したことを特徴とする。
また、本発明の別の一態様に係わる半導体装置の製造方法は、半導体基板の主表面に、素子形成領域を囲むように素子分離領域を形成する工程と、前記素子形成領域上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極をマスクに前記素子形成領域を選択的にエッチングすることにより溝を形成する工程と、前記溝内に、前記基板とは材料又は組成が異なる第１の半導体膜、該第１の半導体膜よりもシリサイド化反応の高い第２の半導体膜、及び該第１の半導体膜と同じ構成材料からなる第３の半導体膜を順に成長することにより半導体エピタキシャル層を形成する工程と、前記ゲート電極上及び前記半導体エピタキシャル層上に第１のシリサイド層を形成すると共に、前記基板と前記半導体エピタキシャル層との界面に沿って前記第２の半導体膜に延伸する第２のシリサイド層を形成する工程と、を含むことを特徴とする。
本発明によれば、シリサイド反応性の高い層をシリサイド化反応性の低い層で挟み込むことにより、シリサイドを反応性の高い層へ導くことができる。これにより、基板Ｓｉなどの他の反応性の高い層への異常な成長を抑制することで接合リークの悪化を防ぐことができる。また、シリサイドを任意の反応性の高い層へ潜り込ませることで、シリサイド化時の体積膨張を利用して、さらなる応力をチャネル領域に加えることが可能となる。
以下、本発明の詳細を図示の実施形態によって説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係わるＭＯＳ型半導体装置の概略構成を示す断面図である。この半導体装置は、ｐチャネルＭＯＳＦＥＴのソース／ドレイン領域にＳｉＧｅを埋め込むことによりチャネル領域に圧縮応力を加え、素子の駆動力を向上させたものである。
図中１００はｎ型Ｓｉ基板であり、この基板１００の主面に素子形成領域を囲むようにシリコン酸化膜からなる素子分離領域１０２が形成されている。Ｓｉ基板１００の素子形成領域上に、シリコン酸化膜からなるゲート絶縁膜１０３を介して多結晶Ｓｉからなるゲート電極１０４が形成されている。ゲート電極１０４の側部には、シリコン窒化膜からなる側壁絶縁膜１２１が形成されている。
ゲート電極１０４及びゲート側壁絶縁膜１２１からなるゲート部を挟むソース／ドレイン領域にはエッチングにより溝が形成されており、この溝内にｐ型のソース／ドレイン領域として機能する半導体エピタキシャル層１１０が形成されている。この半導体エピタキシャル層１１０は、ＳｉＧｅ層（第１の半導体膜）１１１，Ｓｉ層１１２（第２の半導体膜），ＳｉＧｅ層（第３の半導体膜）１１３を順に積層成長したものである。また、このエピタキシャル層１１０とチャネル領域との間には、ｐ型の拡散層（ソース／ドレイン・エクステンション領域）１１５が形成されている。
半導体エピタキシャル層１１０及びゲート電極１０４の表面部には、Ｎｉシリサイド層（第１のシリサイド層）１２５が形成されている。また、エピタキシャル層１１０において、基板１００とエピタキシャル層１１０との界面に沿って、シリサイド層１２５からＳｉ層１１２に延伸するようにシリサイド層（第２のシリサイド層）１２６が形成されている。
次に、本実施形態の半導体装置の製造方法を、図２及び図３を参照して説明する。
まず、図２（ａ）に示すように、ｎ型Ｓｉ基板１００上に、素子形成領域を囲むように、シリコン酸化膜からなる素子分離領域１０２を形成する。続いて、シリコン酸化膜（ゲート絶縁膜１０３），多結晶シリコン膜（ゲート電極）１０４，キャップ層１０５を形成した後、これらを周知のリソグラフィによりゲートパターンに加工する。その後、ゲート電極１０４の側面にシリコン窒化膜からなる側壁絶縁膜１０７を形成する。
次いで、図２（ｂ）に示すように、ゲート部及び側壁絶縁膜１０７をマスクに基板１００を選択エッチングすることにより、ソース／ドレイン領域形成のための溝１０８を形成する。
次いで、図２（ｃ）に示すように、エピタキシャル成長を用いて、ＳｉＧｅ／Ｓｉ／ＳｉＧｅの半導体エピタキシャル層１１０を形成する。具体的には、ＣＶＤ法でＧｅ濃度が２０atm％のＳｉＧｅ層１１１を成長した後、ガス種を変えてＳｉ層１１２を成長し、更にガス種を元に戻してＳｉＧｅ層１１１と同様の組成のＳｉＧｅ層１１３を成長する。このとき、半導体エピタキシャル層１１０は基板Ｓｉの露出部分のみに選択的に成長させることができる。
ここで、図２（ｃ）に示す構造において、エピタキシャル層１１０の基板面に垂直方向（Ｔ方向）のＧｅ濃度は、図４に示すようになる。即ち、Ｓｉ層１１２の存在により、ＳｉＧｅ層１１１，１１３のＧｅがＳｉ層１１２に拡散することにより、ＳｉＧｅ層１１１，１１３のＳｉ層１１２に近いところでＧｅ濃度が低くなる。その結果として、Ｇｅ濃度は、Ｓｉ層１１２の中央部付近で約５％と低くなり、ＳｉＧｅ層１１３のＳｉ層１１２から離れたところでは約２０％となっていた。
次いで、図３（ｄ）に示すように、キャップ層１０５及び側壁絶縁膜１０７を除去する。その後、ゲート電極１０４をマスクに用い、基板１００の表面部に硼素などの不純物をイオン注入することによりｐ型の拡散層（ソース／ドレイン・エクステンション領域）１１５を形成する。
次いで、図３（ｅ）に示すように、再度シリコン窒化膜からなる側壁絶縁膜１２１を形成する。その後、図３（ｆ）に示すように、全面にＮｉ膜１２２を堆積する。
次いで、熱処理を施すことにより、Ｎｉ膜１２２に接している半導体領域をシリサイド化し、Ｎｉシリサイド膜１２５を形成し、シリサイド化されずに残ったＮｉ膜１２２を除去することにより、前記図１に示す構造が得られる。
このシリサイド化に際して、ＳｉＧｅよりもＳｉの方がシリサイド化されやすいので、Ｓｉ層１１２では、エピタキシャル層１１０と基板１００との界面に沿ってシリサイド層１２６が延伸することになる。そして、Ｓｉ層１１２のシリサイド化によりＮｉが消費されるため、Ｓｉ基板１００側へのシリサイドの延伸が抑制されることになる。
ここで、比較のために従来のｅＳｉＧｅ技術における素子構造を、図１１に示す。図中の９００はｎ型Ｓｉ基板、９０２は素子分離領域、９０３はゲート絶縁膜、９０４はゲート電極、９１０はＳｉＧｅからなる半導体エピタキシャル層、９１５はソース／ドレイン・エクステンション領域、９２１は側壁絶縁膜、９２６はシリサイド層を示している。
図１１の構造では、シリサイド層９２５を形成する際にＳｉＧｅ層９１０よりもシリサイド化反応の高い基板Ｓｉの方へシリサイドが異常成長（９２６）してしまう。これに対し本実施形態では、半導体エピタキシャル層１１０としてＳｉＧｅ／Ｓｉ／ＳｉＧｅの３層構造を採用することにより、Ｓｉ層１１２のシリサイド化によりＮｉを消費させることができ、Ｓｉ基板１００側へのシリサイドの延伸を抑制することが可能となるのである。
このように本実施形態によれば、エピタキシャル成長によるｅＳｉＧｅ形成において、ＳｉＧｅ／Ｓｉ／ＳｉＧｅというように、シリサイド反応の低いＳｉＧｅ、シリサイド反応の高いＳｉ、シリサイド反応の低いＳｉＧｅを積層にした後にシリサイドを行うことにより、Ｎｉがシリサイド反応の高いＳｉ層１１２へ積極的に潜り込むことになる。即ち、Ｎｉのシリサイド反応性の違いを用いて、Ｎｉを反応しやすい層へ導くことにより、基板Ｓｉへのシリサイドの異常成長を抑制することで接合リークを低減させることができる。また、Ｓｉ層１１２へ潜り込んだシリサイドの体積膨張により、Ｓｉチャネル領域に更なる圧縮応力が加えられるため、ｐチャネルＭＯＳＦＥＴの更なる移動時の向上をはかることができる。
（第２の実施形態）
図５及び図６は、本発明の第２の実施形態に係わる半導体装置を説明するためのもので、図５は製造途中の断面図、図６は製造終了時の断面図である。なお、図１〜図３と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第１の実施形態と異なる点は、半導体エピタキシャル層の層数を増やしたことにあり、半導体エピタキシャル層２１０は、ＳｉＧｅ層（第１の半導体膜）２１１，Ｓｉ層（第２の半導体膜）２１２，ＳｉＧｅ層（第３の半導体膜）２１３，Ｓｉ層（第４の半導体膜）２１４，ＳｉＧｅ層（第５の半導体膜）２１５を順に積層成長することにより形成されている。即ち、ｅＳｉＧｅ形成において、ＳｉＧｅ／Ｓｉ／ＳｉＧｅ／Ｓｉ／ＳｉＧｅというように形成したものである。ＳｉＧｅ層２１１，２１３，２１５のＧｅ濃度は、ＳｉＧｅ層１１１，１１３と同様に約２０％である。
このような構成であれば、先の第１の実施形態と同様の効果が得られるのは勿論のこと、Ｓｉ層２１２のみではなくＳｉ層２１４でもシリサイドの延伸があるために、体積膨張によるＳｉチャネルへの圧縮応力増大の効果がより大きくなる。
（第３の実施形態）
図７は、本発明の第３の実施形態に係わる半導体装置の概略構成を示す断面図である。なお、図１〜図３と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第１の実施形態と異なる点は、エピタキシャル成長実施前の素子領域リセス時に、異方性の高いエッチングを行うことにより、ソース／ドレイン領域の溝の側部に素子分離領域１０２に接した基板Ｓｉ領域を残した点にある。
本実施形態の構成では、チャネル領域側のみではなく、素子分離領域１０２側においても溝内にエピタキシャル層３１０が基板表面まで形成されている。このため、素子分離領域１０２との界面におけるシリサイドの基板１００への延伸を抑制することができる。また、仮に基板１００側へシリサイドが延伸したとしても、素子分離領域１０２との界面において、基板１００の最上部がソース／ドレイン領域となるエピタキシャル層３１０の底部よりも上に位置するため、基板１００側へのシリサイドの延伸によりリークが発生することはない。
図８は、本実施形態の半導体装置の製造工程を示す断面図である。
基本的には、第１の実施形態と同様であり、ソース／ドレイン領域の溝を形成する工程が異なるのみである。
前記図２（ａ）と同様に、Ｓｉ基板１００の素子形成領域上に、ゲート絶縁膜１０３，多結晶シリコン膜１０４，キャップ層１０５からなるゲート部を形成した後、ゲート部の側面に側壁絶縁膜１０７を形成する。
次いで、図８（ａ）に示すように、ゲート部及び側壁絶縁膜１０７をマスクに基板１００をＲＩＥで垂直にエッチングすることにより、ソース／ドレイン領域形成のための溝３０８を形成する。このとき、素子分離領域１０２側に基板Ｓｉの薄い壁を残す。このように、基板１００を垂直にエッチングすることにより基板Ｓｉの薄い壁が残るのは、素子分離領域１０２の側面が基板１００と垂直ではなく僅かに傾いているためである。
これ以降は、先の第１の実施形態と同様に、図８（ｂ）に示すように、ＳｉＧｅ／Ｓｉ／ＳｉＧｅのエピタキシャル層３１０を形成する。具体的には、ＣＶＤ法でＧｅ濃度が２０atm％のＳｉＧｅ層３１１を成長した後、ガス種を変えてＳｉ層３１２を成長し、更にガス種を元に戻してＳｉＧｅ層３１１と同様の組成のＳｉＧｅ層３１３を成長する。
次いで、先の第１の実施形態と同様に、図８（ｃ）に示すように、キャップ層１０５及び側壁絶縁膜１０７を除去した後に、再度側壁絶縁膜１２１を形成する。次いで、Ｎｉ膜を形成した後に、熱処理してシリサイド化してシリサイド層３２５，３２６を形成することにより、前記図７に示す構造が得られる。
このような構成であっても、先の第１の実施形態と同様の効果が得られるのは勿論のことである。
（第４の実施形態）
図９及び図１０は、本発明の第４の実施形態に係わる半導体装置を説明するためのもので、図９は製造途中の断面図、図１０は製造終了時の断面図である。なお、図１〜図３と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第３の実施形態と異なる点は、半導体エピタキシャル層の層数を増やしたことにあり、半導体エピタキシャル層４１０は、ＳｉＧｅ層４１１，Ｓｉ層４１２，ＳｉＧｅ層４１３，Ｓｉ層４１４，ＳｉＧｅ層４１５を順に積層成長することにより形成されている。即ち、ｅＳｉＧｅ形成において、ＳｉＧｅ／Ｓｉ／ＳｉＧｅ／Ｓｉ／ＳｉＧｅというように形成したものである。ＳｉＧｅ層３１１，３１３，３１５のＧｅ濃度は、ＳｉＧｅ層１１１，１１３と同様に約２０％である。
このような構成であれば、先の第３の実施形態と同様の効果が得られるのは勿論のこと、体積膨張によるＳｉチャネルへの圧縮応力増大の効果がより大きくなる。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、基板としてＳｉ、半導体エピタキシャル層としてＳｉＧｅ層（第１，第３の半導体膜）でＳｉ層（第２の半導体膜）を挟んだ構造を用いたが、第２の半導体膜の代わりに第１の半導体膜よりもＧｅ濃度の低いＳｉＧｅ層を用いても良い。また、ｎチャネルＭＯＳＦＥＴに適用する場合、Ｓｉチャネルに引っ張り応力を加えるために、半導体エピタキシャル層として、ＳｉＣからなる第１の半導体膜で該第１の半導体膜よりもＣ濃度の低いＳｉＣ又はＳｉからなる第２の半導体膜を挟んだ構造にすればよい。
また、基板としてＳｉ以外の半導体材料を用いることも可能である。この場合、ソース／ドレイン領域に埋め込む半導体エピタキシャル層としては、基板とは異なる材料又は組成からなる第１の半導体膜で該第１の半導体膜よりもシリサイド化反応の高い第２の半導体膜を挟んだ構造にすればよい。さらに、シリサイドを形成するための金属もＮｉに限るものではなく、Ｔｉ，Ｗ、その他の金属材料を用いることも可能である。また、製造方法は図２、図３及び図８に示す工程に何ら限定されるものではなく、仕様に応じて適宜変更可能である。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
第１の実施形態に係わる半導体装置の概略構成を示す断面図。 第１の実施形態の半導体装置の製造工程を示す断面図。 第１の実施形態の半導体装置の製造工程を示す断面図。 半導体エピタキシャル層における厚さ方向のＧｅ濃度分布を示す図。 第２の実施形態に係わる半導体装置を説明するためのもので、製造途中の断面図。 第２の実施形態に係わる半導体装置を説明するためのもので、製造終了時の断面図。 第３の実施形態に係わる半導体装置の概略構成を示す断面図。 第３の実施形態の半導体装置の製造工程を示す断面図。 第４の実施形態に係わる半導体装置を説明するためのもので、製造途中の断面図。 第４の実施形態に係わる半導体装置を説明するためのもので、製造終了時の断面図。 ｅＳｉＧｅ技術を用いた従来の素子構造を示す断面図。
符号の説明
１００…Ｓｉ基板
１０２…素子分離領域
１０３…ゲート絶縁膜
１０４…ゲート電極
１０５…キャップ層
１０７…側壁絶縁膜
１０８…溝部
１１０，２１０，３１０，４１０…半導体エピタキシャル層
１１１，２１１，３１１，４１１…ＳｉＧｅ層（第１の半導体膜）
１１２，２１２，３１２，４１２…Ｓｉ層（第２の半導体膜）
１１３，２１３，３１３，４１３…ＳｉＧｅ層（第３の半導体膜）
２１４，４１４…Ｓｉ層（第４の半導体膜）
２１５，４１５…ＳｉＧｅ層（第５の半導体膜）
１２１…側壁絶縁膜
１２２…Ｎｉ膜
１２５，２２５，３２５，４２５…Ｎｉシリサイド層（第１のシリサイド層）
１２６，２２６，３２６，４２６…Ｎｉシリサイド層（第２のシリサイド層）

Claims (5)

  1. 半導体基板の主表面に形成され、素子分離領域で囲まれた素子形成領域と、
    前記素子形成領域上にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極下のチャネル領域を挟み前記素子形成領域のソース／ドレイン領域に形成され、前記半導体基板とは材料又は組成が異なる第１の半導体膜で該第１の半導体膜よりもシリサイド化反応の高い第２の半導体膜を挟んだ３層構造を有する半導体エピタキシャル層と、
    前記ゲート電極上及び前記半導体エピタキシャル層上に形成され、且つ前記半導体基板と前記半導体エピタキシャル層との界面に沿って前記第２の半導体膜に延伸して形成されたシリサイド層と、
    を具備したことを特徴とする半導体装置。
  2. Ｓｉ基板の主表面に形成され、素子分離領域で囲まれた素子形成領域と、
    前記素子形成領域上にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極下のチャネル領域を挟み前記素子形成領域のソース／ドレイン領域に形成され、ＳｉＧｅからなる第１の半導体膜で該第１の半導体膜よりもＧｅ濃度の低いＳｉＧｅ又はＳｉからなる第２の半導体膜を挟んだ３層構造を有する半導体エピタキシャル層と、
    前記ゲート電極上及び前記半導体エピタキシャル層上に形成された第１のシリサイド層と、
    前記Ｓｉ基板と前記半導体エピタキシャル層との界面に沿って前記第１のシリサイド層から前記第２の半導体膜に延伸するように形成された第２のシリサイド層と、
    を具備したことを特徴とする半導体装置。
  3. Ｓｉ基板の主表面に形成され、素子分離領域で囲まれた素子形成領域と、
    前記素子形成領域上にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極下のチャネル領域を挟み前記素子形成領域のソース／ドレイン領域に形成され、ＳｉＣからなる第１の半導体膜で該第１の半導体膜よりもＣ濃度の低いＳｉＣ又はＳｉからなる第２の半導体膜を挟んだ少なくとも３層構造を有する半導体エピタキシャル層と、
    前記半導体エピタキシャル層上に形成された第１のシリサイド層と、
    前記Ｓｉ基板と前記半導体エピタキシャル層との界面に沿って前記第１のシリサイド層から前記第２の半導体膜に延伸するように形成された第２のシリサイド層と、
    を具備したことを特徴とする半導体装置。
  4. 前記第２のシリサイド層は、前記Ｓｉ基板の主面と垂直方向に延在して形成され、第２の半導体膜のシリサイド化による膨張で、前記ゲート電極下のＳｉチャネルの圧縮歪みを拡大していることを特徴とする請求項２記載の半導体装置。
  5. 半導体基板の主表面に、素子形成領域を囲むように素子分離領域を形成する工程と、
    前記素子形成領域上にゲート絶縁膜を介してゲート電極を形成する工程と、
    前記ゲート電極をマスクに前記素子形成領域を選択的にエッチングすることにより溝を形成する工程と、
    前記溝内に、前記基板とは材料又は組成が異なる第１の半導体膜、該第１の半導体膜よりもシリサイド化反応の高い第２の半導体膜、及び該第１の半導体膜と同じ構成材料からなる第３の半導体膜を順に成長することにより半導体エピタキシャル層を形成する工程と、
    前記ゲート電極上及び前記半導体エピタキシャル層上に第１のシリサイド層を形成すると共に、前記基板と前記半導体エピタキシャル層との界面に沿って前記第２の半導体膜に延伸する第２のシリサイド層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2007206951A 2007-08-08 2007-08-08 半導体装置及びその製造方法 Pending JP2009043916A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007206951A JP2009043916A (ja) 2007-08-08 2007-08-08 半導体装置及びその製造方法
US12/187,567 US8154050B2 (en) 2007-08-08 2008-08-07 Semiconductor device with semiconductor epitaxial layers buried in source/drain regions, and fabrication method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007206951A JP2009043916A (ja) 2007-08-08 2007-08-08 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009043916A true JP2009043916A (ja) 2009-02-26

Family

ID=40345642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007206951A Pending JP2009043916A (ja) 2007-08-08 2007-08-08 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8154050B2 (ja)
JP (1) JP2009043916A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033695A1 (ja) * 2009-09-15 2011-03-24 パナソニック株式会社 半導体装置とその製造方法
KR101297935B1 (ko) 2011-10-04 2013-08-19 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
CN107706100A (zh) * 2017-10-30 2018-02-16 中山大学 一种选择区域外延的图形化掩膜制备及二次生长界面优化方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009093328A1 (ja) * 2008-01-25 2009-07-30 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US8492234B2 (en) 2010-06-29 2013-07-23 International Business Machines Corporation Field effect transistor device
US8796788B2 (en) * 2011-01-19 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with strained source/drain structures
US8415221B2 (en) 2011-01-27 2013-04-09 GlobalFoundries, Inc. Semiconductor devices having encapsulated stressor regions and related fabrication methods
US20130069123A1 (en) * 2011-09-16 2013-03-21 Globalfoundries Inc. Cmos semiconductor devices having stressor regions and related fabrication methods
US9012310B2 (en) * 2012-06-11 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation of source and drain regions
US9287398B2 (en) * 2014-02-14 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor strain-inducing scheme
US10084063B2 (en) * 2014-06-23 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN109817713B (zh) * 2017-11-22 2022-04-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11264237B2 (en) * 2018-09-28 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of epitaxy and semiconductor device
US11257928B2 (en) 2018-11-27 2022-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial growth and device
CN113921670B (zh) * 2021-09-26 2024-04-12 天津三安光电有限公司 发光元件及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167717A (ja) * 1994-10-12 1996-06-25 Nec Corp 半導体装置の製造方法
JPH1197674A (ja) * 1997-09-18 1999-04-09 Toshiba Corp 半導体装置及びその製造方法
JP2001053027A (ja) * 1999-08-09 2001-02-23 Fujitsu Ltd 半導体装置の製造方法
JP2005101278A (ja) * 2003-09-25 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005340816A (ja) * 2004-05-21 2005-12-08 Internatl Business Mach Corp <Ibm> 最新デバイス用の多結晶ＳｉＧｅ接合
JP2007501526A (ja) * 2003-08-04 2007-01-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 格子不整合のソースおよびドレイン領域を有する歪み半導体ｃｍｏｓトランジスタを有する集積回路および製作方法
JP2007165665A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置およびその製造方法
JP2008177319A (ja) * 2007-01-18 2008-07-31 Sony Corp 半導体装置の製造方法および半導体装置
JP2008192989A (ja) * 2007-02-07 2008-08-21 Fujitsu Ltd 半導体装置とその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657223B1 (en) * 2002-10-29 2003-12-02 Advanced Micro Devices, Inc. Strained silicon MOSFET having silicon source/drain regions and method for its fabrication
JP2005093907A (ja) * 2003-09-19 2005-04-07 Sharp Corp 半導体装置およびその製造方法
US7105393B2 (en) * 2004-01-30 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Strained silicon layer fabrication with reduced dislocation defect density
US7696019B2 (en) * 2006-03-09 2010-04-13 Infineon Technologies Ag Semiconductor devices and methods of manufacturing thereof
JP2008071890A (ja) * 2006-09-13 2008-03-27 Toshiba Corp 半導体装置及びその製造方法
US7494884B2 (en) * 2006-10-05 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. SiGe selective growth without a hard mask
JP2008159803A (ja) * 2006-12-22 2008-07-10 Toshiba Corp 半導体装置
JP2008171999A (ja) * 2007-01-11 2008-07-24 Toshiba Corp 半導体装置およびその製造方法
US8344447B2 (en) * 2007-04-05 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon layer for stopping dislocation propagation

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167717A (ja) * 1994-10-12 1996-06-25 Nec Corp 半導体装置の製造方法
JPH1197674A (ja) * 1997-09-18 1999-04-09 Toshiba Corp 半導体装置及びその製造方法
JP2001053027A (ja) * 1999-08-09 2001-02-23 Fujitsu Ltd 半導体装置の製造方法
JP2007501526A (ja) * 2003-08-04 2007-01-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 格子不整合のソースおよびドレイン領域を有する歪み半導体ｃｍｏｓトランジスタを有する集積回路および製作方法
JP2005101278A (ja) * 2003-09-25 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005340816A (ja) * 2004-05-21 2005-12-08 Internatl Business Mach Corp <Ibm> 最新デバイス用の多結晶ＳｉＧｅ接合
JP2007165665A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置およびその製造方法
JP2008177319A (ja) * 2007-01-18 2008-07-31 Sony Corp 半導体装置の製造方法および半導体装置
JP2008192989A (ja) * 2007-02-07 2008-08-21 Fujitsu Ltd 半導体装置とその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033695A1 (ja) * 2009-09-15 2011-03-24 パナソニック株式会社 半導体装置とその製造方法
KR101297935B1 (ko) 2011-10-04 2013-08-19 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
US8927374B2 (en) 2011-10-04 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof
US9401426B2 (en) 2011-10-04 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof
US9842930B2 (en) 2011-10-04 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof
US10854748B2 (en) 2011-10-04 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having first and second epitaxial materials
US11257951B2 (en) 2011-10-04 2022-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making semiconductor device having first and second epitaxial materials
CN107706100A (zh) * 2017-10-30 2018-02-16 中山大学 一种选择区域外延的图形化掩膜制备及二次生长界面优化方法
CN107706100B (zh) * 2017-10-30 2023-12-08 中山大学 一种选择区域外延的图形化掩膜制备及二次生长界面优化方法

Also Published As

Publication number Publication date
US8154050B2 (en) 2012-04-10
US20090039399A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
JP2009043916A (ja) 半導体装置及びその製造方法
US7989901B2 (en) MOS devices with improved source/drain regions with SiGe
TWI323944B (en) Semiconductor device and fabrication method thereof
US7164163B2 (en) Strained transistor with hybrid-strain inducing layer
US8278179B2 (en) LDD epitaxy for FinFETs
US8138552B2 (en) Semiconductor device and method of manufacturing the same
US7566606B2 (en) Methods of fabricating semiconductor devices having strained dual channel layers
JP4239203B2 (ja) 半導体装置とその製造方法
US7981750B2 (en) Methods of fabrication of channel-stressed semiconductor devices
US20050156274A1 (en) Strained channel transistor and methods of manufacture
US20070023795A1 (en) Semiconductor device and method of fabricating the same
US20080290420A1 (en) SiGe or SiC layer on STI sidewalls
JP2006253317A (ja) 半導体集積回路装置およびｐチャネルＭＯＳトランジスタ
JP2007300103A (ja) 埋め込みカーボン・ドーパントを用いた半導体デバイス
JP2006261283A (ja) 半導体装置およびその製造方法
US20090085123A1 (en) Semiconductor device and method for fabricating the same
US20070267694A1 (en) Transistors with stressed channels and methods of manufacture
JP2007134432A (ja) 半導体装置およびその製造方法
JP5223285B2 (ja) 半導体装置の製造方法
JP2008251688A (ja) 半導体装置及びその製造装置
JP5092754B2 (ja) ｐチャネルＭＯＳトランジスタおよび半導体装置
JP2008053638A (ja) 半導体素子及びその製造方法
JP2009032986A (ja) 半導体装置およびその製造方法
JP4997752B2 (ja) 半導体装置の製造方法
US7951662B2 (en) Method of fabricating strained silicon transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100525