JP2009010281A5 - - Google Patents

Claims (16)

1. （ａ）半導体基板と、
   （ｂ）前記半導体基板上の第１領域に形成された不揮発性メモリセルと、
   （ｃ）前記半導体基板上の第２領域に形成された容量素子とを備え、
   前記不揮発性メモリセルは、
   （ｂ１）前記半導体基板上に形成された第１ゲート絶縁膜と、
   （ｂ２）前記第１ゲート絶縁膜上に形成されたコントロールゲート電極と、
   （ｂ３）前記コントロールゲート電極の片側の側壁に形成されたメモリゲート電極と、
   （ｂ４）前記コントロールゲート電極と前記メモリゲート電極の間および前記メモリゲート電極と前記半導体基板の間に形成された電荷蓄積膜を含む絶縁膜からなる第２ゲート絶縁膜とを有し、
   前記容量素子は、
   （ｃ１）前記半導体基板上に形成された下部電極と、
   （ｃ２）前記下部電極上に形成された容量絶縁膜と、
   （ｃ３）前記容量絶縁膜上に形成された上部電極とを有する半導体装置であって、
   前記メモリゲート電極と前記上部電極とは同一の金属膜から形成されていることを特徴とする半導体装置。
2. 請求項１記載の半導体装置であって、
   前記コントロールゲート電極と前記下部電極とは同一の導体膜で形成され、
   前記第２ゲート絶縁膜と前記容量絶縁膜とは同一の絶縁膜により形成されていることを特徴とする半導体装置。
3. 請求項２記載の半導体装置であって、
   前記コントロールゲート電極と前記下部電極とは同一の金属膜から形成されていることを特徴とする半導体装置。
4. 請求項３記載の半導体装置であって、
   前記第２ゲート絶縁膜は、第１絶縁膜と、前記第１絶縁膜上に形成された前記電荷蓄積膜と、前記電荷蓄積膜上に形成された第２絶縁膜から形成されていることを特徴とする半導体装置。
5. 請求項４記載の半導体装置であって、
   前記電荷蓄積膜は、トラップ準位を有する絶縁膜から形成されていることを特徴とする半導体装置。
6. 請求項５記載の半導体装置であって、
   前記電荷蓄積膜は、窒化シリコン膜から形成されていることを特徴とする半導体装置。
7. 請求項１記載の半導体装置であって、
   前記下部電極には負電圧を印加し、かつ、前記上部電極には正電圧を印加することにより、前記容量素子を動作させることを特徴とする半導体装置。
8. 請求項１記載の半導体装置であって、
   前記上部電極の面積は前記下部電極の面積よりも小さく、かつ、平面的に前記上部電極が前記下部電極に包含されていることを特徴とする半導体装置。
9. 請求項１記載の半導体装置であって、
   前記上部電極は前記下部電極と平面的に重ならない部位を有しており、
   前記上部電極と電気的に接続するプラグは、前記上部電極のうち前記下部電極と平面的に重ならない部位に形成されていることを特徴とする半導体装置。
10. 半導体基板上に不揮発性メモリセルを有し、
    前記不揮発性メモリセルは、
    前記半導体基板上に形成された第１ゲート絶縁膜と、
    前記第１ゲート絶縁膜上に形成されたコントロールゲート電極と、
    前記コントロールゲート電極の片側の側壁に形成されたメモリゲート電極と、
    前記コントロールゲート電極と前記メモリゲート電極の間および前記メモリゲート電極と前記半導体基板の間に形成された電荷蓄積膜を含む絶縁膜からなる第２ゲート絶縁膜とを有し、
    前記メモリゲート電極は金属膜から形成され、かつ、サイドウォール状に形成されていることを特徴とする半導体装置。
11. 請求項１０記載の半導体装置であって、
    前記第２ゲート絶縁膜は、第１絶縁膜と、前記第１絶縁膜上に形成された前記電荷蓄積膜と、前記電荷蓄積膜上に形成された第２絶縁膜から形成されていることを特徴とする半導体装置。
12. 請求項１１記載の半導体装置であって、
    前記電荷蓄積膜は、トラップ準位を有する絶縁膜から形成されていることを特徴とする半導体装置。
13. 請求項１２記載の半導体装置であって、
    前記電荷蓄積膜は、窒化シリコン膜から形成されていることを特徴とする半導体装置。
14. 半導体基板の第１領域上に不揮発性メモリセルを形成し、前記半導体基板の第２領域に容量素子を形成する半導体装置の製造方法であって、
    （ａ）前記半導体基板上に第１ゲート絶縁膜を形成する工程と、
    （ｂ）前記第１ゲート絶縁膜上に導体膜を形成する工程と、
    （ｃ）前記導体膜を加工することにより、前記第１領域に前記不揮発性メモリセルのコントロールゲート電極を形成し、かつ、前記第２領域に前記容量素子の下部電極を形成する工程と、
    （ｄ）前記半導体基板の前記第１領域と前記第２領域を含む全面に絶縁膜を形成する工程と、
    （ｅ）前記絶縁膜上に金属膜を形成する工程と、
    （ｆ）前記金属膜を加工することにより、前記第１領域では前記コントロールゲート電極の両側の側壁にだけ前記金属膜を残し、かつ、前記第２領域では前記金属膜よりなる前記容量素子の上部電極を形成する工程と、
    （ｇ）前記コントロールゲート電極の片側の側壁に形成されている前記金属膜を除去することにより、前記コントロールゲート電極のもう一方の片側の側壁に残存する前記金属膜からなるメモリゲート電極を形成する工程と、
    （ｈ）前記半導体基板に露出している前記絶縁膜を除去することにより、前記第１領域では、前記コントロールゲート電極と前記メモリゲート電極の間および前記メモリゲート電極と前記半導体基板の間に残存する前記絶縁膜からなる第２ゲート絶縁膜を形成し、かつ、前記第２領域では、前記上部電極で覆われて残存する前記絶縁膜よりなる容量絶縁膜を形成する工程とを備え、
    前記絶縁膜は、電荷蓄積膜を含むことを特徴とする半導体装置の製造方法。
15. 請求項１４記載の半導体装置の製造方法であって、
    前記導体膜は金属膜であることを特徴とする半導体装置の製造方法。
16. 半導体基板に不揮発性メモリセルを形成する半導体装置の製造方法であって、
    （ａ）前記半導体基板上に第１ゲート絶縁膜を形成する工程と、
    （ｂ）前記第１ゲート絶縁膜上に導体膜を形成する工程と、
    （ｃ）前記導体膜を加工することにより、前記不揮発性メモリセルのコントロールゲート電極を形成する工程と、
    （ｄ）前記半導体基板の全面に電荷蓄積膜を含む絶縁膜を形成する工程と、
    （ｅ）前記絶縁膜上に金属膜を形成する工程と、
    （ｆ）前記金属膜を加工することにより、前記コントロールゲート電極の両側の側壁に前記金属膜をサイドウォール状に残す工程と、
    （ｇ）前記コントロールゲート電極の片側の側壁に形成されている前記金属膜を除去することにより、前記コントロールゲート電極のもう一方の片側の側壁に残存する前記金属膜からなるメモリゲート電極を形成する工程と、
    （ｈ）前記半導体基板に露出している前記絶縁膜を除去することにより、前記コントロールゲート電極と前記メモリゲート電極の間および前記メモリゲート電極と前記半導体基板の間に残存する前記絶縁膜からなる第２ゲート絶縁膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。