JP2008545280A - 単一の表面実装パッケージ中に実装される完全パワーマネージメントシステム - Google Patents

単一の表面実装パッケージ中に実装される完全パワーマネージメントシステム Download PDF

Info

Publication number
JP2008545280A
JP2008545280A JP2008519702A JP2008519702A JP2008545280A JP 2008545280 A JP2008545280 A JP 2008545280A JP 2008519702 A JP2008519702 A JP 2008519702A JP 2008519702 A JP2008519702 A JP 2008519702A JP 2008545280 A JP2008545280 A JP 2008545280A
Authority
JP
Japan
Prior art keywords
passive elements
integrated circuit
lead frame
controller integrated
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008519702A
Other languages
English (en)
Inventor
オウヤング，キング
クオ，フランク
クオ，サム
カセム，モハメド
マオ，セン
バイ，ユミン
Original Assignee
オウヤング，キング
クオ，フランク
クオ，サム
カセム，モハメド
マオ，セン
バイ，ユミン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36997339&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2008545280(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by オウヤング，キング, クオ，フランク, クオ，サム, カセム，モハメド, マオ，セン, バイ，ユミン filed Critical オウヤング，キング
Publication of JP2008545280A publication Critical patent/JP2008545280A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20409—Outer radiating structures on heat dissipating housings, e.g. fins integrated with the housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/205—Heat-dissipating body thermally connected to heat generating element via thermal paths through printed circuit board [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

単一表面に実装されたパッケージ中に実装される完全パワーマネージメントシステム。当該システムは、DC/DCコンバータシステムに引き込まれて良い。また当該システムは、無鉛表面に実装されたパッケージ内に、駆動装置/制御装置、MOSFET、受動素子（たとえばインダクタ、キャパシタ、レジスタ）、及び任意でダイオードを有する。様々な実施例において、MOSFETは、絶縁ゲートバイポーラトランジスタ、所謂IGBTに置き換えられて良い。当該システムはまた、パワーマネージメントシステム、スマートパワーモジュール、又は運動制御システムであって良い。受動素子は、リードフレーム接続間で接続されて良い。能動素子は、金属クリップボンディング法を用いることによって結合されて良い。一の実施例では、露出した金属底部は、有効なヒートシンクとして機能する。

Description

本発明の実施例は、パワーマネージメントシステムに関する集積回路素子及びパッケージングに関する。
集積回路のバラエティは、たとえばDC/DC電圧変換の制御を行うパワーマネージメントのタスクを補助するものとして、又は一定電流制御装置として市販されている。
DC/DC変換装置回路は、たとえば中間バスアーキテクチャ(IBA)内のシステム周辺に送られる単一の“バルク”電圧から広範囲にわたる種類の半導体素子を駆動するポイント・オブ・ロード(POL)電源として一般に用いられている。一般的には、POL変換器回路は、各半導体素子にぴったり並ぶように設けられ、かつ単一IBA電圧を、各集積回路に必要とされる様々な電圧レベルにシフトさせる。典型的には、DC/DC変換器は、たとえばFPGA、マイクロプロセッサ、DSP、ADC、SDRAM、アップ/ダウンコンバータなどの素子を駆動させる。
DC/DC変換器回路はまた、再充電可能なバッテリーを有するシステムにも頻繁に用いられる。これらの用途では、携帯性（大きさ、重量など）及び1回の充電から得られるサービスの長さが特徴となる。たとえばDC/DC変換器回路の効率は、バッテリーが充電されている間での携帯電話から得られるスタンバイ時間及び通話時間に直接影響を及ぼす。
電流制御製品は一般的に2のカテゴリーに分けられる。それは一定電流制御装置と一定電源である。一定電流制御装置は、一定DC電圧を受け入れて、それを一定電流出力に変換する。入力電圧が変化する、又は不安定であるとき、DC/DC変換器は最初にDC電圧を安定させるのに用いられる。それに続いて一定電流制御装置がその安定した電圧をとり、一定電流を出力する。一定電流源は一般的に、DC/DC変換器及び一定電流制御装置を有する。
多くの集積回路(IC)製造者によって供されるDC/DC変換器及び電流制御装置は、回路機能の基本動作のみを供するシリコンチップである。よってエンドユーザーは、完全回路の解決策を実現するため、集積回路を取り囲む他の部品を最大で約22個選択できる。これらの部品の選択及び回路基板の設計は、重要領域での、効率、リップル電圧、信頼性等の最終性能に影響を及ぼす。残念なことに、集積回路製造者によって画定されるこれらの重要な特徴は、顧客が外部部品を加えることにより基板上で回路を完成させるときに実現される性能の特徴と同一ではない恐れがある。従って最初に全部品が、たとえばプリント回路基板上で一緒になるまではユーザーが部品をアセンブリしても完全な回路機能にはならないので、その機能は、基板上のサブシステム機能としてテストされなければならない。
ペンシルバニア州マルバンにあるビシェイインターテクノロジー社は現在、ファンクションパック(FunctionPAK)（登録商標）DC/DC変換器及び電流制御モジュールの複数のバージョンを提供している。ファンクションパック(FunctionPAK)（登録商標）製品は、たとえばBGAパッケージのような単一表面内に実装される完全パワーマネージメントシステムである。有利なことに、この製品は単一モジュール内の完全パワーマネージメント機能である。単一パッケージは全回路部品を有する。また単一パッケージは、顧客のシステム内で用いられるような厳密に定義された全回路パラメータによって十分にテストされる。
ファンクションパック(FunctionPAK)（登録商標）製品は一般的に、マルチチップモジュール(MCM)回路パッケージを有する。一般的には、MCMの語は、2以上の回路素子を有するパッケージのことを指す。係るパッケージは、大抵の場合少なくとも1の集積回路並びに回路素子及びパッケージコンタクト結合する相互接続基板を有する。MCM素子は通常、たとえば積層基板を有する。その積層基板はたとえば、FR4プリント回路基板、薄膜堆積物、表面積層回路(SLC)、及び/又はセラミック基板である。
図1Aは、多層プリント回路基板(PCB)上に実装される、多くの各独立したチップ素子、受動素子、及び他の部品を有する典型的なMCMの上面を図示している。たとえば典型的なMCMは、集積回路素子1、インダクタ2、たとえばレジスタ及び/又はキャパシタのような複数の受動素子3、及び多層プリント回路基板(PCB)4を有する。その素子及びプリント回路基板は、単一パッケージを製造するプラスチックでモールドされて良い。図1Aはまた、プラスチック封止5でモールドされた部品の断面も図示している。
図1Bは、他の典型的MCMの上面を図示している。
図1Cは、ボールグリッドアレイ(BGA)パッケージ法を利用するマルチチップモジュール内で用いられる典型的なMCMの底面を図示している。図1Cは、マルチチップモジュールの回路と、プロセッサ“マザー”ボードに実装された他の部品のような隣の電子機器集合体とを結合するパッケージコンタクトとして用いられる典型的なボールグリッドアレイのボール6を図示している。図1Cは、典型的な配線トレース7を図示している。配線トレース7は、MCMの様々な部品と、たとえば“ボール”のようなパッケージコンタクトとを結合させる役割をする。
ファンクションパック(FunctionPAK)（登録商標）又はMCMは、完全な解決策を供し、多くの利点を与える。たとえばMCMは、空間及び重量を小さくし、最終製品の設計/開発を単純にし、部品の数を減らし、アセンブリコストを減少させ、テスト時間を短くし、かつ製品化までの時間を短縮する。
米国特許第6066890号明細書
MCM設計に基づく現在のファンクションパック(FunctionPAK)（登録商標）パワーマネージメント製品は、場合によっては、以下に示すような複数の電気的及び熱的制限を有する。それは、1)薄いCu層に起因する意図しない寄生抵抗、2)パッケージピンに起因する意図しない寄生インダクタンス、つまり電流を流す容量の制限、3)寄生熱と不十分な熱特性とが一緒になることによる効果に起因した意図しない効率の減少、4)不十分な熱伝導性型モールド材料による封止によりパッケージされたシリコン素子（制御駆動装置及びパワーMOSFET）が用いられることによる、意図しない出力密度、5)動作温度及び定格電流を制限する、大きなスイッチング損失に起因する意図しないスイッチング周波数、並びに6)用いられる材料の熱伝導率が不十分であることに起因する意図しない熱特性、である。それに加えて、多層PCBをBGAによる別ルートの接続を有する基板として多層PCBを用いるファンクションパック(FunctionPAK)（登録商標）の設計により、熱効率及び熱放出が不十分となる恐れがある。その結果、回路及び能動素子の動作及び信頼性が影響を受ける恐れがある。上述したように、MCMがプラスチックでモールドされるとき、各独立した部品の熱放出素子は有効に機能しなくなると考えられる。
図2Aは、（HighSide11及びLowSide12）MOSFET素子用の表面に実装された部品（Cu上に実装されている）、及びDC/DC変換器システム用の駆動装置/制御装置10を利用する他の設計を図示している。しかしこの解決策は完全パワーマネージメントシステムではない。なぜなら係るシステムに必要とされる受動素子を含んでいないためである。
図2Bは、図2Aの設計のパッケージされた上面及び同一視野からのX線像30を図示している。
図2Cは、図2A及び図2Bの設計に係るパッケージの用器画を図示している。パッケージ底面像34は、ヒートシンクとして用いられる、金属底部、又はリードフレーム（31、32、及び33）を図示している。残念なことに、この設計は完全なシステムの解決策を供しない。その理由は、完全な設計に必要とされる受動素子が含まれていないからである。
従って完全パワーマネージメントシステムが記載される。またその完全パワーマネージメントシステムは、表面実装パッケージを用いて実装される。当該システムは、DC/DCコンバータシステムに引き込まれて良い。また当該システムは、無鉛表面に実装されたパッケージ内に、駆動装置/制御装置、MOSFET、受動素子（たとえばインダクタ、キャパシタ、レジスタ）、及び任意でダイオードを有する。様々な実施例において、MOSFETは、絶縁ゲートバイポーラトランジスタ、所謂IGBTに置き換えられて良い。当該システムはまた、パワーマネージメントシステム、スマートパワーモジュール、又は運動制御システムであって良い。受動素子は、リードフレーム接続間で接続されて良い。能動素子は、金属クリップボンディング法を用いることによって結合されて良い。一の実施例では、露出した金属底部は、有効なヒートシンクとして機能する。
表面実装パッケージを用いることの利点には、高定格電流、寄生効果の減少、及び高効率が含まれる。それに加えて、本発明の実施例は、より大きな許容損失、より小さな熱抵抗、及び、より小さな次の段階のアセンブリ用の設置面積を供することができる。実施例はまた、アセンブリコストをも下げる。
本発明の実施例によると、標準的な表面実装パッケージ(SMP)が、露出された金属底部と共に用いられる。そのパッケージは、多層FR4基板材料(PCB)とBGA接続に取って代わるCuリード線を用いて良い。その結果、アセンブリプロセスは単純化され、製造コストが減少する。それに加えて、DC/DC変換器の性能及び信頼性は、大きく改善される。
SMPを用いる利点は数多くある。パッケージ内のCuリードフレームは、MCMファンクションパック(FunctionPAK)（登録商標）で用いられているものよりもはるかに厚い。従って、寄生抵抗は、従来のファンクションパック(FunctionPAK)（登録商標）と比較して大きく減少する。他の利点は、MOSFETのソース及びドレイン上に金属（たとえばCu）クリップを用いることによって、MOSFETの熱的及び電気的性能を向上させることである。金属クリップはまた、ダイオード上で用いられても良い。またSMPは、MCMファンクションパック(FunctionPAK)（登録商標）よりもはるかに大きな電流を流すことができる。その理由は、流れる電流が大きくなればなるほど、より多くの電力損失を生じさせ、このことは、高熱抵抗であるMCMファンクションパック(FunctionPAK)（登録商標）の構造によっては解決できないからである。
しかもSMPは、より高効率を実現することができる。その理由は、SMPは、寄生インダクタンス及び関連するスイッチング損失を大幅に減少させ、かつ良好な熱特性を有するからである。またSMPはより高い出力密度を有する。その理由は、SMPの良好な熱特性によってより多くの出力が放出でき、かつシリコンダイスがパッケージされないので、より小型になるからである。またSMPは、より高いスイッチング周波数で回路を動作させることができる。その理由は、SMPはスイッチング損失を減少させ、かつはるかに小さな熱抵抗を有するからである。
SMPによって、電気部品の内部パッケージをしなくてはならないという要件が不要となる。内部パッケージがなくても、露出した回路部品は、リードフレームの高熱伝導率に起因する良好な熱特性、及び、寄生インダクタンスが少ないことに起因する良好な電気特性を有する。それに加えて、SMPはコストを低下させることができる。その理由は、内部パッケージを必要としないからである。
SMP実施例は、複数の典型的利用のうち、パワーMOSFET用途向けの新たな集積プラットフォームを供するように拡張されて良い。パワーMOSFET用途とはたとえば、パワーマネージメント、スマート（インテリジェント）パワーモジュール、DC-DC変換器、及び運動制御システムである。
ここで本発明の好適実施例である、単一表面実装パッケージ内に実装された完全パワーマネージメントシステムを詳細に参照する。この例は、添付の図に示されている。本発明は好適実施例と連動させて記載されているとはいえ、本発明は、これらの好適実施例に限定されないことに留意して欲しい。むしろ本発明は、「特許請求の範囲」に記載された請求項によって定義される本発明の技術的思想及び技術的範囲内に含まれうる代替型、修正型、及び均等物を網羅するものと解される。さらに以降の本発明の詳細な説明においては、本発明を完全に理解してもらうため、様々な具体的詳細について説明している。しかし本発明は、これらの具体的詳細がなくても実施可能であることは、当業者には明らかである。他には、周知方法、手順、部品、及び回路は、本発明の態様が不要に不明確にならないように記載していない。
図3A及び図3Bは、金属底部を有する無鉛表面実装パッケージを利用する完全パワーマネージメントシステム100に係る本発明の実施例を図示している。当該システムは、たとえばDC/DC変換器、一定電流制御装置、運動制御システム、又はスマートパワーモジュール等如何なるパワーマネージメント用途であって良い。図3Aの実施例によると、当該システムは、たとえばビシェイシリコニクス（Vishay Siliconix）Si91966“高周波数プラグラマブルトポロジー制御装置”のような制御装置/駆動装置集積回路101、MOSFET（HiMOS103及びLoMOS102）、及び複数の受動素子を有する。この実施例における複数の受動素子は、Cnがキャパシタ、Lnがインダクタで、かつRnが抵抗器である。有利なことに、受動素子は、L1などによって示されているように、金属リードフレーム配置のリードポスト間で接続する。
たとえばインダクタL1は、リードフレーム部分105とリードフレーム部分106との間に設けられている。本発明の実施例によると、インダクタL1は、リードフレーム部分105及びリードフレーム部分106と電気的に接続することに留意して欲しい。任意で、ダイオードD1が同様の方法で接続しても良い。リードフレームは、Cu、又は、たとえばAl、Au及び他の金属並びに合金のようなリードフレームに適した他の材料を有して良い。本発明の実施例によると、リードフレームは多層であって良い。
本発明に従った実施例が、産業用の標準的な表面実装パッケージを部品に利用するのに非常に適していることに留意して欲しい。たとえば抵抗器及び/又はキャパシタには、電子機器技術評議会(JEDEC)標準パッケージ、たとえば”0201”又は”01005”、が供されて良い。標準部品の係る使用により、数多くの利点が得られる。そのような利点にはたとえば、多数の電源、及びすぐに利用できるピック・アンド・プレース(pick and place)技術が含まれる。
本発明の実施例は、受動素子を、特許文献1に記載された方法によるリードフレームと接続して良い。たとえばインダクタンス及び/又はキャパシタンスのような寄生効果を減少させ、かつたとえばシステムのサイズを小さくできるように素子の空間を小さくするため、受動素子は、リードフレームの素子間で接続して良い。
本発明に従った実施例は、能動素子とリードフレームとを接続する金属（たとえばCu）クリップボンディング110を利用して良い。これにより、システムの熱特性及び電気特性が改善される。能動素子は、駆動装置/制御装置、及びMOSFET駆動装置を有する。
本発明の実施例によると、図3A及び図3Bの完全パワーマネージメントシステム100は、金属底部を有する無鉛表面実装パッケージを用いることによって実装されることに留意して欲しい。さらに後述するように、金属底部は、システム100から放熱する有効なヒートシンクを供して良い。MOSFETは、運動制御システムに用いることのできる絶縁ゲートバイポーラトランジスタ(IGBT)によって置き換えられて良いことにもさらに留意して欲しい。
図4は、システムの電気特性及び熱特性を改善するために、本発明の実施例に従った能動素子の金属クリップ接合を用いる様子を図示している。上述したように、たとえば、図3Bの駆動装置/制御装置101のような駆動装置/制御装置、並びに図3BのLoMOS102及び/又はHiMOS103のようなMOSFETは、素子の電気特性及び熱特性を改善する金属（たとえばCu）クリップボンディングを用いることによってリードフレームと接続して良い。図4は、金属クリップ111、112、113、114、115、及び116の上部を図示している。金属クリップボンディングを介して接続する、図示された部品は目立たないことに留意して欲しい。
図5は、本発明に従った素子の典型的な製造プロセス120を示している。プロセス120は、121においてリードフレームを形成することで開始される。リードフレームは、たとえばスタンピング及びベンディングのような従来手段によって形成されて良い。122では、（複数の）集積回路及び受動素子を含む部品が設置される。
本発明の実施例に従うと、たとえば集積回路のようないくつかの部品は、リードフレーム及び/又は他の部品と結合するワイヤボンドを利用して良い。
123では、表面実装結合が、たとえば気相又は赤外線プロセスを介してリフローされる。124では、素子及びリードフレームが、金属封止によってオーバーモールドされることで、単一パッケージを形成する。125では、パッケージは、識別のためレーザーマーキングされる。126では、たとえばモールドのとじ目からの“はみ出し部分”又はプラスチック注入ゲートの“ゲート”のようなモールドプロセスで生じた余分なプラスチックが除去される。
127では、周囲の環境に対して安定し、かつ次のレベルのアセンブリへのはんだ付け性を向上させるため、リードフレームの露出部分がプレーティングされる。128では、パッケージがダイシングされる。129では、素子がテストされる。そのテストに合格したそれらの素子は続いて130において、たとえばテープとリールによってパッケージングされる。
図6は、本発明の実施例に従った内部接続によって受動素子を1つの群にする電気的に絶縁された基板を用いる様子を図示している。この実施例では、たとえばセラミックのような電気的に絶縁された基板131は、内部接続によって複数の受動素子を1つの群にして良い。よって係る絶縁基板は、リードフレーム及び/又は他の部品の一部と結合して良い。
図7A及び図7Bは、本発明の実施例に従った完全パワーマネージメントシステム100の上面を図示している。MOSFET701は、右上隅に図示されている。インダクタ702は、リードフレームの“橋渡し(spanning)”部分に直接実装されているのが分かる。この例では、記号D1で示されたダイオード703も用いられている。ダイオードは、金属（たとえばCu）クリップボンディング法を用いることによってリードフレームと接続して良い。図7Bは、典型的な大きさを有する典型的な設計を図示している。
図8は、本発明に従った（無鉛表面実相パッケージを用いた）完全システム底部及び露出したリードフレーム配置140を図示している。本発明のこの実施例では、素子底部に位置する露出したリードフレームは、放熱用の有効なヒートシンクとして機能する。
図9Aは、本発明のモールドされた典型的実施例の斜視図を示している。この実施例では、素子300は、モールドされたプラスチックパッケージで被覆されたシステム100を有する。プラスチックモールドは、外枠が示されることで、内部の部品が図示されている。
図9Bは、本発明のモールドされていない典型的実施例の斜視図を示している。駆動装置/制御装置50、MOSFET、並びに受動素子R、L、及びCを有する完全システム100が図示されている。インダクタL1と結合する駆動装置/制御装置50が図示されている。リードフレームと接続する他の受動素子も図示されている。
図10Aは、本発明の典型的実施例の上面を図示している。図示されているように、完全システム100は、リードフレームの至る所で接続する受動素子(Cn,Ln,Rn)を有し、駆動装置/制御装置50及びMOSFETをも有する。
図10Bは、本発明のモールドされていない典型的実施例の斜視図を示している。図示されているように、完全システム100は、リードフレームの至る所で接続する受動素子(Cn,Ln,Rn)を有し、駆動装置/制御装置50及びMOSFETをも有する。
図11Aは、本発明のモールドされていない典型的実施例の斜視図を示している。図示されているように、完全システム100は、リードフレームの至る所で接続する受動素子(Cn,Ln,Rn)を有し、駆動装置/制御装置50及びMOSFETをも有する。
図11Bは、本発明の典型的実施例に係るリードフレーム配置の斜視図を示している。これは、システムの底部を図示している。そのリードフレームは金属である。そのリードフレームは、放熱用の有効なヒートシンクとして用いられる。
図12Aは、本発明の典型的実施例に係るリードフレーム配置の斜視図を示している。図示されている実施例では部品は露出している。
図12Bは、本発明の典型的実施例に係るリードフレーム配置の上面図を示している。これは、システムの底部を図示している。そのリードフレームは金属である。そのリードフレームは、放熱用の有効なヒートシンクとして用いられる。
本発明の特定実施例、つまり単一表面実装パッケージ、に係る上記記載は、例示及び説明目的で提示されている。特定実施例に係る上記記載は、網羅的ではない、すなわち本発明を開示されている厳密な実施形態に限定することを意図していない。上記教示を考慮すると、明らかに多くの修正型及び変化型が可能である。その実施例は、本発明の原理及び実際の用途を最善に説明するために選ばれ、かつ記載されている。それにより、当業者は、考えられる特定の用途に適するように、本発明及び様々な修正型を有する様々な実施例を最善に利用することが可能となる。本発明の技術的範囲は、「特許請求の範囲」に記載された請求項及びその均等物によって定義されるものと解される。
従来技術に係るMCMの非モールド像である。 従来技術に係るMCMの非モールド像である。 従来技術に係るMCMのBGAの底面図である。 表面実装技術を用いた従来技術に係る不完全システムの上面図である。 図2Aの従来技術に係る設計の上面図である。 図2Aの従来技術に係る設計の上面図及び底面図である。 金属底部を有する無鉛表面実装パッケージを利用する完全パワーマネージメントシステムに係る本発明の実施例を図示している。 金属底部を有する無鉛表面実装パッケージを利用する完全パワーマネージメントシステムに係る本発明の実施例を図示している。 システムの電気特性及び熱特性を改善するために、本発明の実施例に従った能動素子の金属クリップ接合を用いる様子を図示している。 本発明に従った素子の製造プロセスを示している。 本発明の実施例に従った内部接続によって受動素子を1つの群にする電気的に絶縁された基板を用いる様子を図示している。 本発明の実施例の上面を図示している。 本発明の実施例の上面を図示している。 本発明に従った素子の底面及び露出したリードフレーム配置を図示している。 本発明のモールドされた典型的実施例の斜視図を示している。 本発明のモールドされない典型的実施例の斜視図を示している。 本発明の典型的実施例の上面を図示している。 本発明のモールドされていない典型的実施例の斜視図を示している。 本発明の典型的実施例の斜視図を示している。 本発明の典型的実施例に係るリードフレーム配置の斜視図を示している。 本発明の典型的実施例に係るリードフレーム配置の斜視図を示している。 本発明の典型的実施例に係るリードフレーム配置の上面図を示している。

Claims (34)

  1. 制御装置集積回路；
    前記制御装置集積回路と結合するパワーMOSFET；
    少なくとも1のインダクタを有する複数の受動素子；
    を有する装置であって、
    前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、機能的に結合することで完全パワーマネージメントシステムを実装し、
    前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、金属リードフレームに実装され、かつ
    前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、プラスチックで封止されることで、単一パッケージを形成する、
    装置。
  2. 前記金属リードフレームの一部が前記パッケージの背面で露出している、請求項1に記載の装置。
  3. 前記の金属リードフレームの一部は、プリント回路基板と熱的に結合するように設けられている、請求項2に記載の装置。
  4. 前記金属リードフレームはCuを有する、請求項1に記載の装置。
  5. 金属クリップボンディングをさらに有する、請求項1に記載の装置。
  6. 金属クリップボンディングをさらに有する、請求項4に記載の装置。
  7. 前記複数の受動素子がダイオードを有する、請求項1に記載の装置。
  8. 前記少なくとも1のインダクタの終端部が、前記リードフレームの一部に直接実装され、かつ前記リードフレームの一部と電気的に接続する、請求項1に記載の装置。
  9. 前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、基板によらない結合によって機能的に結合する、請求項1に記載の装置。
  10. 前記リードフレームの一部が、前記複数の受動素子のうち少なくとも2の各独立した受動素子の終端部を結合する電流経路を供する、請求項1に記載の装置。
  11. 前記少なくとも2の各独立した受動素子が、前記のリードフレームの一部に直接実装される、請求項10に記載の装置。
  12. 完全パワーマネージメントシステムを有する装置であって、
    当該完全パワーマネージメントシステムは：
    制御装置集積回路；
    前記制御装置集積回路と結合するパワーMOSFET；
    少なくとも1のインダクタを有する複数の受動素子；
    を有し、
    前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、機能的に結合することで当該完全パワーマネージメントシステムを実装し、かつ
    前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、無鉛表面実装パッケージ上に設けられる、
    装置。
  13. 前記無鉛表面実装パッケージが、露出された金属底部をさらに有する、請求項12に記載の装置。
  14. 前記露出された金属底部が、放熱用ヒートシンクとして機能する、請求項12に記載の装置。
  15. 前記複数の受動素子が、抵抗器及びキャパシタをさらに有する、請求項12に記載の装置。
  16. 前記複数の受動素子の各々が、前記制御装置集積回路と結合する金属リードフレームのリードポストと前記パワーMOSFETとの間で結合する、請求項12に記載の装置。
  17. 前記金属リードフレームがCuを有する、請求項16に記載の装置。
  18. ダイオードをさらに有する、請求項12に記載の装置。
  19. 前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、金属クリップボンディングを用いることによってリードフレームと接続する、請求項12に記載の装置。
  20. 前記金属クリップがCuを有する、請求項19に記載の装置。
  21. 前記ダイオードが、金属クリップボンディングを用いることによって接続する、請求項18に記載の装置。
  22. 前記完全パワーマネージメントシステムがDC/DC変換器である、請求項12に記載の装置。
  23. 前記無鉛表面実装パッケージが、DC入力電圧を受け入れる第1パッケージコンタクト、及び制御されたDC出力電圧を供給する第2パッケージコンタクトを有する、請求項22に記載の装置。
  24. 前記完全パワーマネージメントシステムが運動制御回路である、請求項12に記載の装置。
  25. 前記完全パワーマネージメントシステムがスマートパワーモジュールである、請求項12に記載の装置。
  26. 前記完全パワーマネージメントシステムが一定電流制御装置を有する、請求項12に記載の装置。
  27. 前記無鉛表面実装パッケージが、DC入力電圧を受け入れる第1パッケージコンタクト、及び一定出力電流を供給する第2パッケージコンタクトを有する、請求項26に記載の装置。
  28. 前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、基板によらない結合によって機能的に結合する、請求項12に記載の装置。
  29. 制御装置集積回路；
    前記制御装置集積回路と結合するパワーMOSFET；並びに
    インダクタ、抵抗器、及びキャパシタを有する複数の受動素子；
    を有するDC/DC変換器システムであって、
    前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、露出された金属底部を有する無鉛表面実装パッケージ上に設けられる、
    システム。
  30. 前記露出された金属底部が、放熱用ヒートシンクとして機能する、請求項29に記載のシステム。
  31. 前記複数の受動素子の各々が、前記制御装置集積回路と結合する金属リードフレームのリードポストと前記パワーMOSFETとの間で結合する、請求項29に記載のシステム。
  32. ダイオードをさらに有する、請求項29に記載のシステム。
  33. 前記制御装置集積回路、前記パワーMOSFET、及び前記複数の受動素子は、金属クリップボンディングを用いることによってリードフレームと接続する、請求項29に記載のシステム。
  34. 前記金属クリップがCuを有する、請求項33に記載のシステム。
JP2008519702A 2005-07-01 2006-06-30 単一の表面実装パッケージ中に実装される完全パワーマネージメントシステム Pending JP2008545280A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69603705P 2005-07-01 2005-07-01
PCT/US2006/026033 WO2007005864A1 (en) 2005-07-01 2006-06-30 Complete power management system implemented in a single surface mount package

Publications (1)

Publication Number Publication Date
JP2008545280A true JP2008545280A (ja) 2008-12-11

Family

ID=36997339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008519702A Pending JP2008545280A (ja) 2005-07-01 2006-06-30 単一の表面実装パッケージ中に実装される完全パワーマネージメントシステム

Country Status (6)

Country Link
US (4) US9093359B2 (ja)
EP (1) EP1900022B1 (ja)
JP (1) JP2008545280A (ja)
CN (2) CN101283449B (ja)
TW (1) TWI375311B (ja)
WO (1) WO2007005864A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
WO2007005864A1 (en) 2005-07-01 2007-01-11 King Owyang Complete power management system implemented in a single surface mount package
US7825508B2 (en) * 2006-07-28 2010-11-02 Alpha Omega Semiconductor, Inc. Multi-die DC-DC buck power converter with efficient packaging
US7808101B2 (en) * 2008-02-08 2010-10-05 Fairchild Semiconductor Corporation 3D smart power module
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
US9995609B2 (en) * 2010-03-09 2018-06-12 Cidra Corporate Services, Inc. Single wrapped sensor flow meter
US10111333B2 (en) * 2010-03-16 2018-10-23 Intersil Americas Inc. Molded power-supply module with bridge inductor over other components
US20120046794A1 (en) * 2010-08-11 2012-02-23 Spectrum Control, Inc. Intelligent DC Power Management System
US8304868B2 (en) * 2010-10-12 2012-11-06 Texas Instruments Incorporated Multi-component electronic system having leadframe with support-free with cantilever leads
CN102624225A (zh) * 2011-01-28 2012-08-01 精材科技股份有限公司 电源模组及其封装方法
US9165865B2 (en) 2011-04-07 2015-10-20 Texas Instruments Incorporated Ultra-thin power transistor and synchronous buck converter having customized footprint
EP2482312A4 (en) * 2011-04-29 2012-09-26 Huawei Tech Co Ltd POWER SUPPLY MODULE AND PACKAGING AND INTEGRATION METHOD THEREFOR
TW201310585A (zh) * 2011-08-29 2013-03-01 Fortune Semiconductor Corp 封裝結構
TW201310594A (zh) * 2011-08-29 2013-03-01 Fortune Semiconductor Corp 封裝結構
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
US8908730B2 (en) 2012-08-01 2014-12-09 Lsi Corporation Shared threshold/undershoot laser output driver
KR101420186B1 (ko) * 2012-12-17 2014-07-21 주식회사 아이티엠반도체 배터리 보호 모듈 패키지
DE102013217892A1 (de) 2012-12-20 2014-06-26 Continental Teves Ag & Co. Ohg Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
JP6390207B2 (ja) * 2013-08-30 2018-09-19 セイコーエプソン株式会社 液体吐出装置、印刷ヘッドユニット、および駆動基板
DE102015100398A1 (de) * 2015-01-13 2016-07-14 Infineon Technologies Ag Vorrichtung mit Chip und integrierter Schaltung
CN104992933A (zh) * 2015-05-26 2015-10-21 江苏长电科技股份有限公司 压膜式芯片内埋的超薄封装结构及其制造方法
US9768130B2 (en) * 2015-10-26 2017-09-19 Texas Instruments Incorporated Integrated power package
JP6451655B2 (ja) * 2016-01-15 2019-01-16 株式会社村田製作所 複合電子部品
CN105513977B (zh) * 2016-02-01 2018-06-26 珠海格力电器股份有限公司 一种智能功率模块及其封装方法
US9704789B1 (en) * 2016-10-16 2017-07-11 Alpha And Omega Semiconductor (Cayman) Ltd. Molded intelligent power module
DE102016220553A1 (de) * 2016-10-20 2018-04-26 Robert Bosch Gmbh Leistungsmodul
JP2018107364A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置
CN109473414B (zh) * 2017-09-08 2022-11-11 万国半导体(开曼)股份有限公司 模制智能功率模块及其制造方法
CN110416176B (zh) * 2018-04-28 2021-07-23 无锡华润安盛科技有限公司 半导体器件及其制造方法、半导体组件及金属连接件
CN109496057A (zh) * 2018-11-12 2019-03-19 晶晨半导体(上海)股份有限公司 一种印制电路板布局
US10950688B2 (en) 2019-02-21 2021-03-16 Kemet Electronics Corporation Packages for power modules with integrated passives
US11037871B2 (en) 2019-02-21 2021-06-15 Kemet Electronics Corporation Gate drive interposer with integrated passives for wide band gap semiconductor devices
BR112021010446A2 (pt) * 2019-07-09 2021-08-24 Juliano Anflor Acoplamento térmico entre transistor e drivers de áudio com dissipador de calor
US11342749B1 (en) 2019-11-22 2022-05-24 Smart Wires Inc. Integration of a power flow control unit
TWI764256B (zh) * 2020-08-28 2022-05-11 朋程科技股份有限公司 智慧功率模組封裝結構
US11647607B2 (en) * 2021-01-22 2023-05-09 Cisco Technology, Inc. Localized immersion cooling enclosure with thermal efficiency features
DE102021103050A1 (de) 2021-02-10 2022-08-11 Infineon Technologies Ag Package mit einem Clip mit einem Durchgangsloch zur Aufnahme einer bauteilbezogenen Struktur
CN214313198U (zh) * 2021-03-30 2021-09-28 光华临港工程应用技术研发(上海)有限公司 一种功率组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140305A (ja) * 2002-10-21 2004-05-13 Denso Corp 半導体集積回路装置
JP2004228402A (ja) * 2003-01-24 2004-08-12 Mitsubishi Electric Corp 半導体装置

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1255073A (en) 1969-05-20 1971-11-24 Ferranti Ltd Improvements relating to electrical circuit assemblies
NL8701472A (nl) * 1987-06-24 1989-01-16 Philips Nv Geintegreerde schakeling met meegeintegreerde, voedingsspanningsverlagende spanningsregelaar.
JP2772184B2 (ja) * 1991-11-07 1998-07-02 株式会社東芝 半導体装置
DE4410212A1 (de) * 1994-03-24 1995-09-28 Telefunken Microelectron Elektronische Baugruppe
US5753529A (en) * 1994-05-05 1998-05-19 Siliconix Incorporated Surface mount and flip chip technology for total integrated circuit isolation
JP3329949B2 (ja) 1994-07-22 2002-09-30 株式会社カイエーテクノ 暗渠ブロック製造用型枠の天端成形装置
DE69524855T2 (de) * 1994-08-25 2002-08-14 National Semiconductor Corp., Sunnyvale Bauelementstapel in mehrchiphalbleiterpackungen
US5621635A (en) * 1995-03-03 1997-04-15 National Semiconductor Corporation Integrated circuit packaged power supply
WO1996030943A1 (en) * 1995-03-31 1996-10-03 Maxim Integrated Products, Inc. Thin profile integrated circuit package
JPH08340193A (ja) 1995-04-12 1996-12-24 Tdk Corp 複合フェライトによる基板兼用ケースを用いた電子部品
US6066890A (en) * 1995-11-13 2000-05-23 Siliconix Incorporated Separate circuit devices in an intra-package configuration and assembly techniques
JP3206717B2 (ja) * 1996-04-02 2001-09-10 富士電機株式会社 電力用半導体モジュール
US5847951A (en) * 1996-12-16 1998-12-08 Dell Usa, L.P. Method and apparatus for voltage regulation within an integrated circuit package
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
US6114986A (en) * 1998-03-04 2000-09-05 Northrop Grumman Corporation Dual channel microwave transmit/receive module for an active aperture of a radar system
JP2000049184A (ja) * 1998-05-27 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
JP3674333B2 (ja) 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
US6271060B1 (en) * 1999-09-13 2001-08-07 Vishay Intertechnology, Inc. Process of fabricating a chip scale surface mount package for semiconductor device
KR100462980B1 (ko) * 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
US6316287B1 (en) * 1999-09-13 2001-11-13 Vishay Intertechnology, Inc. Chip scale surface mount packages for semiconductor device and process of fabricating the same
US7211877B1 (en) * 1999-09-13 2007-05-01 Vishay-Siliconix Chip scale surface mount package for semiconductor device and process of fabricating the same
US6351033B1 (en) * 1999-10-06 2002-02-26 Agere Systems Guardian Corp. Multifunction lead frame and integrated circuit package incorporating the same
JP3813775B2 (ja) * 1999-11-05 2006-08-23 ローム株式会社 マルチチップモジュール
US7091606B2 (en) * 2000-01-31 2006-08-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device and semiconductor module
US6278264B1 (en) * 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator
JP4037589B2 (ja) * 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
US6448643B2 (en) * 2000-05-24 2002-09-10 International Rectifier Corporation Three commonly housed diverse semiconductor dice
US6713676B2 (en) * 2000-11-15 2004-03-30 Texas Instruments Incorporated System and method for converting a DC input voltage to a DC output voltage
GB0028712D0 (en) * 2000-11-24 2001-01-10 Ncr Int Inc Self-service terminal
US6524886B2 (en) * 2001-05-24 2003-02-25 Advanced Semiconductor Engineering Inc. Method of making leadless semiconductor package
JP2003168736A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体素子及び高周波電力増幅装置並びに無線通信機
JP3993461B2 (ja) * 2002-05-15 2007-10-17 株式会社東芝 半導体モジュール
EP1376295B1 (en) * 2002-06-17 2008-08-13 Hitachi, Ltd. Power-supply device
US6888064B2 (en) * 2002-12-18 2005-05-03 International Business Machines Corporation Modular packaging arrangements and methods
TW556877U (en) * 2002-12-31 2003-10-01 Hon Hai Prec Ind Co Ltd Motherboard mounting device assembly
US7489021B2 (en) * 2003-02-21 2009-02-10 Advanced Interconnect Technologies Limited Lead frame with included passive devices
JP2004296613A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
US6940724B2 (en) * 2003-04-24 2005-09-06 Power-One Limited DC-DC converter implemented in a land grid array package
US7852185B2 (en) * 2003-05-05 2010-12-14 Intel Corporation On-die micro-transformer structures with magnetic materials
TWI229432B (en) * 2003-09-01 2005-03-11 Advanced Semiconductor Eng Leadless semiconductor package and bump chip carrier semiconductor package
JP4270095B2 (ja) * 2004-01-14 2009-05-27 株式会社デンソー 電子装置
JP4658481B2 (ja) * 2004-01-16 2011-03-23 ルネサスエレクトロニクス株式会社 半導体装置
US7005325B2 (en) * 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
US20050205986A1 (en) * 2004-03-18 2005-09-22 Ikuroh Ichitsubo Module with integrated active substrate and passive substrate
US7242076B2 (en) * 2004-05-18 2007-07-10 Fairchild Semiconductor Corporation Packaged integrated circuit with MLP leadframe and method of making same
JP2006049569A (ja) 2004-08-04 2006-02-16 Sharp Corp スタック型半導体装置パッケージおよびその製造方法
US20060145319A1 (en) * 2004-12-31 2006-07-06 Ming Sun Flip chip contact (FCC) power package
WO2007005864A1 (en) 2005-07-01 2007-01-11 King Owyang Complete power management system implemented in a single surface mount package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140305A (ja) * 2002-10-21 2004-05-13 Denso Corp 半導体集積回路装置
JP2004228402A (ja) * 2003-01-24 2004-08-12 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
CN104183591A (zh) 2014-12-03
EP1900022B1 (en) 2015-10-07
US20150331438A1 (en) 2015-11-19
US9093359B2 (en) 2015-07-28
TW200711087A (en) 2007-03-16
CN101283449A (zh) 2008-10-08
US20070063340A1 (en) 2007-03-22
US20070063341A1 (en) 2007-03-22
WO2007005864A1 (en) 2007-01-11
US8471381B2 (en) 2013-06-25
EP1900022A1 (en) 2008-03-19
US20100219519A1 (en) 2010-09-02
CN101283449B (zh) 2014-08-20
US8928138B2 (en) 2015-01-06
TWI375311B (en) 2012-10-21

Similar Documents

Publication Publication Date Title
JP2008545280A (ja) 単一の表面実装パッケージ中に実装される完全パワーマネージメントシステム
US10111333B2 (en) Molded power-supply module with bridge inductor over other components
US6806580B2 (en) Multichip module including substrate with an array of interconnect structures
US9373567B2 (en) Lead frame, manufacture method and package structure thereof
US9515060B2 (en) Multi-chip semiconductor power device
US8910369B2 (en) Fabricating a power supply converter with load inductor structured as heat sink
US8592967B2 (en) Semiconductor apparatus and power supply circuit
US20120032244A1 (en) Compact Semiconductor Package with Integrated Bypass Capacitor
US9136207B2 (en) Chip packaging structure of a plurality of assemblies
US20070257377A1 (en) Package structure
US9054088B2 (en) Multi-component chip packaging structure
CN110634813B (zh) 封装结构
JP3196829U (ja) 単一の表面実装パッケージ中に実装される完全パワーマネージメントシステム
US11533819B2 (en) Method for manufacturing a stack structure
JP2005229766A (ja) 電源モジュールおよびその製造方法
KR100852016B1 (ko) 공통 리드 프레임 상에 플립 칩을 가진 반도체 디바이스모듈

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110512

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110606

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110613

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110704

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120507

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120514

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121127

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130107