CN102624225A - 电源模组及其封装方法 - Google Patents

电源模组及其封装方法 Download PDF

Info

Publication number
CN102624225A
CN102624225A CN2012100206838A CN201210020683A CN102624225A CN 102624225 A CN102624225 A CN 102624225A CN 2012100206838 A CN2012100206838 A CN 2012100206838A CN 201210020683 A CN201210020683 A CN 201210020683A CN 102624225 A CN102624225 A CN 102624225A
Authority
CN
China
Prior art keywords
transistor
substrate
terminal
power supply
articulamentum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100206838A
Other languages
English (en)
Inventor
姚皓然
楼百尧
刘建宏
杨惟中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN102624225A publication Critical patent/CN102624225A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0046—Printed inductances with a conductive path having a bridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明揭露一种电源模组及其封装方法，该电源模组包括一基板；一电感装置，该电感装置为形成于该基板上且具有一既定的路径图样的一导体路径层；一连接层，形成于该基板之上，并与该电感装置的一第一端电性连接；以及一第一晶体管，通过该连接层而构装于该基板之上。本发明所述的电源模组可有效降低成本及表面积，并且易于搭配不同的脉冲宽度调制控制器，增加电路设计的便利性。

Description

电源模组及其封装方法
技术领域
本发明有关于电源模组，特别是关于电源模组的封装结构与方法。
背景技术
现今已有多种电源转换器运用于商业化的电源管理领域，例如将一直流电源转变成为另一直流电源，或是提供定电流的控制。图1A为一先前技术中，电源转换器100的电路示意图。电源转换器100包括一脉冲宽度调制控制器(pulse widthmodulating controller；PWM controller)，以下简称PWM控制器；N型金属氧化物半导体场效应晶体管Q1及Q2，电感装置L1以及电容装置C1。PWM控制器提供一周期性的第一控制信号Hdrv至晶体管Q1的栅极，并将与第一控制信号Hdrv互补的一第二控制信号Ldrv提供至晶体管Q2的栅极，控制晶体管Q1及Q2的截止与导通。当第一控制信号Hdrv为高电平时，第二控制信号Ldrv为低电平。此时晶体管Q1导通，晶体管Q2截止，输入电压VDD通过晶体管Q1对电感装置L1及电容装置C1进行充电；当第二控制信号Ldrv为高电平时，第一控制信号Hdrv为低电平。此时晶体管Q1截止，晶体管Q2导通，电感装置L1及电容装置C1通过晶体管Q2进行放电至参考电压节点GND，因此提供一个稳定的输出电压Vload至负载Rload。
随着制程技术的演进，电源转换器的成本、面积以及设计弹性更加受到重视。模组化封装比起元件各自独立的传统电源转换器拥有更大的优势。如图1B中所示的一先前技术，电源转换器200将PWM控制器与N型金属氧化物半导体场效应晶体管Q1及Q2共同整合于一多晶片封装20(multi-chip module，MCM)结构中；又例如图1C所示的另一先前技术，电源转换器300将N型金属氧化物半导体场效应晶体管Q1及Q2整合于一独立封装结构30中。但是上述先前技术对于使用不同的PWM控制器来建构电源转换器时，仍然具有一定的复杂度且其便利性仍有改善空间。
发明内容
有鉴于此，本发明提出一种电源模组，包括一基板；一电感装置，该电感装置为形成于该基板上具有一既定的路径图样的导体路径层；一连接层，形成于该基板之上，并与该电感装置的第一端电性连接；以及一第一晶体管，通过连接层而构装于基板之上。该电源模组可有效降低成本及表面积，并且易于搭配不同的脉冲宽度调制控制器，增加电路设计的便利性。
本发明所述的电源模组，该基板的材质为玻璃或绝缘体。
本发明所述的电源模组，该导体路径层以沉积或电镀方式形成，且该路径图样为螺旋型、传输线型或曲折型。
本发明所述的电源模组，该第一晶体管包括第一端子、第三端子及第三端子，且该连接层包括：一第一部分，与该第一晶体管的该第一端子电性连接，用以接收一直流电源；一第二部分，与该第一晶体管的该第二端子电性连接，用以接收一切换该第一晶体管导通或关闭的一第一控制信号；以及一第三部分，与该第一晶体管的该第三端子以及该电感装置的该第一端电性连接。
本发明所述的电源模组，还包括一第二晶体管，通过该连接层而构装于该基板之上，该第二晶体管包括第一端子、第三端子及第三端子，其中该第二晶体管的该第一端子与该电感装置的该第一端电性连接。该连接层还包括：一第四部分，与该第二晶体管的该第二端子电性连接，用以接收与该第一控制信号互补的一第二控制信号；以及一第五部分，与该第二晶体管的该第三端子电性连接，用以耦接至一参考电压节点。
本发明所述的电源模组，还包括多个导电接触分别与该连接层以及该电感装置的一第二端电性连接。
本发明所述的电源模组，该第一晶体管为以晶片尺寸封装的离散式功率金属氧化物半导体场效应晶体管。
本发明所述的电源模组，该第一晶体管及该第二晶体管为分别以晶片尺寸封装的离散式功率金属氧化物半导体场效应晶体管。
本发明还提出一种电源模组封装方法，包括提供一基板；于该基板的一第一面上形成一连接层与一导体路径层，其中该导体路径层具有一既定的路径图样以形成一电感装置，该连接层与该导体路径的一第一端电性连接；以及将至少一晶体管装置通过该连接层构装于该基板之上。
本发明所述的电源模组的封装方法，该基板的材质为玻璃或绝缘体。
本发明所述的电源模组的封装方法，该导体路径层以沉积或电镀方式形成，且该路径图样为螺旋型、传输线型或曲折型。
本发明所述的电源模组的封装方法，上述至少一晶体管装置为分别以晶片尺寸封装的离散式功率金属氧化物半导体场效应晶体管。
本发明所述的电源模组的封装方法，上述至少一晶体管装置包括一第一晶体管以及一第二晶体管，且该第一晶体管包括第一端子、第三端子及第三端子，该第二晶体管包括第一端子、第三端子及第三端子；以及其中该连接层还包括：一第一部分，与该第一晶体管的该第一端子电性连接；一第二部分，与该第一晶体管的该第二端子电性连接；一第三部分，与该第一晶体管的该第三端子、该第二晶体管的该第一端子以及该导体路径层的该第一端电性连接；一第四部分，与该第二晶体管的该第二端子电性连接；以及一第五部分，与该第二晶体管的该第三端子电性连接。
本发明所述的电源模组的封装方法，还包括：一载体基板，暂时固定于该基板的该第一面上；于与该基板的该第一面相对的一第二面上形成多个开口，使部分该连接层以及该导体路径层的一第二端由上述开口露出；以及于该基板的该第二面上形成多个导电接触，分别通过相对应的上述开口与部分该连接层以及该导体路径层的该第二端电性连接。
本发明所述的电源模组的封装方法，还包括：一载体基板，暂时固定于该基板的该第一面上；于与该基板的该第一面相对的一第二面上形成多个开口，使部分该连接层以及该导体路径层的一第二端由上述开口露出；以及于该基板的该第二面上形成多个导电接触。所述于该基板的该第二面上形成多个导电接触的步骤包括：一第一导电接触，通过一第一开口与该连接层的该第一部分电性连接；一第二导电接触，通过一第二开口与该连接层的该第二部分电性连接；一第三导电接触，通过一第三开口与该导体路径层的该第二端电性连接；一第四导电接触，通过一第四开口与该连接层的该第四部分电性连接；以及一第五导电接触，通过一第五开口与该连接层的该第五部分电性连接。
本发明所述的电源模组的封装方法，还包括：于所述导电接触形成后，移除该载体基板；以及以模制化合物掩盖该基板的该第一面上的上述至少一晶体管装置以及该导体路径层。
本发明所述的电源模组可有效降低成本及表面积，并且易于搭配不同的脉冲宽度调制控制器，增加电路设计的便利性。
附图说明
本发明所揭露的详细内容搭配以下图式解说应可轻易理解。图式中以数字及符号将结构、装置及节点加以定义。
图1A显示先前技术中，电源转换器100的电路示意图。
图1B显示先前技术中，电源模组20以及相对应的电源转换器200电路示意图。
图1C显示先前技术中，电源模组30以及相对应的电源转换器300电路示意图。
图2显示本发明的电源模组40以及相对应的电源转换器400电路示意图。
图3A、图4A、图5A、图6A、图7A及图8A显示部分实施例中电源模组40的制作流程平面图。
图3B、图4B、图5B、图6B、图7B及图8B显示部分实施例中电源模组40的制作流程剖面图。
附图中符号的简单说明如下：
100、200、300、400：电源转换器；20、30、40：电源模组；41：基板；41’：晶粒；42：第一连接层；42-1-42-5：第一连接层的第一至第五部分；43：导体路径层；43A：导体路径层的第一端；43B：导体路径层的第二端；44：第一保护层；45：第二连接层；46：第二保护层；47：载体基板；48：封胶；AA’：截面；C1：电容装置；D1-D2：漏极；G1-G2：栅极；GND：参考电压节点；Hdrv：第一控制信号；L1：电感装置；Ldrv：第二控制信号；O1-O5：开口；Q1：第一晶体管；Q2：第二晶体管；Rload：负载；S1-S2：源极；SL：切割道；T1-T5：导电接触；VDD：输入电压；Vload：输出电压；W1、W2：第一、第二窗口。
具体实施方式
图2为本发明的一实施例中，电源模组40以及相对应的电源转换器400电路示意图。电源转换器400包括：一电源模组40，将第一晶体管Q1、第二晶体管Q2以及电感装置L1予以整合封装；PWM控制器，以第一控制信号Hdrv控制第一晶体管Q1的截止与导通，并以与第一控制信号Hdrv互补的一第二控制信号Ldrv控制第二晶体管Q2的截止与导通；以及电容装置C1。
以上实施例所述的电源模组40，当第一控制信号Hdrv使第一晶体管Q 1导通时，则第二控制信号Ldrv使第二晶体管Q2截止，输入电压VDD通过第一晶体管Q1对电感装置L1以及电容装置C1进行充电；当第一控制信号Hdrv使第一晶体管Q1截止时，第二控制信号Ldrv使第二晶体管Q2导通，电感装置L1及电容装置C1通过第二晶体管Q2放电至参考电压节点GND。因此，电源模组40可提供一个稳定的输出电压Vload至负载Rload。
于其他实施例中，电源模组40中的第二晶体管Q2亦可以一开关元件或一二极管元件取代(未显示于图式)。以上实施例所揭示的电源模组40为一降压转换器(buck converter)结构，但本发明的电源模组并不仅限于以上实施例中所描述的电路结构，亦可为其他包括一电感装置以及至少一晶体管装置的电源模组，如升压转换器(boost converter)、升降压转换器(buck-boostconverter)、库克转换器(cuk converter)，或是单端初级电感转换器(single-ended primary industry converter，SEPIC)等。
以下说明本发明所揭露的电源模组40制作流程的实施例。文中所描述的实施例仅作为说明的用途，并非用以局限本发明所揭露的专利保护范围。于相关领域普通技术人员可轻易的对本发明所揭露的实施例、进阶应用以及发明原理进行任何变化及修改。
图3A、图4A、图5A、图6A、图7A及图8A显示实施例中电源模组40的制作流程平面图。图3B、图4B、图5B、图6B、图7B及图8B显示实施例中电源模组40的制作流程剖面图。图中实施例的部分形状或是厚度经过调整，以简化或是方便表示。再者，图中未绘示或描述的元件，为所属技术领域中普通技术人员所能知悉的形式。
参照图3A、图3B所示，图3B为图3A沿AA’线段切开的剖面图。首先提供一基板41，为简化显示，图式仅显示部分的基板41。于一实施例中，可于基板41上同时进行多个以下所描述的制作流程，以形成多个电源模组40。基板41为玻璃材质，然而亦可使用其他种类的绝缘材料，例如石英以及塑胶等。
接着，在基板41上形成一导体层，并利用微影技术(Lithography)定义出图案，接着蚀刻该导体层而形成图案化的第一连接层42以及导体路径层43。第一连接层42作为与电源模组40外部及电源模组40内各装置之间的电性连接，包括第一至第五部分，42-1至42-5。为简化图式，第一连接层42在后述的图式中不再标注。导体路径层43具有一既定的路径图样，可以是方形、多边形或圆形的螺旋状图样(本实施例中是以圆形螺旋图样为例)。但导体路径层43的路径图样亦可以是传输线型(transmission line)或曲折型(meander)。导体路径层43包括第一端43A以及第二端43B，以形成一电感装置L1。第一连接层42以及导体路径层43的材质可为铝、铜等金属，或为导电陶瓷、导电高分子，或为前述的组合，且第一连接层42以及导体路径层43可为相同或不同材质。第一连接层42以及导体路径层43可同时形成于基板41上，或分别形成于基板41上。
先前技术中，电感装置在电源转换器中占据相当大的表面积(footprint)。但由于制程技术的演进，晶体管装置的开关速率提升，电源转换器可采用电感值低且表面积小的电感装置。因此本发明的电感装置L1的大小与晶体管装置较相近，使电源模组400可达到紧致的表面积。于一较佳实施例中，电感装置L1的电感值例如约为30nH，然而亦可视实际搭配的晶体管装置的开关速率，采用不同电感值与表面积的电感装置L1。
参照图4A、图4B所示，图4B为图4A沿AA’线段切开的剖面图。接着于第一连接层42以及导体路径层43之上形成一保护层，再以微影制程定义出图形，经蚀刻后形成图案化的第一保护层44(显示于图4B)。第一保护层44具有多个第一窗口W1，使第一连接层42的第三部分42-3以及导体路径层43的第一端43A暴露在外。第一保护层44的材质可为抗焊绝缘层(SR)、苯并环丁烯(Benzocyclobutene，BCB)、聚酰亚胺(Polyimide)、或前述的组合。接着形成一金属层，并以微影制程定义出图形，经蚀刻后形成第二连接层45。其中第二连接层45通过第一窗口W1将第一连接层42的第三部分42-3与导体路径层43的第一端43A电性连接。
参照图5A、图5B所示，图5B为图5A沿AA’线段切开的剖面图，随后于第二连接层45与第一保护层44之上形成第二保护层46，并以微影制程定义图样后，蚀刻第二保护层46及第一保护层44以形成多个第二窗口W2(显示于图5B)，分别露出该第一连接层42的第一至第五部分(42-1至42-5)。接着将晶体管装置，包括第一晶体管Q1及第二晶体管Q2，通过该第一连接层42的第一至第五部分(42-1至42-5)而构装(电性连接)于基板41之上。此实施例中，第一晶体管Q1与第二晶体管Q2为N型功率金属氧化物半导体场效应晶体管(Power MOSFET)。
图5B中，第一晶体管Q1通过第二窗口W2与第一连接层42电性连接，其中第一晶体管Q1的栅极G1与第一连接层42的第二部分42-2电性连接；第一晶体管Q1的源极S1与第一连接层42的第三部分42-3电性连接。同理，第一晶体管Q1的漏极D1与第一连接层42的第一部分42-1电性连接。
以此类推，第二晶体管Q2通过第二窗口W2与第一连接层42电性连接，其中第二晶体管Q2的漏极D2与第一连接层42的第三部分42-3电性连接，第二晶体管Q2的栅极G2与第一连接层42的第四部分42-4电性连接，第二晶体管Q2的源极S2与第一连接层42的第五部分42-5电性连接。
于一较佳实施例中，第一晶体管Q1及第二晶体管Q2为以晶片尺寸封装(chip scale packaging)的独立封装单元，并以穿基底导通孔(through substrate via)方式利用焊锡凸块(solder bump)或铜金属柱(copper pillar)，通过第二窗口W2将第一晶体管Q1及第二晶体管Q2的各端子与第一连接层42的第一至第五部分(42-1至42-5)形成电性连接。于部分实施例中，第二晶体管Q2可用一二极管或一开关元件代替。
参照图6A、图6B所示，图6B为图6A沿AA’线段切开的剖面图。晶体管装置Q1及Q2构装完成后，接着将一载体基板(carriersubstrate)47覆盖于基板41与晶体管装置Q1及Q2同一侧的第一面上方(显示于图6B)，并以粘胶接合以暂时性的固定，作为后续制程翻转基板41时固定支撑之用。部分实施例中，载体基板47可使用玻璃、塑胶等材质，粘胶的材质可为压克力(Acrylic)、环氧树脂等聚合物。接着将基板41上与第一面相对的第二面沿着预定的晶粒切割道SL以激光或蚀刻方式定义出多个开口O1至O5。开口的形状可为长方形或圆形，其位置如图6A所示。为简化图式，载体基板47未显示于图6A中。
图6B中，开口O2与O3的侧壁有一倾斜角度，且底部分别将基板41第一面上的连接层42的第二部分42-2与导体路径层43的第二端43B部分暴露在外。同理，开口O1、O4与O5的侧壁有一倾斜角度，其底部分别将基板41第一面上的连接层42的第一部分42-1、第四部分42-4与第五部分42-5部分暴露在外。
参照图7A、图7B所示，图7B为图7A沿AA’线段切开的剖面图。接着形成一导体层于该基板41的第二面上，并经过微影制程定义出图形以及蚀刻该导体层后，于基板41第二面的开口O1至O5处形成多个导电接触T1至T5。于部分实施例中，导电接触T1至T5可以溅镀、电镀或等离子辅助化学气相沉积法(PECVD)等方式形成，其材质可包括金属，如铜、铝、镍或前述的组合。
如图7B所示，其中导电接触T2及T3一端分别沿着开口O2及O3的侧壁延伸至开口O2及O3的底部，并分别与连接层42的第二部分42-2及导体路径层43的第二端43B电性连接，另一端则分别延伸至基板41的第二面。同理，导电接触T1、T4及T5一端分别沿着开口O1、O4及O5的侧壁延伸至开口O1、O4及O5的底部，并分别与连接层42的第一部分42-1、第四部分42-4及第五部分42-5电性连接，另一端则分别延伸至基板41的第二面。
接着可选择性形成一阻焊膜(未显示于图式)覆盖导电接触T1至T5，防止或减少导电接触T1至T5受破坏或污染。该阻焊膜具有多个窗口以形成焊锡凸块(未显示于图式)，做为电源模组40与外部电性连接的接脚。接着沿着切割道SL将基板41切割成至少一晶粒41’，随之移除载体基板47。最后以模制化合物(molding compound)形成封胶48(显示于图8B)遮盖于晶粒41’与晶体管装置Q1及Q2同一侧的的第一面上，形成一独立封装的电源模组40，如图8A所示。为简化图式，封胶48并未显示于图8A中。图8B为图8A沿AA’线段切开的剖面图。
以上形成电源模组40方法的实施例中，各制程步骤及顺序可在不悖离本发明精神范畴的前提之下，进行任何变化及修改，并无局限于特定形式。例如于另一实施例中，亦可于第二保护层46形成后，先将载体基板47与基板41结合并形成导电接触T1至T5，再形成阻焊层以及焊锡凸块，并形成晶粒41’，接着移除载体基板47，最后再安装晶体管装置Q1及Q2并形成封胶48。
电源模组40中，导电接触T1用以接收一直流电源；导电接触T2用以接收控制第一晶体管Q1导通或关闭的第一控制信号；导电接触T3将导体路径层43的第二端43B与一电容装置以及负载端电性连接；导电接触T4用以接收与第一控制信号互补的第二控制信号，用以控制第二晶体管Q2的导通或关闭；以及导电接触T5，用以耦接至一参考电压节点。
本发明所揭示的电源模组，将电感装置及连接层以薄膜制程中形成，可简化制程并降低制造成本；并将晶片尺寸封装的晶体管装置与电感装置整合封装，除了可有效节省表面积之外，亦使电路设计者无需考量晶体管装置与电感装置之间的搭配；此外，尚可根据电源模组中晶体管装置的开关速率，搭配适合的脉冲宽度调制控制器，提升电源管理设计的便利性。

Claims (16)

1.一种电源模组，其特征在于，包括：
一基板；
一电感装置，该电感装置为形成于该基板上且具有一既定的路径图样的一导体路径层；
一连接层，形成于该基板之上，并与该电感装置的一第一端电性连接；以及
一第一晶体管，通过该连接层而构装于该基板之上。
2.根据权利要求1所述的电源模组，其特征在于，该基板的材质为玻璃或绝缘体。
3.根据权利要求1所述的电源模组，其特征在于，该导体路径层以沉积或电镀方式形成，且该路径图样为螺旋型、传输线型或曲折型。
4.根据权利要求1所述的电源模组，其特征在于，该第一晶体管包括第一端子、第三端子及第三端子，且该连接层包括：
一第一部分，与该第一晶体管的该第一端子电性连接，用以接收一直流电源；
一第二部分，与该第一晶体管的该第二端子电性连接，用以接收一切换该第一晶体管导通或关闭的一第一控制信号；以及
一第三部分，与该第一晶体管的该第三端子以及该电感装置的该第一端电性连接。
5.根据权利要求4所述的电源模组，其特征在于，还包括一第二晶体管，通过该连接层而构装于该基板之上；
该第二晶体管包括第一端子、第三端子及第三端子，其中该第二晶体管的该第一端子与该电感装置的该第一端电性连接；以及
该连接层还包括：
一第四部分，与该第二晶体管的该第二端子电性连接，用以接收与该第一控制信号互补的一第二控制信号；以及
一第五部分，与该第二晶体管的该第三端子电性连接，用以耦接至一参考电压节点。
6.根据权利要求4或5所述的电源模组，其特征在于，还包括多个导电接触分别与该连接层以及该电感装置的一第二端电性连接。
7.根据权利要求1所述的电源模组，其特征在于，该第一晶体管为以晶片尺寸封装的离散式功率金属氧化物半导体场效应晶体管。
8.根据权利要求5所述的电源模组，其特征在于，该第一晶体管及该第二晶体管为分别以晶片尺寸封装的离散式功率金属氧化物半导体场效应晶体管。
9.一种电源模组的封装方法，其特征在于，包括：
提供一基板；
于该基板的一第一面上形成一连接层与一导体路径层，其中该导体路径层具有一既定的路径图样以形成一电感装置，该连接层与该导体路径层的一第一端电性连接；以及
将至少一晶体管装置通过该连接层构装于该基板之上。
10.根据权利要求9所述的电源模组的封装方法，其特征在于，该基板的材质为玻璃或绝缘体。
11.根据权利要求9所述的电源模组的封装方法，其特征在于，该导体路径层以沉积或电镀方式形成，且该路径图样为螺旋型、传输线型或曲折型。
12.根据权利要求9所述的电源模组的封装方法，其特征在于，上述至少一晶体管装置为分别以晶片尺寸封装的离散式功率金属氧化物半导体场效应晶体管。
13.根据权利要求9所述的电源模组的封装方法，其特征在于，上述至少一晶体管装置包括一第一晶体管以及一第二晶体管，且该第一晶体管包括第一端子、第三端子及第三端子，该第二晶体管包括第一端子、第三端子及第三端子；以及
其中该连接层还包括：
一第一部分，与该第一晶体管的该第一端子电性连接；
一第二部分，与该第一晶体管的该第二端子电性连接；
一第三部分，与该第一晶体管的该第三端子、该第二晶体管的该第一端子以及该导体路径层的该第一端电性连接；
一第四部分，与该第二晶体管的该第二端子电性连接；以及
一第五部分，与该第二晶体管的该第三端子电性连接。
14.根据权利要求9所述的电源模组的封装方法，其特征在于，还包括：
一载体基板，暂时固定于该基板的该第一面上；
于与该基板的该第一面相对的一第二面上形成多个开口，使部分该连接层以及该导体路径层的一第二端由上述开口露出；以及
于该基板的该第二面上形成多个导电接触，分别通过相对应的上述开口与部分该连接层以及该导体路径层的该第二端电性连接。
15.根据权利要求13所述的电源模组的封装方法，其特征在于，还包括：
一载体基板，暂时固定于该基板的该第一面上；
于与该基板的该第一面相对的一第二面上形成多个开口，使部分该连接层以及该导体路径层的一第二端由上述开口露出；以及
于该基板的该第二面上形成多个导电接触，包括：
一第一导电接触，通过一第一开口与该连接层的该第一部分电性连接；
一第二导电接触，通过一第二开口与该连接层的该第二部分电性连接；
一第三导电接触，通过一第三开口与该导体路径层的该第二端电性连接；
一第四导电接触，通过一第四开口与该连接层的该第四部分电性连接；以及
一第五导电接触，通过一第五开口与该连接层的该第五部分电性连接。
16.根据权利要求14或15所述的电源模组的封装方法，其特征在于，还包括：
于所述导电接触形成后，移除该载体基板；以及
以模制化合物掩盖该基板的该第一面上的上述至少一晶体管装置以及该导体路径层。
CN2012100206838A 2011-01-28 2012-01-20 电源模组及其封装方法 Pending CN102624225A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161437495P 2011-01-28 2011-01-28
US61/437,495 2011-01-28

Publications (1)

Publication Number Publication Date
CN102624225A true CN102624225A (zh) 2012-08-01

Family

ID=46563946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100206838A Pending CN102624225A (zh) 2011-01-28 2012-01-20 电源模组及其封装方法

Country Status (3)

Country Link
US (1) US9088206B2 (zh)
CN (1) CN102624225A (zh)
TW (1) TWI523195B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957854A (zh) * 2013-03-25 2016-09-21 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103780082A (zh) * 2012-10-23 2014-05-07 鸿富锦精密工业（深圳）有限公司 电压转换电路及驱动降压电路的方法
US9515014B2 (en) * 2014-10-08 2016-12-06 Infineon Technologies Americas Corp. Power converter package with integrated output inductor
US10453786B2 (en) 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
US10332825B2 (en) * 2016-05-20 2019-06-25 Infineon Technologies Americas Corp. Semiconductor package including flip chip mounted IC and vertically integrated inductor
TWI697077B (zh) * 2017-01-24 2020-06-21 美商通用電機股份有限公司 功率電子封裝及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101283449A (zh) * 2005-07-01 2008-10-08 金·沃扬 以单个贴装封装实现的完整功率管理系统
CN100514670C (zh) * 2003-12-18 2009-07-15 株式会社东芝 内置功率mos场效应晶体管和驱动电路的dc-dc转换器
US20100140714A1 (en) * 2008-12-04 2010-06-10 Freescale Semiconductor, Inc. Low loss substrate for integrated passive devices
WO2010075447A1 (en) * 2008-12-26 2010-07-01 Megica Corporation Chip packages with power management integrated circuits and related techniques

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4034099B2 (ja) * 2002-03-28 2008-01-16 株式会社ルネサステクノロジ 高周波用モノリシック集積回路装置およびその製造方法
SE526360C2 (sv) * 2004-01-09 2005-08-30 Infineon Technologies Ag Monolitiskt integrerad krets

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100514670C (zh) * 2003-12-18 2009-07-15 株式会社东芝 内置功率mos场效应晶体管和驱动电路的dc-dc转换器
CN101283449A (zh) * 2005-07-01 2008-10-08 金·沃扬 以单个贴装封装实现的完整功率管理系统
US20100140714A1 (en) * 2008-12-04 2010-06-10 Freescale Semiconductor, Inc. Low loss substrate for integrated passive devices
WO2010075447A1 (en) * 2008-12-26 2010-07-01 Megica Corporation Chip packages with power management integrated circuits and related techniques

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957854A (zh) * 2013-03-25 2016-09-21 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN105957854B (zh) * 2013-03-25 2018-08-21 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Also Published As

Publication number Publication date
TWI523195B (zh) 2016-02-21
US9088206B2 (en) 2015-07-21
US20120194148A1 (en) 2012-08-02
TW201240068A (en) 2012-10-01

Similar Documents

Publication Publication Date Title
KR101591492B1 (ko) 집적된 박막 인덕터들을 포함하는 마이크로모듈들 및 이를 제조하는 방법
US8400778B2 (en) Layout schemes and apparatus for multi-phase power switch-mode voltage regulator
CN105283956B (zh) 具有竖直堆叠的半导体芯片的集成化多路输出电源转换器
US8466561B2 (en) Semiconductor module with a power semiconductor chip and a passive component and method for producing the same
TWI566379B (zh) 半導體裝置及形成其之方法
CN102624225A (zh) 电源模组及其封装方法
US8400784B2 (en) Flip chip package for monolithic switching regulator
US9111928B2 (en) Switch circuit package module
TWI556388B (zh) 內埋式封裝裝置
CN108010885B (zh) 用于芯片嵌入式衬底的输入/输出引脚
CN103107171B (zh) 一种倒装芯片的半导体器件
US20180053755A1 (en) Power switch packaging with pre-formed electrical connections for connecting inductor to one or more transistors
US20190237439A1 (en) Silicon carbide power module
US11342257B2 (en) Carrier board and power module using same
CN102623424B (zh) 晶片封装体及其形成方法
EP1651020A4 (en) ELECTRODE FOR PACKAGING, PACKAGING, DEVICE, AND METHOD FOR PRODUCING THE DEVICE
US10978403B2 (en) Package structure and method for fabricating the same
US11350519B2 (en) Power module
CN107735861B (zh) 高频模块
CN114023730B (zh) 芯片封装结构与电子器件
US20240120309A1 (en) Power electronic device and method for fabricating the same
US20230197577A1 (en) Semiconductor Devices Including a Premolded Leadframe and a Semiconductor Package
JP2009038956A (ja) 出力制御装置
WO2013002924A2 (en) Power converters having capacitive energy transfer elements and arrangements of energy storage elements for power converters

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120801