JP2004140305A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2004140305A
JP2004140305A JP2002306018A JP2002306018A JP2004140305A JP 2004140305 A JP2004140305 A JP 2004140305A JP 2002306018 A JP2002306018 A JP 2002306018A JP 2002306018 A JP2002306018 A JP 2002306018A JP 2004140305 A JP2004140305 A JP 2004140305A
Authority
JP
Japan
Prior art keywords
island
diode
integrated circuit
semiconductor integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002306018A
Other languages
English (en)
Inventor
Masao Yamada
山田　雅央
Junji Sugiura
杉浦　純二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002306018A priority Critical patent/JP2004140305A/ja
Priority to US10/680,117 priority patent/US6844614B2/en
Publication of JP2004140305A publication Critical patent/JP2004140305A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

【課題】小型化および冷却性能の向上を図る。
【解決手段】ソースが高電位側の電源用のリード２３に接続されドレインが外部負荷に対する高電位側の出力用のリード２８に接続されたＰチャネル型ＭＯＳＦＥＴ３１と、カソードがリード２８に接続されアノードが外部負荷に対する低電位側の出力用のリード２９に接続されたダイオード３２の各チップをディプレス加工したアイランド３８にマウントし、そのアイランド３８の反チップマウント面をパッケージの下面に露出させる。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、リードフレーム上に複数のチップをマウントして構成される半導体集積回路装置に関する。
【０００２】
【従来の技術】
例えばＭＯＳＦＥＴの場合、Ｐチャネル型ＭＯＳＦＥＴとＮチャネル型ＭＯＳＦＥＴとを比較すると、Ｎチャネル型ＭＯＳＦＥＴの方がオン抵抗が低い特徴を有しているため、大きい電流を流す必要がある用途例えばモータ負荷を駆動するような場合には、好んでＮチャネル型ＭＯＳＦＥＴが用いられる。特許文献１には、Ｎチャネル型ＭＯＳＦＥＴを用いたハイサイドスイッチが開示されている。
【特許文献１】
特開２０００−３０７３９７号公報
【０００３】
【発明が解決しようとする課題】
図８および図９は、モータ駆動用ＩＣの内部のチップ配置および電気的構成を示している。これらの図において、モールドされたＩＣ１は、電源用のリード２、３、制御信号入力用のリード４およびモータ接続用のリード５、６を備えている。そして、リードフレーム上には、リード２と５との間にドレイン・ソース間が接続されたＮチャネル型ＭＯＳＦＥＴ７、リード５と６との間にカソード・アノード間が接続されたファーストリカバリータイプのダイオード８、制御信号に基づいてＭＯＳＦＥＴ７のゲート駆動信号を生成する駆動用ＩＣ９、およびコンデンサ１０、１１、１２、１３がマウントされている。
【０００４】
ここで、ＭＯＳＦＥＴ７とダイオード８は、それぞれ基板の下面側がドレインとカソードであるため、電位の関係上ＭＯＳＦＥＴ７とダイオード８は同一のアイランドにマウントすることができず、図８に示すようにＭＯＳＦＥＴ７、ダイオード８、駆動用ＩＣ９は、それぞれ分離された異なるアイランド１４、１５、１６にマウントされている。
【０００５】
ＭＯＳＦＥＴ７とダイオード８は電流が流れることにより発熱するが、その発熱量はモータ定数、ＰＷＭのデューティ比などによって変化する。このため、ＭＯＳＦＥＴ７、ダイオード８のそれぞれについて発生した熱がアイランド１４、１５からインナリード、アウタリードを通して放熱するために十分なアイランドサイズおよびリードサイズが必要となり、ＩＣ１のパッケージ１７の小型化が困難であった。
【０００６】
また、アイランド１４、１５の反チップ搭載面をパッケージ１７の下面側表面に露出させ、放熱板を取り付ける場合においても、電位の異なるアイランド１４、１５が入り組んだ構造となっているため絶縁を図ることが難しく、必ず絶縁シートを介在させる必要があった。その結果、熱抵抗が増加し、冷却性能が低下するという不都合があった。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、小型化および冷却性能の向上を図った半導体集積回路装置を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に記載した手段によれば、トランジスタとダイオードはいわゆるハイサイドスイッチを構成し、トランジスタのドレインとダイオードのカソードは同電位となる。一方、トランジスタのチップの基板下面側はドレインまたはコレクタとされ、ダイオードのチップの基板下面側はカソードとされるため、トランジスタとダイオードの各チップを一つのアイランドにマウントすることにより、トランジスタのドレインまたはコレクタとダイオードのカソードとの接続がなされる。
【０００９】
トランジスタとダイオードのチップを同一のアイランドにマウントすると、トランジスタとダイオードを異なるアイランドにマウントした場合に比べ、トランジスタとダイオードそれぞれについて放熱に寄与する実効的なアイランドサイズおよびリードサイズが増加して放熱効率が高まる。その結果、全体としてのアイランドサイズを低減することができ、パッケージを小型化できる。
【００１０】
請求項２に記載した手段によれば、発熱量の多いトランジスタとダイオードのチップがマウントされるアイランドにディプレス加工が施され、そのアイランドの反チップマウント面がパッケージの表面（下面側）に露出しているので、放熱効率をより高められる。
【００１１】
請求項３に記載した手段によれば、異形断面条材の肉厚部にトランジスタとダイオードのチップがマウントされるアイランドが形成され、そのアイランドの反チップマウント面がパッケージの表面（下面側）に露出しているので、放熱効率をより高められる。
【００１２】
請求項４に記載した手段によれば、リードフレームのうちトランジスタとダイオードのチップがマウントされるアイランド部と熱伝導率の高い板部材（放熱部材）とが潰し加工、かしめ加工等により一体化され、その板部材の反リードフレーム面がパッケージの表面に露出しているので、放熱効率をより高められる。
【００１３】
請求項５に記載した手段によれば、アイランドの露出面と接するように放熱板が取り付けられているのでさらに放熱効率を高められ、車載電子機器など周囲温度の高い環境の下で使用される場合にも動作可能となる。
【００１４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図５を参照しながら説明する。
図５は、半導体集積回路装置（ＩＣ）の電気的構成とともに当該ＩＣの実際の使用態様を示している。ＩＣ２１は、例えば車両に搭載されたモータ２２を駆動するために用いられ、高電位側の電源用のリード２３にはヒューズ２４を介してバッテリ２５の正極端子が接続され、低電位側の電源用のリード２６にはバッテリ２５の負極端子が接続されるようになっている。また、制御信号入力用のリード２７にはＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）　３０の制御信号出力端子が接続され、高電位側および低電位側の出力用のリード２８、２９にはモータ２２の正側端子および負側端子が接続されるようになっている。リード２６と２９はＩＣ２１内部において接続されている。
【００１５】
ＩＣ２１は、トランジスタであるＰチャネル型ＭＯＳＦＥＴのベアチップ（以下、ＭＯＳＦＥＴ３１と称す）、ファーストリカバリーダイオードのベアチップ（以下、ダイオード３２と称す）、制御信号に基づいてＭＯＳＦＥＴ３１のゲート駆動信号を出力する駆動用ＩＣのベアチップ（以下、駆動用ＩＣ３３と称す）およびチップタイプのコンデンサ３４、３５、３６から構成されている。ダイオード３２は電流還流用で、コンデンサ３４、３５、３６はノイズを除去するためのフィルタ用である。Ｐチャネル型のＭＯＳＦＥＴ３１を用いているため、チャージポンプ回路およびこれに用いるコンデンサは不要となっている。
【００１６】
ＭＯＳＦＥＴ３１のソースとドレインはそれぞれリード２３と２８に接続されており、ダイオード３２のカソードとアノードはそれぞれリード２８と２９に接続されている。駆動用ＩＣ３３は高電位側と低電位側の電源用パッド、制御信号入力用パッド、電圧検出信号入力用パッド、駆動信号出力用パッドを備えており、これらの各パッドはそれぞれリード２３と２６、リード２７、リード２８、ＭＯＳＦＥＴ３１のゲートに接続されている。コンデンサ３４、３５、３６は、それぞれリード２７と２６との間、ＭＯＳＦＥＴ３１のゲートとリード２６との間、リード２８と２９との間に接続されている。
【００１７】
図１および図２は、組立工程においてチップをマウントしワイヤボンディングを行った後のリードフレームの上面図および図１に示す矢印Ａ方向から見た側面図である。図１および図２に示された二点鎖線は、封止工程後のパッケージの外形線である。図３および図４は、樹脂封止された後の下面（裏面）図およびＩＣ２１に放熱板を取り付けた状態での側面図である。
【００１８】
これらの図において、リードフレーム３７の中央部には、ディプレス加工が施されたアイランド３８が形成されており、このアイランド３８の上面に上記ＭＯＳＦＥＴ３１とダイオード３２がマウントされている。ＭＯＳＦＥＴ３１、ダイオード３２の各チップの基板下面側はそれぞれドレイン、カソードとされている。また、図１において、アイランド３８の左下部の切欠部に隣接してアイランド３９が形成されており、このアイランド３９の上面には駆動用ＩＣ３３がマウントされている。アイランド３８からはリード２８が延びており、アイランド３９からは、リード２６と２９が互いに反対方向に延びている。なお、ＭＯＳＦＥＴ３１のソースとリード２３との間およびダイオード３２のアノードとリード２９との間にはモータ電流が流れるため、この間のワイヤボンディングには複数本のアルミ線が用いられている。
【００１９】
樹脂封止されたパッケージ４０の下面（裏面）には、図３に示すように上記アイランド３８の下面（反チップマウント面）が、上記パッケージ４０の下面と面一となるように露出している。パッケージ４０には、図４に示すように放熱板４１が取り付けられるようになっている。
【００２０】
次に、本実施形態の作用および効果について説明する。
ＥＣＵ３０からＩＣ２１に対し制御信号が与えられると、ＩＣ２１内の駆動用ＩＣ３３は制御信号に応じたＰＷＭ駆動信号を生成し、その駆動信号をＭＯＳＦＥＴ３１のゲートに出力する。この場合、駆動信号が０ＶになるとＭＯＳＦＥＴ３１がオンとなり、当該ＭＯＳＦＥＴ３１からリード２８を介してモータ２２に電流が流れる。そして、駆動信号が５ＶになるとＭＯＳＦＥＴ３１がオフに転じ、モータ２２に流れていた電流はダイオード３２に還流する。これにより、モータ２２には、実効的にＰＷＭのデューティ比に応じた大きさの電圧が印加される。
【００２１】
ＭＯＳＦＥＴ３１とダイオード３２に電流が流れると熱損失が発生し、チップ温度が上昇する。ＭＯＳＦＥＴ３１の熱損失（ドレイン損失）は、ＩＣ２１の出力電流（モータ電流）が増大すると大きくなり、ダイオード３２の熱損失は、ＩＣ２１の出力電流とＰＷＭのデューティ比に依存して変化する。
【００２２】
本実施形態では、ＭＯＳＦＥＴ３１とダイオード３２はいわゆるハイサイドスイッチを構成しており、ＭＯＳＦＥＴ３１のドレインとダイオード３２のカソードは同電位となる。また、ＭＯＳＦＥＴ３１およびダイオード３２の各チップの基板下面側はそれぞれドレイン、カソードとなっているため、ＭＯＳＦＥＴ３１とダイオード３２の各チップを一つのアイランド３８にマウントすることが可能となる。
【００２３】
このようにＭＯＳＦＥＴ３１とダイオード３２のチップを同一のアイランド３８にマウントすると、従来構成のようにＭＯＳＦＥＴ３１とダイオード３２を異なるアイランドにマウントした場合（図８参照）に比べ、ＭＯＳＦＥＴ３１とダイオード３２それぞれについて放熱に寄与する実効的なアイランドサイズおよびリードサイズが増加するので放熱効率が高まる。その結果、全体としてのアイランドサイズを低減することができ、パッケージ４０を小型化できる。
【００２４】
また、アイランド３８をディプレス加工して、そのアイランド３８の反チップマウント面がパッケージ４０の下面に露出しているので、放熱効率をより高められる。さらに、パッケージ４０の下面側に放熱板４１を取り付けると、アイランド３８の露出面と放熱板４１とが接するので、さらに放熱効率を高められ、車載電子機器など周囲温度の高い環境の下でも動作可能となる。
【００２５】
（第２の実施形態）
次に、本発明の第２の実施形態について、樹脂封止されたＩＣの横断面図である図６を参照しながら説明する。
この図６に示すＩＣ４２は、上述したＩＣ２１と同様に図５に示す回路構成を備えており、そのリードフレーム４３の形状とチップの配置は、上方から見て図１とほぼ同様となっている。ただし、リードフレーム４３には、均一の厚みを持つ材料に替えて異形断面条材が用いられている。この異形断面条材からなるリードフレーム４３は、図１に示す矢印Ａ方向に沿って肉厚部を有しており、その肉厚部にアイランド３８、３９が形成されている。リードフレーム４３の上面（チップ搭載面）は平坦とされている。
【００２６】
樹脂封止されたパッケージ４４の下面（裏面）には、リードフレーム４３の肉厚部の下面（反チップマウント面）が、当該パッケージ４４の下面と面一となるように露出している。この場合、電位の異なるアイランド３８、３９がともに露出しているため、パッケージ４４には絶縁シート４５を介して放熱板４１が取り付けられるようになっている。
【００２７】
本実施形態によっても、発熱するＭＯＳＦＥＴ３１とダイオード３２がマウントされたアイランド３８の反チップマウント面がパッケージ４４の下面に露出しているので、放熱効率を高められる。また、放熱板４１を取り付ければ、絶縁シート４５を介在させる必要があるものの、ＭＯＳＦＥＴ３１とダイオード３２がマウントされたアイランド３８を放熱板４１により直接的に冷却することができ、車載電子機器など周囲温度の高い環境の下でも動作可能となる。
【００２８】
（第３の実施形態）
次に、本発明の第３の実施形態について、樹脂封止されたＩＣの横断面図である図７を参照しながら説明する。
この図７に示すＩＣ４６も図５に示す回路構成を備えており、そのリードフレーム４７の形状とチップの配置は、上方から見て図１とほぼ同様となっている。リードフレーム４７のうちアイランド３８には、アイランド３８とほぼ同一形状であって銅などの熱伝導率の高い放熱部材４８（板部材に相当）が、その端部に潰し加工、かしめ加工等を施すことにより一体化されている。
【００２９】
樹脂封止されたパッケージ４４の下面（裏面）には、放熱部材４８の下面（反リードフレーム面）が、当該パッケージ４４の下面と面一となるように露出している。パッケージ４４には放熱板４１が取り付けられるようになっている。
【００３０】
本実施形態によっても、ＭＯＳＦＥＴ３１とダイオード３２がマウントされたアイランド３８が、熱伝導性が良く且つパッケージ４４の下面に露出する放熱部材４８と一体化されているので、放熱効率を高められる。また、放熱板４１を取り付ければ、アイランド３８の放熱効率をより高められるので、車載電子機器など周囲温度の高い環境の下でも動作可能となる。
【００３１】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
ＭＯＳＦＥＴ３１に替えて、ＰＮＰ形バイポーラトランジスタ、Ｐチャネル型ＩＧＢＴなどを用いても良い。
放熱板４１は必要に応じて取り付ければよい。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すチップマウント後のリードフレームの上面図
【図２】図１に示す矢印Ａ方向から見た側面図
【図３】樹脂封止された後の下面図
【図４】ＩＣに放熱板を取り付けた状態の側面図
【図５】ＩＣの電気的構成を示す図
【図６】本発明の第２の実施形態を示すＩＣの縦断面図
【図７】本発明の第３の実施形態を示す図６相当図
【図８】従来技術を示す図１相当図
【図９】図５相当図
【符号の説明】
２１、４２、４６はＩＣ（半導体集積回路装置）、２３はリード（電源供給用リード）、２８、２９はリード（出力用リード）、３１はＭＯＳＦＥＴ（トランジスタ）、３２はダイオード、３７、４３、４７はリードフレーム、３８はアイランド、４０、４４はパッケージ、４１は放熱板、４８は放熱部材（板部材）である。

Claims (5)

  1. リードフレーム上に複数のチップがマウントされ樹脂封止された半導体集積回路装置において、
    ソースまたはエミッタが高電位側の電源供給用リードに接続されドレインまたはコレクタが外部負荷に対する高電位側の出力用リードに接続されたＰチャネル型またはＰＮＰ形のトランジスタと、カソードが前記高電位側の出力用リードに接続されアノードが前記外部負荷に対する低電位側の出力用リードに接続された還流用のダイオードとを備え、これらトランジスタとダイオードの各チップが一つのアイランドにマウントされていることを特徴とする半導体集積回路装置。
  2. 前記トランジスタとダイオードのチップがマウントされるアイランドにディプレス加工が施され、そのアイランドの反チップマウント面がパッケージの表面に露出していることを特徴とする請求項１記載の半導体集積回路装置。
  3. 前記リードフレームは異形断面条材からなり、その肉厚部に前記トランジスタとダイオードのチップがマウントされるアイランドが形成されており、そのアイランドの反チップマウント面がパッケージの表面に露出していることを特徴とする請求項１記載の半導体集積回路装置。
  4. 前記リードフレームのうち前記トランジスタとダイオードのチップがマウントされるアイランド部に対し熱伝導率の高い板部材が一体化されており、その板部材の反リードフレーム面がパッケージの表面に露出していることを特徴とする請求項１記載の半導体集積回路装置。
  5. 前記アイランドの露出面と接するように放熱板が取り付けられていることを特徴とする請求項２ないし４の何れかに記載の半導体集積回路装置。
JP2002306018A 2002-10-21 2002-10-21 半導体集積回路装置 Pending JP2004140305A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002306018A JP2004140305A (ja) 2002-10-21 2002-10-21 半導体集積回路装置
US10/680,117 US6844614B2 (en) 2002-10-21 2003-10-08 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002306018A JP2004140305A (ja) 2002-10-21 2002-10-21 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2004140305A true JP2004140305A (ja) 2004-05-13

Family

ID=32089426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002306018A Pending JP2004140305A (ja) 2002-10-21 2002-10-21 半導体集積回路装置

Country Status (2)

Country Link
US (1) US6844614B2 (ja)
JP (1) JP2004140305A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300781A (ja) * 2006-04-04 2007-11-15 Denso Corp 負荷制御装置及び負荷制御方法
JP2008545280A (ja) * 2005-07-01 2008-12-11 オウヤング，キング 単一の表面実装パッケージ中に実装される完全パワーマネージメントシステム
US8928157B2 (en) 2000-06-09 2015-01-06 Vishay-Siliconix Encapsulation techniques for leadless semiconductor packages
JP2018060902A (ja) * 2016-10-05 2018-04-12 三菱電機株式会社 モールド樹脂封止型パワー半導体装置
US11587855B2 (en) 2020-03-12 2023-02-21 Fuji Electric Co., Ltd. Method of attaching an insulation sheet to encapsulated semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253506B2 (en) * 2003-06-23 2007-08-07 Power-One, Inc. Micro lead frame package
JP5669866B2 (ja) 2011-02-09 2015-02-18 三菱電機株式会社 パワー半導体モジュール
EP2695795B1 (en) 2011-04-07 2019-06-19 Mitsubishi Electric Corporation Molded module and electric power steering apparatus
CN104167401A (zh) * 2014-07-02 2014-11-26 矽力杰半导体技术(杭州)有限公司 用于功率变换器的多芯片封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3791025A (en) * 1972-04-06 1974-02-12 Teledyne Inc Method of manufacturing an electronic assembly
JP4085512B2 (ja) 1999-04-19 2008-05-14 株式会社デンソー ハイサイドスイッチ回路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928157B2 (en) 2000-06-09 2015-01-06 Vishay-Siliconix Encapsulation techniques for leadless semiconductor packages
JP2008545280A (ja) * 2005-07-01 2008-12-11 オウヤング，キング 単一の表面実装パッケージ中に実装される完全パワーマネージメントシステム
US8471381B2 (en) 2005-07-01 2013-06-25 Vishay-Siliconix Complete power management system implemented in a single surface mount package
US8928138B2 (en) 2005-07-01 2015-01-06 Vishay-Siliconix Complete power management system implemented in a single surface mount package
US9093359B2 (en) 2005-07-01 2015-07-28 Vishay-Siliconix Complete power management system implemented in a single surface mount package
JP2007300781A (ja) * 2006-04-04 2007-11-15 Denso Corp 負荷制御装置及び負荷制御方法
JP2018060902A (ja) * 2016-10-05 2018-04-12 三菱電機株式会社 モールド樹脂封止型パワー半導体装置
US10242930B2 (en) 2016-10-05 2019-03-26 Mitsubishi Electric Corporation Molded resin-sealed power semiconductor device
US11587855B2 (en) 2020-03-12 2023-02-21 Fuji Electric Co., Ltd. Method of attaching an insulation sheet to encapsulated semiconductor device

Also Published As

Publication number Publication date
US6844614B2 (en) 2005-01-18
US20040075169A1 (en) 2004-04-22

Similar Documents

Publication Publication Date Title
US10778113B2 (en) Intelligent power module, electric vehicle, and hybrid car
US6166464A (en) Power module
KR101168972B1 (ko) 반도체장치
US9806029B2 (en) Transistor arrangement with semiconductor chips between two substrates
US7149088B2 (en) Half-bridge power module with insert molded heatsinks
CN107731779B (zh) 电子装置
TW200527675A (en) A semiconductor device
US8804340B2 (en) Power semiconductor package with double-sided cooling
JP2007012721A (ja) パワー半導体モジュール
US20090160044A1 (en) Semiconductor module mounting structure
CN110178304B (zh) 半导体装置
JP2009111154A (ja) 電力半導体モジュール
JP2004186504A (ja) 半導体装置
JP2004140305A (ja) 半導体集積回路装置
US8987880B2 (en) Chip module and a method for manufacturing a chip module
JP2001068498A (ja) 半導体装置
JP5263189B2 (ja) 半導体パッケージの防水構造
EP2634799A2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2000058746A (ja) モジュール内冷却装置
US10396018B2 (en) Multi-phase half bridge driver package and methods of manufacture
JP2001036001A (ja) 電力半導体モジュール
JP2010177453A (ja) 半導体装置
CN218975436U (zh) 半导体装置和电子设备
JP2004063682A (ja) 半導体装置
JP2005123535A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061003