JP2008544580A - 半導体ウェーハ切断ブレードおよび切断方法 - Google Patents
半導体ウェーハ切断ブレードおよび切断方法 Download PDFInfo
- Publication number
- JP2008544580A JP2008544580A JP2008519686A JP2008519686A JP2008544580A JP 2008544580 A JP2008544580 A JP 2008544580A JP 2008519686 A JP2008519686 A JP 2008519686A JP 2008519686 A JP2008519686 A JP 2008519686A JP 2008544580 A JP2008544580 A JP 2008544580A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- kerf
- individualizing
- saw blade
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000005520 cutting process Methods 0.000 title claims abstract description 22
- 239000011521 glass Chemical group 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 13
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 6
- 239000010432 diamond Substances 0.000 claims abstract description 6
- 235000012431 wafers Nutrition 0.000 abstract description 56
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000008901 benefit Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 244000309466 calf Species 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
- B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
- B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00865—Multistep processes for the separation of wafers into individual elements
- B81C1/00888—Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Dicing (AREA)
- Polishing Bodies And Polishing Tools (AREA)
Abstract
本発明はシリコンまたはガラス接合半導体ウェーハから個々の装置をソーイングし個別化する装置および方法を提供する。本発明の方法を使用する、ウェーハ装置個別化はウェーハ上に配置された非常に多くの装置の周囲とほぼ一致するカーフをソーイングするステップを含む。カーフは第1のカーフにほぼ対向するウェーハの反対側にも切り込まれる。ウェーハに機械的応力が加えられて介在するウェーハ材料の制御された破損を生じ、各装置をその近隣装置から切り放す。本発明のソーブレード(30)は強化された切断特性を提供しガラス接合半導体ウェーハ装置個別化に特に適している。ソーブレードはその軸周りの高速回転に適切なダイヤモンドディスク(32)を有する。本発明のソーブレードは好ましくは半径付切刃(36)、およびディスクの各対抗面上の円周周りに対称的に配置された環状側溝をも有する。
Description
本発明は半導体装置の製作に関連している。特に、本発明は半導体装置を製作するために半導体ウェーハおよびウェーハ・アセンブリをソーイング(sawing)および個別化(singulating)する装置および方法に関連している。
(背景)
ウェーハ上に非常に多くの半導体装置を作り込みその後装置を個別化して最終テストおよび実装を行うことがよく知られている。個別化はソーイングまたは、スクライビングおよびブレーキング(breaking:割断)としても知られる、ソーカーフ(saw kerf(kerf:切り溝))に沿った制御されたブレーキングと組み合わされた部分ソーイングにより遂行される。一般的に、ウェーハ個別化プロセスはウェーハを切断位置に揃え、次に、予め定められたダイ・ディメンジョンに従ってウェーハを準備された個別化すなわちスクライブ・ストリートに沿ってソーイングするステップを含んでいる。ソーイングは高速回転するメタライズまたは樹脂接合されたダイヤモンド・ソーブレードを使用して行われる。ある応用では、1つ以上のソーカーフを形成するウェーハまたはウェーハ・アセンブリの一面を部分的に切り込み、次に対向面に1つ以上のカーフを部分的に切り込むことが望ましい。装置の周囲にカーフが作られた後で、対向するカーフ間の材料を割断するための圧力を加えて個々の装置が個別化される。個別化された後で、装置はさらに洗浄、テスト、および実装等の処理を行う。カーフ幅は切込みの平均幅にマイクロチッピングに寄与した誤差を加えたものとして定義される。マイクロチッピングはソーブレード側面の摩耗によりウェーハ表面およびカーフのエッジに生じる。マイクロチッピングはカーフの底でも生じることがあるが、一般的にこの位置では問題とはならない。カーフのエッジにおけるマイクロチッピングによりカーフはそうでない場合よりも広くなるだけでなく、ソーイング中、最終個別化中、または個別化後にクラックの拡大によりさらなる問題を引き起こすことがある。これらの問題によりウェーハ上の装置の密度の低下、終局的に欠陥を発生する装置の生産、および遅い処理時間に立ち至ることがある。
ウェーハ上に非常に多くの半導体装置を作り込みその後装置を個別化して最終テストおよび実装を行うことがよく知られている。個別化はソーイングまたは、スクライビングおよびブレーキング(breaking:割断)としても知られる、ソーカーフ(saw kerf(kerf:切り溝))に沿った制御されたブレーキングと組み合わされた部分ソーイングにより遂行される。一般的に、ウェーハ個別化プロセスはウェーハを切断位置に揃え、次に、予め定められたダイ・ディメンジョンに従ってウェーハを準備された個別化すなわちスクライブ・ストリートに沿ってソーイングするステップを含んでいる。ソーイングは高速回転するメタライズまたは樹脂接合されたダイヤモンド・ソーブレードを使用して行われる。ある応用では、1つ以上のソーカーフを形成するウェーハまたはウェーハ・アセンブリの一面を部分的に切り込み、次に対向面に1つ以上のカーフを部分的に切り込むことが望ましい。装置の周囲にカーフが作られた後で、対向するカーフ間の材料を割断するための圧力を加えて個々の装置が個別化される。個別化された後で、装置はさらに洗浄、テスト、および実装等の処理を行う。カーフ幅は切込みの平均幅にマイクロチッピングに寄与した誤差を加えたものとして定義される。マイクロチッピングはソーブレード側面の摩耗によりウェーハ表面およびカーフのエッジに生じる。マイクロチッピングはカーフの底でも生じることがあるが、一般的にこの位置では問題とはならない。カーフのエッジにおけるマイクロチッピングによりカーフはそうでない場合よりも広くなるだけでなく、ソーイング中、最終個別化中、または個別化後にクラックの拡大によりさらなる問題を引き起こすことがある。これらの問題によりウェーハ上の装置の密度の低下、終局的に欠陥を発生する装置の生産、および遅い処理時間に立ち至ることがある。
ソーイングおよびマイクロチッピングに関連するこれらおよびその他の問題により、カーフエッジにおけるマイクロチッピングを低減する改良されたソーイングプロセスおよび技術を有する改良されたダイ個別化装置および方法を実現するのが有益である。さらなる利点が改良されたブレード制御、より高速のスループット、より高品質のカット、廃品の低減、およびより長いブレード寿命の形で達成される。これらの利点の1つ以上または類似の利点を提供するようにされた改良型ソーブレードおよび方法は本技術において有用かつ有利である。
(概要)
本発明の原理をその好ましい実施例に従って実施すると、本発明は半導体ウェーハから個々の装置をソーイングおよび個別化する装置および方法を提供する。
本発明の原理をその好ましい実施例に従って実施すると、本発明は半導体ウェーハから個々の装置をソーイングおよび個別化する装置および方法を提供する。
本発明の一側面に従って、好ましい半導体装置個別化方法は本発明に特有のソーブレードを使用し、ウェーハ上に配置された非常に多くの装置の周囲とほぼ一致するカーフをソーイングするステップを含んでいる。カーフはウェーハの反対側にも、やはり各半導体装置の周囲とほぼ一致して、切り込まれる。ウェーハに機械的応力が加えられて、介在するウェーハ材料の対向するカーフに沿った制御された破損を生じ、各装置がその近隣装置から切り放される。
本発明のもう1つの側面に従って、好ましい実施例はさらに装置を個別化するためにガラス接合ウェーハ半導体ウェーハのガラス層内に平行カーフを切り込むステップを含んでいる。
本発明のさらなる側面に従って、半導体装置個別化のためのソーブレードはその軸周りの高速回転に適したダイヤモンドディスクを含んでいる。このディスクはその各対抗する平面上の円周周りに対称的に配置された環状側溝を有する。
本発明のさらなる側面に従って、半導体ウェーハ装置個別化のためのソーブレードは半径付切刃(radiused cutting edge)を含んでいる。半径の程度は装置、ウェーハ、およびプロセスの考慮すべき事柄に基づいて選択することができる。
本発明は限定はしないが改善されたスループット、ウェーハ当たりより高い密度、より高い歩留り、より長いソーブレード寿命、およびコスト低減の可能性を含む利点を有する。当業者ならば、本発明の代表的な実施例の詳細な説明を添付図と共に注意深く読めば本発明のこれらおよびその他の特徴、利点、および利益を理解することができる。
(実施例の詳細な説明)
下記の詳細な説明および図面を考慮すれば本発明はより明確に理解される。最初に、図1を見ると、非常に多くの組立てられた個別化されていない装置12を有するガラス接合半導体ウェーハ10の平面図が示されている。典型的に、個々の装置12の製作が完了すると、ウェーハ10表面14,16は均一に滑らかである。製作中に、装置12自体間にエリア18が設けられ、それらは典型的に個別化のために確保されたエリア、すなわちスクライブストリート20、およびさらなる処理中および個別化後に装置12の内部24に対する将来の保護余地を与えるための各装置12のエッジにあるイナクティブエリア22を含んでいる。図示する装置の構成および数は本技術を知っている人に本発明の方法および装置の典型的な実施例の記述に十分な背景および枠組みを提供するものであり、装置の任意特定のサイズ、数、または構成、あるいは任意特定のウェーハについて記述しようとするものではない。ガラス接合ウェーハが示され例の目的に対して記述されるが、本発明はシリコンウェーハやよりエキゾチックな材料で構成されたウェーハ等の他のタイプの半導体ウェーハでも実施できる。
下記の詳細な説明および図面を考慮すれば本発明はより明確に理解される。最初に、図1を見ると、非常に多くの組立てられた個別化されていない装置12を有するガラス接合半導体ウェーハ10の平面図が示されている。典型的に、個々の装置12の製作が完了すると、ウェーハ10表面14,16は均一に滑らかである。製作中に、装置12自体間にエリア18が設けられ、それらは典型的に個別化のために確保されたエリア、すなわちスクライブストリート20、およびさらなる処理中および個別化後に装置12の内部24に対する将来の保護余地を与えるための各装置12のエッジにあるイナクティブエリア22を含んでいる。図示する装置の構成および数は本技術を知っている人に本発明の方法および装置の典型的な実施例の記述に十分な背景および枠組みを提供するものであり、装置の任意特定のサイズ、数、または構成、あるいは任意特定のウェーハについて記述しようとするものではない。ガラス接合ウェーハが示され例の目的に対して記述されるが、本発明はシリコンウェーハやよりエキゾチックな材料で構成されたウェーハ等の他のタイプの半導体ウェーハでも実施できる。
本発明に従ったソーブレード30の好ましい実施例が図2および3に示されている。図2は側面図であり、図3は図2の典型的なソーブレードの3−3線に沿った部分断面図である。好ましくは、ソーブレード30は一般的な半導体処理機械を使用してその軸周りに高速回転するのに適したよく知られた材料の樹脂接合ダイヤモンドディスク32である。シリコンウェーハを使用するようなある応用では、替わりにメタライズされたダイヤモンドディスクを使用することができる。ディスク32のどちら側かに側溝34が位置決めされている。側溝34は環状形状を有し、ディスク32の切刃36近くに配置されてそれらはここに図示し記述するようにソーイングに関与できるようにされる。本発明から逸脱せずに側溝34の深さを変えることができ、好ましい実施例では、側溝深さはディスクの厚さのおよそ1/20である。典型的に、側溝深さはディスク厚さのおよそ2%からおよそ10%の範囲内で変動することができる。ソーブレード30の好ましい実施例では、ディスク32の側溝34および切刃36間にセットバック38が設けられる。
ソーブレード30の切刃36は好ましくは切断能力を高めるために半径付きとされている。切刃36の半径はマイクロクラックをカーフ50の底、すなわち、ソーブレード30の中心線に沿って集中させる点で著しい利点を提供する。半径付切刃36を有する本発明に従って作られ使用されるソーブレードは非半径付き切刃と較べて同じ切断条件に対してより少ない力しか必要としないことが判っている。「半径付」という用語はここでは一般的に丸みを付けた、放物線状、または楔形エッジを示すのに使用される。望ましい半径の程度はしばしばブレード厚さ、材料、および予期動作速度の関数である。半径の程度の選択に影響を及ぼす他の要因にはウェーハ組成および厚さ、装置サイズ、定められたプロセスで使用されるブレード数、および刃付けプロセスおよび装置の可用性が含まれる。典型的に、改善された切断能力を提供するより正確に半径付ディスクおよび高められた耐久性を提供するより丸められた半径間でトレードオフがなされる。
図4Aは図1に示すガラス接合半導体ウェーハ10の例の4−4線に沿った切取部分側面図である。ウェーハ10の一方の表面14は典型的に外部ガラス層40であり、ウェーハ10の反対表面16は半導体基板42であり、その上には本発明の実施に重要ではないプロセスに従って装置12が作り込まれる。図示する例では、装置12はシリコン層42および外部ガラス層40間に封止されたチャンバ44を含んでいる。このような装置12における外部ガラス層40およびシリコン基板42は典型的に封止されたチャンバ44の壁を画定するようにされた内部ガラス層46により分離される。付加層、部分層、レイヤコーティング、ボンディング材料、および他の構造または特徴も装置12の組立てに使用することができるが、本発明を理解するのに密接な関係はない。個々の装置12間で、エリア18はソーイング中に犠牲とされるように設計されたスクライブストリート20、および各装置12の封止されたチャンバ44を保護するために確保された各装置12の周囲のイナクティブエリア22を含んでいる。当業者ならば、ウェーハおよび装置構造の詳細は異なるかもしれないが、記述された方法およびツールは本発明から逸脱することなくシリコンその他の半導体材料で作られたウェーハに対する個別化プロセスにも応用できることに気付くであろう。
本発明の装置および方法の典型的な実施例を例示している、図4Bは図4Aのガラス接合半導体ウェーハの切取部分側面図である。側溝34および半径付切刃36を有するソーブレード30がカーフ50の成形を支援するために位置決めされ、装置12の輪郭を描くスクライブストリート20に沿って外部ガラス層40を切断するのに使用される。好ましくは、カーフ50はウェーハ10厚さのほぼ1/3から3/4の範囲内の深さに切り込まれるが、カーフ50が外部ガラス層40全体を貫通して一部内部ガラス層46中へ伸びる深さまで切り込まれる限り、他の深さを使用することもできる。
ウェーハ10は従来技術で知られているようにしっかり保持されてソーブレード30へ提示されるが、本発明のソーブレード30は従来技術で一般的なブレードよりも優れたエントリおよびエグジット特性を提供する。本発明のソーブレード30は切断時の低減された抵抗を満たし、改善された方向安定性を提供し、ウェーハ10に水平トルクを送る傾向はより少なくなる。側溝34はカーフ50エッジとブレード30の側面との接触を低減することにより望ましくないマイクロチッピングを低減する。側溝34は破片の経路も提供し、カーフ50のエッジ上およびブレード30の側面上の摩耗をさらに低減する。ソーブレード30の半径付切刃36によりカーフ50の底においてマイクロチッピングおよびマイクロクラッキングを生じ、それにより切断プロセスの効率が高まる。
次に主として図4Cについて、切取部分側面図はさらに本発明の個別化方法におけるステップを示す。半導体層42が切り込まれてガラス層40,46内のアッパーカーフ50と反対のローアカーフ52を与える。半導体層42内のカーフ52は好ましくはウェーハ10の厚さのおよそ1/6から1/4の深さまで切り込まれ、好ましくは半導体層42全体を貫通して伸びることはない。本発明の好ましい実施例では、ガラス層40,46内で2つの平行カーフ50が使用され、その間のほぼ中心にある1つのカーフ52がシリコン層42内で使用される。図4Dに示すように、この構成はショルダー54を形成するのに有用であり、それは個別化された装置12内に露出ボンドパッド56を提供するのに使用することができる。引き続き図4Dについて、機械的応力がウェーハ10に加えられて対向するカーフ50,52間で材料内に制御された割断が誘起される。本発明のソーブレード30を使用してウェーハ10の外部ガラス層40内にカーフ50が与えられるものとすると、側溝付半径付ソーブレード30を両方の位置で使用することが現在は好ましいが、本発明を逸脱することなく従来技術で公知の標準ブレードを使用して基板層内に対向するカーフを切り込むことができる。
図4Eは本発明の好ましい実施例を使用して半導体ウェーハ10上のその近隣装置から個別化された単一ガラス接合半導体装置12の例の部分切取側面図である。装置12は対向するカーフ50,52を分離する材料内に作り出された制御された割断56において最終的に分離される。図示するように、カーフたとえば50,52は装置12への電気的接続を行うための接触点の露出を容易にするためにショルダー54を提供するように配置することができる。主としてガラスであってしばしば「泡立て棒」と呼ばれる廃物部分が割断ステップにより作り出されることがあり、従来技術で知られているように、切り放された装置12が処理され続ける、たとえば、洗浄、テスト、実装されるにつれ捨てられる。
本発明の方法および装置は、限定はしないが、切断能力が改善されたソーブレードの提供、制御性の改善、より長い有用な寿命、望ましくないマイクロチッピングを低減しスループットを高める改善された装置の個別化方法を含む利点を提示する。ある実施例について本発明を記述してきたが、ここに記述された実施例には制約的意味合いは無い。当業者ならば図面、説明、および特許請求の範囲を読めば本発明の他の利点および実施例だけでなく具体例のさまざまな修正および組合せが自明であろう。
Claims (7)
- 準備されたウェーハの平坦な表面内に1つ以上の第1のカーフをソーイングするステップであって、1つ以上の第1のカーフはウェーハ上に配置された複数の近隣半導体装置の各々の周囲とほぼ一致するパターンで配置されるステップと、
ウェーハの反対の平坦な表面内に1つ以上の第2のカーフをソーイングするステップであって、1つ以上の第2のカーフも複数の半導体装置の各々の周囲とほぼ一致し、第1および第2のカーフは介在するウェーハ材料を横切って互いにほぼ対向するステップと、
介在するウェーハ材料においてウェーハに機械的応力を加え、ほぼ対向する第1および第2のカーフに沿って介在するウェーハ材料の制御された破損を生じて、各装置をその近隣装置から切り放すステップと、
を含む半導体装置個別化方法。 - 請求項1に記載の半導体装置個別化方法であって、ウェーハの少なくとも1つの表面はガラス層を含む半導体装置個別化方法。
- 請求項2に記載の半導体装置個別化方法であって、ウェーハの平坦な表面内にカーフをソーイングするステップは、さらにガラス層内に2つの平行なカーフをソーイングするステップを含む半導体装置個別化方法。
- 請求項1に記載の半導体装置個別化方法であって、第1のカーフはウェーハ厚さのおよそ1/3よりも大きくウェーハ厚さのおよそ3/4よりも小さい範囲内の深さまで切り込まれ、
第2のカーフはウェーハ厚さのおよそ1/6よりも大きくウェーハ厚さのおよそ1/4よりも小さい範囲内の深さまで切り込まれる半導体装置個別化方法。 - 請求項1に記載の半導体装置個別化方法であって、ウェーハは厚さがほぼ3mmの多層構造を含み、
第1のカーフの深さはおよそ1mmよりも大きくおよそ2.25mmよりも小さい範囲内であり、
第2のカーフの深さはおよそ0.5mmよりも大きくおよそ0.75mmよりも小さい範囲内である半導体装置個別化方法。 - 半導体ウェーハ装置個別化のためのソーブレードであって、
その軸周りの高速回転に適切なダイヤモンドディスクと、
ディスクの対向する各平面上の環状側溝であって、ディスクの円周周りに対称的に位置決めされた環状側溝と、
を含むソーブレード。 - 請求項6に記載の半導体装置個別化のためのソーブレードであって、さらに放物線または楔形の半径付切刃を含むソーブレード。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/172,975 US7306975B2 (en) | 2005-07-01 | 2005-07-01 | Semiconductor wafer cutting blade and method |
PCT/US2006/025965 WO2007005823A2 (en) | 2005-07-01 | 2006-06-30 | Semiconductor wafer cutting blade and method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008544580A true JP2008544580A (ja) | 2008-12-04 |
Family
ID=37590147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008519686A Abandoned JP2008544580A (ja) | 2005-07-01 | 2006-06-30 | 半導体ウェーハ切断ブレードおよび切断方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7306975B2 (ja) |
JP (1) | JP2008544580A (ja) |
KR (1) | KR20080028469A (ja) |
CN (1) | CN101213645A (ja) |
WO (1) | WO2007005823A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017213866A (ja) * | 2016-05-30 | 2017-12-07 | 三星ダイヤモンド工業株式会社 | スクライビングホイール及びその製造方法 |
JP2021006374A (ja) * | 2019-06-28 | 2021-01-21 | 三星ダイヤモンド工業株式会社 | スクライビングホイール |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL1019613C2 (nl) * | 2001-12-19 | 2003-06-20 | Micronit Microfluidics Bv | Werkwijze voor het verdelen van een substraat in een aantal individuele chipdelen. |
TWI270183B (en) * | 2005-12-30 | 2007-01-01 | Advanced Semiconductor Eng | Wafer-level chip package process |
JP2007184426A (ja) * | 2006-01-06 | 2007-07-19 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
US7798703B2 (en) * | 2007-05-09 | 2010-09-21 | Infineon Technologies Ag | Apparatus and method for measuring local surface temperature of semiconductor device |
JP2008288285A (ja) * | 2007-05-15 | 2008-11-27 | Sharp Corp | 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置 |
KR100877551B1 (ko) * | 2008-05-30 | 2009-01-07 | 윤점채 | 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그 |
US7943489B2 (en) * | 2008-09-25 | 2011-05-17 | Texas Instruments Incorporated | Bonded wafer assembly system and method |
JP2011222623A (ja) * | 2010-04-06 | 2011-11-04 | Disco Abrasive Syst Ltd | 光デバイスウエーハの加工方法 |
US9608029B2 (en) * | 2013-06-28 | 2017-03-28 | Stmicroelectronics Pte Ltd. | Optical package with recess in transparent cover |
KR101565651B1 (ko) * | 2013-10-08 | 2015-11-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
CN103645078B (zh) * | 2013-12-05 | 2016-01-20 | 广东工业大学 | 一种单晶半导体基片的截面快速制作及亚表面微裂纹检测方法 |
CN104973562A (zh) * | 2014-04-03 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 晶圆的切割方法和mems晶圆的切割方法 |
JP2016107368A (ja) * | 2014-12-05 | 2016-06-20 | 株式会社ディスコ | 発光デバイスウエーハの加工方法 |
JP6407056B2 (ja) * | 2015-02-20 | 2018-10-17 | 株式会社ディスコ | 分割装置と分割方法 |
DE102017107391B3 (de) * | 2017-04-06 | 2018-08-23 | Infineon Technologies Ag | Verfahren zum Herstellen einer Resonatorstruktur und Resonatorstruktur |
US11274035B2 (en) * | 2019-04-24 | 2022-03-15 | X-Celeprint Limited | Overhanging device structures and related methods of manufacture |
US20210002128A1 (en) | 2018-12-03 | 2021-01-07 | X-Celeprint Limited | Enclosed cavity structures |
US11195820B2 (en) * | 2020-03-03 | 2021-12-07 | Sandisk Technologies Llc | Semiconductor device including fractured semiconductor dies |
US11264362B2 (en) * | 2020-05-28 | 2022-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method of fabricating the same |
CN117841057B (zh) * | 2024-01-09 | 2024-09-10 | 深圳市能华钨钢科技有限公司 | 一种加工半导体材料用超薄钝化刀片 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050263854A1 (en) * | 1998-10-23 | 2005-12-01 | Shelton Bryan S | Thick laser-scribed GaN-on-sapphire optoelectronic devices |
JP2001345289A (ja) | 2000-05-31 | 2001-12-14 | Nec Corp | 半導体装置の製造方法 |
-
2005
- 2005-07-01 US US11/172,975 patent/US7306975B2/en active Active
-
2006
- 2006-06-30 WO PCT/US2006/025965 patent/WO2007005823A2/en active Application Filing
- 2006-06-30 KR KR1020087002589A patent/KR20080028469A/ko not_active Application Discontinuation
- 2006-06-30 CN CNA2006800241942A patent/CN101213645A/zh active Pending
- 2006-06-30 JP JP2008519686A patent/JP2008544580A/ja not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017213866A (ja) * | 2016-05-30 | 2017-12-07 | 三星ダイヤモンド工業株式会社 | スクライビングホイール及びその製造方法 |
TWI730103B (zh) * | 2016-05-30 | 2021-06-11 | 日商三星鑽石工業股份有限公司 | 劃線輪及其製造方法 |
JP2021006374A (ja) * | 2019-06-28 | 2021-01-21 | 三星ダイヤモンド工業株式会社 | スクライビングホイール |
Also Published As
Publication number | Publication date |
---|---|
US7306975B2 (en) | 2007-12-11 |
US20070004175A1 (en) | 2007-01-04 |
KR20080028469A (ko) | 2008-03-31 |
CN101213645A (zh) | 2008-07-02 |
WO2007005823A3 (en) | 2007-08-16 |
WO2007005823A2 (en) | 2007-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008544580A (ja) | 半導体ウェーハ切断ブレードおよび切断方法 | |
US7008825B1 (en) | Leadframe strip having enhanced testability | |
JP2007194469A (ja) | 半導体装置の製造方法 | |
KR101823851B1 (ko) | 반도체 장치의 제조 방법 | |
JPH04276645A (ja) | 化合物半導体ウエーハのダイシング方法 | |
KR20040077517A (ko) | 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치 | |
JP2007165371A (ja) | 半導体装置の製造方法 | |
JP2004342896A (ja) | 半導体装置およびその製造方法 | |
JP2010232378A (ja) | 半導体装置の製造方法 | |
JPH06275713A (ja) | 半導体ウエハおよび半導体チップならびにダイシング方法 | |
JP4491036B2 (ja) | 半導体装置の製造方法 | |
WO2010050085A1 (ja) | 半導体ウェハ及びその分割方法 | |
JP2004214359A (ja) | 基板加工方法および基板加工装置 | |
JP4857838B2 (ja) | 発光素子の製造方法 | |
CN1163948C (zh) | 晶片切割研磨制作方法 | |
CN114242679A (zh) | 晶圆键合结构和晶圆键合方法 | |
JP2010166371A (ja) | 圧電デバイスの製造方法 | |
JPH0442949A (ja) | ダイシングスリット付き半導体装置 | |
JP2006294688A (ja) | 半導体装置およびその製造方法 | |
JP2019091945A (ja) | 半田ボール付き半導体チップの製造装置及び作製方法 | |
JP2001196332A (ja) | レーザ光を用いた硬質非金属膜の切断方法 | |
KR20040080274A (ko) | 건식 식각과 이면 연마를 이용한 웨이퍼 다이싱 방법 | |
JP2009208136A (ja) | 半導体チップの製造方法 | |
JP4850216B2 (ja) | 混成集積回路装置の製造方法 | |
JP2002141443A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20091210 |