JP2008533743A - 自己不動態化相互接続の形成方法及び該方法を用いた装置 - Google Patents

自己不動態化相互接続の形成方法及び該方法を用いた装置 Download PDF

Info

Publication number
JP2008533743A
JP2008533743A JP2008502081A JP2008502081A JP2008533743A JP 2008533743 A JP2008533743 A JP 2008533743A JP 2008502081 A JP2008502081 A JP 2008502081A JP 2008502081 A JP2008502081 A JP 2008502081A JP 2008533743 A JP2008533743 A JP 2008533743A
Authority
JP
Japan
Prior art keywords
bonding
metal
substrate
passivation layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008502081A
Other languages
English (en)
Other versions
JP4777415B2 (ja
Inventor
コブリンスキー，マウロ
ホ，ジュン
オブライエン，ケヴィン
ジョウ，イン
ラマナサン，シュリラム
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2008533743A publication Critical patent/JP2008533743A/ja
Application granted granted Critical
Publication of JP4777415B2 publication Critical patent/JP4777415B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/302—Cu as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

自己不動態化相互接続を形成する方法が提供される。対を成す２つの接合構造（213、223）の少なくとも一方は、少なくとも部分的に、第１の金属と第２の金属（又はその他の元素）との合金から形成される。第２の金属は第１の金属を通って、対になった２つの接合構造の自由表面まで移動することが可能である。接合処理中、対を成す２つの接合構造（213、223）は互いに接合されて相互接続を形成し、第２の金属はこの相互接続の自由表面まで移動してパッシベーション層（240）を形成する。その他の実施形態も開示される。

Description

本発明の実施形態は、概して、集積回路装置の相互接続の形成に関し、より具体的には、自己不動態化相互接続構造の形成に関する。
３次元ウェハ接合すなわちウェハ積層（スタッキング）は、集積回路が形成された２枚以上のウェハを共に接合させることである。形成されたウェハスタックは続いてダイシングされ、各々が複数の集積回路層を有する別々の積層化されたダイに切り分けられる。ウェハスタッキングは潜在的な利点を数多く提供する。例えば、ウェハスタッキングによって形成された集積回路（ＩＣ）装置は、場合によってコストの削減と形状因子の改善を果たしながら、性能及び機能を向上させ得る。ウェハスタッキングによって形成されたシステム・オン・チップ（ＳＯＣ）構造は、例えば論理回路及びダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）といった、別の方法では相容れないプロセスフローを有する異種技術による積層ダイの間の高帯域の接続性を可能にすることができる。また、３次元ウェハ接合を用いることによって、相互接続遅延を減少させることが可能な、より小さいダイサイズが実現され得る。ウェハスタッキング技術には、高性能演算装置、ビデオ及びグラフィックプロセッサ、高密度及び高帯域メモリチップ、上述のＳＯＣソリューション等を含む数多くの潜在用途が存在する。
３次元ウェハ接合の一手法は金属接合である。金属ウェハ接合においては、一方のウェハ上に形成された金属ボンド構造を、他方のウェハ上に形成された対応する金属ボンド構造に接合することによって、２枚のウェハが結合される。例えば、多数の銅の接合パッドが第１のウェハ上に形成され、対応する数の銅の接合パッドが第２のウェハ上に形成されてもよい。第１及び第２のウェハは、第１のウェハ上の銅パッドの各々が第２のウェハ上の対応する１つの銅パッドと対を成すように位置整合され、くっつけられる。そして、対を成した接合パッドを結合させ、それにより第１及び第２のウェハ間に複数の相互接続が形成されるように、接合処理が（例えば、圧力及び／又は加熱温度を加えることにより）実行され、結果として、ウェハスタックが形成される。第１及び第２のウェハの各々は複数のダイの集積回路を含んでおり、ウェハスタックは多数の積層ダイに切り分けられる。各々の積層ダイは第１のウェハからの１つのダイと、第２のウェハからのもう１つのダイを有しており、これらダイは先に形成された相互接続によって機械的且つ電気的に結合されている。
本発明は、自己不動態化相互接続の形成方法及び該方法を用いた装置を提供することを目的とする。
本発明の一態様に従った方法は、導電性金属及び元素を含む接合構造を第１の基板上に形成する形成工程；前記導電性金属及び前記元素を含む接合構造を第２の基板上に形成する形成工程；及び前記第１の基板と前記第２の基板との間に相互接続を形成するために前記第１の基板の前記接合構造を前記第２の基板の前記接合構造に接合する接合工程であり、前記元素が前記接合構造の自由表面に移動して前記相互接続にパッシベーション層を形成する、接合工程を有する。
本発明の他の一態様に従った装置は、第１の集積回路ダイ；第２の集積回路ダイ；前記第１のダイと前記第２のダイとの間に延在する複数の相互接続であり、該相互接続の各々は導電性金属を含む、複数の相互接続；及び前記相互接続の各々を覆うように配置されたパッシベーション層であり、前記導電性金属を通って自由表面まで移動することが可能な元素を含むパッシベーション層を有する。
本発明の他の一態様に従った方法は、多数のダイ用の回路を含む第１の半導体ウェハ上に複数の接合パッドを形成する形成工程であり、該接合パッドの各々は銅及び第２の金属を含む、形成工程；一致する数のダイ用の回路を含む第２の半導体ウェハ上に複数の接合パッドを形成する形成工程であり、該接合パッドの各々は銅及び前記第２の金属を含む、形成工程；及び前記第１のウェハと前記第２のウェハとの間に複数の相互接続を形成するために、前記第１のウェハ上の前記複数の接合パッドの各々を前記第２のウェハ上の前記複数の接合パッドの内の対となる１つに接合する接合工程であり、前記第２の金属が前記接合パッドの自由表面に移動して前記相互接続の各々にパッシベーション層を形成する、接合工程を有する。
本発明の更なる一態様に従った方法は、導電性金属及び元素を含む接合構造を第１の基板上に形成する形成工程；前記導電性金属を含む接合構造を第２の基板上に形成する形成工程；及び前記第１の基板と前記第２の基板との間に相互接続を形成するために前記第１の基板の前記接合構造を前記第２の基板の前記接合構造に接合する接合工程であり、前記元素が前記接合構造の自由表面に移動して前記相互接続にパッシベーション層を形成する、接合工程を有する。
図１は、自己不動態化（self-passivating）相互接続を形成する方法の一実施形態を例示している。図１の方法の実施形態は更に、図２Ａ−２Ｄ、図３Ａ−Ｃ及び図４にも示されており、以下の記載ではこれらの図が参照される。
図１のブロック110を参照するに、第１の基板上に１つ以上の接合構造が形成される。これら接合構造の各々は、少なくとも部分的に、第１の金属及び第２の金属（又はその他の元素）を有している。これは図２Ａに例示されており、図２Ａは、多数の接合構造213が形成された表面211を有する第１の基板210を示している。接合構造213の各々は、基板210に形成された導電体と電気的に結合されていてもよい。一実施形態において、基板210は多数のダイ用に集積回路が形成された半導体ウェハを有している。誘電体材料の層217もまた、第１の基板210の表面211に配置されてもよい。誘電体層217は、例えばSiO2、Si3N4、炭素ドープされた酸素（ＣＤＯ）、SiOF、又はスピン塗布された材料（例えば、スピン塗布ガラス又はポリマー）等の、好適な如何なる誘電体材料を有していてもよい。一実施形態において、接合構造213は（例えば、誘電体層を研磨又はエッチバックすることにより実現されるように）誘電体層217の外側表面の上方まで延在している。
上述のように、接合構造213は、少なくとも部分的に、第１の金属と第２の金属（又はその他の元素）との合金を有している。第１の金属は導電性相互接続の部分を最終的に形成する導電性金属を有している。一実施形態において、第１の金属は銅を含んでいる。しかしながら、第１の金属はその他の好適な如何なる導電性金属（例えば、アルミニウム、金、銀など）又は導電性の金属合金を含んでいてもよい。また、上記にて示唆されたように、各接合構造213の一部のみが第１の金属と第２の金属との合金を有し、一方、接合構造のその他の部分は、図３Ａ−３Ｃを参照して更に詳細に説明されるように、実質的に第１の金属を有していてもよい。
第２の金属又は元素は、形成される相互接続を覆うパッシベーション層を形成することが可能な何らかの金属（又はその他の材料）を有している。一実施形態において、第２の金属は、相互接続構造の自由表面に移動してパッシベーション層を形成することができるように、第１の金属中を拡散することが可能な物質を有している。第２の金属に好適であると考えられる金属には、以下に限られないが、アルミニウム、コバルト、錫、マグネシウム、及びチタンが含まれる。一実施形態において、第２の元素は非金属を有している。一実施形態によれば、（第１及び第２の金属の）合金中に存在する第２の金属（元素）の量は、第１の金属中での第２の金属の固溶限以下である。一実施形態において、金属合金中の第２の金属の含有率は原子百分率で0.1と10との間である。例えば、第１の金属が銅、第２の金属がアルミニウムである場合、Cu(Al)合金中に存在するアルミニウムの量は最大で約3原子百分率である。
他の一実施形態によれば、室温においては、第１の金属内での第２の金属（又は元素）の移動を可能にする拡散機構は低速であるか存在しないかであるため、第２の金属は第１の金属の格子構造内に“トラップ”されている。これはパッシベーション層の初期形成を妨げることができる。パッシベーション層の早過ぎる（例えば、後述のように、接合構造213を第２の基板の接合構造と接合する前の）形成は金属接合を妨げる可能性がある。加熱温度においては、しかしながら、第２の金属（又は元素）は、相互接続構造の自由表面まで離脱してパッシベーション層を形成するように、第１の金属中を拡散することができる。一部の金属が別の金属と合金化されたときに自由表面まで移動する傾向は周知の現象であり、更には説明しないこととする。
更なる一実施形態においては、接合構造213は第１の金属と、２つ以上の更なる金属（又は他の元素）を有している。これら更なる金属（又は元素）の各々は、第１の金属中を拡散してパッシベーション層を形成することが可能な物質を有している。故に、パッシベーション層は２つ（以上）の更なる金属（又はその他の元素）の組み合わせを有し得る。
一実施形態において、パッシベーション層は酸素を含む環境の存在下で形成され、パッシベーション層は第２の金属の酸化物（例えば、Al2O3）を有する。他の一実施形態によれば、パッシベーション層は窒素を含む環境の存在下で形成され、パッシベーション層は第２の金属の窒化物（例えば、AlN）を有する。更に他の一実施形態においては、パッシベーション層は実質的に第２の金属（又はその他の元素）を有する。
図１のブロック120を参照するに、第２の基板上に１つ以上の接合構造が形成される。これら接合構造の各々は第１の金属を有している。第２の基板上の接合構造は必要に応じて、各接合構造の少なくとも一部が第１の金属と第２の金属との合金を有するように、第２の金属（又はその他の元素若しくは元素群）を含んでいてもよい。これは図２Ｂに例示されており、図２Ｂは、多数の接合構造223が形成された表面221を有する第２の基板220を示している。接合構造223の各々は、基板220に形成された導電体と電気的に結合されていてもよい。一実施形態において、基板220は対応する数のダイ用に集積回路が形成された別の半導体ウェハを有している。誘電体材料の層227もまた、第２の基板220の表面221に配置されてもよい。誘電体層227は、例えばSiO2、Si3N4、ＣＤＯ、SiOF、又はスピン塗布された材料（例えば、スピン塗布ガラス又はポリマー）等の、好適な如何なる誘電体材料を有していてもよい。一実施形態において、接合構造223は（例えば、誘電体層を研磨又はエッチバックすることにより実現されるように）誘電体層227の外側表面の上方まで延在している。
第２の基板220上の接合構造223は第１の基板210上の接合構造213と位置整合され対にされる。そして、第１の基板と第２の基板との間に相互接続を形成するように接合処理が実行される。これら相互接続の各々は第１の基板210上の１つの接合構造213と、それと対を成す第２の基板220上の１つの接合構造223とから形成され、パッシベーション層は各相互接続を覆うように第２の金属（若しくは元素、又はその他の金属及び／又は元素の組み合わせ）から形成される。上述のように、第２の基板上の接合構造223は実質的に第１の金属（第２の金属を含まない）を有していてもよい。この実施形態によれば、対を成す接合構造の単に一方（例えば、接合構造213、又は場合により接合構造223）が第２の金属を含んでおり、パッシベーション層は該一方の接合構造に存在する第２の金属から形成される。他の一実施形態によれば、しかしながら、第２の基板220上の接合構造223は、少なくとも部分的に、第１の金属と第２の金属との合金を有している。故に、最終的に各相互接続上に作り出されるパッシベーション層は、第１及び第２の基板210、220それぞれの、対を成す接合構造213、223の各々に存在する第２の金属から形成される。第１及び第２の金属（又は元素）の特徴は上述されている。
第１及び第２の基板210、220上の接合構造213、223は、第１の基板上の接合構造213が第２の基板220上の接合構造223と対にされて接合され、これら２つの基板間に延在する相互接続を形成することができる限り、好適な如何なる形状を有していてもよい。一実施形態において、接合構造213、223の各々は円又は正方形の形状の接合パッドを有している。しかしながら、開示される実施形態はこのような接合パッドの形成に限定されるものではなく、接合構造213、223はその他の好適な如何なる形状（例えば、球状のバンプ）を有していてもよいことは理解されるべきである。一実施形態において、接合構造213、223は0.1μmと10μmとの間の厚さＴ（図３Ａ参照）を有する。接合構造213、223はまた、好適な如何なる１つ又は複数のプロセスによって形成されてもよい。接合構造213、223の様々な実施形態については、図３Ａ−３Ｃを参照して更に詳細に後述する。
再び図１を参照するに、ブロック130にて、第１及び第２の基板の接合構造は位置整合され、接合のために接触させられる。それにより、第１の基板上の接合構造は第２の基板上の接合構造に接合され、第１及び第２の基板間に相互接続を形成することができる。これは更に図２Ｃに例示されており、第１及び第２の基板210、220は接合のために位置整合されてくっつけられている。第１の基板210上の接合構造213の各々は、第２の基板220上の接合構造223の内の対応する１つに位置整合され、対にされている。
位置整合及び接触の後の接合構造213、223の様々な実施形態が図３Ａ乃至３Ｃに例示されている。先ず図３Ａを参照するに、一実施形態に係る接合構造213a、223aが示されている。接合構造213a、223aの全体（又はこれらの構造の要部）は第１の金属と第２の金属との合金（例えば、銅とアルミニウムとの合金）を有している。接合構造213aは、先ず基板210上に誘電体材料の層217を堆積し、その後、接合構造の位置で誘電体層217にビア又はその他の開口を形成する（例えば、マスク及びエッチングのプロセスによる）ことによって形成されてもよい。そして、第１の金属と第２の金属との合金がビア内に堆積され、接合構造213aが形成される（例えば、全面堆積工程と、それに続く例えば化学機械研磨などの平坦化工程による）。誘電体層217はまた、図３Ａに示されるように、接合構造の上部を露出させるように研磨またはエッチバックを施されてもよい。基板220上の接合構造223aも同様にして形成され得る。
図３Ｂを参照するに、更なる実施形態に係る接合構造213b、223bが例示されている。接合構造213bは、実質的に第１の金属（例えば、銅）を有する上部301と、第１及び第２の金属（例えば、銅及びアルミニウム）の合金を有する下部303とを含んでいる。同様に、接合構造223bは、実質的に第１の金属を有する上部302と、第１及び第２の金属の合金を有する下部304とを含んでいる。接合構造213bは、先ず基板210上に誘電体材料の層217を堆積し、その後、接合構造の位置で誘電体層217にビア又はその他の開口を形成する（例えば、マスク及びエッチングのプロセスによる）ことによって形成されてもよい。そして、第１の金属と第２の金属との合金の層がビア内に堆積され、接合構造の下部303が形成される（例えば、接合構造の位置の下にある基板210の導電体への選択的堆積工程による）。その後、第１の金属の層が合金層上に堆積され、接合構造213bの上部301が形成される（例えば、各ビア内に前もって堆積された合金層上への選択的堆積工程と、場合により、それに続く平坦化工程とによる）。誘電体層217はまた、図３Ｂに示されるように、接合構造の上部を露出させるように研磨またはエッチバックを施されてもよい。基板220上の接合構造223bも同様にして形成され得る。
次に図３Ｃを参照するに、更なる実施形態に係る接合構造213c、223cが示されている。接合構造213cは、実質的に第１の金属（例えば、銅）から成る内側部分305を含んでいる。接合構造213cの内側部分305は、第１及び第２の金属（例えば、銅及びアルミニウム）の合金から成る外側部分307に囲まれている。同様に、接合構造223cは、実質的に第１の金属から成る内側部分306を含んでおり、内側部分306は、第１及び第２の金属の合金から成る外側部分308に囲まれている。接合構造213cは、先ず基板210上に誘電体材料の層217を堆積し、その後、接合構造の位置で誘電体層217にビア又はその他の開口を形成する（例えば、マスク及びエッチングのプロセスによる）ことによって形成されてもよい。そして、第１の金属と第２の金属との合金のシード（seed）層がビア内に堆積され、接合構造の外側部分307が形成される（例えば、全面堆積プロセスによる）。その後、第１の金属の層が合金層上に堆積され、接合構造213cの内側部分305が形成される（例えば、後続の全面堆積工程により、これは平坦化工程に続かれてもよい）。誘電体層217はまた、図３Ｃに示されるように、接合構造の上部を露出させるように研磨またはエッチバックを施されてもよい。基板220上の接合構造223cも同様にして形成され得る。
図３Ａ−３Ｃの各々において、接合構造213、223は同一である。しかしながら、第１及び第２の基板210、220上の接合構造は同一でなくてもよいことは理解されるべきである。例えば、第１の基板210は図３Ａに示されたものと同様の接合構造を有する一方で、第２の基板220は図３Ｂに示されたものと同様の接合構造を有していてもよい。更なる例として、第１の基板210は図３Ａ乃至３Ｃの何れか１つに示されたものと同様の接合構造を有する一方で、第２の基板220は実質的に第１の金属（例えば、銅）から成る接合構造を有していてもよい。認識されるように、形成される相互接続の所望特性及び動作環境に応じて、対を成す接合構造の如何なる組み合わせも使用され得る。
接合工程中に第１の基板210上の接合構造213は第２の基板220上の接合構造223に接合され、これら２枚の基板間に延在する相互接続が形成される。最適な接合のため、一部の実施形態においては、接合構造213、223間の接触面（図２Ｃ、３Ａ−３Ｃ及び４の参照符号290）におけるパッシベーション層の形成を抑制することが望ましい。故に、一実施形態によれば、接合構造213、223の接触面への第２の金属の移動を、接合構造間の接合が完成されるまで遅らせることが望ましい。これは、一実施形態において、実質的に第１の金属（例えば、銅）から成る材料を接触面290に配置することによって達成され得る。図３Ｂ及び３Ｃの各々は、第１の金属の層（又は量）を接合構造間の接触面290に設ける接合構造（213b、223b、及び213c、223c）の例である。接触面290にある第１の金属の層（又は量）は本質的に、接合に先立つ第２の金属の接触面への移動を遅らせる遅延機能として作用する。更に他の一実施形態においては、接合に先立つ第２の金属の接触面への移動を更に遅らせるために、金属（又はその他の元素）から成る１つ以上の更なる層が金属層間に配置されてもよい（例えば、図３Ｂ及び３Ｃの各々において、Cu(Al)層とCu層との間に更なる材料層が配置されてもよい）。
２つの接合構造213、223の位置整合は更に図４に例示されている。この図を参照するに、２つの接合構造213、223が位置整合されて接触させられるとき、周囲環境に露出された多数の自由表面（例えば、接合構造の外表面）が存在することになる。これらの露出された自由表面は、接合構造213、223それぞれの誘電体層217、227の上方に延在する表面418、428を含んでいる。さらに、接触面290には、接合構造213、223間の位置の不整合により、露出された自由表面419、429が存在し得る。相互接続を形成するように接合構造213、223を接合した後、これらの自由表面418、428、419、429は外部環境に露出されたままであり、酸化や腐食の影響を受けやすくなっている。しかしながら、（第２の金属のこれら自由表面への移動により）接合中又は接合後に形成されるパッシベーション層は、このような酸化や腐食を抑制することができる（もっとも、パッシベーション層自体は、部分的に、酸化プロセスによって形成されてもよい）。
接合処理は好適な如何なる処理条件の下で行われてもよい。一実施形態において、第１及び第２の基板210、220上の接合構造213、223は加圧下で接触させられ、加熱温度に晒される。一実施形態によれば、接合構造213、223間の接触圧は5MPaまでの範囲内であり、接合処理は最高で450℃の温度で行われる。接合処理が行われる周囲環境もまた、接合処理及びパッシベーション層の形成に影響を及ぼし得る。一実施形態において、接合処理は酸素を含む雰囲気中で行われ、その場合、形成されるパッシベーション層は第２の金属の酸化物（例えば、Al2O3）であり得る。他の一実施形態においては、接合処理は窒素を含む雰囲気中で行われ、形成されるパッシベーション層は第２の金属の窒化物（例えば、AlN）であり得る。更なる一実施形態においては、接合処理は真空下で行われ、形成されるパッシベーション層は第２の金属を有し得る（もっとも、接合された基板が密封封止されない場合、パッシベーション層のその後の酸化が行われ得る）。これらは接合処理が行われる条件のほんの数例であり、認識されるように、形成される相互接続の所望特性に応じて、この他の処理条件が用いられてもよい。
接合中、次の２つのプロセスが生じるべきである。（１）対を成す接合構造213、223間の金属接合の形成による、第１及び第２の基板間に延在する相互接続の形成（図１のブロック130参照）。（２）図１のブロック140にて説明されるような、接合構造213、223の自由表面（図４参照）への第２の金属の移動による、各相互接続を覆うパッシベーション層の形成。これは更に図２Ｄに例示されており、図２Ｄは、もはや互いに接合されている対を成す接合構造213、223から形成された相互接続230を示している。やはり図２Ｄに示されるように、第２の金属（例えば、第２の金属の酸化物若しくは窒化物の何れか、又は場合により実質的に第２の金属）から形成されたパッシベーション層240が各相互接続230を覆うように形成されている。一実施形態において、各相互接続230は実質的に第１の金属を有しているが、他の実施形態においては、第２の金属の一部が相互接続230内に残っていてもよい（例えば、第２の金属の一部は、第２の金属の全てが自由表面へと分離することに先立って接合処理が終了されたことにより、第１の金属の格子構造に“トラップ”されたままであってもよい）。例えば接合とパッシベーション層の形成とである上述の２つのプロセスは、一実施形態において、同時に（あるいは、ほぼ同時に）生じてもよい。他の実施形態においては、しかしながら、これら２つのプロセスは順次に生じてもよい（例えば、先ず接合が生じ、それに続いて、自由表面への第２の金属の移動とパッシベーション層の形成とが生じてもよい）。
パッシベーション層240の厚さは、第１及び第２の金属の選択と、この層が形成される処理条件（例えば、雰囲気、温度及び時間など）との関数となる。この厚さはパッシベーション層240の所望特性（例えば、腐食耐性、エレクトロマイグレーション耐性、電気絶縁性など）を実現するように定められてもよい。一実施形態によれば、相互接続230のパッシベーション層240は、およそ5Åと1000Åとの間の或る厚さを有する。例えば、パッシベーション層240がAl2O3を有する（且つ、相互接続が実質的に銅である）場合、パッシベーション層はおよそ30Åの厚さを有し得る。更なる例として、パッシベーション層がAlＮを有する（且つ、相互接続が実質的に銅である）場合、パッシベーション層はおよそ100Åの厚さを有し得る。認識されるように、要求に応じてその他の厚さも実現可能である。
先に示唆したように、自己不動態化相互接続を形成するための上述の実施形態は、半導体ウェハを互いに接合させてウェハスタックを形成するために使用されてもよい。一実施形態に係るこのようなウェハスタック500が図５Ａ及び５Ｂに例示されている。図５Ｂは図５Ａの直線Ｂ−Ｂに沿って取られた図５Ａのウェハスタックの断面図を示している。これらの図を参照するに、ウェハスタック500は第１のウェハ501及び第２のウェハ502を含んでおり、ウェハ501、502の各々はそれぞれ基板510、520を有している。各ウェハ501、502の基板510、520は、典型的に、例えばシリコン（Si）、シリコン・オン・インシュレータ（ＳＯＩ）、ガリウム砒素（GaAs）等の半導体材料を有している。積層化された多数のダイ505の集積回路がウェハ501、502の各々に形成されており、ウェハスタック500は最終的にこれら別個の積層ダイ505に切り分けられる。各積層ダイ505の集積回路は、第１のウェハ501の基板510上に形成された多数の能動素子512（例えば、トランジスタ、キャパシタ等）と、第２のウェハ502の基板520上に形成された多数の能動素子522とを含み得る。
第１のウェハ501の表面には相互接続構造514が配置され、第２のウェハ502の表面には相互接続構造524が配置されている。一般に、相互接続構造514、524の各々は多数の金属（メタライゼーション）階層を有しており、各金属層は誘電体材料（又はその他の絶縁材料）の層によって隣接する階層から分離されるとともに、ビアによって隣接する階層に相互接続されている。相互接続構造514、524の誘電体層の各々は、しばしば、“層間誘電体（interlayer dielectric）”（又は“ＩＬＤ”）と呼ばれており、ＩＬＤ層は、例えばSiO2、Si3N4、ＣＤＯ、SiOF、又はスピン塗布された材料（例えば、スピン塗布ガラス又はポリマー等の、好適な如何なる絶縁材料を有していてもよい。各層の金属は、各ダイ505の集積回路への、あるいはそれからの信号線、電源線及びグランド線を経路付けする多数の導電体（例えば、配線）を有しており、この金属は、例えば銅、アルミニウム、銀、金、及びこれら（又は他の）材料の合金などの導電材料を有している。多数の相互接続530が第１及び第２のウェハ501、502間に配置され、機械的且つ電気的にこれら２つのウェハを互いに結合させている。各相互接続を覆うようにパッシベーション層540が形成されている。一実施形態によれば、相互接続530は実質的に銅を有しており、パッシベーション層540はアルミニウムを有している。他の一実施形態によれば、パッシベーション層は酸化アルミニウムを有しており、更なる一実施形態においては、パッシベーション層は窒化アルミニウムを有している。一実施形態において、相互接続は自己不動態化し、それらは上述の実施形態の１つ以上に従って形成される。
一実施形態において、第１及び第２のウェハ501、502は同一の大きさ及び形状を有しているが、他の一実施形態においては、これらウェハは相異なる形状及び／又は大きさを有している。一実施形態において、第１及び第２のウェハ501、502は同一の材料を有しており、更なる一実施形態においては、第１及び第２のウェハ501、502は相異なる材料を有している。また、ウェハ501、502は実質的に同一のプロセスフローを用いて製造されてもよいが、他の一実施形態においては、ウェハ501、502は相異なるプロセスフローを用いて製造される。一実施形態において、ウェハの一方（例えば、ウェハ501）は第１のプロセスフローを用いて形成された論理回路を含んでおり、他方のウェハ（例えば、ウェハ502）は第２の異なるプロセスフローを用いて形成されたメモリ回路（例えば、ＤＲＡＭ、ＳＲＡＭ等）を含んでいる。故に、認識されるように、開示された実施形態は、大きさ、形状、材料、アーキテクチャ及び／又はプロセスフローに関係なく、如何なる種類のウェハ又はその組み合わせにも適用可能であり、ここでは、用語“ウェハ”は何らかの特定種類のウェハ又はその組み合わせの範囲に限定されるべきではない。
最終的に、上述のように、ウェハスタック500は多数の別個の積層ダイ505に切り分けられることになる。各積層ダイは第１のウェハ501からのダイと第２のウェハ502からのダイとを含むことになる。これら２つの積層ダイは、幾つかの相互接続530によって電気的且つ機械的に相互接続されている。
自己不動態化相互接続を形成するための上述の実施形態は、少なくとも部分的に、３次元ウェハスタックを形成することに関連して説明されてきた。しかしながら、開示された実施形態はウェハスタッキングへの適用に限定されるものではなく、その他の装置又は用途における使用を見出し得るものであることは理解されるべきである。例えば、上述の実施形態は、集積回路ダイとパッケージ基板との間に自己不動態化相互接続を形成するため、及び／又はパッケージと回路基板との間に自己不動態化相互接続を形成するために使用されてもよい。上述の実施形態はまた、ウェハ−ダイ間の接合、ダイ−ダイ間の接合への適用を見出し得るものである。
なお、図２Ａ−２Ｄにおいては図示の簡略化のため、限られた数の接合構造と相互接続とが示されている。同様に、図５Ａ−５Ｂにおいては、図示の簡略化及び明瞭化のため、限られた数の相互接続530と能動素子512、522のみが示されている。しかしながら、認識されるように、図２Ａ−２Ｄの基板210、220及び図５Ａ−５Ｂの半導体ウェハ501、502は、何千又は場合により何百万という数のこのような相互接続（230又は530）を含んでいてもよい。同様に、各積層ダイ505のウェハ501、502に形成された集積回路は、実際には、何千万又は更には何億という数の能動素子512、522（例えば、トランジスタ）を含んでいてもよい。故に、図２Ａ−２Ｄ及び５Ａ−５Ｂは、開示された実施形態を理解するための単なる助けとして提示された簡略化された概略表現であること、そして更に、これらの概略表現から如何なる無用な限定も引き出されるべきでないことは理解されるべきである。
図６を参照するに、一実施形態に係るコンピュータシステム600が例示されている。コンピュータシステム600は、様々な構成要素が結合されるバス605を含んでいる。バス605は、システム600の構成要素を相互接続する１つ以上のバス（例えば、システムバス、ＰＣＩバス、ＳＣＳＩバス等）の集合を表すものである。これらバスの単一のバス605としての表現は、理解の容易さのために用いられており、システム600がそのように限定されるものでないことは理解されるべきである。当業者に認識されるように、コンピュータシステム600は好適な如何なるバス・アーキテクチャを有していてもよく、また、如何なる数のバス及びバスの組み合わせを含んでいてもよい。
バス605に処理装置（又は装置群）610が結合されている。処理装置610は、マイクロプロセッサ、ネットワークプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）又はこれらに類する装置を含む好適な如何なる処理装置又はシステムを有していてもよい。図６は単一の処理装置610を示しているが、コンピュータシステム600は２つ以上の処理装置を含んでいてもよいことは理解されるべきである。
コンピュータシステム600はまた、バス605に結合されたシステムメモリ620を含んでおり、システムメモリ620は、例えばスタティック・ランダムアクセスメモリ（ＳＲＡＭ）、ダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）又はダブルデータレートＤＲＡＭ（ＤＤＲＤＲＡＭ）等の好適な如何なる種類及び数のメモリを有していてもよい。コンピュータシステム600の動作中、オペレーティングシステム及びその他のアプリケーションがシステムメモリ620に常駐し得る。
コンピュータシステム600は更に、バス605に結合された読み出し専用メモリ（ＲＯＭ）630を有していてもよい。ＲＯＭ630は処理装置610用の命令を格納し得る。システム600はまたバス605に結合された記憶装置（又は装置群）640を含んでいてもよい。記憶装置640は、例えばハードディスクドライブ等の好適な何らかの不揮発性メモリを有している。記憶装置640にはオペレーティングシステム及びその他のプログラムが格納され得る。さらに、取り外し可能な記憶媒体（例えば、フロッピー（登録商標）ディスクドライブ又はＣＤ−ＲＯＭドライブ）にアクセスする装置650がバス605に結合されていてもよい。
コンピュータシステム600はまた、バス605に結合された１つ以上のＩ／Ｏ（入力／出力）装置660を含んでいてもよい。一般的な入力装置には、キーボード、例えばマウスなどのポインティング装置、及びその他のデータ入力装置が含まれ、一般的な出力装置には、ビデオ表示装置、印刷装置、及び音声出力装置が含まれる。認識されるように、これらはコンピュータシステム600に結合され得るＩ／Ｏ装置の種類のほんの数例である。
コンピュータシステム600は更に、バス605に結合されたネットワークインターフェース670を有していてもよい。ネットワークインターフェース670は、システム600をネットワークに結合させることが可能な好適な何らかのハードウェア、ソフトウェア、又はこれらの組み合わせ（例えば、ネットワークインターフェースカード）を有している。ネットワークインターフェース670は、好適な何らかのプロトコル（例えば、ＴＣＰ／ＩＰ（伝送制御プロトコル／インターネットプロトコル）、ＨＴＴＰ（ハイパーテキスト転送プロトコル）、及びその他）を介した情報交換をサポートする好適な何らかの媒体（例えば、無線、銅線、光ファイバ、又はこれらの組み合わせ）上でネットワーク（又はネットワーク群）との接続を構築し得る。
図６に例示されたコンピュータシステム600はこのようなシステムの典型的な一実施形態を表すためのものであること、そして更に、このシステムは、明瞭化と理解の容易さとのために省略されている数多くの更なる構成要素を含んでいてもよいことは理解されるべきである。例として、システム600はＤＭＡ（ダイレクトメモリアクセス）制御器、処理装置810に付随するチップセット、更なるメモリ（例えば、キャッシュメモリ）、並びに更なる信号線及びバスを含んでいてもよい。また、コンピュータシステム600は図６に示された構成要素の全てを含んでいる必要はない。
一実施形態において、コンピュータシステム600は、上述の実施形態の１つ以上に従って形成された自己不動態化相互接続を含む積層ダイを具備した構成要素を含んでいる。例えば、システム600の処理装置610はこのような自己不動態化相互接続を具備した積層ダイを含んでいてもよい。しかしながら、システム600のその他の構成要素（例えば、ネットワークインターフェース670等）が自己不動態化相互接続を具備した部品を有する装置を含んでいてもよいことは理解されるべきである。
以上の詳細な説明及び添付図面は単に例示的なものであり、限定的なものではない。これらは、主として、開示された実施形態の明瞭且つ包括的な理解のために提示されたものであり、これらから何らかの無用な限定が理解されるものではない。当業者によって、開示された実施形態の概念及び添付の請求項の範囲を逸脱することなく、ここで説明された実施形態への数多くの付加、削除及び変更、並びに代替構成が考え出され得る。
自己不動態化相互接続を形成する方法の一実施形態を例示する概略図である。 図１の方法の実施形態を例示する概略図である。 図１の方法の実施形態を例示する概略図である。 図１の方法の実施形態を例示する概略図である。 図１の方法の実施形態を例示する概略図である。 自己不動態化相互接続を形成するために使用され得る接合構造の様々な実施形態を例示する概略図である。 自己不動態化相互接続を形成するために使用され得る接合構造の様々な実施形態を例示する概略図である。 自己不動態化相互接続を形成するために使用され得る接合構造の様々な実施形態を例示する概略図である。 図２Ｃに示されるように、２つの接合構造の位置整合及び接合の一実施形態を例示する概略図である。 自己不動態化相互接続を含み得るウェハスタックの一実施形態を例示する概略図である。 図５Ａの直線Ｂ−Ｂに沿って取られた、図５Ａのウェハスタックの断面を例示する概略図である。 開示された実施形態に従って形成された部品を含み得るコンピュータシステムの一実施形態を例示する概略図である。

Claims (32)

  1. 導電性金属及び元素を含む接合構造を第１の基板上に形成する形成工程；
    前記導電性金属及び前記元素を含む接合構造を第２の基板上に形成する形成工程；及び
    前記第１の基板と前記第２の基板との間に相互接続を形成するために前記第１の基板の前記接合構造を前記第２の基板の前記接合構造に接合する接合工程であり、前記元素が前記接合構造の自由表面に移動して前記相互接続にパッシベーション層を形成する、接合工程；
    を有する方法。
  2. 酸素の存在下で前記接合工程を実行することを更に有し、前記パッシベーション層は前記元素の酸化物を有する、請求項１に記載の方法。
  3. 窒素の存在下で前記接合工程を実行することを更に有し、前記パッシベーション層は前記元素の窒化物を有する、請求項１に記載の方法。
  4. 真空下で前記接合工程を実行することを更に有し、前記パッシベーション層は実質的に前記元素を有する、請求項１に記載の方法。
  5. 前記第１の基板は多数のダイ用の集積回路を有する第１の半導体ウェハを有し、前記第２の基板は一致する数のダイ用の集積回路を有する第２の半導体ウェハを有する、請求項１に記載の方法。
  6. 前記接合構造の少なくとも一方を形成する工程は、前記導電性金属と前記元素との合金から該接合構造を形成することを有する、請求項１に記載の方法。
  7. 前記接合構造の少なくとも一方を形成する工程は、前記導電性金属と前記元素との合金から該接合構造の第１部分を形成すること、及び実質的に前記導電性金属から該接合構造の第２部分を形成することを有する、請求項１に記載の方法。
  8. 前記導電性金属は銅を有する、請求項１に記載の方法。
  9. 前記元素は金属を有する、請求項１に記載の方法。
  10. 前記元素は非金属を有する、請求項１に記載の方法。
  11. 前記接合構造の少なくとも一方は、前記元素を含むとともに１つの更なる元素を更に含み、前記更なる元素は前記接合構造の前記自由表面に移動し、前記元素と組み合わさって前記パッシベーション層を形成する、請求項１に記載の方法。
  12. 第１の集積回路ダイ；
    第２の集積回路ダイ；
    前記第１のダイと前記第２のダイとの間に延在する複数の相互接続であり、該相互接続の各々は導電性金属を含む、複数の相互接続；及び
    前記相互接続の各々を覆うように配置されたパッシベーション層であり、前記導電性金属を通って自由表面まで移動することが可能な元素を含むパッシベーション層；
    を有する装置。
  13. 前記パッシベーション層は前記元素の酸化物を有する、請求項１２に記載の装置。
  14. 前記パッシベーション層は前記元素の窒化物を有する、請求項１２に記載の装置。
  15. 前記パッシベーション層は実質的に前記元素を有する、請求項１２に記載の装置。
  16. 前記導電性金属は銅を有する、請求項１２に記載の装置。
  17. 前記元素は、アルミニウム、錫、コバルト、マグネシウム、及びチタンから成るグループから選択された金属を有する、請求項１６に記載の装置。
  18. 前記元素は非金属を有する、請求項１２に記載の装置。
  19. 前記パッシベーション層は、前記導電性金属を通って前記自由表面まで移動することが可能な少なくとも１つの更なる元素を含む、請求項１２に記載の装置。
  20. 多数のダイ用の回路を含む第１の半導体ウェハ上に複数の接合パッドを形成する形成工程であり、該接合パッドの各々は銅及び第２の金属を含む、形成工程；
    一致する数のダイ用の回路を含む第２の半導体ウェハ上に複数の接合パッドを形成する形成工程であり、該接合パッドの各々は銅及び前記第２の金属を含む、形成工程；及び
    前記第１のウェハと前記第２のウェハとの間に複数の相互接続を形成するために、前記第１のウェハ上の前記複数の接合パッドの各々を前記第２のウェハ上の前記複数の接合パッドの内の対となる１つに接合する接合工程であり、前記第２の金属が前記接合パッドの自由表面に移動して前記相互接続の各々にパッシベーション層を形成する、接合工程；
    を有する方法。
  21. 前記第２の金属は、アルミニウム、錫、コバルト、マグネシウム、及びチタンから成るグループから選択された金属を有する、請求項２０に記載の方法。
  22. 前記パッシベーション層は前記第２の金属の酸化物又は前記第２の金属の窒化物を有する、請求項２０に記載の方法。
  23. 接合された前記ウェハを多数の積層化されたダイに切り分ける切断工程であり、前記積層化されたダイの各々は、前記第１のウェハからの１つのダイ、前記第２のウェハからの１つのダイ、及びこれら２つのダイを電気的に結合する前記相互接続の一部を含む、切断工程、を更に有する請求項２０に記載の方法。
  24. 導電性金属及び元素を含む接合構造を第１の基板上に形成する形成工程；
    前記導電性金属を含む接合構造を第２の基板上に形成する形成工程；及び
    前記第１の基板と前記第２の基板との間に相互接続を形成するために前記第１の基板の前記接合構造を前記第２の基板の前記接合構造に接合する接合工程であり、前記元素が前記接合構造の自由表面に移動して前記相互接続にパッシベーション層を形成する、接合工程；
    を有する方法。
  25. 酸素の存在下で前記接合工程を実行することを更に有し、前記パッシベーション層は前記元素の酸化物を有する、請求項２４に記載の方法。
  26. 窒素の存在下で前記接合工程を実行することを更に有し、前記パッシベーション層は前記元素の窒化物を有する、請求項２４に記載の方法。
  27. 真空下で前記接合工程を実行することを更に有し、前記パッシベーション層は実質的に前記元素を有する、請求項２４に記載の方法。
  28. 前記第１の基板の前記接合構造を形成する工程は、前記導電性金属と前記元素との合金から該接合構造を形成することを有する、請求項２４に記載の方法。
  29. 前記第１の基板の前記接合構造を形成する工程は、前記導電性金属と前記元素との合金から該接合構造の第１部分を形成すること、及び実質的に前記導電性金属から該接合構造の第２部分を形成することを有する、請求項２４に記載の方法。
  30. 前記元素は金属を有する、請求項２４に記載の方法。
  31. 前記元素は非金属を有する、請求項２４に記載の方法。
  32. 前記第１の基板の前記接合構造は１つの更なる元素を更に含み、前記更なる元素は前記接合構造の前記自由表面に移動し、前記元素と組み合わさって前記パッシベーション層を形成する、請求項２４に記載の方法。
JP2008502081A 2005-03-16 2006-03-16 自己不動態化相互接続の形成方法及び該方法を用いた装置 Expired - Fee Related JP4777415B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/081,187 US7402509B2 (en) 2005-03-16 2005-03-16 Method of forming self-passivating interconnects and resulting devices
US11/081,187 2005-03-16
PCT/US2006/009661 WO2006102046A1 (en) 2005-03-16 2006-03-16 Method of forming self-passivating interconnects and resulting devices

Publications (2)

Publication Number Publication Date
JP2008533743A true JP2008533743A (ja) 2008-08-21
JP4777415B2 JP4777415B2 (ja) 2011-09-21

Family

ID=36581220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008502081A Expired - Fee Related JP4777415B2 (ja) 2005-03-16 2006-03-16 自己不動態化相互接続の形成方法及び該方法を用いた装置

Country Status (6)

Country Link
US (1) US7402509B2 (ja)
JP (1) JP4777415B2 (ja)
CN (1) CN100561714C (ja)
DE (1) DE112006000647B4 (ja)
TW (1) TWI301306B (ja)
WO (1) WO2006102046A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101384131B1 (ko) * 2011-09-16 2014-04-10 네이셔널 치아오 텅 유니버시티 3차원 집적 회로의 접합 방법 및 3차원 집적 회로
DE102015107290A1 (de) 2014-05-12 2015-11-12 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
JP2017517810A (ja) * 2014-06-30 2017-06-29 インテル・コーポレーション スケーラブルなｇｐｕにおけるデータ配信ファブリック
WO2022091465A1 (ja) * 2020-10-29 2022-05-05 東北マイクロテック株式会社 積層型半導体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354862B2 (en) * 2005-04-18 2008-04-08 Intel Corporation Thin passivation layer on 3D devices
US7402519B2 (en) 2005-06-03 2008-07-22 Intel Corporation Interconnects having sealing structures to enable selective metal capping layers
EP2363373A1 (en) * 2010-03-02 2011-09-07 SensoNor Technologies AS Bonding process for sensitive micro-and nano-systems
FR2986904A1 (fr) 2012-02-14 2013-08-16 St Microelectronics Crolles 2 Systeme d'assemblage de puces
CN102891114B (zh) * 2012-10-24 2015-01-28 上海新储集成电路有限公司 一种上下堆叠的片上系统芯片的制作方法
US9064937B2 (en) * 2013-05-30 2015-06-23 International Business Machines Corporation Substrate bonding with diffusion barrier structures
US9725310B2 (en) * 2013-12-20 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electromechanical system sensor and method of forming the same
CN104810319A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 晶圆键合的方法
US10593638B2 (en) * 2017-03-29 2020-03-17 Xilinx, Inc. Methods of interconnect for high density 2.5D and 3D integration
JP2019140178A (ja) * 2018-02-07 2019-08-22 東芝メモリ株式会社 半導体装置
JP6952629B2 (ja) * 2018-03-20 2021-10-20 株式会社東芝 半導体装置
US10790262B2 (en) * 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
CN108962301B (zh) * 2018-05-24 2022-04-12 济南德欧雅安全技术有限公司 一种存储装置
CN112542445A (zh) * 2019-09-05 2021-03-23 芯盟科技有限公司 半导体结构及其形成方法和芯片及其形成方法
US11424215B2 (en) * 2020-11-10 2022-08-23 Sandisk Technologies Llc Bonded assembly formed by hybrid wafer bonding using selectively deposited metal liners
CN114823594B (zh) * 2022-06-28 2022-11-11 之江实验室 一种基于二维材料界面的混合键合结构及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02206125A (ja) * 1989-02-06 1990-08-15 Nippon Steel Corp バンプ形成方法および半導体素子接続方法
JPH02285651A (ja) * 1989-03-31 1990-11-22 American Teleph & Telegr Co <Att> デバイスの製造方法
JPH07142491A (ja) * 1993-11-19 1995-06-02 Hitachi Ltd 半田バンプ形成方法及びそれによって形成されたバンプを有する半導体装置
JP2002110726A (ja) * 2000-10-04 2002-04-12 Nec Corp 半導体装置及びその製造方法
JP2004186692A (ja) * 2002-12-05 2004-07-02 Alcatel ベースに能動部品を含む電子モジュールの製造方法
US20040219763A1 (en) * 2002-02-20 2004-11-04 Kim Sarah E. Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663165B2 (ja) * 2001-06-27 2011-03-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
US6870270B2 (en) 2002-12-28 2005-03-22 Intel Corporation Method and structure for interfacing electronic devices
WO2005001933A2 (de) * 2003-06-28 2005-01-06 Infineon Technologies Ag Multichip-halbleiterbaustein und verfahren zu seiner herstellung
US20040262772A1 (en) 2003-06-30 2004-12-30 Shriram Ramanathan Methods for bonding wafers using a metal interlayer
US20050003652A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Method and apparatus for low temperature copper to copper bonding
US20050003650A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02206125A (ja) * 1989-02-06 1990-08-15 Nippon Steel Corp バンプ形成方法および半導体素子接続方法
JPH02285651A (ja) * 1989-03-31 1990-11-22 American Teleph & Telegr Co <Att> デバイスの製造方法
JPH07142491A (ja) * 1993-11-19 1995-06-02 Hitachi Ltd 半田バンプ形成方法及びそれによって形成されたバンプを有する半導体装置
JP2002110726A (ja) * 2000-10-04 2002-04-12 Nec Corp 半導体装置及びその製造方法
US20040219763A1 (en) * 2002-02-20 2004-11-04 Kim Sarah E. Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
JP2004186692A (ja) * 2002-12-05 2004-07-02 Alcatel ベースに能動部品を含む電子モジュールの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101384131B1 (ko) * 2011-09-16 2014-04-10 네이셔널 치아오 텅 유니버시티 3차원 집적 회로의 접합 방법 및 3차원 집적 회로
DE102015107290A1 (de) 2014-05-12 2015-11-12 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
JP2017517810A (ja) * 2014-06-30 2017-06-29 インテル・コーポレーション スケーラブルなｇｐｕにおけるデータ配信ファブリック
WO2022091465A1 (ja) * 2020-10-29 2022-05-05 東北マイクロテック株式会社 積層型半導体装置
JP7514530B2 (ja) 2020-10-29 2024-07-11 東北マイクロテック株式会社 積層型半導体装置

Also Published As

Publication number Publication date
DE112006000647T5 (de) 2008-03-20
DE112006000647B4 (de) 2010-09-23
CN101120444A (zh) 2008-02-06
WO2006102046A1 (en) 2006-09-28
TW200723443A (en) 2007-06-16
CN100561714C (zh) 2009-11-18
JP4777415B2 (ja) 2011-09-21
US20060220197A1 (en) 2006-10-05
US7402509B2 (en) 2008-07-22
TWI301306B (en) 2008-09-21

Similar Documents

Publication Publication Date Title
JP4777415B2 (ja) 自己不動態化相互接続の形成方法及び該方法を用いた装置
US20240071884A1 (en) Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages
TWI755052B (zh) 針對用於半導體封裝之矽橋的無金屬框設計(二)
KR102079283B1 (ko) Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
US20060292823A1 (en) Method and apparatus for bonding wafers
TWI748291B (zh) 積體電路裝置、互連元件晶粒及積體晶片上系統的製造方法
US7402515B2 (en) Method of forming through-silicon vias with stress buffer collars and resulting devices
KR102094473B1 (ko) Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
US6897125B2 (en) Methods of forming backside connections on a wafer stack
US8450206B2 (en) Method of forming a semiconductor device including a stress buffer material formed above a low-k metallization system
US20040262772A1 (en) Methods for bonding wafers using a metal interlayer
JP7533884B2 (ja) 集積回路装置及びその製造方法
US10079147B2 (en) Method of forming interconnects for semiconductor devices
TW202011468A (zh) 半導體晶片及其製造方法
TWI578464B (zh) 積體電路、打線接合式封裝組件、覆晶式封裝組件、和行動計算裝置
JP2006100828A (ja) フリップ・チップ・バンピング・プロセスの実行に先立って半導体ウェハを試験するための方法および構造
US7772701B2 (en) Integrated circuit having improved interconnect structure
TWI853498B (zh) 接合結構、半導體晶片及其製造方法
TW202211410A (zh) 用於進階積體電路結構製造的金屬線與通孔障壁層以及通孔輪廓
TW202333333A (zh) 半導體晶粒、半導體裝置及形成半導體晶粒的方法
TW201327762A (zh) 矽貫穿電極以及其形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110629

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees