JP2008258624A - 半導体素子のエッチング装置及び方法 - Google Patents

半導体素子のエッチング装置及び方法 Download PDF

Info

Publication number
JP2008258624A
JP2008258624A JP2008092255A JP2008092255A JP2008258624A JP 2008258624 A JP2008258624 A JP 2008258624A JP 2008092255 A JP2008092255 A JP 2008092255A JP 2008092255 A JP2008092255 A JP 2008092255A JP 2008258624 A JP2008258624 A JP 2008258624A
Authority
JP
Japan
Prior art keywords
etching
film
semiconductor device
photoresist
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008092255A
Other languages
English (en)
Other versions
JP4767988B2 (ja
Inventor
Dong Yong Sung
徳 ▲よん▼ 成
Tae Yong Kwon
兌 勇 權
Kyung Hyun Han
京 鉉 韓
Kyung Chun Lim
▲きょん▼ 春 林
Sang Min Jeong
相 旻 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008258624A publication Critical patent/JP2008258624A/ja
Application granted granted Critical
Publication of JP4767988B2 publication Critical patent/JP4767988B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers

Abstract

【課題】 薄いフォトレジストのフォトレジスト選択比を高めることで、エッチング効率を向上させることができる半導体素子のエッチング方法を提供する。
【解決手段】 物質膜上にフォトレジスト膜が形成された半導体基板をチャンバーに導入する段階と、前記チャンバーにフッ素を含有しない前駆ガスを注入することで、前記フォトレジスト膜上に炭化水素膜を形成する段階と、前記チャンバーにエッチングガスを注入することで、エッチング対象物質をエッチングする段階とを含んで半導体素子のエッチング方法を構成する。
【選択図】 図５

Description

本発明は、半導体素子のエッチング装置及び方法に関するもので、より詳細には、ウェハーなどの半導体素子のエッチング工程でフォトレジストの選択比を向上させることができる半導体素子のエッチング方法に関するものである。
一般的に、半導体素子の素子寸法が漸次減少しており、これによって、微細構造をパターニングするためにフォトレジストが漸次薄くなりつつある。
これによって、薄いフォトレジストに対して高い選択比を持たせる工程が必要である。
特許文献１には、エッチング工程前にフォトレジスト上に保護膜を蒸着するステップを追加し、フルオロメチル（ＣＨ３Ｆ）、オクタフルオロシクロブタン（Ｃ４Ｆ８）などのＣｘＨｙ系エッチングガスを用いてフッ素化炭素保護膜を形成する技術が開示されている。
より詳細に説明すると、ウェハー上には、酸化ケイ素（ＳｉＯ２）などの物質膜が形成されており、この物質膜上には、フォトレジスト膜がコーディング・現像されている。このとき、物質膜は、エッチング工程でエッチングされる。
エッチング工程では、フォトレジストの選択比が高いほど良い。このとき、フォトレジストの選択比は、エッチング対象物質のエッチング率を非エッチング対象物質のエッチング率で分けた値である。
従来技術においては、エッチングチャンバー内に導入されたウェハーを直ぐにエッチングせずに、フォトレジストを保護するためにフォトレジスト上にフッ素化炭素保護膜を追加するステップを先に進行し、フォトレジストのトップ及び側壁を追加的に保護した後、エッチング工程を進行する。
しかしながら、従来技術においては、フッ素が添加されることで、フッ素化炭素保護膜の多孔性が高くなり、保護強度が弱くなる。さらに、フッ素のエッチング効果によってフッ素化炭素保護膜のエッチング抵抗が減少し、フッ素化炭素保護膜とフォトレジストとの間の結合強度が相対的に弱くなる。
その結果、薄いフォトレジストに対して高いフォトレジスト選択比を持たせるのに限界があり、エッチング効率を向上させにくいという問題点がある。
米国公開特許公報２００２／０１０２５００
本発明は、上述した問題点を解決するためのもので、その目的は、薄いフォトレジストのフォトレジスト選択比を高めることで、エッチング効率を向上させることができる半導体素子のエッチング方法を提供することにある。
上述した目的を達成するための本発明の半導体素子のエッチング方法は、物質膜上にフォトレジスト膜が形成された半導体基板をチャンバーに導入する段階と、前記チャンバーにフッ素を含有しない前駆ガスを注入することで、前記フォトレジスト膜上に炭化水素膜を形成する段階と、前記チャンバーにエッチングガスを注入することで、エッチング対象物質をエッチングする段階とを含むことを特徴とする。
前記フッ素を含有しない前駆ガスは、メタン（ＣＨ４）であることを特徴とする。
前記メタンによって前記フォトレジストに炭素-炭素一重結合の炭化水素膜が形成されることを特徴とする。
前記フッ素を含有しない前駆ガスは、ブタン（Ｃ４Ｈ１０）であることを特徴とする。
前記ブタンによって前記フォトレジストに炭素-炭素一重結合の炭化水素膜が形成されることを特徴とする。
前記フッ素を含有しない前駆ガスは、リン酸トリブチル（（Ｃ４Ｈ９Ｏ）３Ｐ＝Ｏ）であることを特徴とする。
前記リン酸トリブチルによって前記フォトレジストに炭素-炭素二重結合のリン（Ｐ）を含有した炭化水素膜が形成されることを特徴とする。
前記フッ素を含有しない前駆ガスは、クレゾール（ＣＨ３−Ｃ６Ｈ４−ＯＨ）であることを特徴とする。
前記クレゾールによって前記フォトレジストに炭素-炭素二重結合の炭化水素膜が形成されることを特徴とする。
前記フッ素を含有しない前駆ガスは、リン酸トリクレジル（（ＣＨ３−Ｃ６Ｈ４Ｏ）３Ｐ＝Ｏ）であることを特徴とする。
前記リン酸トリクレジルによって前記フォトレジストに炭素-炭素二重結合のリン（Ｐ）を含有した炭化水素膜が形成されることを特徴とする。
前記炭化水素膜を形成するために、前記チャンバー内に、３０〜２００ｍＴ範囲の圧力、５０〜１００ＳＣＣＭ範囲の前駆ガス、５０〜５００Ｗ範囲のソース電力、０〜５０Ｗ範囲のバイアス電力を提供することを特徴とする。
前記炭化水素膜は、前記フォトレジスト膜のトップに５０〜１００nmの厚さで形成し、 前記フォトレジスト膜の側壁に１０〜２０nmの厚さで形成することを特徴とする。
本発明によると、フッ素を含有しない前駆ガスを用いてフォトレジスト膜上に炭化水素膜やリンを含有した炭化水素膜などの保護膜を形成することで、漸次薄くなっているフォトレジストに対して高いフォトレジスト選択比を持つエッチング工程を進行することができ、エッチング効率を向上させることができる。
また、本発明によると、フォトレジスト膜のエッチング抵抗が低いので、他の設備でフォトレジスト膜の下部に非結晶性炭素膜やダイアモンド状炭素膜を追加的に形成する過程を省略することができ、全体的なエッチング工程速度を高めることができる。
以下、本発明の好適な実施例を、図面に基づいて詳細に説明する。
図１は、本発明が適用されるプラズマエッチング装置の概略的な構成図である。図１に示すように、本発明が適用されるプラズマエッチング装置は、所定の容積を有し、ガス流入口１１及びガス排出口１２が形成されたチャンバー１０を備えている。このチャンバー１０は接地されている。後述する前駆ガス及びエッチングガスは、ガス流入口１１を通してチャンバー１０の内部に流入し、チャンバー１０内のガスは、ガス排出口１２を通して外部に排出される。
このチャンバー１０内には、上部電極１３と下部電極１４が対向するように配置されている。上部電極１３及び下部電極１４は、それぞれ導電性材料からなり、平板形状を有している。下部電極１４は、ウェハーＷを固定する役割を兼ねている。このとき、ウェハーＷのエッチング対象膜質の構造は、多様な膜質が互いに異なるエッチング特性を有する多層構造であることが好ましく、エッチング対象膜質層のうち少なくとも２個の膜質層は、最適なエッチングのためのイオン密度及びイオンエネルギーのうち少なくとも一つが互いに異なることが好ましい。
上部電極１３及び下部電極１４は、それぞれマッチングネットワーク２０，２１を通して高周波電源３０，３１と接続されている。上部電極１３には、第１マッチングネットワーク２０を通して第１高周波電源３０が接続され、下部電極１４には、第２マッチングネットワーク２１を通して第２高周波電源３１が接続される。例えば、第１高周波電源３０は、上部電極１３に１００ＭＨｚの周波数を有する第１高周波電力（ソース電力）を印加し、第２高周波電源３１は、下部電極１４に第１高周波電力より低い２ＭＨｚの周波数を有する第２高周波電力（バイアス電力）を印加する。参考に、周波数は、プラズマのイオン密度と比例関係にあり、イオンエネルギーと反比例関係にあるので、周波数が高いほど、チャンバー１０内のプラズマのイオン密度が増加し、イオンエネルギーが減少する。その反対に、周波数が低いほど、チャンバー１０内のプラズマのイオン密度が減少し、イオンエネルギーが増加する。したがって、上部電極１３に相対的に高い周波数を印加することで、プラズマのイオン密度を高めることができ、下部電極１４に相対的に低い周波数を印加することで、チャンバー１０内のイオンエネルギーを高めることができる。
第１マッチングネットワーク２０は、第１高周波電源３０とチャンバー１０内のプラズマとの間のインピーダンスをマッチングさせる役割をする。また、第１マッチングネットワーク２０は、高周波ケーブルを通して第１高周波電源３０と接続されている。
第２マッチングネットワーク２１は、第１マッチングネットワーク２０と同様に、第２高周波電源３１とチャンバー１０内のプラズマとの間のインピーダンスをマッチングさせる役割をする。また、第２マッチングネットワーク２１は、高周波ケーブルを通して第２高周波電源３１と接続されている。
さらに、第１高周波電源３０及び第２高周波電源３１は、信号ケーブルを通してスイッチング部４０とそれぞれ接続されている。
スイッチング部４０は、第１高周波電源３０及び第２高周波電源３１を個別的にオンまたはオフにし、上部電極１３及び下部電極１４に高周波電力を印加する。その結果、チャンバー１０内のイオン密度及びイオンエネルギーが調節される。
制御部５０は、プラズマエッチング工程の各ステップ別に、スイッチング部４０を通して第１高周波電力ＲＦ１及び第２高周波電力ＲＦ２のうち少なくとも何れか一つが上部電極１３または下部電極１４に印加されるように制御する。
図２乃至図４は、本発明の実施例に係る半導体素子のエッチング方法を説明するための断面図である。図２乃至図４に示すように、図２に示した半導体基板６０をチャンバー内に置く。酸化ケイ素などの物質膜７０は半導体基板６０上に形成され、フォトレジスト膜８０は物質膜７０上に形成される。
次いで、図３に示すように、チャンバー内に前駆ガスを注入し、フォトレジスト膜８０上にフォトレジスト選択比を高められる保護膜９０を形成する。この保護膜９０は、物質膜７０に対してエッチングするとき、フォトレジスト膜８０のエッチング耐性弱化を緩和するとともに、フォトレジスト膜８０と物質膜７０との間の結合強度を高めるために形成される。
保護膜９０としては、フッ素化炭素保護膜でない、フォトレジスト膜８０と同一の性質である炭化水素膜やリン（Ｐ）を含有した炭化水素膜が使用される。このために、前駆ガスとしては、フッ素を含有しない炭化水素ガスを使用する。上述したように、従来は、エッチング工程時にフォトレジスト選択比を高めるために、フルオロメチル（ＣＨ３Ｆ）、オクタフルオロシクロブタン（Ｃ４Ｆ８）などの高反応性のハロゲン元素であるフッ素を含有したエッチングガスを使用して保護膜９０を形成する。その結果、保護膜９０は、フッ素を含有するしかなく、これによって、保護膜９０の多孔性が高くなり、フッ素のエッチング効果によって保護膜９０のエッチング抵抗が減少する。したがって、本発明では、フッ素を含有しない炭化水素を用いることで、フォトレジスト膜８０の保護膜９０として炭化水素膜を形成する。また、リン（Ｐ）を含有した炭化水素膜を形成することもできるが、この場合、フォトレジスト膜８０と物質膜７０との間の結合強度を一層高めることができる。
図５に示すように、前駆ガスとしては、メタン（ＣＨ４）、ブタン（Ｃ４Ｈ１０）、リン酸トリブチル（（Ｃ４Ｈ９Ｏ）３Ｐ＝Ｏ）、クレゾール（ＣＨ３−Ｃ６Ｈ４−ＯＨ）、リン酸トリクレジル（（ＣＨ３−Ｃ６Ｈ４Ｏ）３Ｐ＝Ｏ）などが使用される。
前駆ガスとして使用されるメタン（ＣＨ４）は気体状態であり、ブタン（Ｃ４Ｈ１０）、リン酸トリブチル（（Ｃ４Ｈ９Ｏ）３Ｐ＝Ｏ）、クレゾール（ＣＨ３−Ｃ６Ｈ４−ＯＨ）及びリン酸トリクレジル（（ＣＨ３−Ｃ６Ｈ４Ｏ）３Ｐ＝Ｏ）は液体状態である。したがって、前駆ガスとしてブタン（Ｃ４Ｈ１０）、リン酸トリブチル（（Ｃ４Ｈ９Ｏ）３Ｐ＝Ｏ）、クレゾール（ＣＨ３−Ｃ６Ｈ４−ＯＨ）及びリン酸トリクレジル（（ＣＨ３−Ｃ６Ｈ４Ｏ）３Ｐ＝Ｏ）などの液体状態のガスが使用される場合、液体を気体化する装置を用いて液体状態のガスを気体化した後、これをチャンバー１０に注入する。
保護膜９０は、前駆ガスの種類によって、その膜質の元素構成及び元素間の結合性質が変わる。
前駆ガスとしてメタン（ＣＨ４）及びブタン（Ｃ４Ｈ１０）が使用される場合、フォトレジスト膜８０に炭素-炭素一重結合の炭化水素膜が形成される。
また、前駆ガスとしてリン酸トリブチル（（Ｃ４Ｈ９Ｏ）３Ｐ＝Ｏ）が使用される場合、フォトレジスト膜８０に炭素-炭素一重結合のリン（Ｐ）を含有した炭化水素膜が形成される。
また、前駆ガスとしてクレゾール（ＣＨ３−Ｃ６Ｈ４−ＯＨ）が使用される場合、フォトレジスト膜８０に炭素-炭素二重結合の炭化水素膜が形成される。
また、前駆ガスとしてリン酸トリクレジル（（ＣＨ３−Ｃ６Ｈ４Ｏ）３Ｐ＝Ｏ）が使用される場合、フォトレジスト膜８０に炭素-炭素二重結合の炭化水素膜が形成される。
本発明では、前駆ガスの種類を選択して炭素-炭素一重結合または炭素-炭素二重結合の炭化水素膜を形成することで、保護膜９０のエッチング抵抗を極大化することができる。さらに、リンを含有した前駆ガスを使用して、炭素と酸素に対するバインダーの役割をするリンを含有した炭化水素膜を形成することで、エッチング抵抗をさらに増加させ、全体的にフォトレジスト選択比を一層向上させることができる。
また、保護膜９０を形成することで、フォトレジスト膜８０のエッチング抵抗が減少するので、他の設備でフォトレジスト膜８０の下部に非結晶性炭素膜やダイアモンド状炭素膜を追加的に形成する過程を省略することができ、全体的なエッチング工程速度を高めることができる。
保護膜９０は、厚さが約２０〜１００nmで、フォトレジスト膜８０のトップに５０〜１００nmの厚さで形成し、フォトレジスト膜８０の側壁に１０〜２０nmの厚さで形成する。
保護膜９０を形成するために、チャンバー内の条件は、例えば、約３０〜２００ｍＴ範囲の圧力、５０〜１００ＳＣＣＭ範囲の前駆ガス、５０〜５００Ｗ範囲のソース電力、０〜５０Ｗ範囲のバイアス電力に設定される。このとき、フォトレジスト膜８０の損傷を最小化するために、バイアス電力なしにソース電力のみを印加することができる。
一方、図４に示したコンタクトホール１００を形成するために、チャンバー１０内にエッチングガスを注入し、保護膜９０、フォトレジスト膜８０及び物質膜７０をエッチングすることでエッチング工程を完了する。
本発明が適用されるプラズマエッチング装置の概略的な構成図である。 本発明の実施例に係る半導体素子のエッチング方法を説明するための断面図である。 本発明の実施例に係る半導体素子のエッチング方法を説明するための断面図である。 本発明の実施例に係る半導体素子のエッチング方法を説明するための断面図である。 前駆ガス及びそれによって生成される保護膜の種類を示した表である。
符号の説明
１０ チャンバー
１１ ガス流入口
１２ ガス排出口
１３ 上部電極
１４ 下部電極
２０ 第１マッチングネットワーク
２１ 第２マッチングネットワーク
３０ 第１高周波電源
３１ 第２高周波電源
４０ スイッチング部
５０ 制御部
６０ 半導体基板
７０ 物質膜
８０ フォトレジスト膜
９０ 保護膜

Claims (18)

  1. 物質膜上にフォトレジスト膜が形成された半導体基板をチャンバーに導入する段階と、
    前記チャンバーにフッ素を含有しない前駆ガスを注入することで、前記フォトレジスト膜上に炭化水素膜を形成する段階と、
    前記チャンバーにエッチングガスを注入することで、エッチング対象物質をエッチングする段階と、を含むことを特徴とする半導体素子のエッチング方法。
  2. 前記フッ素を含有しない前駆ガスは、メタン（ＣＨ４）であることを特徴とする請求項１に記載の半導体素子のエッチング方法。
  3. 前記メタンによって前記フォトレジストに炭素-炭素一重結合の炭化水素膜が形成されることを特徴とする請求項２に記載の半導体素子のエッチング方法。
  4. 前記フッ素を含有しない前駆ガスは、ブタン（Ｃ４Ｈ１０）であることを特徴とする請求項１に記載の半導体素子のエッチング方法。
  5. 前記ブタンによって前記フォトレジストに炭素-炭素一重結合の炭化水素膜が形成されることを特徴とする請求項４に記載の半導体素子のエッチング方法。
  6. 前記フッ素を含有しない前駆ガスは、リン酸トリブチル（（Ｃ４Ｈ９Ｏ）３Ｐ＝Ｏ）であることを特徴とする請求項１に記載の半導体素子のエッチング方法。
  7. 前記リン酸トリブチルによって前記フォトレジストに炭素-炭素二重結合のリン（Ｐ）を含有した炭化水素膜が形成されることを特徴とする請求項６に記載の半導体素子のエッチング方法。
  8. 前記フッ素を含有しない前駆ガスは、クレゾール（ＣＨ３−Ｃ６Ｈ４−ＯＨ）であることを特徴とする請求項１に記載の半導体素子のエッチング方法。
  9. 前記クレゾールによって前記フォトレジストに炭素-炭素二重結合の炭化水素膜が形成されることを特徴とする請求項８に記載の半導体素子のエッチング方法。
  10. 前記フッ素を含有しない前駆ガスは、リン酸トリクレジル（（ＣＨ３−Ｃ６Ｈ４Ｏ）３Ｐ＝Ｏ）であることを特徴とする請求項１に記載の半導体素子のエッチング方法。
  11. 前記リン酸トリクレジルによって前記フォトレジストに炭素-炭素二重結合のリン（Ｐ）を含有した炭化水素膜が形成されることを特徴とする請求項１０に記載の半導体素子のエッチング方法。
  12. 前記炭化水素膜を形成するために、前記チャンバー内に、３０〜２００ｍＴ範囲の圧力、５０〜１００ＳＣＣＭ範囲の前駆ガス、５０〜５００Ｗ範囲のソース電力、０〜５０Ｗ範囲のバイアス電力を提供することを特徴とする請求項１に記載の半導体素子のエッチング方法。
  13. 前記炭化水素膜は、前記フォトレジスト膜のトップに５０〜１００nmの厚さで形成し、 前記フォトレジスト膜の側壁に１０〜２０nmの厚さで形成することを特徴とする請求項１に記載の半導体素子のエッチング方法。
  14. ガス流入口及びガス排出口を有するチャンバーと、
    前記チャンバーにエッチングガスを流入するためのガス流入口と、
    前記ガス排出口を通してガスを外部に排出するためのガス排出口と、
    前記チャンバー内に設けられた第１及び第２電極と、
    前記第１電極に接続された前記チャンバー内のプラズマの間のインピーダンスをマッチングさせる第１マッチングネットワーク、及び前記第２電極に接続された前記チャンバー内のプラズマの間のインピーダンスをマッチングさせる第２マッチングネットワークと、
    第１高周波電力を前記第１電極に印加するための第１高周波電源、及び第２高周波電力を前記第２電極に印加するための第２高周波電源と、を含むことを特徴とする半導体素子のエッチング装置。
  15. 前記第１高周波電力は、１００ＭＨｚの周波数を有することを特徴とする請求項１４に記載の半導体素子のエッチング装置。
  16. 前記第２高周波電力は、２ＭＨｚの周波数を有することを特徴とする請求項１４に記載の半導体素子のエッチング装置。
  17. 前記第２高周波電力より高く位置する前記第１高周波電力は、前記第２高周波電力の周波数より高い周波数を有することを特徴とする請求項１４に記載の半導体素子のエッチング装置。
  18. 前記第１高周波電源と前記第２高周波電源をオン／オフにするためのスイッチをさらに含むことを特徴とする請求項１４に記載の半導体素子のエッチング装置。
JP2008092255A 2007-04-03 2008-03-31 半導体素子のエッチング装置及び方法 Expired - Fee Related JP4767988B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0033006 2007-04-03
KR1020070033006A KR100867123B1 (ko) 2007-04-03 2007-04-03 반도체소자의 식각방법

Publications (2)

Publication Number Publication Date
JP2008258624A true JP2008258624A (ja) 2008-10-23
JP4767988B2 JP4767988B2 (ja) 2011-09-07

Family

ID=39827326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008092255A Expired - Fee Related JP4767988B2 (ja) 2007-04-03 2008-03-31 半導体素子のエッチング装置及び方法

Country Status (3)

Country Link
US (1) US8062538B2 (ja)
JP (1) JP4767988B2 (ja)
KR (1) KR100867123B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011158469A1 (ja) * 2010-06-16 2011-12-22 株式会社アルバック 基板エッチング方法およびサファイア基板の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053539B1 (ko) * 2009-12-24 2011-08-03 주식회사 하이닉스반도체 출력 드라이버를 구비한 데이터 출력 회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151383A (ja) * 1992-11-12 1994-05-31 Mitsubishi Electric Corp 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法、薄膜キャパシタ素子の製造方法およびその方法を実施するためのプラズマ処理装置
JP2000340549A (ja) * 1999-06-01 2000-12-08 Canon Inc エッチング方法及びそれを用いた半導体装置の製造方法
JP2005251901A (ja) * 2004-03-03 2005-09-15 Ulvac Japan Ltd 層間絶縁膜のドライエッチング方法
JP2006514783A (ja) * 2002-10-11 2006-05-11 ラム　リサーチ　コーポレーション プラズマエッチングのパフォーマンスを改善する方法
JP2007273866A (ja) * 2006-03-31 2007-10-18 Tokyo Electron Ltd エッチング方法、プラズマ処理装置、記憶媒体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11293481A (ja) * 1998-04-14 1999-10-26 Toshiba Corp 薄膜処理方法及びその装置
US6660646B1 (en) * 2000-09-21 2003-12-09 Northrop Grumman Corporation Method for plasma hardening photoresist in etching of semiconductor and superconductor films
US20020102500A1 (en) * 2001-01-31 2002-08-01 Lian-Fa Hung Method for raising etching selectivity of oxide to photoresist
JP4879159B2 (ja) * 2004-03-05 2012-02-22 アプライド マテリアルズ インコーポレイテッド アモルファス炭素膜堆積のためのｃｖｄプロセス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151383A (ja) * 1992-11-12 1994-05-31 Mitsubishi Electric Corp 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法、薄膜キャパシタ素子の製造方法およびその方法を実施するためのプラズマ処理装置
JP2000340549A (ja) * 1999-06-01 2000-12-08 Canon Inc エッチング方法及びそれを用いた半導体装置の製造方法
JP2006514783A (ja) * 2002-10-11 2006-05-11 ラム　リサーチ　コーポレーション プラズマエッチングのパフォーマンスを改善する方法
JP2005251901A (ja) * 2004-03-03 2005-09-15 Ulvac Japan Ltd 層間絶縁膜のドライエッチング方法
JP2007273866A (ja) * 2006-03-31 2007-10-18 Tokyo Electron Ltd エッチング方法、プラズマ処理装置、記憶媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011158469A1 (ja) * 2010-06-16 2011-12-22 株式会社アルバック 基板エッチング方法およびサファイア基板の製造方法

Also Published As

Publication number Publication date
KR20080090044A (ko) 2008-10-08
US20080248650A1 (en) 2008-10-09
JP4767988B2 (ja) 2011-09-07
KR100867123B1 (ko) 2008-11-06
US8062538B2 (en) 2011-11-22

Similar Documents

Publication Publication Date Title
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
US20100105208A1 (en) Silicon etch with passivation using chemical vapor deposition
TWI436419B (zh) A plasma etch method and a computer readable memory medium
JP2005050908A (ja) Ｌｓｉデバイスのエッチング方法および装置
WO2005069367A1 (ja) 半導体装置の製造方法および成膜システム
KR102082803B1 (ko) 실리콘 다이옥사이드 기판의 식각 방법 및 식각 장치
KR20100106347A (ko) 산화물 스페이서를 이용한 피치 감소
JP2001223207A (ja) エッチングポリマーを利用した半導体素子の製造方法及び半導体素子
KR101528947B1 (ko) 유전체 에칭에서의 프로파일 제어
JP2988455B2 (ja) プラズマエッチング方法
JP2008198659A (ja) プラズマエッチング方法
WO2013047464A1 (ja) エッチング方法及び装置
JP4940722B2 (ja) 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体
JP2009044090A (ja) 半導体装置の製造方法及び記憶媒体
JP4767988B2 (ja) 半導体素子のエッチング装置及び方法
TWI461828B (zh) 形成蝕刻罩之方法
JP3677644B2 (ja) 半導体装置の製造方法
JP2012182474A (ja) 半導体装置の製造方法及び記憶媒体
JPH10177992A (ja) 微細コンタクトホールのテーパエッチング方法
TWI576909B (zh) 絕緣層上矽蝕刻
JP4399310B2 (ja) ドライエッチング方法並びにマイクロレンズアレイ及びその作製方法
JP4301146B2 (ja) 絶縁膜の加工方法
US11404263B2 (en) Deposition of low-stress carbon-containing layers
Matsui et al. Mechanism of highly selective SiO2 contact hole etching
Kim et al. Infinitely high etch selectivity during CH2F2/H2 dual-frequency capacitively coupled plasma etching of silicon nitride to chemical vapor-deposited aC

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees