JP4767988B2 - 半導体素子のエッチング装置及び方法 - Google Patents
半導体素子のエッチング装置及び方法 Download PDFInfo
- Publication number
- JP4767988B2 JP4767988B2 JP2008092255A JP2008092255A JP4767988B2 JP 4767988 B2 JP4767988 B2 JP 4767988B2 JP 2008092255 A JP2008092255 A JP 2008092255A JP 2008092255 A JP2008092255 A JP 2008092255A JP 4767988 B2 JP4767988 B2 JP 4767988B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- chamber
- semiconductor device
- frequency power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
Description
11 ガス流入口
12 ガス排出口
13 上部電極
14 下部電極
20 第1マッチングネットワーク
21 第2マッチングネットワーク
30 第1高周波電源
31 第2高周波電源
40 スイッチング部
50 制御部
60 半導体基板
70 物質膜
80 フォトレジスト膜
90 保護膜
Claims (13)
- 物質膜上にフォトレジスト膜が形成された半導体基板をチャンバーに導入する段階と、
前記チャンバーにフッ素を含有しない前駆ガスを注入することで、前記フォトレジスト膜上に炭化水素膜を形成する段階と、
前記チャンバーにエッチングガスを注入することで、エッチング対象物質をエッチングする段階と、を含み、
前記フッ素を含有しない前駆ガスは、リン(P)を含有した前駆ガス、又はクレゾール(CH 3 −C 6 H 4 −OH)である、
ことを特徴とする半導体素子のエッチング方法。 - 前記フッ素を含有しない前駆ガスは、リン酸トリブチル((C4H9O)3P=O)であることを特徴とする請求項1に記載の半導体素子のエッチング方法。
- 前記リン酸トリブチルによって前記フォトレジストに炭素-炭素二重結合のリン(P)を含有した炭化水素膜が形成されることを特徴とする請求項2に記載の半導体素子のエッチング方法。
- 前記クレゾールによって前記フォトレジストに炭素-炭素二重結合の炭化水素膜が形成されることを特徴とする請求項1に記載の半導体素子のエッチング方法。
- 前記フッ素を含有しない前駆ガスは、リン酸トリクレジル((CH3−C6H4O)3P=O)であることを特徴とする請求項1に記載の半導体素子のエッチング方法。
- 前記リン酸トリクレジルによって前記フォトレジストに炭素-炭素二重結合のリン(P)を含有した炭化水素膜が形成されることを特徴とする請求項5に記載の半導体素子のエッチング方法。
- 前記炭化水素膜を形成するために、前記チャンバー内に、30〜200mT範囲の圧力、50〜100SCCM範囲の前駆ガス、50〜500W範囲のソース電力、0〜50W範囲のバイアス電力を提供することを特徴とする請求項1に記載の半導体素子のエッチング方法。
- 前記炭化水素膜は、前記フォトレジスト膜のトップに50〜100nmの厚さで形成し、 前記フォトレジスト膜の側壁に10〜20nmの厚さで形成することを特徴とする請求項1に記載の半導体素子のエッチング方法。
- エッチングガスを流入するためのガス流入口及びガスを外部に排出するためのガス排出口を有するチャンバーと、
前記チャンバー内に設けられた第1及び第2電極と、
第1高周波電力を前記第1電極に印加するための第1高周波電源、及び第2高周波電力を前記第2電極に印加するための第2高周波電源と、
前記第1電極と前記第1高周波電源との間に接続され、前記第1高周波電源と前記チャンバー内のプラズマとの間でインピーダンスをマッチングさせる第1マッチングネットワーク、及び前記第2電極と前記第2高周波電源との間に接続され、前記第2高周波電源と前記チャンバー内のプラズマとの間でインピーダンスをマッチングさせる第2マッチングネットワークと、
を含み、
前記チャンバー内に導入された、物質膜上にフォトレジスト膜が形成された半導体基板に対し、前記フォトレジスト膜上に炭化水素膜を形成するために、前記チャンバーにフッ素を含有しない前駆ガスを注入し、その後、エッチング対象物質をエッチングするために、前記チャンバーにエッチングガスを注入し、
前記フッ素を含有しない前駆ガスは、リン(P)を含有した前駆ガス、又はクレゾール(CH 3 −C 6 H 4 −OH)である、
ことを特徴とする半導体素子のエッチング装置。 - 前記第1高周波電力は、100MHzの周波数を有することを特徴とする請求項9に記載の半導体素子のエッチング装置。
- 前記第2高周波電力は、2MHzの周波数を有することを特徴とする請求項9に記載の半導体素子のエッチング装置。
- 前記第1高周波電力は、前記第2高周波電力の周波数より高い周波数を有することを特徴とする請求項9に記載の半導体素子のエッチング装置。
- 前記第1高周波電源と前記第2高周波電源をオン/オフにするためのスイッチをさらに含むことを特徴とする請求項9に記載の半導体素子のエッチング装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2007-0033006 | 2007-04-03 | ||
KR1020070033006A KR100867123B1 (ko) | 2007-04-03 | 2007-04-03 | 반도체소자의 식각방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008258624A JP2008258624A (ja) | 2008-10-23 |
JP4767988B2 true JP4767988B2 (ja) | 2011-09-07 |
Family
ID=39827326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008092255A Expired - Fee Related JP4767988B2 (ja) | 2007-04-03 | 2008-03-31 | 半導体素子のエッチング装置及び方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8062538B2 (ja) |
JP (1) | JP4767988B2 (ja) |
KR (1) | KR100867123B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101053539B1 (ko) * | 2009-12-24 | 2011-08-03 | 주식회사 하이닉스반도체 | 출력 드라이버를 구비한 데이터 출력 회로 |
WO2011158469A1 (ja) * | 2010-06-16 | 2011-12-22 | 株式会社アルバック | 基板エッチング方法およびサファイア基板の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3115715B2 (ja) | 1992-11-12 | 2000-12-11 | 三菱電機株式会社 | 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法および薄膜キャパシタ素子の製造方法 |
JPH11293481A (ja) * | 1998-04-14 | 1999-10-26 | Toshiba Corp | 薄膜処理方法及びその装置 |
JP3472196B2 (ja) * | 1999-06-01 | 2003-12-02 | キヤノン株式会社 | エッチング方法及びそれを用いた半導体装置の製造方法 |
US6660646B1 (en) * | 2000-09-21 | 2003-12-09 | Northrop Grumman Corporation | Method for plasma hardening photoresist in etching of semiconductor and superconductor films |
US20020102500A1 (en) * | 2001-01-31 | 2002-08-01 | Lian-Fa Hung | Method for raising etching selectivity of oxide to photoresist |
US7169695B2 (en) * | 2002-10-11 | 2007-01-30 | Lam Research Corporation | Method for forming a dual damascene structure |
JP4651956B2 (ja) * | 2004-03-03 | 2011-03-16 | 株式会社アルバック | 層間絶縁膜のドライエッチング方法 |
JP4879159B2 (ja) * | 2004-03-05 | 2012-02-22 | アプライド マテリアルズ インコーポレイテッド | アモルファス炭素膜堆積のためのcvdプロセス |
JP4946138B2 (ja) | 2006-03-31 | 2012-06-06 | 東京エレクトロン株式会社 | エッチング方法 |
-
2007
- 2007-04-03 KR KR1020070033006A patent/KR100867123B1/ko active IP Right Grant
-
2008
- 2008-03-27 US US12/078,177 patent/US8062538B2/en not_active Expired - Fee Related
- 2008-03-31 JP JP2008092255A patent/JP4767988B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008258624A (ja) | 2008-10-23 |
KR20080090044A (ko) | 2008-10-08 |
US20080248650A1 (en) | 2008-10-09 |
KR100867123B1 (ko) | 2008-11-06 |
US8062538B2 (en) | 2011-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100105208A1 (en) | Silicon etch with passivation using chemical vapor deposition | |
JP2001223207A (ja) | エッチングポリマーを利用した半導体素子の製造方法及び半導体素子 | |
KR100400907B1 (ko) | 반도체 장치의 제조 방법 | |
WO2005069367A1 (ja) | 半導体装置の製造方法および成膜システム | |
JP2005050908A (ja) | Lsiデバイスのエッチング方法および装置 | |
TWI436419B (zh) | A plasma etch method and a computer readable memory medium | |
US8138096B2 (en) | Plasma etching method | |
KR102082803B1 (ko) | 실리콘 다이옥사이드 기판의 식각 방법 및 식각 장치 | |
JP2988455B2 (ja) | プラズマエッチング方法 | |
WO2013047464A1 (ja) | エッチング方法及び装置 | |
KR100382387B1 (ko) | 플라즈마 처리 방법 | |
JP4940722B2 (ja) | 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体 | |
JP4767988B2 (ja) | 半導体素子のエッチング装置及び方法 | |
JP2009044090A (ja) | 半導体装置の製造方法及び記憶媒体 | |
JP2007273873A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3677644B2 (ja) | 半導体装置の製造方法 | |
JPH08191062A (ja) | 接続孔の形成方法 | |
JP2007227529A (ja) | 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体 | |
JP2012182474A (ja) | 半導体装置の製造方法及び記憶媒体 | |
JPH10177992A (ja) | 微細コンタクトホールのテーパエッチング方法 | |
CN113035708A (zh) | 基片处理方法和基片处理装置 | |
US7393795B2 (en) | Methods for post-etch deposition of a dielectric film | |
JP4301146B2 (ja) | 絶縁膜の加工方法 | |
JP4568444B2 (ja) | 基板上に堆積したポーラスシリカを含有する材料の薄膜のエッチング法 | |
JPH04170027A (ja) | ドライエッチング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110506 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110615 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |