JP2008235873A5 - - Google Patents

Claims (7)

1. ゲート電極と重畳し、前記重畳領域の外側に不純物領域が形成された半導体層と、
   前記半導体層の前記ゲート電極と反対側の面に設けられ、前記不純物領域と一部が接する第１導電層と、
   前記ゲート電極及び前記半導体層の上に設けられた絶縁層と、
   前記絶縁層に形成され、且つ前記第１導電層と少なくとも一部が重畳する開口を介して、前記第１導電層と接する第２導電層と、
   を有することを特徴とする半導体装置。
2. 請求項１において、
   前記不純物領域はシリサイド化されており、前記シリサイド化された領域と前記第１導電層が接することを特徴とする半導体装置。
3. 請求項２において、
   前記シリサイド化された領域は、ニッケルシリサイド、チタンシリサイド、コバルトシリサイド、又は白金シリサイドのいずれかを含む領域であることを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一において、
   前記半導体層は、膜厚１０ｎｍ乃至２５ｎｍの範囲であることを特徴とする半導体装置。
5. 請求項１乃至請求項４のいずれか一において、
   前記半導体層は、前記ゲート電極と重畳する領域に形成されたチャネル形成領域と、
   前記チャネル形成領域と前記不純物領域の間に、前記不純物領域と同じ導電型を付与する不純物元素が添加され、且つ前記不純物領域と比較して低い濃度で前記不純物元素が添加された低濃度不純物領域を含むことを特徴とする半導体装置。
6. 請求項１乃至請求項５のいずれか一において、
   前記第１導電層の端部はテーパ形状であることを特徴とする半導体装置。
7. 請求項１乃至請求項６のいずれか一において、
   前記開口は、前記絶縁層の前記半導体層と重畳しない位置に形成されていることを特徴とする半導体装置。