JP2008153549A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008153549A
JP2008153549A JP2006341823A JP2006341823A JP2008153549A JP 2008153549 A JP2008153549 A JP 2008153549A JP 2006341823 A JP2006341823 A JP 2006341823A JP 2006341823 A JP2006341823 A JP 2006341823A JP 2008153549 A JP2008153549 A JP 2008153549A
Authority
JP
Japan
Prior art keywords
conductor pattern
via plug
wiring
pattern
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006341823A
Other languages
English (en)
Other versions
JP4731456B2 (ja
Inventor
Kenichi Watanabe
健一 渡邉
Tomoji Nakamura
友二 中村
Toshiyuki Otsuka
敏志 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006341823A priority Critical patent/JP4731456B2/ja
Priority to TW096137053A priority patent/TWI368295B/zh
Priority to CN201010578396XA priority patent/CN102082139B/zh
Priority to CN2007101678515A priority patent/CN101207108B/zh
Priority to CN2009101424024A priority patent/CN101582410B/zh
Priority to US11/868,102 priority patent/US8207610B2/en
Publication of JP2008153549A publication Critical patent/JP2008153549A/ja
Priority to US13/015,594 priority patent/US8299619B2/en
Application granted granted Critical
Publication of JP4731456B2 publication Critical patent/JP4731456B2/ja
Priority to US13/483,044 priority patent/US8791570B2/en
Priority to US14/322,491 priority patent/US9209111B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】デュアルダマシン構造の多層配線構造を有する半導体装置において、コンタクトのストレスマイグレーション耐性を向上させる構造を提供する。
【解決手段】第１の配線層と、第１の配線層の上に形成された第２の配線層とを含み、第１の配線層は、第１の層間絶縁膜中に埋設された第１の導体パターンと、第２の導体パターンとを含み、第２の配線層は、第２の層間絶縁膜中に埋設された第３の導体パターンを含み、第３の導体パターンは同一層中を延出する延出部を有し、第１の導体パターンに、延出部の第１の領域において第１のビアプラグにより電気的に接続され、延出部は第２の導体パターンに、第１の領域よりも第３の導体パターンからより遠い第２の領域において、第２の、より小径のビアプラグを介してコンタクトし、第３の導体パターンの延出部、第１のビアプラグ、および第２のビアプラグは、第２の層間絶縁膜と共に、デュアルダマシン構造を形成する。
【選択図】図７

Description

本発明は一般に半導体装置に係り、特に多層配線構造を有する半導体装置に関する。
今日の微細化された半導体装置では、基板上に形成された莫大な数の半導体素子を電気的に接続するのに、いわゆる多層配線構造が使われる。多層配線構造では、配線パターンを埋設した層間絶縁膜を多数積層し、一の層の配線パターンは、隣接する層の配線パターンと、あるいは基板中の拡散領域と、前記層間絶縁膜中に形成したコンタクトホールを介して相互接続される。
特開２００５−２８６０５８号公報 特開２００５−１９１５４０号公報 特開２００４−２９６６４４号公報 特開２００４−２７３５２３号公報 特開２００３−１９７６２３号公報 特開２００１−２９８０８４号公報
図１は、従来の多層配線構造において生じる課題を説明する図である。
図１を参照するに、多層配線構造に一部を構成する絶縁膜１１上にはＳｉＣやＳｉＮなどのエッチングストッパ膜１２を介して層間絶縁膜１３が形成され、前記層間絶縁膜１３上には、同じくＳｉＣやＳｉＮなどよりなるエッチングストッパ膜１４を介して層間絶縁膜１５が形成されている。
さらに前記層間絶縁膜１５上には、同様なエッチングストッパ膜１６を介して層間絶縁膜１７が形成され、前記層間絶縁膜１７上には同様なエッチングストッパ膜１８を介して、層間絶縁膜１９が形成されている。
前記層間絶縁膜１３中には、側壁面および底面を、Ｔａ／ＴａＮ積層構造などのバリアメタル膜１３ａに覆われて、Ｃｕなどの導体パターン１３Ａが埋設されており、前記層間絶縁膜１７中には側壁面および底面を、同様なＴａ／ＴａＮ積層構造などのバリア膜１７ａに覆われて、Ｃｕ配線パターン１７Ａが形成されている。また前記Ｃｕ配線パターン１７ＡからはＣｕビアプラグ１７Ｂが、その下の層間絶縁膜１５中を、側壁面および底面が前記バリア膜１７ａの延在部により覆われて延在し、前記絶縁膜１１中の導体パターン１３Ａにコンタクトする。
このようなＣｕ配線パターン１７ＡおよびＣｕビアプラグ１７Ｂは、層間絶縁膜１７中に対応する配線溝を、また層間絶縁膜１５中に対応するビアホールを形成し、その表面を前記バリアメタル膜１７ａで覆った後、前記層間絶縁膜１７上に堆積したＣｕ層で充填し、さらに層間絶縁膜１７上の余計なＣｕ層をＣＭＰ法で除去する、いわゆるダマシン法、特にＣｕ配線パターン１７ＡとＣｕビアプラグ１７Ｂを同時に形成するデュアルダマシン法により形成される。
ところで、このようなデュアルダマシン法で形成されたＣｕ配線パターン１７Ａあるいはビアプラグ１７Ｂでは、層間絶縁膜と前記配線パターン１７Ａあるいはビアプラグ１７Ｂを構成する銅との間の熱膨張係数の差に起因して、バリアメタル膜１７ａ形成時の熱により、配線パターン１７Ａあるいはビアプラグ１７Ｂに引張り応力が残留することが知られている。
このように配線パターン１７Ａあるいはビアプラグ１７Ｂが残留引張り応力を含む場合、その後の熱処理などでＣｕ原子がいわゆるストレスマイグレーションを起こし、体積が小さく、従って残留応力が小さいビアプラグ１７Ｂから、残留応力の大きい配線パターン１７Ａへと移動する。これは、配線層１７Ａにおいて応力緩和の結果生じた空孔（原子空孔）がビアプラグ１７Ｂへと流れる現象と見ることもでき、その結果前記ビアプラグ１７Ｂでは、特にバリアメタル膜１７ａのステップカバレッジが不良でボイドが形成されているような箇所に空孔の集積が生じ、コンタクト不良が発生する。
このような現象は、図２の平面図に示すような、幅広の主パターン２１と、これから延出する幅狭の延在部２２Ａ，２２Ｂを有する導体パターンパターン２０において、前記延在部２２Ａ，２２Ｂを、それぞれのビアコンタクト２２ａ，２２ｂにおいて他の配線層の導体パターンに接続するような場合にも生じる。
図２を参照するに、前記他の配線層は前記導体パターン２１が含まれる配線層の上に形成されており、幅広の主パターン３１と、前記主パターン３１から延出する幅狭の延出部３２Ａ，３２Ｂを有している。図示の例では、前記主パターン２１の延出部２２Ａが、前記主パターン３１の延出部３２Ｂに、ビアコンタクト２２ａにおいてビアプラグ３２ｂにより接続される。
図３は、前記図２の延出部２２Ａ，３２Ｂを含む断面図を示す。
図３を参照するに、前記延出部２２Ａ，３２Ｂでは、矢印で示すような、それぞれの主部２１，３１から輸送される空孔の集積により、前記ビアプラグ３２ｂの先端部にボイドＸが、また前記延出部２１先端部のビアコンタクト２２ａにおいてボイドＹが形成される。また前記ビアプラグ３２ｂでは、前記延出部３２Ｂの先端に対応する基部においても、かかる空孔の集積によりボイドＺが形成されると考えられる。
一方、本発明の発明者は本発明の基礎となる研究において、前記図２の紙面上において横長形状の主パターン２１，３１を、図４に示すように紙面上において縦長形状に形成し、これを図中で横方向に接続した場合に、ビアコンタクトの不良率が増大することを見出した。
例えば図４の構成において、パターン２１，３１の縦方向へのサイズをＨ，横方向へのサイズをＬ、また延出部２２Ａ，２２Ｂ，３２Ａ，３２Ｂの幅をＷとして、前記サイズＨを２０μｍ、サイズＬを５μｍ、サイズＷを０．１μｍとした場合、前記サイズＨを５μｍ、サイズＬを２０μｍ、サイズＷを同じく０．１μｍとした場合に比べて不良率が３倍増加することが見出された。
また図５に示すように、縦長の導体パターン２１，３１を図中、横方向に接続する際にも、コンタクト不良率の増大が生じるのが見出された。
図４，５の結果は、図４に矢印で示すように、このようなコンタクト不良が、主として前記導体パターン３１のうち、延出部３２Ｂが形成されたエッジに沿った空孔の流れにより生じることを示唆しており、このような機構によれば、前記エッジの長さが増大すると、流れる空孔の量、従って不良率も増大すると考えられる。
そこで、このような導体パターンから延出部が延出するような配線構造では、図４のような縦長の導体パターンを使わないのが望ましいが、実際の半導体集積回路装置では、図４のようなパターンを使わざるを得ない場合が生じる。
従来、特許文献１〜特許文献６にこのようなＣｕ原子のストレスマイグレーションを抑制する様々な提案がなされている。しかし、特に図４，５のような縦長の導体パターンを横方向に接続する構成の多層配線構造では、さらに効果的にコンタクト部への空孔の流れを抑制できる構造が求められている。
第１の側面によれば本発明は、多層配線構造を有する半導体装置であって、前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上に形成された第２の配線層とを含み、前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンと、前記第１の層間絶縁膜中に埋設された第２の、別の導体パターンとを含み、前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第３の導体パターンを含み、前記第３の導体パターンはその一部に、同一層中を延出する延出部を有し、前記第３の導体パターンは前記第１の導体パターンに、前記延出部の第１の領域において第１のビアプラグにより電気的に接続され、前記延出部は前記第２の導体パターンに、前記第１の領域よりも前記第３の導体パターンからより遠い、又はより近い第２の領域において、第２の、より小径のビアプラグを介してコンタクトし、前記第３の導体パターンの前記延出部、前記第１のビアプラグ、および前記第２のビアプラグは、前記第２の層間絶縁膜と共に、デュアルダマシン構造を形成する半導体装置を提供する。
他の側面によれば本発明は、多層配線構造を有する半導体装置であって、前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上又は下に形成された第２の配線層を含み、前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンを含み、前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第２の導体パターンを含み、前記第２の導体パターンは、同一層中を延出する延出部を有し、前記第２の導体パターンは前記第１の導体パターンに、前記延出部の第１の部分においてビアプラグにより電気的に接続され、前記延出部は、前記ビアプラグを超えて延在する第２の部分を有し、前記延出部は、前記第１の領域において第１の幅を有し、前記第２の領域において、前記第１の幅よりも狭い第２の幅を有し、前記第２の導体パターン、前記延出部、前記ビアプラグの各々は、ダマシン構造を形成する半導体装置を提供する。
他の側面によれば本発明は、多層配線構造を有する半導体装置であって、前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上又は下に形成された第２の配線層とを含み、前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンと、前記第１の層間絶縁膜中に埋設された第２の、別の導体パターンとを含み、前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第３の導体パターンを含み、前記第３の導体パターンは主要部と、前記主要部から同一層中を延出する延出部を有し、前記第３の導体パターンは前記第１の導体パターンに、前記延出部の第１の領域において、第１のビアプラグにより電気的に接続され、前記延出部は、前記第１の領域よりも前記第３の導体パターンの前記主要部に近い第２の領域において同一層中を分岐する分岐パターンを有し、前記分岐パターンは前記第２の導体パターンと第２のビアプラグを介してコンタクトし、前記第３の導体パターンの前記主要部、前記分岐パターンを含む前記延出部、前記第１のビアプラグおよび前記第２のビアプラグの各々は、ダマシン構造を形成する半導体装置を提供する。
他の側面によれば本発明は、多層配線構造を有する半導体装置であって、前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上又は下に形成された第２の配線層とを含み、前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンと、前記第１の層間絶縁膜中に埋設された第２の、別の導体パターンとを含み、前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第３の導体パターンを含み、前記第３の導体パターンは、前記第３の導体パターンと同一層中を延出する延出部を有し、前記第３の導体パターンは前記第１の導体パターンに、前記延出部において第１のビアプラグにより電気的に接続され、さらに前記第３の導体パターンは、前記延出部が延出する縁部に一又は複数のダミー延出部を有し、前記一又は複数のダミー延出部の各々は、前記第２の導体パターンに、第２のビアプラグを介してコンタクトし、前記第３の導体パターン、前記延出部、および前記一又は複数のダミー延出部、前記第１のビアプラグ、および前記第２のビアプラグの各々は、ダマシン構造を形成する半導体装置を提供する。
他の側面によれば本発明は、多層配線構造を有する半導体装置であって、前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上又は下に形成された第２の配線層とを含み、前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンと、前記第１の層間絶縁膜中に埋設された第２の、別の導体パターンとを含み、前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第３の導体パターンを含み、前記第３の導体パターンはその一部に、同一層中を延出する延出部を有し、前記第３の導体パターンは前記第１の導体パターンに、前記延出部において第１のビアプラグにより電気的に接続され、前記第３の導体パターンは、その内側領域にカットアウト部と、前記カットアウト部中を延出するダミー延在部を有し、前記ダミー延出部は前記第２の導体パターンに、第２のビアプラグを介してコンタクトし、前記第3の導体パターン、前記延出部、前記第１のビアプラグ、および前記第２のビアプラグの各々は、ダマシン構造を形成する半導体装置を提供する。
他の側面によれば本発明は、多層配線構造を有する半導体装置であって、前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上又は下に形成された第２の配線層を含み、前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンを含み、前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第２の導体パターンを含み、前記第２の導体パターンはその一部に、同一層中を延出する延出部を有し、前記第２の導体パターンは前記第１の導体パターンに、前記延出部においてビアプラグにより電気的に接続され、さらに前記第２の導体パターンは、前記延出部が延出する縁部に一又は複数のダミー延出部を有し、前記一又は複数のダミー延出部の先端部にはボイドが形成されており、前記延出部、前記一又は複数のダミー延出部、および前記ビアプラグの各々は、ダマシン構造を形成する半導体装置を提供する。
本発明によれば、ダマシン構造あるいはデュアルダマシン構造の多層配線構造において、隣接する配線層に電気的に接続される導体パターンに延出部を設け、前記導体パターンをかかる延出部においてビアプラグを介して、前記隣接する配線層中の配線パターンに電気的にコンタクトさせ、その際、前記延出部近傍に、空孔の集積を生じやすい領域を空孔のトラップとして形成することにより、ストレスマイグレーションにより前記ビアプラグに空孔が集積されるのを抑制する。
［原理］
図６（Ａ）〜（Ｃ）は本発明の原理を示す図である。
図６（Ａ）は前記図４に対応する構造であるが、本発明の発明者は本発明の基礎となる研究において、図６（Ｂ）に示すように前記導体パターン３１からビアプラグまでの距離ｌを図６（Ａ）の構造に対して延長した場合（ｌ2>ｌ1）、ビアプラグの不良率が低減することを見出した。
また本発明の発明者は本発明の基礎となる研究において、図６（Ｃ）に示すように前記導体パターン３１から延在しビアプラグにより導体パターン２１の対応する延出部に接続される延出部３２Ｂの幅ｗを、図６（Ａ）の構造に対して増大させた場合（ｗ1<ｗ2）、ビアプラグの不良率が低減することを見出した。
図６（Ｂ）の結果は、前記延出部３２Ｂの長さを増大させることにより、ストレスマイグレーションの際に空孔がビアプラグに到達するまでの距離が増大し、その結果、ビアプラグにおける空孔の集積が低減されたものと考えられる。
また図６（Ｃ）の結果は、前記延出部３２Ｂの幅を増大させることにより、前記延出部３２Ｂ中の空孔濃度が低減され、ビアプラグにおける空孔の集積が低減されるものと考えられる。
一方、同一幅の導体パターンで比較すると、小径のビアプラグにおいてはより空孔の集積が顕著に生じることが見出された。
以下、本発明を実施形態について説明する。
［第１の実施形態］
図７（Ａ）〜（Ｃ）は、本発明の第１の実施形態による多層配線構造を有する半導体装置の構成を示す。ただし図７（Ａ）は前記多層配線構造の平面図であり、図７（Ｂ）は図７（Ａ）中、点線で囲んだ領域の拡大図、図７（Ｃ）は図７（Ｂ）の断面図を示す。
最初に図７（Ｃ）の断面図を参照するに、本実施形態の多層配線構造では、ＭＯＳトランジスタなどの活性素子（図示せず）を担持したシリコン基板を覆う絶縁膜４１上に、ＳｉＣ膜あるいはＳｉＮ膜よりなる厚さが例えば５０ｎｍのエッチングストッパ膜４２を介して、ＳｉＯＨ膜やＳｉＯＣＨ膜などの無機絶縁膜、あるいは炭化水素系有機絶縁膜などよりなる層間絶縁膜４３が例えば２００ｎｍの厚さに形成されており、さらに前記層間絶縁膜４３上に同様な層間絶縁膜４５，４７，２９が、同様なエッチングストッパ膜４４，４６，４８を介して、それぞれ例えば３００ｎｍ、２００ｎｍ、３００ｎｍの厚さに積層されている。
前記層間絶縁膜４３中には下層配線パターンの一部を構成するＣｕ配線パターン４３Ａが、側壁面および底面を、例えばＴａ／ＴａＮ積層構造、あるいはＴｉ／ＴｉＮ積層構造などのバリアメタル膜４３ａで覆われた状態で埋設され、また別の孤立Ｃｕパターン４３Ｂが、側壁面および底面を同じバリアメタル膜４３ａにより覆われた状態で埋設されている。前記孤立Ｃｕパターン４３Ｂはダミーパターンである。
さらに前記層間絶縁膜４７中には、図７（Ｃ）には示されていないが、図７（Ａ）に示す上層配線層の一部を構成するＣｕ配線パターン４７Ａが、側壁面および底面を前記バリアメタル膜４３ａと同様なバリアメタル膜４７ｂにより覆われた状態で埋設されており、前記Ｃｕ配線パターン４７Ａからは図７（Ａ），（Ｂ），（Ｃ）に示すようにＣｕよりなる延出部４７Ｂが、同じ層間絶縁膜４７中を、側壁面および底面を前記バリアメタル膜４７ｂにより覆われた状態で、例えば０．１μｍの幅で０．５μｍの長さ延在する。図示の例では前記Ｃｕ配線パターン４７Ａは図７（Ａ）の紙面内において横方向に５μｍの幅（Ｌ）と縦方向に２０μｍの高さ（Ｈ）を有する縦長のパターンである。先に図４，５で説明したように、このようなパターンでは、側方に延出する延出部に形成されたビアプラグにおいて、ストレスマイグレーションによるコンタクト不良が発生しやすい。
前記導体パターン４７Ａおよびその延出部４７Ｂは、前記層間絶縁膜４７中にデュアルダマシン法で形成され、従って前記層間絶縁膜４７の上主面に実質的に一致する上主面を有し、さらに前記延出部４７Ｂからはその下の層間絶縁膜４５中に、径が例えば０．１μｍのＣｕコンタクトコンタクトビアプラグ４７Ｃが、底面および側壁面を前記バリアメタル膜４７ｂで覆われた状態で延在し、前記Ｃｕ配線パターン４３Ａにコンタクトしている。
さらに前記延出部からは、前記コンタクトコンタクトビアプラグ４７Ｃが形成された領域よりも先端部の領域において、同様なＣｕビアプラグ４７Ｄが例えば０．０８５μｍの径でダミービアプラグとして前記層間絶縁膜４５中に、同じバリアメタル膜４７ｂで側壁面および底面を覆われた状態で延在し、前記ダミーＣｕパターン４３Ｂにコンタクトしている。
すなわち本実施形態では、前記図７（Ａ），（Ｂ）よりわかるように前記Ｃｕ配線パターン４３Ａは図７（Ｃ）の断面図に対応して前記コンタクトコンタクトビアプラグ４７Ｃの直下を延在しており、また前記ダミーＣｕパターン４３Ｂはダミービアプラグ４７Ｄの直下に形成されている。
本実施形態では、このように前記ダミービアプラグ４７Ｄがコンタクトビアプラグ４７Ｃよりも小径に形成されており、その結果、前記ダミービアプラグ４７Ｄ中にはストレスマイグレーションにより前記Ｃｕパターン４７Ａから移動してきた空孔が集積しやすく、前記ダミービアプラグ４７Ｄの先端部には、バリアメタル膜４７ｂとの間にボイド４７Ｘが形成される。
このようなボイド４７Ｘは空孔のトラップとして機能し、前記Ｃｕ配線パターン４７Ａからストレスマイグレーションにより拡散してきた空孔を捕獲して成長する。
一方、このように前記Ｃｕパタ―ン４７Ａからストレスマイグレーションにより拡散してくる空孔が前記ダミービアプラグ４７Ｄの先端部で捕獲されるため、前記Ｃｕ配線パターン４３Ａにコンタクトするコンタクトビアプラグ４７Ｃでは空孔の集積は効果的に回避され、信頼性の高い電気接続を、前記Ｃｕパターン４７ＡとＣｕ配線パターン４３Ａの間形成することが可能となる。
本実施形態においては、前記ダミービアプラグ４７Ｄの、コンタクトビアプラグ４７Ｃに対する断面積比を０．９以下とするのが好ましい。一方、実際的な観点から、前記ダミービアプラグの径は０．０８μｍを下回らないのが好ましい。径小とするために全く開口しない露光限界以下の設計値はダミープラグ形成自体の困難度が高くなるためである。また、この数値自体はテクノロジーの進歩に伴い縮小傾向となる。
また前記ダミービアプラグ４７Ｄによる空孔の捕獲を効果的に行うためには、前記延出部４７Ｂが延出する前記Ｃｕ配線パターン４７Ａの縁部から前記ダミービアプラグ４７Ｄまでの距離を、前記Ｃｕ配線パターン４７Ａの紙面上で前記コンタクトビアプラグ４７Ｃからの距離を０．５μｍ以内とするのが好ましい。
その他の特徴は同じであり、説明を省略する。
図８（Ａ）は、前記図７（Ａ）〜（Ｃ）の構造上に、さらに次の配線層を形成した例を示す。
図８（Ａ）を参照するに、前記層間絶縁膜４９上にはエッチングストッパ膜５０を介して次の層間絶縁膜５１が形成されており、前記層間絶縁膜５１上にはエッチングストッパ膜５２を介してさらに次の層間絶縁膜５３が形成されている。
前記層間絶縁膜５１中にはＣｕなどの配線パターン５１Ａが、バリアメタル膜５１ｂにより表面を覆われて埋設されており、前記配線パターン５１Ａからはコンタクトプラグ５１Ｃが、前記バリアメタル膜５１ｂに表面を覆われて前記層間絶縁膜２９中を下方に延出し、前記延出部４７Ｂに、前記バリアメタル膜５１ｂを介してコンタクトする。すなわち図８の例では、前記配線パターン５１Ａおよびビアプラグ５１Ｃは、デュアルダマシン法により形成されている。
かかる構成では、前記延出部４７Ｂ中の空孔が効果的にダミービアプラグ４７Ｄの先端部に集合してボイド４７Ｘを形成し、その結果、先に図３で説明したような、ダミービアプラグ４７Ｄの上端部を含む、前記延出部４１Ｂの上面におけるボイドＺの形成が抑制される。このため、前記ビアプラグ５１Ｃは前記延出部４７Ｂとの間に信頼性の高いコンタクトを形成する。
また図８（Ｂ）は、前記図８（Ａ）の構造と同様な工程にて形成された変形例を示す。ここで図８（Ａ）との違いは、コンタクトプラグ５１Ｃの位置が延出部４７Ｂの先端ではなく、少し手前側にある点である。
図８（Ｂ）の構成により、前記図３にて説明した配線上側に形成されるボイドＹおよびＺに対して、より冗長性が増大しており、ストレスマイグレーションに対してより高い耐性が得られる。
なお図８（Ａ）の例では前記配線パターン５１Ａおよびビアプラグ５１Ｃはデュアルダマシン法により形成していたが、図９に示すように前記ビアプラグ５１Ｃをシングルダマシン法により、前記配線パターン５１Ａとは別に形成することも可能である。図９の例では、前記ビアプラグ５１Ｃが前記配線パターン５１Ａとは別に形成されるため、前記ビアプラグ５１Ｃは、前記バリアメタル膜５１ｂとは別のバリアメタル膜５１ｃにより覆われている。
図８（Ａ）〜（Ｃ），図９に示す上部配線構造は、以下に説明する他の実施形態においても同様に形成することができる。

［第２の実施形態］
図１０（Ａ）〜（Ｃ）は本発明の第２の実施形態による多層配線構造を有する半導体装置の構成を示す。ただし図１０（Ａ）は前記多層配線構造の平面図を、図１０（Ｂ）は図１０（Ａ）中、点線で囲んだ領域の拡大図を、図１０（Ｃ）は図１０（Ｂ）の断面図を示す。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図１０（Ａ）を参照するに、本実施形態は先の図７（Ａ）〜（Ｃ）の実施形態と同様な構成を有しているが、前記ダミーＣｕパターン４３Ｂが前記Ｃｕ配線パターン４７Ａから見て、前記Ｃｕ配線パターン４３Ａの手前に形成されており、その結果、前記ダミービアプラグ４７Ｄは前記延出部４７Ｂ上、前記コンタクトビアプラグ４７Ｃよりも前記Ｃｕ配線パターン４７Ａに近い位置に形成される。なお前記図１０（Ａ），（Ｂ）よりわかるように前記Ｃｕ配線パターン４３Ａは図１０（Ｃ）の断面図に対応して前記コンタクトビアプラグ４７Ｃの直下を延在しており、また前記ダミーＣｕパターン４３Ｂはダミービアプラグ４７Ｄの直下に形成されている。
このため、前記Ｃｕ配線パターン４７Ａから前記延出部４７Ｂ中をストレスマイグレーションにより前記コンタクトビアプラグ４７Ｃに向かって流れる空孔は、その手前で小径のダミービアプラグ４７Ｄにより捕獲され、前記コンタクトビアプラグ４７Ｃにおける空孔の集積を、先の実施形態よりもさらに効果的に抑制することが可能となる。
本実施形態においても、前記ダミービアプラグ４７Ｄの、コンタクトビアプラグ４７Ｃに対する断面積比を０．９以下とするのが好ましい。一方、実際的な観点から、前記ダミービアプラグの径は０．０８μｍを下回らないのが好ましい。
また、前記図８（Ｂ）と類似の構造として、図１０Ｂは、前記図８（Ｂ）の変形例と同様な工程にて形成された構造を示す。
図８（Ｂ）との違いは、前記コンタクトプラグ５１Ｃに加えて、上流配線から、冗長性のある別のダミービアプラグ５１Ｄが設けられている点である。図１０Ｂの変形例では多層配線構造が、前記図１０（Ｃ）の構造を、前記図８Ｂの変形例に組み合わせて形成されていると見ることができる。
図１０Ｂの変形例では、前記コンタクトプラグ５１Ｃに対して先の図８（Ｂ）の構成と同様な冗長性が得られ、コンタクトプラグ５１Ｃ中に発生する、図３のボイドＸを抑制する効果が得られる。
図８（Ｂ）や図１０（Ｄ）の構成のように、より冗長性の高い構造を上下配線間で組み合わせることにより、ストレスマイグレーションに対して高い耐性を有する構造を実現することが可能である。また配線の上下関係についても、種々の変形が可能である。

［第３の実施形態］
図１１（Ａ）〜（Ｃ）は本発明の第３の実施形態による多層配線構造を有する半導体装置の構成を示す。ただし図１１（Ａ）は前記多層配線構造の平面図を、図１１（Ｂ）は図１１（Ａ）中、点線で囲んだ領域の拡大図を、図１１（Ｃ）は図１１（Ｂ）の断面図を示す。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図１１（Ａ）を参照するに、本実施形態は先の図７（Ａ）〜（Ｃ）の実施形態と同様な構成を有しているが、本実施形態では前記延出部４７Ｂが前記ビアプラグＢまで０．１５μｍの第１の幅で０．５μｍの距離延在し、さらに前記延出部４７Ｂの先端部に第２の延出部４７Ｅが、より狭い例えば０．１μｍの第２の幅で、例えば０．５μｍの長さで形成されている。また本実施形態では前記ダミービアプラグ４７Ｄは、前記第２の延出部４７Ｅの先端部に、前記コンタクトビアプラグ４７Ｃと同一の径で形成される。なお図１１（Ａ），（Ｂ）の平面図よりわかるように前記Ｃｕ配線パターン４３Ａは図１１（Ｃ）の断面図に対応して前記コンタクトビアプラグ４７Ｃの直下を延在しており、また前記ダミーＣｕパターン４３Ｂはダミービアプラグ４７Ｄの直下に形成されている。その際、本実施形態では前記ダミービアプラグ４７Ｄはコンタクトビアプラグ４７Ｃと同じ径を有しているが、より小さい径を有してもよい。
このようにダミービアプラグ４７Ｄが形成される第２の延出部４７Ｅの幅を縮小し、コンタクトビアプラグ４７Ｃが形成される延出部４７Ｂの幅を拡張することにより、ストレスマイグレーションによりＣｕ配線パターン４７Ａから輸送される空孔が前記第２の延出部に優先的に流入し、ダミービアプラグ４７Ｄにおいて捕獲される。これにより、コンタクトビアプラグ４７Ｃの不良が減少する。
本実施形態においては、前記第２延出部４７Ｅの幅を前記第１延出部４７Ｂの幅の７０〜８０％以下に抑制するのが、前記ダミービアプラグ４７Ｄにおける効率的な空孔の捕獲に有効である。
また本実施形態においても、前記ダミービアプラグ４７Ｄによる空孔の捕獲を効果的に行うためには、前記コンタクトビアプラグ４７Ｃからの距離を０．５μｍ以内とするのが好ましい。また本実施形態において前記ダミービアプラグ４７Ｄを前記コンタクトビアプラグ４７Ｃよりも縮小して形成することも可能である。

［第４の実施形態］
図１２（Ａ）〜（Ｃ）は本発明の第４の実施形態による多層配線構造を有する半導体装置の構成を示す。ただし図１２（Ａ）は前記多層配線構造の平面図を、図１２（Ｂ）は図１２（Ａ）中、点線で囲んだ領域の拡大図を、図１２（Ｃ）は図１２（Ｂ）の断面図を示す。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図１２（Ａ）を参照するに、本実施形態は先の図１１（Ａ）〜（Ｃ）の実施形態と同様な構成を有しているが、前記ダミーＣｕパターン４３Ｂが前記Ｃｕ配線パターン４７Ａから見て、前記Ｃｕ配線パターン４３Ａの手前に形成されており、その結果、前記ダミービアプラグ４７Ｄは前記延出部４７Ｂ上、前記コンタクトビアプラグ４７Ｃよりも前記Ｃｕ配線パターン４７Ａに近い位置に、前記コンタクトビアプラグ４７Ｃと同一の径で形成される。これに伴い、図１２（Ａ）に示すように本実施形態では、第２の延出部４７Ｅが前記Ｃｕ配線パターン４７Ａから直接に延出し、前記延出部４７Ｂは前記第２の延出部４７Ｅの先端部に形成される。
本実施形態ではこのように前記ダミービアプラグ４７Ｄが、前記Ｃｕ配線パターン４７Ａに接した幅狭の第２延出部４７Ｅに形成されるため、前記Ｃｕ配線パターン４７Ａから前記延出部４７Ｂ中をストレスマイグレーションにより前記コンタクトビアプラグ４７Ｃに向かって流れる空孔は、その手前でダミービアプラグ４７Ｄにより効果的に捕獲され、前記コンタクトビアプラグ４７Ｃにおける空孔の集積を、先の実施形態よりもさらに効果的に抑制することが可能となる。なお前記図１２（Ａ），（Ｂ）の平面図に示されたように、前記Ｃｕ配線パターン４３Ａは図１２（Ｃ）の断面図に対応して前記コンタクトビアプラグ４７Ｃの直下を延在しており、また前記ダミーＣｕパターン４３Ｂはダミービアプラグ４７Ｄの直下に形成されている。本実施形態では前記ダミービアプラグ４７Ｄはコンタクトビアプラグ４７Ｃと同じ径を有しているが、より小さい径を有してもよい。
本実施形態においては、前記第２延出部４７Ｅの幅を前記第１延出部４７Ｂの幅の７０％以下に抑制するのが、前記ダミービアプラグ４７Ｄにおける効率的な空孔の捕獲に有効である。

［第５の実施形態］
図１３（Ａ）〜（Ｃ）は本発明の第４の実施形態による多層配線構造を有する半導体装置の構成を示す。ただし図１３（Ａ）は前記多層配線構造の平面図を、図１３（Ｂ）は図１３（Ａ）中、点線で囲んだ領域の拡大図を、図１３（Ｃ）は図１３（Ｂ）中、線Ａ−Ａ'に沿った断面図を示す。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図１３（Ａ）を参照するに、本実施形態は先の図１０（Ａ）〜（Ｃ）の実施形態に似た構成を有し、前記延出部４７Ｂの先端部にコンタクトビアプラグ４７Ｃが形成されているが、前記延出部４７Ｂからは、前記延出部４７Ｂが前記Ｃｕ配線パターン４７Ａから延出する基部と前記ビアプラグ４７Ｄの中間部において分岐パターン４７Ｆが延出し、前記ダミービアプラグ４７Ｄはかかる分岐パターン４７Ｆに、前記コンタクトビアプラグ４７Ｃと同一の径で形成される。なお本実施形態においても図１３（Ａ），（Ｂ）の平面図において、前記Ｃｕ配線パターン４３Ａは図１３（Ｃ）の断面図に対応して前記コンタクトビアプラグ４７Ｃの直下を延在しており、また前記ダミーＣｕパターン４３Ｂはダミービアプラグ４７Ｄの直下に形成されている。本実施形態では前記ダミービアプラグ４７Ｄはコンタクトビアプラグ４７Ｃと同じ径を有しているが、より小さい径を有してもよい。
本実施形態では、前記基部から測った前記ダミービアプラグ４７Ｄまでの距離ｌ2は、同じく前記基部から測った前記コンタクトビアプラグ４７Ｃまでの距離ｌ1よりも短く、（ｌ2<ｌ1）、このため前記ビアプラグ４７Ｄには前記Ｃｕ配線パターン４７Ａからストレスマイグレーションにより前記延出部４７Ｂに輸送される空孔が効率よく集積し、前記コンタクトビアプラグ４７Ｃにおける空孔の集積が抑制される。

［第６の実施形態］
図１４は、本発明の第６の実施形態による多層配線構造を有する半導体装置のレイアウトを示す平面図である。本実施形態においても多層配線構造は先の各実施形態と同様にデュアルダマシン構造を有しており、断面図は省略する。
図１４を参照するに、先の実施形態と同様に前記Ｃｕ配線パターン４７Ａは上層配線層を形成し、Ｃｕ配線パターン４３Ａ1〜４３Ａ5が下層配線層を形成する。また前記下層配線層には、孤立ＣｕパターンよりなるダミーＣｕパターン４３Ｂ3〜４３Ｂ5が形成されている。
先の実施形態と同様に前記Ｃｕ配線パターン４７Ａからは延出部４７Ｂ3〜４７Ｂ5が、それぞれ前記Ｃｕ配線パターン４３Ａ1〜４３Ａ5に対応して延出し、コンタクトビアプラグ４７Ｃ3〜４７Ｃ5により接続されている。また本実施形態では前記Ｃｕ配線パターン４７Ａからダミー延出部４７Ｅ3〜４７Ｅ5が、それぞれ前記ダミーＣｕパターン４３Ｂ3〜４３Ｂ5に対応して延出し、前記コンタクトビアプラグ４７Ｃ3〜４７Ｃ5と同一径のビアプラグ４７Ｄ3〜４７Ｄ5により、それぞれ接続されている。
図１４の構成では、前記ダミー延出部４７Ｅ4は前記延出部４７Ｂ4に隣接して、同じ幅および同じ長さで形成されているが、かかるダミー延出部４７Ｅ4およびダミービアプラグ４７Ｄ4は、前記延出部４７Ｂ4に輸送される空孔を分散させる効果を奏する。
また前記図１４の構成では、前記ダミー延出部４７Ｅ3は前記延出部４７Ｂ3の近傍に、より短い長さで形成されており、ダミービアプラグ４７Ｄ3に空孔を効率良く集積させることにより、コンタクトビアプラグ４７Ｃ3への空孔の輸送を抑制する効果を奏する。
また前記図１４の構成では、前記延出部４７Ｂ5に隣接して下層のＣｕ配線パターン４３Ａ1，４３Ａ2が形成されているため、前記ダミー延出部４３Ｅ3のようにダミー延出部を直近に形成することができない。このため図１４の構成では、前記下層Ｃｕ配線パターン４３Ａ1の外側に短いダミー延出部４７Ｅ5を形成し、その上のダミービアプラグ４７Ｄ5に空孔を集めることにより、前記延出部４７Ｂ5への空孔の輸送を軽減している。
このように図１４には三種類の異なった構成が示されているが、いずれにおいても、延出部を介したビアプラグへの空孔の輸送を抑制し、ビアコンタクトの信頼性を向上させることができる。

［第７の実施形態］
図１５は、本発明の第７の実施形態による多層配線構造を有する半導体装置のレイアウトを示す平面図である。ただし図１５中、先に説明した部分には同一の参照符号を付し、説明を省略する。本実施形態においても多層配線構造は先の各実施形態と同様にデュアルダマシン構造を有しており、断面図は省略する。
図１５を参照するに、前記下層Ｃｕ配線パターン４３Ａ3には、先の実施形態と同様に延出部４７Ｂ3がコンタクトビアプラグ４７Ｃ3を介してコンタクトし、前記下層Ｃｕ配線パターン４３Ａ4には延出部４７Ｂ4がコンタクトビアプラグ４７Ｃ４を介してコンタクトし、前記下層Ｃｕ配線パターン４３Ａ５には延出部４７Ｂ5がコンタクトビアプラグ４７Ｃ5を介してコンタクトしているが、前記下層配線層には、上層の前記Ｃｕ配線パターン４７Ａの長手縁に沿ってダミーＣｕパターン４３Ｂａ，４３Ｂｂ，４３Ｂｃ，４３Ｂｄ，４３Ｂｅが形成されており、前記Ｃｕ配線パターン４７Ａから延出する多数のダミー延出部４７Ｅａ，４７Ｅｂ，４７Ｅｃ，４７Ｅｅ，４７Ｅｆが、それぞれのダミービアプラグ４７Ｄａ，４７Ｄｂ，４７Ｄｃ，４７Ｄｅ，４７Ｄｆを介して接続されている。
前記図１５の構成では、前記ダミー延出部４７Ｅｂ，４７Ｅｃは、隣接する延出部４７Ｂ5よりも短く、多数形成されており、図１５においてＣｕ配線パターン４７Ａの上縁に沿って輸送される空孔を分散して吸収することにより、かかる空孔が前記延在部４７Ｂ5に流入するのを抑制する。同様なダミー延出部４７Ｅａ，４７Ｅｄ，４７Ｅｅが、前記延在部４７Ｂ3あるいは４７Ｂ4の両側に、それぞれダミーＣｕパターン４７Ｂａ，４３Ｂｄ，４３Ｂｅにダミービアプラグ４７Ｄａ，４７Ｄｄ，４７Ｄｅを介して接続されている。
本実施形態では、前記ダミー延出部４７Ｅａ〜Ｅｅを、延出部４７Ｂ4を除き、近傍の延出部４７Ｂ3〜４７Ｂ5よりも短く、換言するとＣｕ配線パターン４７Ａからダミービアプラグ４７Ｄａ〜４７Ｄｃまでの距離を短く形成することで、ダミービアプラグ４７Ｄａ〜４７Ｄｃへの空孔の集積を促進し、コンタクトビアプラグ４７Ｃ3〜４７Ｃ5への空孔の輸送を抑制する。またこれらのダミー延出部を多数設けることで、空孔の捕獲をさらに促進する。
本実施形態では延出部４７Ｂ4は、レイアウトの都合上、ダミー延出部４７Ｅａあるいは４７Ｅｄと同じ長さに形成されているが、他の延出部と同様に長く形成してもよい。

［第８の実施形態］
図１６は、本発明の第８の実施形態による多層配線構造を有する半導体装置のレイアウトを示す平面図である。ただし図１６中、先に説明した部分には同一の参照符号を付し、説明を省略する。本実施形態においても多層配線構造は先の各実施形態と同様にデュアルダマシン構造を有しており、断面図は省略する。
図１６を参照するに、本実施形態は前記図１４，１５の実施形態においてダミー延出部および対応するダミービアプラグ、さらにダミーＣｕパターンを除去した構成に対応し、さらに前記Ｃｕ配線パターンを図中右側の端部で延長して延長領域４７Ａｅｘを形成し、この部分にカットアウトパターン４７Ａｃを、その下に形成した下層ダミーＣｕパターン４３Ｂｆに対応して形成している。
さらに図１６の実施形態では、前記カットアウトパターン４７Ａｃ中にダミー延出部４７Ｅｆが延出し、前記ダミー延出部４７Ｅｆが前記ダミーＣｕパターン４３Ｂｆに、ダミービアプラグ４７Ｄｆによりコンタクトしている。
かかる構成によれば、前記Ｃｕ配線パターン４７Ａのうち、右側端部近傍で発生する空孔を前記ダミービアプラグ４７Ｄｆに集積することが可能で、延出部４７Ｂ3〜４７Ｂ5を介したコンタクトビアプラグ４７Ｃ3〜４７Ｃ5への空孔の輸送を軽減することができる。

［第９の実施形態］
前記第３〜第８の実施形態では、ダミービアプラグ４７Ｄ，４７Ｄ3〜４７Ｄ5，４７Ｄｃ〜４７Ｄｆを、コンタクトコンタクトビアプラグ４７Ｃと同じ径で形成していたが、先の第1および第2の実施形態のように、より小さい径で形成することも可能である。
一般にコンタクトビアプラグあるいはこのようなダミービアプラグを形成する場合、図１７（Ａ）の上段に示すように正四角形の露光パターンを露光限界で使って、下段に示す円形断面のビアホールを形成することが行われているが、図１７（Ｂ）の上段に示すように、露光パターンを、露光限界を超えて縮小した場合、形成されるビアホールの形状は図１７（Ｂ）下段に示すように真円から歪む。
そこで本実施形態では、前記ダミービアプラグ４７Ｄ，４７Ｄ3〜４７Ｄ5，４７Ｄｃ〜４７Ｄｆとして、このような真円から歪んだビアホールを形成し、ビアプラグ形成時に意図的にステップカバレッジの不良を誘起することで、空孔集積の核となるボイドを形成する。
このように空孔集積の核をダミービアプラグが形成されるビアホールに形成しておくことにより、本実施形態では、ダミービアプラグへのより効率的な集積を促進する。
このような歪んだビアホールの形成は、図１７（Ｂ）の例以外にも、図１７（Ｃ）〜（Ｅ）に示すように十字型、三角形、台形などの形状の露光マスクを使うことでも実現することができる。

［第１０の実施形態］
図１８は、本発明の第１０の実施形態による多層配線構造を有する半導体装置のレイアウトを示す平面図である。ただし図１８中、先に説明した部分には同一の参照符号を付し、説明を省略する。本実施形態においても多層配線構造は先の各実施形態と同様にデュアルダマシン構造を有しており、断面図は省略する。
図１８を参照するに、本実施形態は図１４の構成を基本としているが、下層のＣｕパターン４３Ｂ3〜４３Ｂ5およびダミービアプラグ４７Ｄ3〜４７Ｄ5が省略されている。
このようなダミービアプラグを含まない構成においても、ダミー延出部４７Ｅ3〜４７Ｅ5先端部には空孔の集積により、図１８に示すようにボイド４７Ｅｘが生じやすく、特にかかるダミー延出部４７Ｅ3〜４７Ｅ5を、コンタクトビアホール４７Ｃ3〜４７Ｃ5が形成される延在部４７Ｂ3〜４７Ｂ5よりも短く形成することにより、空孔を効果的に捕獲することが可能となる。
以上の各実施形態では、多層配線構造において配線層およびビアプラグをＣｕにより構成する場合を説明したが、本発明はデュアルダマシンプロセスが可能なＡｌなど他の金属を配線層およびビアプラグとして使う場合にも有効である。

［第１１の実施形態］
図１９（Ａ），（Ｂ）は、本発明の第１１の実施形態による多層配線構造を示すそれぞれ平面図および断面図である。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図１９（Ａ），（Ｂ）を参照するに、本実施形態の構造は先に図１１（Ａ）〜（Ｃ）で説明した多層配線構造において、配線パターン４３Ａ，４３Ｂを含む配線層と配線パターン４７Ａを含む配線層を入れ替え、配線パターン４３Ａ，４３Ｂが層間絶縁膜４７に形成され、配線パターン４７Ａが層間絶縁膜４３に形成される構成を有する。
すなわち本実施形態による多層配線構造は、少なくとも前記層間絶縁膜４７中に形成される第１の配線層と、前記第１の配線層の下の層間絶縁膜４３に形成された第２の配線層とを含み、前記第１の配線層は、前記層間絶縁膜４７中に埋設され配線パターンの一部を構成する導体パターン４３Ａと、前記層間絶縁膜４７中に埋設された別の導体パターン（ダミー配線パターン）４３Ｂとを含み、前記第２の配線層は、前記層間絶縁膜４３中に埋設され配線パターンの一部を構成する導体パターン（４７Ａ，４７Ｂ，４７Ｅ）を含み、前記導体パターン４７Ａは主要部４７Ａと、前記主要部４７Ａから同一層中を延出する延出部（４７Ｂ，４７Ｅ）と、を有し、前記導体パターン４７Ａは前記第１の導体パターン４３Ａに、前記延出部（４７Ｂ，４７Ｅ）の第１の部分４７Ｂにおいて第１のビアプラグ４７Ｃにより電気的に接続され、前記延出部（４７Ｂ，４７Ｅ）は前記第２の導体パターン４３Ｂと、前記第１の領域４７Ｂよりも前記導体パターン（４７Ａ，４７Ｂ，４７Ｅ）の前記主要部４７Ａからより遠い第２の領域４７Ｅにおいて第２のビアプラグ（ダミービアプラグ）４３Ｂを介してコンタクトし、前記延出部（４７Ｂ，４７Ｅ）は、前記第１の領域４７Ｂにおいて第１の幅を有し、前記第２の領域４７Ｅにおいて、前記第１の幅よりも狭い第２の幅を有し、前記第１のビアプラグ４７Ｃ、および前記第２のビアプラグ４７Ｄは、ダマシン構造を形成することを特徴とする。
かかる構成によれば、前記延出部４７Ｂ，４７Ｅの第２の領域４７Ｅに空孔が集中し、前記図３のボイドＹに対応するボイド４７Ｘを発生させることができ、前記ビアプラグ４７Ｃにおけるコンタクトの信頼性を向上させることができる。
なお本実施形態において、図２０（Ａ），（Ｂ）に示すようにダミービアプラグ４７Ｄおよびダミー配線パターン４３Ｂを省略することも可能である。この場合、前記幅狭パターン４３Ｅへの空孔の集中およびボイドの形成は、前記パターン４７Ｅの幅狭形状により誘起されるものであることから、ダミービアプラグ４７Ｄおよびビアプラグ４７Ｃをデュアルダマシン法で形成する必要はなく、シングルダマシン法により形成することも可能である。

［第１２の実施形態］
図２１（Ａ），（Ｂ）は、本発明の第１２の実施形態による多層配線構造を示すそれぞれ平面図および断面図である。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図２１（Ａ），（Ｂ）を参照するに、本実施形態の構造は先に図１２（Ａ）〜（Ｃ）で説明した多層配線構造において、配線パターン４３Ａ，４３Ｂを含む配線層と配線パターン４７Ａを含む配線層を入れ替え、配線パターン４３Ａ，４３Ｂが層間絶縁膜４７に形成され、配線パターン４７Ａが層間絶縁膜４３に形成される構成を有する。
すなわち本実施形態による多層配線構造は、少なくとも前記層間絶縁膜４７中に形成される第１の配線層と、前記第１の配線層の下の層間絶縁膜４７中に形成された第２の配線層とを含み、前記第１の配線層は、前記層間絶縁膜４７中に埋設され配線パターンの一部を構成する導体パターン４３Ａと、前記第層間絶縁膜４７中に埋設された別の導体パターン（ダミー配線パターン）４３Ｂとを含み、前記第２の配線層は、層間絶縁膜４３中に埋設され配線パターンの一部を構成する導体パターン（４７Ａ、４７Ｂ，４７Ｅ）を含み、前記導体パターン（４７Ａ，４７Ｂ，４７Ｅ）は主要部４７Ａと、前記主要部４７Ａから同一層中を延出する延出部（４７Ｂ，４７Ｅ）と、を有し、前記導体パターン（４７Ａ，４７Ｂ，４７Ｅ）は前記導体パターン４３Ａに、前記延出部（４７Ｂ，４７Ｅ）の第１の領域４７Ｂにおいて、第１のビアプラグ４７Ｃにより電気的に接続され、前記延出部（４７Ｂ，４７Ｅ）は前記第２の導体パターン４３Ｂと、前記第１の領域４７Ｂよりも前記主要部４７Ａに近い第２の領域４７Ｅにおいて、第２のビアプラグ（ダミービアプラグ）４７Ｄを介してコンタクトし、前記延出部（４７Ｂ，４７Ｅ）は、前記第１の領域４７Ｂにおいて第１の幅を有し、前記第２の領域４７Ｅにおいて、前記第１の幅よりも狭い第２の幅を有し、前記ビアプラグ４７Ｃおよび前記ビアプラグ４７Ｄはダマシン構造を形成することを特徴とする。
かかる構成によれば、前記領域４７Ｅに空孔が集中し、前記図３のボイドＹに対応するボイド４７Ｘを発生させることができ、前記ビアプラグ４７Ｃにおけるコンタクトの信頼性を向上させることができる。この場合にも、前記幅狭パターン４３Ｅへの空孔の集中は、前記パターン４７Ｅの幅狭形状により誘起されるものであることから、ダミービアプラグ４７Ｄおよびビアプラグ４７Ｃをデュアルダマシン法で形成する必要はなく、シングルダマシン法により形成することも可能である。
同様に、図示は省略するが、図１３（Ａ）〜（Ｃ）の実施形態において、層間絶縁膜４７中の配線層（４７Ａ，４７Ｂ，，４７Ｆ）と層間絶縁膜４３中の配線層を上下入れ替えた場合でも、分岐パターン４７Ｆの先端部に空孔を集中させることで、ビアプラグ４７Ｃのコンタクト信頼性を向上させることができる。この場合にも、前記分岐パターン４３Ｂの先端部への空孔の集中は、前記分岐パターン４７Ｆの形状により誘起されるものであることから、ダミービアプラグ４７Ｄおよびビアプラグ４７Ｃをデュアルダマシン法で形成する必要はなく、シングルダマシン法により形成することも可能である。
同様に、図示は省略するが、図１４，１５，１６，１８の実施形態においても、上下の配線層を入れ替えることが可能である。この場合も、ダミービアプラグおよびビアプラグの形成はデュアルダマシン法に限定されることがなく、シングルダマシン法により形成することが可能である。

［第１３の実施形態］
図２２は、上記本発明の多層配線構造を有する本発明の第１３の実施形態による半導体装置５０の構成を示す。図示の例では多層配線構造は、前記第１の実施形態で説明したものになっているが、前記半導体装置５０では、前記第１〜第１０の実施形態のいずれの多層配線構造を使ってもよい。
図２２を参照するに、前記半導体装置５０はＳｉ基板５１中に素子分離構造５１Ｂにより画成された素子領域５１Ａ上に形成されており、前記Ｓｉ基板５１上に形成されたゲート絶縁膜５２を介して形成されたゲート電極５３と、前記ゲート電極５３の両側に形成された一対の拡散領域５１ａ，５１ｂとを含む。
前記ゲート電極５３は側壁面が側壁絶縁膜５３ａ，５３ｂにより覆われ、さらに前記Ｓｉ基板５１上には、例えばＰＳＧあるいはＢＰＳＧなどの絶縁膜５４が、前記ゲート電極５３および側壁絶縁膜５３ａ，５３ｂを覆うように形成される。
前記絶縁膜５４上には、例えばダウケミカル社より登録商標ＳｉＬＫとして市販されている低誘電率有機絶縁膜よりなる層間絶縁膜５５が形成され、前記層間絶縁膜５５中にはＣｕ配線パターン５５Ａ，５５Ｂ、およびＣｕダミーパターン５５Ｃが、ダマシン法により形成される。前記Ｃｕ配線パターン５５Ａ，５５Ｂの各々は、前記絶縁膜５４中に形成されたコンタクトプラグ５４Ｐ，５４Ｑを介して前記拡散領域５１ａ，５１ｂに電気的に接続される。
前記Ｃｕ配線パターン５５Ａ，５５Ｂは前記層間絶縁膜５５上に形成された別の同様な低誘電率有機層間絶縁膜５６により覆われ、さらに前記層間絶縁膜５６上にはさらに別の同様な低誘電率有機層間絶縁膜５７が形成されている。
図示の例では前記層間絶縁膜５６中にはＣｕ配線パターン５６Ａ，５６Ｂが、また前記層間絶縁膜５７中にはＣｕ配線パターン５７Ａ，５７Ｂが埋設されており、前記配線パターン５６Ａ，５６Ｂは前記配線パターン５５Ａ，５５ＢにそれぞれＣｕビアプラグ５６Ｐ，５６Ｑを介して接続され、また前記配線パターン５７Ａ，５７Ｂは前記配線パターン５６Ａ，５６Ｂに、それぞれＣｕビアプラグ５７Ｐ，５７Ｑを介して接続されている。ここで前記ビアプラグ５５Ｐ，５５Ｑ，５６Ｐ，５６Ｑ，５７Ｐ，５７Ｑは、デュアルダマシン法により形成されている。図中、Ｃｕ配線パターンあるいはＣｕビアプラグを画成する太線はバリアメタル膜を示している。
さらに図２２の構成では、前記層間絶縁膜５５中にダミーＣｕパターン５５Ｃ，５５Ｄが埋設されており、前記ダミーＣｕパターン５５Ｃ，５５Ｄには前記Ｃｕ配線パターン５６Ａ，５６Ｂのそれぞれの先端部から、ダミーＣｕビアプラグ５６ｐ，５６ｑが延在し、コンタクトする。
同様に前記層間絶縁膜５６中にはダミーＣｕパターン５６Ｃ，５６Ｄが埋設され、前記ダミーＣｕパターン５６Ｃ，５６Ｄには、前記Ｃｕ配線パターン５７Ａ，５７Ｂのそれぞれの先端部から、ダミーＣｕビアプラグ５７ｐ、５７ｑが延在し、コンタクトする。
ここでダミーＣｕビアプラグ５６ｐ、５６ｑは、前記Ｃｕビアプラグ５６Ｐ，５６Ｑと同時にデュアルダマシン法で形成されており、またダミーＣｕビアプラグ５７ｐ、５７ｑは、前記Ｃｕビアプラグ５７Ｐ，５７Ｑと同時にデュアルダマシン法で形成されている。このため、Ｃｕ配線パターン５６Ａ，５６Ｂ、あるいは５７Ａ，５７Ｂ中の空孔は、先の実施形態で説明したように、これらのダミーＣｕプラグに集中し、Ｃｕビアプラグ５６Ｐ，５６Ｑあるいは５７Ｐ，５７Ｑにおけるストレスマイグレーション耐性が向上する。
さらに図示の例では前記層間絶縁膜５７上にＳｉＯＣ層間絶縁膜５８，５９，6０が順次積層されており、前記層間絶縁膜５８中にはＣｕあるいはＡｌよりなる配線パターン５８Ａが、前記層間絶縁膜５９中にはＣｕあるいはＡｌよりなる配線パターン５９Ａが、また前記層間絶縁膜６０中にはＣｕあるいはＡｌよりなる配線パターン６０Ａが埋設されている。ただし図２２では各層間絶縁膜５８，５９，６０中の配線パターンは、各層で同一の参照符号により、集合的に示してある。
前記配線パターン５８Ａ，５９Ａ，６０Ａは図示を省略したビアプラグにより相互に電気的に接続されており、また前記配線パターン５８Ａは図示を省略したビアプラグにより前記配線パターン５７Ａ，５７Ｂのいずれかに接続されている。
図２２の構造ではさらに前記層間絶縁膜６０上に次の層間絶縁膜６１を形成されており、さらに前記層間絶縁膜６１中に次の配線パターンを形成することも可能である。
また図１９の半導体装置５０において、多層配線構造は先の第１の実施形態で説明したものに限定されることはなく、第２〜第１０の実施形態で説明した多層配線構造を使うことも可能である。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１） 多層配線構造を有する半導体装置であって、
前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上に形成された第２の配線層とを含み、
前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンと、前記第１の層間絶縁膜中に埋設された第２の、別の導体パターンとを含み、
前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第３の導体パターンを含み、
前記第３の導体パターンはその一部に、同一層中を延出する延出部を有し、
前記第３の導体パターンは前記第１の導体パターンに、前記延出部の第１の領域において第１のビアプラグにより電気的に接続され、
前記延出部は前記第２の導体パターンに、前記第１の領域よりも前記第３の導体パターンからより遠い、又はより近い第２の領域において、第２の、より小径のビアプラグを介してコンタクトし、
前記第３の導体パターンの前記延出部、前記第１のビアプラグ、および前記第２のビアプラグは、前記第２の層間絶縁膜と共に、デュアルダマシン構造を形成する半導体装置。
（付記２） 多層配線構造を有する半導体装置であって、
前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上又は下に形成された第２の配線層を含み、
前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンを含み、
前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第２の導体パターンを含み、
前記第２の導体パターンは、同一層中を延出する延出部を有し、
前記第２の導体パターンは前記第１の導体パターンに、前記延出部の第１の部分においてビアプラグにより電気的に接続され、
前記延出部は、前記ビアプラグを超えて延在する第２の部分を有し、
前記延出部は、前記第１の領域において第１の幅を有し、前記第２の領域において、前記第１の幅よりも狭い第２の幅を有し、
前記第２の導体パターン、前記延出部、前記ビアプラグの各々は、ダマシン構造を形成する半導体装置。
（付記３） 前記第１の配線層には、第３の、別の導体パターンが埋設されており、前記延出部は前記第３の導体パターンと、前記第１の領域よりも前記第２の導体パターンの前記主要部からより遠い、あるいはより近い第２の領域において第２のビアプラグを介してコンタクトし、前記延出部は、前記第１の領域において第１の幅を有し、前記第２の領域において、前記第１の幅よりも狭い第２の幅を有する付記２記載の半導体装置。
（付記４） 前記第２の配線層は前記第１の配線層の上に形成され、前記第２の導体パターンの前記主要部、前記延出部、前記第１のビアプラグ、および前記第２のビアプラグは、前記第２の層間絶縁膜と共に、デュアルダマシン構造を形成する付記２または３記載の半導体装置。
（付記５） 多層配線構造を有する半導体装置であって、
前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上又は下に形成された第２の配線層とを含み、
前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンと、前記第１の層間絶縁膜中に埋設された第２の、別の導体パターンとを含み、
前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第３の導体パターンを含み、
前記第３の導体パターンは主要部と、前記主要部から同一層中を延出する延出部を有し、
前記第３の導体パターンは前記第１の導体パターンに、前記延出部の第１の領域において、第１のビアプラグにより電気的に接続され、
前記延出部は、前記第１の領域よりも前記第３の導体パターンの前記主要部に近い第２の領域において同一層中を分岐する分岐パターンを有し、
前記分岐パターンは前記第２の導体パターンと第２のビアプラグを介してコンタクトし、
前記第３の導体パターンの前記主要部、前記分岐パターンを含む前記延出部、前記第１のビアプラグおよび前記第２のビアプラグの各々は、ダマシン構造を形成する半導体装置。
（付記６） 前記第１の配線層は前記第１の配線層の上に形成され、前記第3の導体パターンの前記主要部、前記分岐パターンを含む前記延出部、前記第１のビアプラグおよび前記第２のビアプラグは、前記第２の層間絶縁膜と共に、デュアルダマシン構造を形成する付記５記載の半導体装置。
（付記７） 多層配線構造を有する半導体装置であって、
前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上又は下に形成された第２の配線層とを含み、
前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンと、前記第１の層間絶縁膜中に埋設された第２の、別の導体パターンとを含み、
前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第３の導体パターンを含み、
前記第３の導体パターンは、前記第３の導体パターンと同一層中を延出する延出部を有し、
前記第３の導体パターンは前記第１の導体パターンに、前記延出部において第１のビアプラグにより電気的に接続され、
さらに前記第３の導体パターンは、前記延出部が延出する縁部に一又は複数のダミー延出部を有し、
前記一又は複数のダミー延出部の各々は、前記第２の導体パターンに、第２のビアプラグを介してコンタクトし、
前記第３の導体パターン、前記延出部、および前記一又は複数のダミー延出部、前記第１のビアプラグ、および前記第２のビアプラグの各々は、ダマシン構造を形成する半導体装置。
(付記８) 前記第２の配線層は前記第１の配線層の上に形成され、前記第3の導体パターン、前記延出部、および前記一又は複数のダミー延出部、前記第１のビアプラグ、および前記第２のビアプラグは、前記第２の層間絶縁膜と共に、デュアルダマシン構造を形成する付記７記載の半導体装置。
（付記９） 前記延出部において前記第３の導体パターンから前記第１のビアプラグに至る距離は、前記一又は複数のダミー延出部において、前記第３の導体パターンから前記第２のビアプラグに至る距離よりも長い、付記８記載の半導体装置。
（付記１０） 多層配線構造を有する半導体装置であって、
前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上又は下に形成された第２の配線層とを含み、
前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンと、前記第１の層間絶縁膜中に埋設された第２の、別の導体パターンとを含み、
前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第３の導体パターンを含み、
前記第３の導体パターンはその一部に、同一層中を延出する延出部を有し、前記第３の導体パターンは前記第１の導体パターンに、前記延出部において第１のビアプラグにより電気的に接続され、
前記第３の導体パターンは、その内側領域にカットアウト部と、前記カットアウト部中を延出するダミー延在部を有し、前記ダミー延出部は前記第２の導体パターンに、第２のビアプラグを介してコンタクトし、
前記第3の導体パターン、前記延出部、前記第１のビアプラグ、および前記第２のビアプラグの各々は、ダマシン構造を形成する半導体装置。
（付記１１） 前記第２の配線層は前記第１の配線層の上に形成され、前記第3の導体パターン、前記延出部、前記第１のビアプラグ、および前記第２のビアプラグは、前記第２の層間絶縁膜と共に、デュアルダマシン構造を形成する付記１０記載の半導体装置。
（付記１２） 多層配線構造を有する半導体装置であって、
前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上又は下に形成された第２の配線層を含み、
前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンを含み、
前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第２の導体パターンを含み、
前記第２の導体パターンはその一部に、同一層中を延出する延出部を有し、
前記第２の導体パターンは前記第１の導体パターンに、前記延出部においてビアプラグにより電気的に接続され、
さらに前記第２の導体パターンは、前記延出部が延出する縁部に一又は複数のダミー延出部を有し、前記一又は複数のダミー延出部の先端部にはボイドが形成されており、
前記延出部、前記一又は複数のダミー延出部、および前記ビアプラグの各々は、ダマシン構造を形成する半導体装置。
（付記１３） 前記第２の配線層は前記第１の配線層の上に形成され、前記第２の導体パターン、前記延出部、前記ビアプラグは、前記第２の層間絶縁膜と共に、デュアルダマシン構造を形成する付記１２記載の半導体装置。
（付記１４） 前記第２のビアプラグは、真円に対して歪んだ不規則な断面形状を有することを特徴とする請求項１〜１３のうち、いずれか一項記載の半導体装置。
（付記１５） 前記第３の導体パターンは前記延出部が形成される第１の縁部とこれに直交する縁部により画成される長方形形状を有し、前記第１の縁部は前記第２の縁部よりも長い付記１〜１４のうち、いずれか一項記載の半導体装置。
（付記１６） 前記第１〜第３の導体パターン、および前記コンタクトビアプラグおよびダミービアプラグは、Ｃｕよりなる付記１〜１５のうち、いずれか一項記載の半導体装置。
本発明の関連技術による多層配線構造を示す図である。 本発明の課題を説明する図（その１）である。 本発明の課題を説明する図（その２）である。 本発明の課題を説明する図（その３）である。 本発明の課題を説明する図（その４）である。 （Ａ）〜（Ｃ）は、本発明の原理を説明する図である。 （Ａ）〜（Ｃ）は、本発明の第１の実施形態による多層配線構造を示す図である。 第1の実施形態による多層配線構造の変形例を示す図である。 第1の実施形態による多層配線構造の他の変形例を示す図である。 第1の実施形態による多層配線構造の他の変形例を示す図である。 （Ａ）〜（Ｃ）は、本発明の第２の実施形態による多層配線構造を示す図である。 第２の実施形態による多層配線構造の変形例を示す図である。 （Ａ）〜（Ｃ）は、本発明の第３の実施形態による多層配線構造を示す図である。 （Ａ）〜（Ｃ）は、本発明の第４の実施形態による多層配線構造を示す図である。 （Ａ）〜（Ｃ）は、本発明の第５の実施形態による多層配線構造を示す図である。 本発明の第６の実施形態による多層配線構造を示す図である。 本発明の第７の実施形態による多層配線構造を示す図である。 本発明の第８の実施形態による多層配線構造を示す図である。 本発明の第９の実施形態による多層配線構造を示す図である。 本発明の第１０の実施形態による多層配線構造を示す図である。 （Ａ），（Ｂ）は、本発明の第１１の実施形態による多層配線構造を示す図である。 （Ａ），（Ｂ）は、図１９の実施形態の一変形例による多層配線構造を示す図である。 （Ａ），（Ｂ）は、本発明の第１２の実施形態による多層配線構造を示す図である。 本発明の第１３の実施形態による半導体装置の構成を示す図である。
符号の説明
１１ 絶縁膜
１２，１４，１６，１８，４２，４４，４６，４８ エッチングストッパ膜
１３，１５，１７，１９，４３，４５，４７，４９ 層間絶縁膜
１３Ａ，１７Ａ，２１，３１，４３Ａ，４７Ａ Ｃｕ配線パターン
１３ａ，１７ａ，４３ａ，４７ｂ バリアメタル膜
１７Ｂ Ｃｕビアプラグ
２２Ａ，２２Ｂ，３２Ａ，３２Ｂ，４７Ｂ 延出部
２２ａ，２２ｂ，３２ｂ，４７Ｃ，４７Ｃ3〜４７Ｃ5 コンタクトビアプラグ
４３Ｂ，４３Ｂ3〜４３Ｂ5，４３Ｂａ〜４３Ｂｆ ダミーＣｕパターン
４７Ａｃ カットアウト
４７Ｄ，４７Ｄ3〜４７Ｄ5，４７Ｄａ〜４７Ｄｆ ダミービアプラグ
４７Ｅ，４７Ｆ，４７Ｅ3〜４７Ｅ5，４７Ｅａ〜４７Ｅｆ ダミー延出部
４７Ｘ，４７Ｅｘ ボイド
５０ 半導体装置
５１ シリコン基板
５１Ａ 素子領域
５１Ｂ 素子分離領域
５１ａ，５１ｂ 拡散領域
５２ ゲート絶縁膜
５３ ゲート電極
５３ａ，５３ｂ 側壁絶縁膜
５４ 絶縁膜
５４Ｐ，５４Ｑ コンタクトプラグ
５５，５６，５７ 低誘電率層間絶縁膜
５５Ａ，５５Ｂ，５６Ａ，５６Ｂ，５６Ｃ，５６Ｄ Ｃｕ配線パターン
５５Ｃ，５５Ｄ，５６Ｃ，５６Ｄ Ｃｕダミーパターン
５５Ｐ，５５Ｑ，５６Ｐ，５６Ｑ，５７Ｐ，５７Ｑ Ｃｕビアプラグ
５６ｐ，５６ｑ，５７ｐ，５７ｑ ダミーＣｕプラグ
５８，５９，６０，６１ 層間絶縁膜
５８Ａ，５９Ａ，６０Ａ 配線パターン

Claims (10)

  1. 多層配線構造を有する半導体装置であって、
    前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上に形成された第２の配線層とを含み、
    前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンと、前記第１の層間絶縁膜中に埋設された第２の、別の導体パターンとを含み、
    前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第３の導体パターンを含み、
    前記第３の導体パターンはその一部に、同一層中を延出する延出部を有し、
    前記第３の導体パターンは前記第１の導体パターンに、前記延出部の第１の領域において第１のビアプラグにより電気的に接続され、
    前記延出部は前記第２の導体パターンに、前記第１の領域よりも前記第３の導体パターンからより遠い、又はより近い第２の領域において、第２の、より小径のビアプラグを介してコンタクトし、
    前記第３の導体パターンの前記延出部、前記第１のビアプラグ、および前記第２のビアプラグは、前記第２の層間絶縁膜と共に、デュアルダマシン構造を形成する半導体装置。
  2. 多層配線構造を有する半導体装置であって、
    前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上又は下に形成された第２の配線層を含み、
    前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンを含み、
    前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第２の導体パターンを含み、
    前記第２の導体パターンは、同一層中を延出する延出部を有し、
    前記第２の導体パターンは前記第１の導体パターンに、前記延出部の第１の部分においてビアプラグにより電気的に接続され、
    前記延出部は、前記ビアプラグを超えて延在する第２の部分を有し、
    前記延出部は、前記第１の領域において第１の幅を有し、前記第２の領域において、前記第１の幅よりも狭い第２の幅を有し、
    前記第２の導体パターン、前記延出部、前記ビアプラグの各々は、ダマシン構造を形成する半導体装置。
  3. 前記第１の配線層には、第３の、別の導体パターンが埋設されており、前記延出部は前記第３の導体パターンと、前記第１の領域よりも前記第２の導体パターンの前記主要部からより遠い、あるいはより近い第２の領域において第２のビアプラグを介してコンタクトし、前記延出部は、前記第１の領域において第１の幅を有し、前記第２の領域において、前記第１の幅よりも狭い第２の幅を有する請求項２記載の半導体装置。
  4. 前記第２の配線層は前記第１の配線層の上に形成され、前記第２の導体パターンの前記主要部、前記延出部、前記第１のビアプラグ、および前記第２のビアプラグは、前記第２の層間絶縁膜と共に、デュアルダマシン構造を形成する請求項３記載の半導体装置。
  5. 多層配線構造を有する半導体装置であって、
    前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上又は下に形成された第２の配線層とを含み、
    前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンと、前記第１の層間絶縁膜中に埋設された第２の、別の導体パターンとを含み、
    前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第３の導体パターンを含み、
    前記第３の導体パターンは主要部と、前記主要部から同一層中を延出する延出部を有し、
    前記第３の導体パターンは前記第１の導体パターンに、前記延出部の第１の領域において、第１のビアプラグにより電気的に接続され、
    前記延出部は、前記第１の領域よりも前記第３の導体パターンの前記主要部に近い第２の領域において同一層中を分岐する分岐パターンを有し、
    前記分岐パターンは前記第２の導体パターンと第２のビアプラグを介してコンタクトし、
    前記第３の導体パターンの前記主要部、前記分岐パターンを含む前記延出部、前記第１のビアプラグおよび前記第２のビアプラグの各々は、ダマシン構造を形成する半導体装置。
  6. 多層配線構造を有する半導体装置であって、
    前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上又は下に形成された第２の配線層とを含み、
    前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンと、前記第１の層間絶縁膜中に埋設された第２の、別の導体パターンとを含み、
    前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第３の導体パターンを含み、
    前記第３の導体パターンは、前記第３の導体パターンと同一層中を延出する延出部を有し、
    前記第３の導体パターンは前記第１の導体パターンに、前記延出部において第１のビアプラグにより電気的に接続され、
    さらに前記第３の導体パターンは、前記延出部が延出する縁部に一又は複数のダミー延出部を有し、
    前記一又は複数のダミー延出部の各々は、前記第２の導体パターンに、第２のビアプラグを介してコンタクトし、
    前記第３の導体パターン、前記延出部、および前記一又は複数のダミー延出部、前記第１のビアプラグ、および前記第２のビアプラグの各々は、ダマシン構造を形成する半導体装置。
  7. 前記延出部において前記第３の導体パターンから前記第１のビアプラグに至る距離は、前記一又は複数のダミー延出部において、前記第３の導体パターンから前記第２のビアプラグに至る距離よりも長い、請求項６記載の半導体装置。
  8. 多層配線構造を有する半導体装置であって、
    前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上又は下に形成された第２の配線層とを含み、
    前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンと、前記第１の層間絶縁膜中に埋設された第２の、別の導体パターンとを含み、
    前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第３の導体パターンを含み、
    前記第３の導体パターンはその一部に、同一層中を延出する延出部を有し、前記第３の導体パターンは前記第１の導体パターンに、前記延出部において第１のビアプラグにより電気的に接続され、
    前記第３の導体パターンは、その内側領域にカットアウト部と、前記カットアウト部中を延出するダミー延在部を有し、前記ダミー延出部は前記第２の導体パターンに、第２のビアプラグを介してコンタクトし、
    前記第3の導体パターン、前記延出部、前記第１のビアプラグ、および前記第２のビアプラグの各々は、ダマシン構造を形成する半導体装置。
  9. 前記第２の配線層は前記第１の配線層の上に形成され、前記第3の導体パターン、前記延出部、前記第１のビアプラグ、および前記第２のビアプラグは、前記第２の層間絶縁膜と共に、デュアルダマシン構造を形成する請求項１〜８のうち、いずれか一項記載の半導体装置。
  10. 多層配線構造を有する半導体装置であって、
    前記多層配線構造は少なくとも第１の配線層と、前記第１の配線層の上又は下に形成された第２の配線層を含み、
    前記第１の配線層は、第１の層間絶縁膜中に埋設され配線パターンの一部を構成する第１の導体パターンを含み、
    前記第２の配線層は、第２の層間絶縁膜中に埋設され配線パターンの一部を構成する第２の導体パターンを含み、
    前記第２の導体パターンはその一部に、同一層中を延出する延出部を有し、
    前記第２の導体パターンは前記第１の導体パターンに、前記延出部においてビアプラグにより電気的に接続され、
    さらに前記第２の導体パターンは、前記延出部が延出する縁部に一又は複数のダミー延出部を有し、前記一又は複数のダミー延出部の先端部にはボイドが形成されており、
    前記延出部、前記一又は複数のダミー延出部、および前記ビアプラグの各々は、ダマシン構造を形成する半導体装置。
JP2006341823A 2006-12-19 2006-12-19 半導体装置 Expired - Fee Related JP4731456B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2006341823A JP4731456B2 (ja) 2006-12-19 2006-12-19 半導体装置
TW096137053A TWI368295B (en) 2006-12-19 2007-10-03 Semiconductor device having a multilayer interconnection structure
CN2007101678515A CN101207108B (zh) 2006-12-19 2007-10-26 具有多层互连结构的半导体器件
CN2009101424024A CN101582410B (zh) 2006-12-19 2007-10-26 具有多层互连结构的半导体器件
CN201010578396XA CN102082139B (zh) 2006-12-19 2007-10-26 具有多层互连结构的半导体器件
US11/868,102 US8207610B2 (en) 2006-12-19 2007-11-14 Semiconductor device having a multilayer interconnection structure
US13/015,594 US8299619B2 (en) 2006-12-19 2011-01-28 Semiconductor device having a multilayer interconnection structure
US13/483,044 US8791570B2 (en) 2006-12-19 2012-05-29 Semiconductor device having a multilayer interconnection structure
US14/322,491 US9209111B2 (en) 2006-12-19 2014-07-02 Semiconductor device having a multilayer interconnection structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006341823A JP4731456B2 (ja) 2006-12-19 2006-12-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011033370A Division JP5365649B2 (ja) 2011-02-18 2011-02-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2008153549A true JP2008153549A (ja) 2008-07-03
JP4731456B2 JP4731456B2 (ja) 2011-07-27

Family

ID=39526148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006341823A Expired - Fee Related JP4731456B2 (ja) 2006-12-19 2006-12-19 半導体装置

Country Status (4)

Country Link
US (4) US8207610B2 (ja)
JP (1) JP4731456B2 (ja)
CN (3) CN101582410B (ja)
TW (1) TWI368295B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053130A1 (ja) * 2010-10-19 2012-04-26 パナソニック株式会社 半導体装置
JP2012174773A (ja) * 2011-02-18 2012-09-10 Toshiba Corp 半導体装置
JP2013120937A (ja) * 2011-12-07 2013-06-17 Freescale Semiconductor Inc ビア故障から保護するための方法及び構造

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188250A (ja) * 2008-02-07 2009-08-20 Panasonic Corp 半導体装置及びその製造方法
JP2011242541A (ja) * 2010-05-17 2011-12-01 Panasonic Corp 半導体集積回路装置、および標準セルの端子構造
KR20130117410A (ko) * 2012-04-17 2013-10-28 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법
JP6214222B2 (ja) * 2013-06-04 2017-10-18 ローム株式会社 半導体装置の製造方法
JP2015060918A (ja) * 2013-09-18 2015-03-30 株式会社東芝 半導体装置
US9449919B2 (en) * 2015-02-12 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, layout design and method for manufacturing a semiconductor device
US10510688B2 (en) 2015-10-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Via rail solution for high power electromigration
JP2018026451A (ja) * 2016-08-10 2018-02-15 エスアイアイ・セミコンダクタ株式会社 半導体装置
US10431541B2 (en) * 2017-03-20 2019-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device, layout pattern and method for manufacturing an integrated circuit
CN113589638B (zh) * 2020-04-30 2024-05-24 中芯国际集成电路制造(上海)有限公司 掩膜版版图和半导体结构
KR20220022779A (ko) * 2020-08-19 2022-02-28 삼성전자주식회사 복수개의 패턴들을 포함하는 반도체 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191540A (ja) * 2003-12-03 2005-07-14 Matsushita Electric Ind Co Ltd 配線構造及びその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289036A (en) * 1991-01-22 1994-02-22 Nec Corporation Resin sealed semiconductor integrated circuit
JP3004083B2 (ja) * 1991-06-21 2000-01-31 沖電気工業株式会社 半導体装置及びその製造装置
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
JP4460669B2 (ja) * 1999-03-19 2010-05-12 株式会社東芝 半導体装置
JP2001196372A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置
JP3819670B2 (ja) 2000-04-14 2006-09-13 富士通株式会社 ダマシン配線を有する半導体装置
JP3790469B2 (ja) 2001-12-21 2006-06-28 富士通株式会社 半導体装置
US6650010B2 (en) * 2002-02-15 2003-11-18 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips
JP2003257970A (ja) 2002-02-27 2003-09-12 Nec Electronics Corp 半導体装置及びその配線構造
JP2004031439A (ja) * 2002-06-21 2004-01-29 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7692315B2 (en) * 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
CN1261998C (zh) * 2002-09-03 2006-06-28 株式会社东芝 半导体器件
US6940108B2 (en) * 2002-12-05 2005-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Slot design for metal interconnects
JP2004273523A (ja) 2003-03-05 2004-09-30 Renesas Technology Corp 配線接続構造
JP2004296644A (ja) 2003-03-26 2004-10-21 Toshiba Corp 半導体装置
JP3778445B2 (ja) * 2003-03-27 2006-05-24 富士通株式会社 半導体装置
US7042097B2 (en) * 2003-06-06 2006-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for reducing stress-induced voiding in an interconnect of integrated circuits
JP4342854B2 (ja) * 2003-07-09 2009-10-14 株式会社東芝 半導体装置及びその製造方法
US6977435B2 (en) * 2003-09-09 2005-12-20 Intel Corporation Thick metal layer integrated process flow to improve power delivery and mechanical buffering
KR100555524B1 (ko) * 2003-11-01 2006-03-03 삼성전자주식회사 반도체 장치의 본딩패드 및 그 제조방법
JP2005268748A (ja) * 2004-02-18 2005-09-29 Nec Electronics Corp 半導体装置及びその製造方法
JP2005259968A (ja) * 2004-03-11 2005-09-22 Toshiba Corp 半導体装置
JP4339731B2 (ja) 2004-03-29 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP4703129B2 (ja) * 2004-05-06 2011-06-15 富士通セミコンダクター株式会社 半導体装置およびその製造方法、設計方法
JP2005353676A (ja) 2004-06-08 2005-12-22 Seiko Epson Corp 半導体装置、半導体装置の製造方法及び半導体装置の検査方法。
US7227266B2 (en) * 2004-11-09 2007-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure to reduce stress induced voiding effect
JP4688526B2 (ja) * 2005-03-03 2011-05-25 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7927966B2 (en) * 2006-12-12 2011-04-19 Nxp B.V. Method of manufacturing openings in a substrate, a via in substrate, and a semiconductor device comprising such a via

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191540A (ja) * 2003-12-03 2005-07-14 Matsushita Electric Ind Co Ltd 配線構造及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053130A1 (ja) * 2010-10-19 2012-04-26 パナソニック株式会社 半導体装置
JPWO2012053130A1 (ja) * 2010-10-19 2014-02-24 パナソニック株式会社 半導体装置
JP5938712B2 (ja) * 2010-10-19 2016-06-22 パナソニックＩｐマネジメント株式会社 半導体装置
JP2012174773A (ja) * 2011-02-18 2012-09-10 Toshiba Corp 半導体装置
US8723331B2 (en) 2011-02-18 2014-05-13 Kabushiki Kaisha Toshiba Semiconductor device
JP2013120937A (ja) * 2011-12-07 2013-06-17 Freescale Semiconductor Inc ビア故障から保護するための方法及び構造

Also Published As

Publication number Publication date
US20110121460A1 (en) 2011-05-26
CN101582410B (zh) 2011-07-27
CN102082139A (zh) 2011-06-01
US20120261833A1 (en) 2012-10-18
CN102082139B (zh) 2012-10-03
TW200828504A (en) 2008-07-01
US8299619B2 (en) 2012-10-30
US9209111B2 (en) 2015-12-08
CN101207108B (zh) 2010-12-15
CN101207108A (zh) 2008-06-25
US20080142977A1 (en) 2008-06-19
JP4731456B2 (ja) 2011-07-27
CN101582410A (zh) 2009-11-18
US20140312507A1 (en) 2014-10-23
US8791570B2 (en) 2014-07-29
US8207610B2 (en) 2012-06-26
TWI368295B (en) 2012-07-11

Similar Documents

Publication Publication Date Title
JP4731456B2 (ja) 半導体装置
US7632751B2 (en) Semiconductor device having via connecting between interconnects
CN103000612B (zh) 半导体器件以及制造半导体器件的方法
US20070023917A1 (en) Semiconductor device having multilayer wiring lines and manufacturing method thereof
JP4675393B2 (ja) 半導体装置および半導体装置の製造方法
JP2005051247A (ja) 金属−絶縁物−金属キャパシタおよび配線構造
JP2012038961A (ja) 半導体装置及び半導体装置の製造方法
US20100323477A1 (en) Interconnections of an integrated electronic circuit
US8749028B2 (en) Semiconductor device with silicon through electrode and moisture barrier
JP2008177249A (ja) 半導体集積回路のボンディングパッド、その製造方法、半導体集積回路、並びに電子機器
US20090108404A1 (en) Semiconductor device
JP4713936B2 (ja) 半導体装置
JP2004221498A (ja) 半導体装置の製造方法および半導体装置
JP5365649B2 (ja) 半導体装置
US20080246155A1 (en) Semiconductor device and method of fabricating the same
JP2008300385A (ja) 配線構造およびその製造方法
KR101602762B1 (ko) 인위적으로 틸트된 비아 커넥션
JP2008294403A (ja) 半導体装置
JP2006196820A (ja) 半導体装置及びその製造方法
JP2009099833A (ja) 半導体装置及びその製造方法
JP2010003894A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4731456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees