JP2008041948A - 半導体装置 - Google Patents

Abstract

【課題】 ゲート配線に高電圧が印加されることがあっても、半導体装置のゲート絶縁膜が破壊されてしまうことがないように保護する回路が組み込まれている半導体装置を提供する。
【解決手段】 ゲート配線ＧＷと低電圧側電極Ｅの間に、コンデンサ１８と抵抗２０の直列回路が接続されている。コンデンサ１８の容量は、スイッチング構造１２のゲート電極Ｇとゲート絶縁膜と半導体領域で形成されるコンデンサ成分の容量よりも小さい。抵抗２０の抵抗値は、ゲート配線ＧＷに所定のオン電圧を印加したときに、コンデンサ１８が短絡していても、スイッチング構造１２のゲート絶縁膜に対向している半導体領域にチャネルを形成する電圧をゲート電極Ｇに発生させる抵抗値に設定されている。
【選択図】 図１

Description

本発明は、半導体装置に関する。特に、半導体装置のゲート電極に接続されているゲート配線に静電気等に由来する高電圧が印加されたときに、ゲート絶縁膜を高電圧から保護する回路を内蔵する半導体装置に関する。

特許文献１に、ゲート絶縁膜を高電圧から保護するために、ゲート配線と低電圧側電極の間にコンデンサを接続する技術が開示されている。半導体装置は、ゲート電極とゲート絶縁膜と半導体領域によってコンデンサとして機能する構造を備えている。そのコンデンサ成分が容量を持つのに対し、特許文献１の技術では、そのコンデンサ成分の容量よりも小さな容量のコンデンサでゲート配線と低電圧側電極を接続する。
容量の小さいコンデンサがゲート配線と低電圧側電極の間に接続されていると、ゲート配線に静電気等に由来する高電圧が印加されたときに、ゲート絶縁膜が破壊するよりも先にコンデンサを形成している絶縁膜が破壊されてコンデンサが短絡する。コンデンサが短絡すると、ゲート電極に高電圧が印加されることがなく、ゲート絶縁膜が破壊されることが防止される。

特開２００１−２８４５７９号公報

ゲート配線と低電圧側電極の間に保護用コンデンサを接続した半導体装置の場合は、正常に動作しない半導体装置を出荷してしまう可能性がある。ゲート配線に静電気等に由来する高電圧が印加される現象は、専ら半導体装置の製造過程で生じる。そこで、半導体装置が完成した段階で既に保護用コンデンサが短絡している可能性がある。短絡したコンデンサでゲート配線と低電圧側電極を接続していると、ゲート配線に予め設定されているオン電圧を印加しても、半導体装置はオンしない。

完成した半導体装置をダイシングする際に、保護用のコンデンサを合わせてダイシングすれば、上記の問題は生じない。しかしながら、この場合には、ゲート絶縁膜を高電圧から保護する回路が全く無くなってしまう。使用環境が苛酷である場合には、ゲート配線に高電圧が印加されることがある。ゲート絶縁膜を高電圧から保護する回路がなければ、ゲート配線に高電圧が印加されたときに、いきなりゲート絶縁膜が破壊されてしまう。

本発明の一つの目的は、製造過程で保護用コンデンサが短絡してしまっても、正常に動作する半導体装置を提供することである。
本発明の他の一つの目的は、使用環境が苛酷であってゲート配線に高電圧が印加されることがあっても、いきなりゲート絶縁膜が破壊されてしまうことがないように保護する保護回路が組み込まれている半導体装置を提供することである。
本発明のさらに他の目的は、半導体装置の保護回路が機能したことを報知することによって、事前に必要な措置を講じられるようにした半導体装置を提供することである。

本発明の半導体装置は、高電圧側電極に接続されている高電圧側領域と低電圧側電極に接続されている低電圧側領域の間を伸びている半導体領域にゲート絶縁膜を介して対向しているゲート電極を備えている。そのゲート電極に接続されているゲート配線と低電圧側電極の間にコンデンサと抵抗の直列回路が接続されている。そのコンデンサの容量は、ゲート電極とゲート絶縁膜と半導体領域で形成されるコンデンサ成分の容量よりも小さい。また、前記した抵抗の抵抗値は、ゲート配線に所定のオン電圧を印加したときに、たとえコンデンサが短絡していても、ゲート絶縁膜に対向している半導体領域にチャネルを形成する電圧をゲート電極に発生させる抵抗値に設定されている。

上記の半導体装置によると、ゲート電極に高電圧が印加されたときに、いきなりゲート絶縁膜が破壊されることはない。それに先立って、保護用コンデンサが短絡し、ゲート絶縁膜が破壊されるほどの高電圧がゲート電極に印加されないようにするからである。
製造工程で保護用コンデンサが短絡したとしても、所定の抵抗値を持つ抵抗が挿入されていることから、ゲート配線に所定のオン電圧が印加されれば、半導体装置はオンする。半導体装置は正常に動作することができる。動作しない半導体装置を出荷することはない。なお、半導体装置を使用している間にゲート配線に高電圧が印加され、保護用コンデンサが短絡したとしても、その半導体装置はなおも正常に動作を続ける。保護用コンデンサが短絡したことを検知すれば、半導体装置が正常に動作していている間に、保護用コンデンサが短絡していない半導体装置に交換することができ、半導体装置が正常に動作し続けられるようにすることができる。

本発明の半導体装置では、半導体領域と抵抗が同一の半導体基板に形成されており、ゲート絶縁膜と同一の絶縁膜でコンデンサが形成されていることが好ましい。
上記の半導体装置によると、一つの半導体基板に保護回路を形成することができる。さらに、ゲート絶縁膜と同一の絶縁膜でコンデンサを形成することもできるため、保護回路付の半導体装置の製造工程を簡略化できる。ゲート絶縁膜と同一の絶縁膜でコンデンサを形成しても、対向する電極のサイズ等によって、ゲート配線と低電圧側電極の間に挿入するコンデンサの容量がゲート電極とゲート絶縁膜と半導体領域で形成されるコンデンサ成分の容量よりも小さいという関係を実現することができる。

本発明の半導体装置では、コンデンサを形成する絶縁膜の厚みが、ゲート絶縁膜の厚みよりも薄い関係であってもよい。
この場合、ゲート絶縁膜の寿命（耐久性）よりも、コンデンサを形成する絶縁膜の寿命の方が短い。ゲート配線に静電気等に由来する高電圧が繰り返し印加される場合も、ゲート絶縁膜よりも先に、コンデンサを形成する絶縁膜が破壊する。半導体装置が突然に動作しなくなる事態の発生を防止できる。

本発明の半導体装置は、同一の半導体基板内に、電力供給用の半導体構造と、電流検出用の半導体構造が形成されている場合に特に有効である。この場合、電流検出用の半導体構造のゲート絶縁膜が破壊されやすく、それに対策するための保護回路の存在が重要となる。
この場合の半導体装置は、同一の半導体基板に、高電圧側電極に接続されている高電圧側領域と、低電圧側電極に接続されている低電圧側領域と、高電圧側領域と低電圧側領域の間を伸びている半導体領域と、その半導体領域にゲート絶縁膜を介して対向している複数個のゲート電極を備えている。高電圧側領域は、複数個のゲート電極に対応して複数の領域に分割されていてもよいし、複数個のゲート電極に対して共通であってもよい。低電圧側領域も、複数個のゲート電極に対応して複数の領域に分割されていてもよいし、複数個のゲート電極に対して共通であってもよい。半導体領域も、複数個のゲート電極に対応して複数の領域に分割されていてもよいし、複数個のゲート電極に対して共通であってもよい。
複数個のゲート電極の内の１つのゲート電極で形成されるコンデンサ成分の容量は、残余のゲート電極で形成されるコンデンサ成分の容量よりも小さい。電力供給用の半導体構造のためのゲート電極で形成されるコンデンサ成分の容量が大きいのに対し、電流検出用の半導体構造のためのゲート電極で形成されるコンデンサ成分の容量は小さい。
その容量が小さい電流検出用の半導体構造のためのゲート電極のゲート配線と低電圧側電極の間に、コンデンサと抵抗の直列回路が接続されている。そのコンデンサの容量は、前記した容量が小さいコンデンサ成分（電流検出用の半導体構造のためのゲート電極とゲート絶縁膜と半導体領域で形成される擬似的コンデンサの容量）の容量よりも小さい。また保護回路の抵抗の抵抗値は、ゲート配線に所定のオン電圧を印加したときに、たとえ保護用コンデンサが短絡していても、ゲート絶縁膜に対向している半導体領域にチャネルを形成する電圧をゲート電極に発生させる抵抗値に設定されている。

上記の半導体装置によると、破壊されやすい電流検出用のゲート絶縁膜を保護する回路が確保される。また電流検出用の半導体構造は、保護用コンデンサが短絡した後も、正常に動作し続ける。

本発明の半導体装置では、半導体装置が正常に動作している間に、保護用コンデンサが短絡したのか短絡していないのかが分かることが好ましい。このために、コンデンサと抵抗の直列回路で形成されている保護回路付の半導体装置に、直列回路を流れる電流値を検知する手段と、検知した電流値が予め設定されている電流値を超えたことを何らかの手段で報知する手段を備えていることが好ましい。

上記の半導体装置によると、コンデンサが短絡していない直列回路に流れる電流値と、
コンデンサが短絡している直列回路に流れる電流値は相違することから、コンデンサが短絡していないのか短絡しているのかの別が報知される。
半導体装置が正常に動作している間にコンデンサが短絡したことがわかるので、コンデンサが短絡していない半導体装置に交換するといったことが可能となり、半導体装置を使用するシステムの信頼性が向上する。

本発明の半導体装置によると、ゲート配線に静電気等に由来する高電圧が印加されたときに、ゲート絶縁膜が破壊されることを防止できる。また、保護用コンデンサが短絡しても、半導体装置を正常に動作し続けることを可能とする。
請求項５の半導体装置によると、半導体装置の動作が異常になるのに先立って、半導体装置の寿命が近いことを認識することができる。

本実施例の特徴を列記する。
（第１形態） 半導体領域のゲート電極と、コンデンサを形成する一方の電極が同一の電極で形成されている。
（第２形態） スイッチング構造のためのボディ領域と、抵抗領域を他の半導体領域から分離する分離領域が、同時に形成される。
（第３形態） 半導体領域のゲート絶縁膜と、コンデンサを形成する絶縁膜が同時に形成される。

図面を参照して以下に実施例を詳細に説明する。
（実施例１）
図１は、本実施例の半導体装置１０の回路図を示している。図２は、半導体装置１０のスイッチング構造１２と直列回路１６が形成されている部分の要部断面図を示している。図１を参照して半導体装置１０の概略を説明した後に、図２を参照して半導体装置１０の詳細な構成を説明する。なお、本明細書では、断面図の紙面上下方向の距離を厚みと称し、断面図の紙面左右方向の距離を面積と称することがある。
図１に示しているように、半導体装置１０は、スイッチング構造１２のゲート電極Ｇと制御端子（ゲート端子ともいう）ＧＴを結ぶゲート配線ＧＷと、スイッチング構造１２の低電圧側電極（エミッタ電極ともいう）Ｅの間を直列回路１６で接続している。直列回路１６は、コンデンサ１８と抵抗２０を有している。

図２に示しているように、スイッチング構造１２と直列回路１６は同一の半導体基板に形成されている。スイッチング構造１２と直列回路１６は、高電圧電極（コレクタ電極ともいう）４４と、高電圧電極４４の表面に形成されているｐ^＋型半導体領域４２と、ｐ^＋型半導体領域４２の表面に形成されているｎ⁻型半導体領域４０を共有している。
スイッチング構造１２を、図２の紙面右側に示している。ｎ⁻型半導体領域４０の表面に、島状のｐ⁻型半導体領域（ボディ領域ともいう）３４ａが形成されている。図２では省略しているが、実際には、ｐ⁻型半導体領域３４ａが紙面右側に複数個形成されている。ｐ⁻型半導体領域３４ａ内の表面側に、ｎ^＋型半導体領域（エミッタ領域ともいう）２２が形成されている。ｐ⁻型半導体領域３４ａ内の表面側に、ｐ^＋型半導体領域（ボディコンタクト領域ともいう）３６ａが形成されている。
ボディ領域３４ａ,３４ａ間の表面に、ゲート絶縁膜２５ａが形成されている。ゲート絶縁膜２５ａは、ボディ領域３４ａ, ３４ａに挟まれたｎ⁻型半導体領域４０の表面と、ボディ領域３４ａのｎ^＋型半導体領域２２が形成されていない表面を覆うように形成されている。ゲート絶縁膜２５ａの表面に、ゲート電極２４ａが形成されている。
ｎ^＋型半導体領域２２とｐ^＋型半導体領域３６ａの両方に接続するエミッタ電極２６が形成されている。エミッタ電極２６は、ｎ^＋型半導体領域２２とｐ^＋型半導体領域３６ａの表面に接している。エミッタ電極２６はエミッタ端子Ｅに接続している。ゲート電極２４ａとエミッタ電極２６の間と、エミッタ電極２６が形成されていないｎ^＋型半導体領域２２，ｐ^＋型半導体領域３６ａ，ｐ⁻型半導体領域３４ａ，ｎ⁻型半導体領域４０の表面に、絶縁膜２８が形成されている。

直列回路１６を、図２の紙面左側に示している。ｎ⁻型半導体領域４０の表面側に、ｐ⁻型半導体領域（分離領域）３４ｂが形成されている。ｐ⁻型半導体領域３４ｂ内の表面側に、ｎ⁻型半導体領域（抵抗）２０が形成されている。ｐ⁻型半導体領域３４ｂは、ｎ⁻型半導体領域４０とｎ⁻型半導体領域２０を電気的に分離している。
ｎ⁻型半導体領域２０の一部の表面に、絶縁膜２５ｂが形成されている。絶縁膜２５ｂの厚みはゲート絶縁膜２５ａの厚みと同じであり、絶縁膜２５ｂの面積はゲート絶縁膜２５ａの面積よりも小さい。絶縁膜２５ｂの表面に、電極２４ｂが形成されている。電極２４ｂの厚みは、ゲート電極２４ａの厚みと同じである。電極２４ｂとゲート電極２４ａは図示しないゲート配線ＧＷによって電気的に接続している。電極２４ｂと絶縁膜２５ｂとｎ⁻型半導体領域２０によって、コンデンサ１８（図１を参照）が形成されている。ｎ⁻型半導体領域２０の絶縁膜２５ｂが形成されていない表面に、ｎ^＋型半導体領域３２が形成されている。
ｐ⁻型半導体領域３４ｂの表面のｎ⁻型半導体領域２０が形成されていない部分に、ｐ^＋型半導体領域３６ｂが形成されている。
ｎ^＋型半導体領域３２とｐ^＋型半導体領域３６ｂの両方に接続するエミッタ電極２６が形成されている。エミッタ電極２６は、ｎ^＋型半導体領域３２とｐ^＋型半導体領域３６ｂの表面に接している。このエミッタ電極２６は、スイッチング構造１２のｎ^＋型半導体領域２２とｐ^＋型半導体領域３６ａの両方に接続するエミッタ電極２６と同一である。電極２４ｂとエミッタ電極２６の間と、エミッタ電極２６が形成されていないｐ⁻型半導体領域３４ｂ，ｎ⁻型半導体領域２０，ｎ^＋型半導体領域３２，ｐ^＋型半導体領域３６ｂ，ｎ⁻型半導体領域４０の表面に、絶縁膜２８が形成されている。

スイッチング構造１２の終端部分（紙面中央側）にｐ⁻型半導体領域３８ａが形成されており、直列回路１６の終端部分（紙面中央側と紙面左側）にｐ⁻型半導体領域３８ｂが形成されている。ｐ⁻型半導体領域３８ａ，３８ｂは、ｎ⁻型半導体領域４０の表面からｎ⁻型半導体領域４０の厚み方向に伸びている。スイッチング構造１２がオンしているときに、スイッチング構造１２を移動する電子が、直列回路１６の領域に移動することを防止している。ｐ⁻型半導体領域３８ａの表面にｐ^＋型半導体領域３６ａが形成されており、ｐ⁻型半導体領域３８ｂの表面にｐ^＋型半導体領域３６ｂが形成されている。ｐ^＋型半導体領域３６ａの表面とｐ^＋型半導体領域３６ｂの表面は、エミッタ電極２６に接続している。

図１，２を参照して半導体装置１０の動作について説明する。ゲート端子ＧＴに、所定のオン電圧が印加されていないときには、スイッチング構造１２のゲート絶縁膜２５ａに対向するｐ⁻型半導体領域３４ａ内にチャネルが形成されない。コレクタ電極４４とエミッタ電極２６の間が導通しない。半導体装置１０はオフしている。ゲート端子ＧＴに、所定のオン電圧が印加されると、ゲート絶縁膜２５ａに対向するｐ⁻型半導体領域３４ａ内にチャネルが形成される。ｎ^＋型半導体領域２２とｎ⁻型半導体領域４０の間が導通し、コレクタ電極４４とエミッタ電極２６の間が導通する。半導体装置１０がオンする。
半導体装置１０がオンしても、電極２４ｂとｎ⁻型半導体領域２０の間の絶縁膜２５ａは破壊しない。すなわち、半導体装置１０がオンしても、コンデンサ１８（図１を参照）は短絡しない。

ゲート端子ＧＴに静電気等に由来する高電圧が印加されると、ゲート絶縁膜２５ａが破壊されるよりも前に、絶縁膜２５ｂが破壊される。すなわち、コンデンサ１８（図１を参照）が短絡する。この現象は、スイッチング構造１２のゲート電極２４ａとゲート絶縁膜２５ａとｎ⁻型半導体領域４０で形成されるコンデンサ成分の容量よりも、電極２４ｂと絶縁膜２５ｂとｎ⁻型半導体領域２０で形成されるコンデンサ１８の容量が小さいことによって起こる。
図１から明らかなように、コンデンサ１８が破壊された後は、ゲート配線ＧＷとエミッタ電極Ｅの間を抵抗２０で接続する回路が完成する。すなわち、電極２４ｂとｎ⁻型半導体領域２０の間が短絡する。ｎ⁻型半導体領域２０はｎ型の不純物濃度が低く、電子が流れにくい。すなわち、絶縁膜２５ｂが破壊しても、電極２４ｂとエミッタ電極２６の間は電子が流れにくい。ｎ⁻型半導体領域２０のｎ型の不純物濃度を所定値に設定することによって、絶縁膜２５ｂが破壊しても、ゲート電極２４ａに対向しているｐ⁻型半導体領域３４ａにチャネルを形成する電圧をゲート電極２４ａに発生させることができる。

半導体装置１０の製造方法を説明する。
図７に示すように、ｎ⁻型の半導体基板６０を用意する。次に、ＣＶＤ法を利用して半導体基板６０の表面の全面に酸化シリコンを成膜して保護膜６２を形成する。次に図８に示すように、ｐ⁻型半導体領域３８ａ，３８ｂを形成する部分の保護膜６２を除去した後、半導体基板６０にｐ型の不純物を注入する。スイッチング構造１２と直列回路１６を電気的に分離させるｐ⁻型半導体領域３８ａ，３８ｂが完成する。
次に図９に示すように、保護膜６２を除去した後、半導体基板６０の表面の全面に保護膜６４を形成する。ｐ⁻型半導体領域３４ａ，３４ｂを形成する部分の保護膜６４を除去した後、半導体基板６０にｐ型の不純物を注入する。スイッチング構造１２のｎ^＋型半導体領域２２(図２を参照)とｎ⁻型半導体領域４０を分離させるボディ領域３４ａと、直列回路１６の抵抗２０とｎ⁻型半導体領域４０を分離させる分離領域３４ｂを同時に形成する。図８に示した工程と、図９に示した工程はどちらが先でもよい。
次に図１０に示すように、保護膜６４を除去した後、半導体基板６０の表面の全面に保護膜６６を形成する。抵抗２０を形成する部分の保護膜６６を除去した後、半導体基板６０にｎ型の不純物を注入する。この段階で、直列回路１６の抵抗２０が完成する。

次に図１１に示すように、保護膜６６を除去した後、半導体基板６０の表面の全面に保護膜６８を形成する。スイッチング構造１２のｎ^＋型半導体領域２２と、抵抗２０とエミッタ電極２６（図２を参照）をオーミックコンタクトさせるためのｎ^＋型半導体領域３２を形成する部分の保護膜６８を除去した後、半導体基板６０にｎ型の不純物を注入する。
次に図１２に示すように、保護膜６８を除去した後、半導体基板６０の表面の全面に保護膜７０を形成する。スイッチング構造１２のｐ⁻型半導体領域３４ａ及びｐ⁻型半導体領域３８ａと、エミッタ電極２６をオーミックコンタクトさせるためのｐ⁻型半導体領域３６ａを形成する部分と、直列回路１６のｐ⁻型半導体領域３４ｂ及びｐ⁻型半導体領域３８ｂと、エミッタ電極２６をオーミックコンタクトさせるためのｐ⁻型半導体領域３６ｂを形成する部分の保護膜７０を除去した後、半導体基板６０にｐ型の不純物を注入する。図１１に示した工程と、図１２に示した工程はどちらが先でもよい。

次に図１３に示すように、保護膜７０を除去した後、ゲート絶縁膜２５ａと絶縁膜２５ｂを形成する。ゲート絶縁膜２５ａの面積よりも、絶縁膜２５ｂの面積の方が小さい。次いで、ゲート絶縁膜２５ａの表面にゲート電極２４ａを形成し、絶縁膜２５ｂの表面に電極２４ｂを形成する。ゲート絶縁膜２５ａの厚みと絶縁膜２５ｂの厚みが等しいため、ゲート絶縁膜２５ａと絶縁膜２５ｂを同時に形成できる。
次に図１４に示すように、半導体基板６０の表面の全面と、ゲート絶縁膜２５ａ，２５ｂの側壁と、電極２４ａ，２４ｂの全面を覆うように保護膜２８を形成する。次に半導体基板６０の裏面にｐ型の不純物を注入し、ｐ^＋型半導体領域４２を形成する。この段階で、半導体基板６０からｎ⁻型半導体領域４０とｐ^＋型半導体領域４２が完成する。その後、半導体装置１０を熱処理して、注入した不純物を活性化させる。次に、エミッタ電極２６を形成する部分の保護膜２８を除去し、エミッタ電極２６を形成する。残った保護膜２８は、図２に示している絶縁膜２８になる。ｐ^＋型半導体領域４２の表面にコレクタ電極４４を形成する。

（実施例２）
図３は、本実施例の半導体装置１００の回路図を示している。図４は、半導体装置１００の平面図を簡略的に示している。図５は、図４に示しているＡ−Ａ’線に沿った要部断面図を示している。
図３に示しているように、半導体装置１００は、電力供給用のスイッチング構造１２と電流検出用のスイッチング構造１４を備えている。スイッチング構造１２のゲート電極Ｇ１とスイッチング構造１４のゲート電極Ｇ２は、ゲート配線ＧＷによって、同じ制御端子ＧＴに接続されている。ゲート配線ＧＷと、スイッチング構造１４のエミッタ電極Ｅ２の間を直列回路１６で接続している。直列回路１６は、コンデンサ１８と抵抗２０を有している。スイッチング構造１２と直列回路１６の構成は、実施例１と実質的に同じため説明を省略する。
まず、図４を参照してスイッチング構造１２とスイッチング構造１４の関係について説明する。図４は、スイッチング構造１２のエミッタ電極２６（図５も参照）とスイッチング構造１４のエミッタ電極４６を示している。図示は省略しているが、各々のエミッタ電極２６は互いに接続されている。図４から明らかなように、エミッタ電極２６の面積よりもエミッタ電極４６の面積の方が小さい。すなわち、エミッタ電極２６に流れる電流よりもエミッタ電極４６に流れる電流の方が小さい。

図５に示しているように、スイッチング構造１２とスイッチング構造１４は同一の半導体基板に形成されている。図２と同じ構造の抵抗とコンデンサを有する直列回路１６が、スイッチング構造１４と同一の半導体基板上に形成されている。図５では、図面の簡略化のため直列回路１６を省略している。
スイッチング構造１２は、コレクタ電極４４とエミッタ電極２６の間に形成されている。スイッチング構造１４は、コレクタ電極４４とエミッタ電極４６の間に形成されている。エミッタ電極２６とエミッタ電極４６の間は絶縁膜２８で絶縁されている。エミッタ電極２６はエミッタ端子Ｅ１に接続しており、エミッタ電極４６はエミッタ端子Ｅ２に接続している。スイッチング構造１４の構成は、スイッチング構造１２と実質的に同様なため、同じ参照番号（但し、番号の末尾に付しているアルファベットの添え字は異なることがある）を付して説明を省略する。
電流検出用のスイッチング構造１４のコレクタ電極４４とエミッタ電極４６の間に流れる電流と、電力供給用スイッチング構造１２のコレクタ電極４４とエミッタ電極２６の間に流れる電流は比例関係にある。すなわち。スイッチング構造１４のコレクタ電極４４とエミッタ電極４６の間に流れる電流を測定することによって、スイッチング構造１２のコレクタ電極４４とエミッタ電極２６の間に流れる電流を測定することができる。
図３に示しているように、スイッチング構造１４のゲート電極Ｇ２に接続されているゲート配線ＧＷと、スイッチング構造１４のエミッタ電極Ｅ２の間を直列回路１６で接続している。
図４からも明らかなように、スイッチング構造１２を形成するセルは、スイッチング構造１４を形成するセルの数よりも多い。すなわち、ゲート電極２４ａとゲート絶縁膜２５ａとｎ⁻型半導体領域４０で形成されるコンデンサ成分の容量よりも、ゲート電極２４ｃと絶縁膜２５ｃとｎ⁻型半導体領域４０で形成されるコンデンサ成分の容量の方が小さい。すなわち、ゲート絶縁膜２５ａよりもゲート絶縁膜２５ｃの方が破壊されやすい。しかしながら、半導体装置１００は、ゲート端子ＧＴに静電気等に由来する高電圧が印加されても、ゲート絶縁膜２５ｃが破壊されるよりも前に、絶縁膜２５ｂ（図２を参照）が破壊される。すなわち、コンデンサ１８が短絡する。また、絶縁膜２５ｂが破壊しても、ゲート電極２４ｃに対向しているｐ⁻型半導体領域３４ｃにチャネルを形成する電圧をゲート電極２４ｃに発生させることができる。

（実施例３）
図６は、半導体装置５０の回路図を示している。半導体装置５０は、実施例２の半導体装置１００に、直列回路１６を流れる電流値を検知する電流値検知装置５４と、電流値検知装置５４が検知した電流値が予め設定されている電流値を超えている場合に報知する電流値報知装置５２が接続している。
図示５６は、電圧印加装置を示しており、半導体装置１００のゲート端子ＧＴに電圧を印加することができる。電圧印加装置５６とゲート端子ＧＴの間に電流値検知装置５４が接続されている。半導体装置１００のゲート端子ＧＴに静電気等に由来する高電圧が印加され、直列回路１６のコンデンサ１８が短絡すると、直列回路１６に流れる電流値が、コンデンサ１８が短絡する前に直列回路１６に流れる電流値と相違する。電流値検知装置５４が、所定の電流値（コンデンサ１８が短絡した後に直列回路１６に流れる電流値）を検知すると、電流値報知装置５２が、コンデンサ１８が短絡していることを報知する。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記実施例では、ＩＧＢＴについて説明しているが、本発明の技術はＩＧＢＴに限定されるものではない。例えば、ＭＯＳＦＥＴやＧＴＯ等のように、ゲート電極に電圧を印加することによって装置をオン・オフさせる半導体装置のいずれにも本発明の技術を適用することができる。

上記実施例では、コンデンサを形成する絶縁膜とゲート絶縁膜の厚みが同じである。しかしながら、コンデンサを形成する絶縁膜の厚みを、ゲート絶縁膜の厚みよりも薄くしてもよい、コンデンサを形成する絶縁膜の寿命が、ゲート絶縁膜の寿命よりも短くなり、ゲート絶縁膜よりも先にコンデンサを形成する絶縁膜が破壊する。ゲート絶縁膜を形成する工程と、コンデンサを形成する絶縁膜を形成する工程を別にすればよい。
上記実施例３では、実施例２の半導体装置に、直列回路を流れる電流値を検知する電流値検知装置と、電流値検知装置が検知した電流値が予め設定されている電流値を超えている場合に報知する電流値出力装置が接続している。実施例２の半導体装置に代えて実施例１の半導体装置を使用することもできる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

実施例１の半導体装置の回路図を示す。 実施例１の半導体装置の要部断面図を示す。 実施例２の半導体装置の回路図を示す。 実施例２の半導体装置の平面図を示す。 実施例２の半導体装置の要部断面図を示す。 実施例３の半導体装置の回路図を示す。 実施例１の半導体装置の製造過程を示す。 実施例１の半導体装置の製造過程を示す。 実施例１の半導体装置の製造過程を示す。 実施例１の半導体装置の製造過程を示す。 実施例１の半導体装置の製造過程を示す。 実施例１の半導体装置の製造過程を示す。 実施例１の半導体装置の製造過程を示す。 実施例１の半導体装置の製造過程を示す。

符号の説明

１０,５０，１００：半導体装置
１２，１４：スイッチング構造
１６：直列回路
１８：コンデンサ
２０：抵抗
２４：電極
２５ａ，２５ｃ：ゲート絶縁膜
２５ｂ：絶縁膜
２６，４６：エミッタ電極
４４：コレクタ電極

Claims (5)

1. 高電圧側電極に接続されている高電圧側領域と低電圧側電極に接続されている低電圧側領域の間を伸びている半導体領域にゲート絶縁膜を介して対向しているゲート電極を備えており、
   ゲート配線と低電圧側電極の間にコンデンサと抵抗の直列回路が接続されており、
   前記コンデンサの容量は、ゲート電極とゲート絶縁膜と半導体領域で形成されるコンデンサ成分の容量よりも小さく、
   前記抵抗の抵抗値は、ゲート配線に所定のオン電圧を印加したときに、前記コンデンサが短絡していても、ゲート絶縁膜に対向している半導体領域にチャネルを形成する電圧をゲート電極に発生させる抵抗値に設定されていることを特徴とする半導体装置。
2. 前記半導体領域と前記抵抗が同一の半導体基板に形成されており、
   ゲート絶縁膜と同一の絶縁膜で前記コンデンサが形成されていることを特徴とする請求項１の半導体装置。
3. 前記コンデンサを形成する絶縁膜の厚みが、ゲート絶縁膜の厚みよりも薄いことを特徴とする請求項１の半導体装置。
4. 同一の半導体基板に、高電圧側電極に接続されている高電圧側領域と、低電圧側電極に接続されている低電圧側領域と、高電圧側領域と低電圧側領域の間を伸びている半導体領域と、その半導体領域にゲート絶縁膜を介して対向している複数個のゲート電極を備えており、
   その内の１つのゲート電極で形成されるコンデンサ成分の容量は、残余のゲート電極で形成されるコンデンサ成分の容量よりも小さく、
   容量が小さいゲート電極のゲート配線と低電圧側電極の間に、コンデンサと抵抗の直列回路が接続されており、
   前記コンデンサの容量は、前記の容量が小さいコンデンサ成分の容量よりも小さく、
   前記抵抗の抵抗値は、ゲート配線に所定のオン電圧を印加したときに、前記コンデンサが短絡していても、ゲート絶縁膜に対向している半導体領域にチャネルを形成する電圧をゲート電極に発生させる抵抗値に設定されていることを特徴とする半導体装置。
5. 高電圧側電極に接続されている高電圧側領域と低電圧側電極に接続されている低電圧側領域の間を伸びている半導体領域にゲート絶縁膜を介して対向しているゲート電極を備えており、
   ゲート配線と低電圧側電極の間にコンデンサと抵抗の直列回路が接続されており、
   前記コンデンサの容量は、ゲート電極とゲート絶縁膜と半導体領域で形成されるコンデンサ成分の容量よりも小さく、
   前記抵抗の抵抗値は、ゲート配線に所定のオン電圧を印加したときに、前記コンデンサが短絡していても、ゲート絶縁膜に対向している半導体領域にチャネルを形成する電圧をゲート電極に発生させる抵抗値に設定されている半導体装置に、
   前記直列回路を流れる電流値を検知する手段と、
   検知した電流値が予め設定されている電流値を超えたことを報知する手段と、
   が付加されていることを特徴とする半導体装置。

Images