JPH03239357A - マイクロ波集積回路用キャパシタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロ波集積回路又はモノリシックマイク
ロ波集積回路に関し、特に金属膜−絶縁膜−金属膜（以
下、ＭＩＭと略記する）形のキャパシタの改良に関する
ものである。

〔従来の技術〕

第４図（ａ）〜（ｄ）は従来の５ｉＬＳＩ回路における
ＭＯＳ）ランジスタをサージから守るために用いられる
様々な保護回路の回路構成図である。図において、１４
はダイオード、１５はツェナーダイオード、１６はトラ
ンジスタ、そして１７はスパークギャップであり、これ
らを用いて槽底されたものが従来から用いられており、
いずれも人力部に入力抵抗３が設けられている。そして
、これらの回路を実現するためのダイオード、トランジ
スタは半導体基板上にｐｎジャンクションやＭＯＳトラ
ンジスタを作製することで得られる。また、入力抵抗３
には金属抵抗、ポリシリコン、シリサイド、注入抵抗な
どが用いられる。

次に動作について説明する。

図（ａ）の回路において、プラスの電圧のサージが人力
するとダイオード１４を通してドレイン端子２０にバイ
パスされ、ゲートキャパシタを保護する。また、マイナ
スのサージのときはソース端子１９にバイパスされる。

図（ｂ）の回路では２個のツェナーダイオード１５を反
対方向に直列接続しているから、プラス又はマイナスの
電圧のサージが人力したときは片側のツェナーダイオー
ドは正方向に、もう片側のツェナーダイオードはツェナ
ー降伏電圧以上にバイアスされる。その結果、サージは
ソース端子１９にバイパスされ、ゲートキャパシタは保
護される。

図（Ｃ）の回路ではゲート電圧とドレイン電圧を等電位
にしたトランジスタ１６ａとゲート電圧とソース電圧を
等電位にしたトランジスタ１６ｂとが直列に接続されて
いる。この場合、片側のトランジスタは等価的にダイオ
ード特性を示し、トランジスタのしきい値電圧以上の電
圧がドレインに印加されたときに電流が流れる。そして
もう片側のトランジスタは等価的に抵抗とみなせ、これ
ら２つのトランジスタは入ツノされるサージの電圧が正
であるか負であるかでダイオードの役割をはたしたり、
抵抗の役割をはたしたりする。つまり、入力したサージ
はトランジスタ１６のしきい値以上の電圧ならソース端
子１９にバイパスされる。

図（ｄ）の回路は図（ａ）の回路とほぼ同じであるが、
図（ａ）の回路の保護能力を上回る電圧が入力したとき
はスパークギャップ１７で放電してソース端子■９にバ
イパスされることになる。

なお、上記全ての回路で、入力抵抗３は保護回路のダイ
オードやトランジスタに入力するサージ電流のピークを
小さくするために挿入されているが、ゲートの人力イン
ピーダンスが十分大きいため、回路特性に影響を与える
ことはない。

〔発明が解決しようとする課題〕

従来のサージ保護回路ば以上のように構成されているの
で、ダイオードやトランジスタが必要であり、半導体基
板上に作製された回路でなＬＪればモノリシックに作製
できない。このため、マイクロ波回路で多用されるザフ
ァイヤ基板のような誘電体基板上に回路構成する場合に
は用いることができない。また、ＧａＡｓのような半絶
縁性半導体基板上に作製するときもダイオードやトラン
ジスタを作製するために半導体部分を用いねばならず、
このことは回路の集積化の妨げとなる。従って、Ｓ　ｉ
　ＬＳ　Ｉに用いられる保護回路はＭＴＭキャパシタを
多く有し、その保護が重要であるマイクロ波回路やモノ
リシックマイ・フロ波集積回路には不向きである。

この発明は上記のような問題点を解消するためになされ
たもので、ダイオードやトランジスタを用いることなく
、マイクロ波集積回路用キャパシタを得ることを目的と
する。

また、回路の集積化を妨げることなく、マイクロ波集積
回路用キャパシタを得ることを目的とする。

（課題を解決するための手段〕 この発明に係るマイクロ波集積回路用キャパシタは、メ
インのキャパシタと比べて低電界で電流リークがおこる
キャパシタを、メインのキャパシタに平行に接続すると
ともに、人力部に抵抗を接続したものである。

さらに、第２の発明はメインのキャパシタと保護回路を
積層化したものである。

（作用〕 この発明においては、メインのキャパシタより低電界で
電流リークするキャパシタを、メインのキャパシタに平
行に接続するとともに、入力部に抵抗を接続したから、
サージ電圧が入力したときには保護回路のキャパシタを
通って電流がバイパスされるとともに、入力部の抵抗で
保護回路のキャパシタが破壊しないように電流を小さく
することができる。

また、メインのキャパシタと保護回路を積層化したので
、回路の集積化を妨げることがない。

「実施例〕　　　　　　　　　　０ 以下、この発明の一実施例を図について説明する。

第１図は本発明の一実施例によるマイクロ波集積回路用
キャパシタの回路図であり、図において、第４図と同一
符号は同一または相当部分を示し、１はメインキャパシ
タ２と平行に人力抵抗３と共に設けられた保護回路用キ
ャパシタ、５は出力端子である。第４図の従来のＭＯＳ
キャパシタの保護回路と対比させると、保護回路用キャ
パシタ１はダイオード１４．ツェナーダイオード１５．
トランジスタ１６にあたる。またメインキャパシタ２は
ゲート端子１８に接続され、出力端子５はソース端子１
９．ドレイン端子２０と等価と考えればよい。

次に第１図に示した回路の実現例における断面図を第２
図を用いて説明する。誘電体又は半絶縁性基板７上に形
成された上記保護回路用キャパシタ１は金属９と保護回
路用絶縁膜１０と金属１１から構成されたＭＩＭ構造を
有し、メインのキャパシタ２は金属７とキャパシタ用絶
縁膜８と配線金属９からなるＭＩＭ構造を有している。

ここで保護回路のキャパシタ１はメインのキャパシタ２
より小さい容量となるよう、絶縁膜１０の膜厚を厚く、
面積を小さくしている。入力抵抗３は抵抗金属１３によ
り形成される。入力端子４と出力端子５は配線金属１１
によって引き出される。なお、絶縁膜■２は配線金属１
１と金属９の間との絶縁性を高めるためのもので電流リ
ークの少ない絶縁膜を用いる。

次に動作を第１図を用いて説明する。

入力端子４に入力した正又は負のサージ電圧はメインの
キャパシタ２を破壊する前に、保護回路用キャパシタ１
を通して出力端子５にバイパスされる。ここで、保護回
路用キャパシタ１は一度電流のリークが始まると入力抵
抗３による電圧降下が起こり、実効的に保護回路用キャ
パシタ１の絶縁破壊を生じさせる程の電圧はかからない
。そのため、繰り返しサージ電圧に対する保護回路とし
て機能する。

ここで、保護回路用キャパシタ１とメインキャパシタ２
について説明し、保護回路が動作するしくみ、及びその
作製条件について述べる。

今、第３図（ａ）は等しい絶縁膜厚を有するＭＩＭキャ
パシタの電圧−電流特性である。ここで、電圧の１７２
乗に対して電流は指数関数的に増加するのはよく知られ
ている。図中の（１）と（２）のカーブは成膜条件を変
えることで電流リークの多い絶縁膜（（１）のカーブに
対応）や電流リークの少ない絶縁膜（（２）のカーブに
対応）が作製できることを示している。例えば、Ｓ　ｒ
　Ｎ　１１膜やＴａｇ、膜は第３図（ａ）に示すような
電圧−電流特性を示し、ＳｉやＴａの組成が増加すると
ともに（２）のカーブから（１）のカーブのような電流
リークの多い絶縁膜に膜質が変化する。これは、例えば
ＳｉＨ４とＮ　Ｈ３（又はＮ２）ガスを用いたプラズマ
ＣＶＤでＳｉＮ膜を作製するときに５ｉＨａの流量比を
増加させることで容易に構成できる。この結果、第３図
（ａ）に示す（１）と（２）のカーブのＭＩＭキャパシ
タをそれぞれ本発明の保護回路用キャパシタとメインキ
ャパシタとに応用すれば良いことがわかる。

次に第３図（ｂ）に入力抵抗の効果を示した。

人力抵抗がないときは保護回路用キャパシタは破線で示
すようにメインのキャパシタより低い電圧で絶縁破壊し
てしまい、繰り返しサージを保護することはできなくな
る。しかし入力抵抗があると実線のように保護回路を破
壊することなくサージ電流をバイパスすることができる
。ここで抵抗の値Ｒは、 路が破壊することなく、最も多くサージ電流をバイパス
できる。例えば絶縁膜に１０００入のＳｉＮ膜を用いれ
ば、破壊電圧８０Ｖ、破壊電流１ｍＡなので、Ｒは大体
１００にΩ程度である。膜厚１５００ÅのＷＳｉＸＮ、
ば約１にΩ／口のシート抵抗を有するのでＬｏｏｋΩは
１００シートで遠戚できる。キャパシタ上にクランク状
に１００シートの配線をすることは容易であるから抵抗
金属１３はキャパシタ上に形成できることとなる。

次に保護回路のキャパシタ容量はメインのキャパシタ容
量に比べて無視できる程小さいことが望ましいことから
、これを実現するために保護回路０ 用のキャパシタの絶縁膜厚を２倍程度に、キャパシタ面
積を１１５〜１／１０程度にすれば、保護回路用キャパ
シタの容量がメインのキャパシタの容量に与える影響は
１０％以下とすることができる。このようして保護回路
のキャパシタの容量を下げることは、回路が通常１０Ｖ
以下で動作しているときのリーク電流を低減するという
点でも効果的である。以上のようにして得られる、保護
回路用キャパシタとメインキャパシタの電圧−電流特性
を第３図（Ｃ）に示す。この図に示されるように保護回
路が効果的に動作することが理解できる。

またメインのキャパシタと保護回路用のキャパシタを積
層して装置を構成したので、回路の集積化を妨げること
なく保護回路を付加することができる。

なお、本発明では保護回路用キャパシタと直列に人力抵
抗が接続されており、従来例のようにメインキャパシタ
と人力抵抗は直列になっていないが、これはマイクロ波
回路においては、人力インピーダンスは抵抗と比べて小
さくないため、メインのキャパシタに直列に接続すると
回路特性に影響を与えてしまうからである。

なお、上記実施例では電流リークの量を作製条件により
制御できる絶縁膜としてＳ　ｉＮｘ膜を用いたが、この
絶縁膜の構成材料はこれに限るものではなく、例えばＴ
ａｇＸ膜や５ｉｎＸ膜、ＡＩＮＸ膜など、金属又は半導
体の組成と酸素、窒素の組成比を自由に変化できる絶縁
体であれば良い。

また絶縁膜の作製方法は、プラズマＣＶＤ以外の、例え
ば、スパッタ渾着や電子ビーム蒸着でも良い。

また、上記実施例では抵抗金属にＷＳｉＸＮｙを用いた
が、Ｔ　ａ　Ｎ　ｘを用いても同様の効果を期待するこ
とができる。

〔発明の効果〕

以上のようにこの発明に係るマイクロ波集積回路用キャ
パシタによれば、メインのキャパシタと比べて低電界で
電流リークがおこるキャパシタを、メインのキャパシタ
に平行に接続するとともに、人力部に抵抗を接続した構
成としたから、ダイオードやＩ・ランジスタを用いるこ
となくキャパシタ１ ２ の保護回路を得ることができ、半導体基板上はもちろん
のこと、誘電体基板上においても保護回路をモノリシン
クに作製することができる。

さらに、メインのキャパシタと保護回路用キャパシタと
が積層された構造を有するようにしたので、回路の集積
化を妨げられることな（保護回路を付加することができ
るという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるマイクロ波集積回路
用キャパシタの回路図、第２図はこの発明の実施例によ
るマイクロ波集積回路用キャパシタの構造を示す断面図
、第３図（ａ）〜（Ｃ）は本発明のマイクロ波集積回路
用キャパシタによる電圧−電流特性を示した図、第４図
（ａ）〜（ｄ）は従来のサージ保護に用いられる保護回
路の回路図である。 １・・・保護回路のキャパシタ、２・・・メインキャパ
シタ、３・・・入力抵抗、４・・・入力端子、５・・・
出力端子、６・・・誘電体又は半絶縁性基板、７・・・
金属、８・・・キャパシタ用絶縁膜、９・・・金属、１
０・・・保護回路用絶縁膜、１１・・・金属、１２・・
・絶縁膜、１３・・・抵抗金属、Ｉ４・・・ダイオード
、Ｉ５・・・ツェナーダイオード、１６・・・トランジ
スタ、１７・・・スパークギヤツブ、１８・・・ゲート
端子、１９・・・ソース端子、２０・・・ドレイン端子
。 なお図中同一符号は同−又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）マイクロ波集積回路又はモノシリックマイクロ波
   集積回路の誘電体基板あるいは半絶縁性基板の一主面に
   形成されるキャパシタにおいて、所定の容量をもつメイ
   ンのキャパシタと、 該メインキャパシタに並列に接続され、容量の小さい保
   護回路用キャパシタと、該保護回路用キャパシタに直列
   に接続された抵抗との直列接続体とを備え、 上記メインのキャパシタに、電流リークが高電界におい
   て起こる絶縁膜を用いるとともに、上記保護回路用のキ
   ャパシタに、電流リークが低電界でおこる絶縁膜を用い
   たことを特徴とするマイクロ波集積回路用キャパシタ。
2. （２）前記メインのキャパシタ及び保護回路用キャパシ
   タは積層された構造であることを特徴とする特許請求の
   範囲第１項記載のマイクロ波集積回路用キャパシタ。