JP2008010571A - 半導体装置、ledヘッド及び画像形成装置 - Google Patents

半導体装置、ledヘッド及び画像形成装置 Download PDF

Info

Publication number
JP2008010571A
JP2008010571A JP2006178349A JP2006178349A JP2008010571A JP 2008010571 A JP2008010571 A JP 2008010571A JP 2006178349 A JP2006178349 A JP 2006178349A JP 2006178349 A JP2006178349 A JP 2006178349A JP 2008010571 A JP2008010571 A JP 2008010571A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating layer
semiconductor
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006178349A
Other languages
English (en)
Other versions
JP4302720B2 (ja
Inventor
Hironori Furuta
裕典 古田
Mitsuhiko Ogiwara
光彦 荻原
Hiroyuki Fujiwara
博之 藤原
Yuuki Igari
友希 猪狩
Masataka Muto
昌孝 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Digital Imaging Corp
Original Assignee
Oki Data Corp
Oki Digital Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp, Oki Digital Imaging Corp filed Critical Oki Data Corp
Priority to JP2006178349A priority Critical patent/JP4302720B2/ja
Priority to EP07111023A priority patent/EP1873825A3/en
Priority to US11/819,385 priority patent/US20080042155A1/en
Priority to CN200710127114.2A priority patent/CN101097983B/zh
Publication of JP2008010571A publication Critical patent/JP2008010571A/ja
Application granted granted Critical
Publication of JP4302720B2 publication Critical patent/JP4302720B2/ja
Priority to US13/688,432 priority patent/US20130089358A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • G03G15/04Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036Details of illuminating systems, e.g. lamps, reflectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Device Packages (AREA)
  • Facsimile Heads (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 半導体ウエハのダイシング時に下地絶縁層11が外力を受けて剥離する。
【解決手段】 基板10上の下地絶縁層11に対し、基板10の端部に分離して形成されている分離パターン部15を設け、ダイシング時に分離パターン部15の微小分離部分15aを剥離させて下地絶縁層11に外力が加わり膜剥離が広がることを防止する。
【選択図】 図1

Description

本発明は、LED(Light Emitting Diode)アレイ等として用いられる半導体装置、該半導体装置を含むLEDヘッド及び画像形成装置に関する。
電子写真方式の画像形成装置では、多数のLEDを配列させたLEDアレイチップと、駆動回路の設けられているドライバチップとを組み合わせたLEDヘッドが用いられている。
そして、この種の画像形成装置では高解像度が要求されるため、複数のLEDアレイチップと、複数のドライバチップとを支持基板に実装したLEDヘッドが採用されている。
ところで、実装するチップ数を減らすために、駆動回路を形成した半導体基板上に、予めLED素子を設けた半導体薄膜を固着し、各LED素子と駆動回路とを配線パターンにより電気的に接続した構成の半導体装置が提案されている(特許文献1)。
このような半導体装置は、半導体ウエハ上に形成した下地絶縁層に多数の半導体薄膜を固着した後、半導体ウエハをダイシングすることで製造されている。
特開2004−179641号公報
しかし、上記したようにダイシングにより半導体装置を製造する場合には、ダイシングソーにより切断位置において下地絶縁層に大きな外力が加わり、半導体基板から下地絶縁層や切断位置付近の基板上に設けられた多層配線などの積層膜を構成する絶縁膜層や金属膜層が剥離して破断し、又下地絶縁層及び切断領域付近の積層膜を構成する膜の剥離に伴って更に半導体薄膜が下地絶縁層から剥離する虞れがあった。
本発明は、下地絶縁層が剥離することのない構造の半導体装置、この半導体装置を用いたLEDヘッド及び画像形成装置を提供することを目的とする。
第1の発明は、半導体ウエハをダイシングして形成される半導体薄膜内に備えられた半導体装置であって、基板及び該基板上に設けられる下地絶縁層と、下地絶縁層上に設けられる半導体素子とを備え、
基板上の端部に下地絶縁層に対して分離して形成され、ダイシング時に下地絶縁層の剥離を阻止する分離パターン部を有することを特徴としている。
他の発明は、上記半導体素子がLEDである上記半導体装置と、この半導体装置が実装された実装基板と、各LEDからの出射光を集光するレンズアレイとを含むLEDヘッドである。
更に他の発明は、上記LEDヘッドと、LEDヘッドからの出射光で露光されて静電潜像が形成される感光体と、静電潜像を現像するための現像器とを含む画像形成装置である。
第2の発明は、半導体ウエハをダイシングして形成される半導体装置であって、基板及び該基板上に設けられる下地絶縁層と、該下地絶縁層上に固着される半導体素子を有する半導体薄膜とを備え、基板上の少なくともダイシング位置近傍の端部に、下地絶縁層の端部を押さえる剥離防止パターン部を有することを特徴としている。
他の発明は、第2の発明の半導体装置を含むLEDヘッド、及び該LEDヘッドを備える画像形成装置である。
第1の発明によれば、半導体素子を備えた半導体薄膜が固着された下地絶縁層の、少なくとも基板上チップ予定領域の端部付近、即ち、少なくともダイシング予定位置近傍の下方に次のパターンを設ける。即ち、ダイシング予定位置と、上記半導体薄膜の最もチップ端部に近い側の半導体薄膜端部との間の距離よりも狭い幅を持つパターンにより分割された分離パターン部を設ける。そのことによってダイシングソーの外力が膜にかかって、ダイシング位置近傍の下地絶縁層や下地絶縁層下方の分割パターンが剥離又は破壊されても、膜の剥離又は破壊がチップ予定領域内部の領域に広がること、または、半導体薄膜が剥離又は破壊されることを防止することが出来る。
第2の発明によれば、基板上の少なくともダイシング位置近傍の端部に、下地絶縁層の端部を押さえる剥離防止パターン部を設けたので、同様に下地絶縁層の剥離を防止することができる。
以下、本発明の実施例を図面を参照して詳細に説明する。
図1は、本発明の実施例1に係る半導体装置の要部の平面図である。
本発明の半導体装置は、半導体基板10、例えばSi基板の上に集積回路領域106が形成されている。集積回路領域106上にはSiN等の絶縁膜(図1には図示せず)が設けられ、更に、最上層にはSiN、SiO2、Alなどの無機絶縁膜やポリイミドなどの有機絶縁材料からなる絶縁層が、半導体薄膜20の下地絶縁層11(図1には図示せず)として設けられている。半導体薄膜20は、下地絶縁層11上、又は下地絶縁層11上に設けられた導通層(後述)上に分子間力によって直接固着(ボンディング)されている。半導体薄膜20には、例えば、LEDの発光部21が設けられている。発光部21上には、第2導電型(例えば、p型)の導電コンタクト104が設けられている。p型の導電コンタクト104は、配線30を経て、集積回路領域に設けられた接続パット12に至る。
図2は、図1のBB断面の概略図である。
図に示すように実施例1に係る半導体装置は、3層の多層構造である(一例)。この層数は、例えば集積回路回路を構成する多層配線層の層数と同じである。各層は、分離パターン部15と、それを被覆する層間絶縁層27で構成されている。更に、その上に下地絶縁層11が積層されている。この半導体装置では、半導体基板10上に三層の分離パターン部15が設けられており、各層の分離パターン部15が層間絶縁層27で被覆されている。
図3は、実施例1の半導体装置の発光部の断面図である。
この図は図1のCC断面図に該当する。
図4は、実施例1の半導体装置の半導体薄膜の断面図である。
この図は図1のDD断面図に該当する。
図3及び図4において、上記半導体基板10上には駆動回路の多層配線領域13が設けられ、その上に下地絶縁層11が形成されている。下地絶縁層11上には導通層14を介して発光部21が形成されている。
この発光部21は、LED用エピタキシャル層の積層構造を有し、導通層14上に固着されているn型GaAs層から成るn型コンタクト層22と、その上に設けられているn型AlGa1−ZAs層から成る下側クラッド層23と、その上に設けられているn型AlGa1−YAs層から成る活性層24と、更にその上に設けられているp型AlGa1−XAs層から成る上側クラッド層25と、その上に設けられているp型GaAs層から成るp型コンタクト層26とから形成されている。そして、p型コンタクト層26に上記配線30(図1)の一端が接続され、発光部21及び下地絶縁層11の端部側は、絶縁膜28により被覆されている。
再び図1に戻り、半導体基板10上のチップ予定領域(ダイシング予定領域によりカットされチップとなる領域)の端部には、分離パターン部15が形成されている。この分離パターン部15は、3列に配されている複数の矩形状微小分離部分15aから成り、下地絶縁層11に対し、相互に分離して形成され、上記層間絶縁層27により被覆されている。各微小分離部分15aは、AlSiCuから形成されている。
以上の構造を備える半導体装置は半導体ウエハをダイシングすることにより形成されるが、図1においてA−AはY方向のダイシング(カット)ラインを示している。ダイシングラインA−Aは、集積回路領域106の端から距離Lc離れ、半導体薄膜20の領域の最も端から距離Lt離れている。図1に示すように、半導体薄膜20の領域の端が集積回路領域端よりも内側に入るように描いているが、図1に2点鎖線で示したように、微小分離部分15aの領域に延在し、集積回路領域端162よりも半導体薄膜20の端が外側に位置するようにしなければならない場合もありうる。後述するように、プリントヘッドに用いられる、LEDアレイチップの場合、複数のLEDアレイチップを実装した場合であっても、隣接するチップの最端部の発光部間のピッチが、チップ内部の発行部のピッチと同等でなければならない。一方、集積回路は、信頼性を維持するために、出来るだけダイシングラインA−Aから離さなければならない。従って、LEDアレイチップの場合には、Lc<Lt、とすることが好適である。ここで、LtまたはLcのうち、小さいほうの値は、少なくとも微小分離部分15a(分離パターン部15を構成するお互いに分離された要素パターン)の1個の幅よりも大きいことが望ましい。逆に、微小分離部分15aの幅は、少なくとも、Lt又はLcのうち、小さい方の値よりも小さいことが望ましい。
例えば、半導体薄膜内に設けた発光素子(発光部21)を等ピッチで配列したLEDアレイを、複数のチップを配列する場合で、配列ピッチが600dpi(1インチあたりのドット数)の場合には、ピッチは42.3μm、発光部21の端部から半導体薄膜端部までの距離を5μmとしたとき、Lt=42.3/2−(20/2+5)=60.15(μm)となり、微小分離部分15aの幅は、少なくとも6.15μmよりも小さいことが望ましい。さらに、微小分離部分15aの間のスペースを1μmとると、分離パターンのサイズは、6.15−1=5.15(μm)である。従って、小数点以下を切り捨てて見積もり、5μmの微小分離部分15aの間隔が、1μmのものを1個分の幅で縦に配列することが好適である。このような微小分離部分を配置することによって、万が一ダイシングによって層間絶縁層27や、下地絶縁層11に膜剥がれが発生した場合でも、微小分離部分15aが独立して形成されているので、個別の微小分離部分15aは、剥がれることがあっても、その剥れが、より内部の膜、即ち、半導体薄膜20や、集積回路領域106にまで膜剥れが及ぶことがない。より好ましくは、Lt又はLcの距離の間に、微小分離部分15aと、そのスペースを複数設けることにより、半導体薄膜20、集積回路領域106の保護効果が高くなる。更に、微小分離部分15a及び微小分離部分間の距離を狭いスペースにすることによって、最上層の層間絶縁層27が平坦となる。更に、下地絶縁層11によって、最上層の層間絶縁膜表面の凹凸をより平坦化することが出来る。下地絶縁層11を平坦化することによって、半導体薄膜を分離パターン領域にボンディングすることが出来る。
図5は、実施例1の半導体装置のダイシング時の破談を示す平面図である。
図に示すダイシングラインA−Aに沿ってダイシングを行うと、ダイシングソーにより外側の1列の微小分離部分15a及びその上の層間絶縁層27部分に外力が加わるので、これらが基板10上から剥離する。しかし、内側の列の微小分離部分15aは、分離されているのでダイシングソーによって加わる外力が広範囲に伝搬することが防止でき、広範囲にわたる膜剥れが発生しない。従って、分離している下地絶縁層11にも外力が加わることがないので、その剥離、破断が阻止され、従って、半導体薄膜20に剥離が生じることもない。
上記分離パターン部15は、他の材料、例えば、AlSi、Al、Ni/Al、Ti、Ti/Pt/Au、Pd、Ca、Ti/W、Ni/Au、Ni/Pdのいずれかを選択して形成することができる。また、分離パターン部15は、SiO膜、PSG膜、BPSG膜、SOG膜、SiN膜、SiON膜等の絶縁膜から形成してもよい。
図6は、実施例1の変形例を示す平面図(その1)である。
図6(A)の変形例では、半導体基板10の端部に1列の微小分離部分15aから成る分離パターン部15が形成され、又図6(B)の変形例では、4列の微小分離部分から成る分離パターン部15が形成されている。
図7は、実施例1の変形例を示す平面図(その2)である。
この変形例では、半導体基板10のダイシング開始位置である角部にのみ分離パターン部15が形成されている。このように分離パターンを設けることによって、少なくとも、半導体薄膜20を保護することが出来る。半導体薄膜20が、上記実施例1で説明したように、分離パターン上に延在する場合には、特に、この形態は有効である。
図8は、実施例1の変形例を示す平面図(その3)である。
この変形例では、分離パターン部15を形成する3列の微小分離部分15aが千鳥模様状に配置されている。
図9は、実施例1の変形例を示す平面図(その4)である。
この変形例では、分離パターン部15を形成する各微小分離部分15aは幅が小さく、長さ寸法の大きな矩形状に形成されている。
図10は、実施例1の変形例を示す平面図(その5)である。
この変形例では、分離パターン部15の各列は、正方形状の複数の微小分離部分15aと長さ寸法の大きな矩形状の微小分離部分15aとから形成されている。
図11は、実施例1の変形例を示す平面図(その6)である。
この変形例では、分離パターン部15の各列が長さ寸法の大きな1つの微小分離部分15aから形成されている。
図12は、実施例1の変形例を示す平面図(その7)である。
この変形例では、半導体基板10の四辺の各端部に、分離パターン部15を形成する多数の微小分離部分15aが設けられている。LEDアレイチップでは、ダイシングラインA−Aの方向のダイシング位置と半導体薄膜端部位置(場合によっては集積回路領域端部位置も)が特に距離をとることが出来ないので、実施例1のように分離パターンを設けることが必要になるが、図に示すように、チップ予定領域の四方に分離パターンを設けることによって、X軸方向(横方向)においても、ダイシング位置を半導体薄膜端部、あるいは、集積回路領域端部に近づけることができ、より幅(Y方向の幅)の狭いチップすることが出来る。
図13は、本発明に係る半導体装置の発光部の変形例を示す断面図(その1)である。
この図には、図4で示す半導体装置の変形例が示されている。この変形例の半導体装置は、Si基板10Aと、その上に設けられている駆動回路の多層配線領域13と、その上に設けられている集積回路ウエハの下地絶縁層(バッシベーション膜)1303と、その上に設けられている反射メタル層40と、その上に設けられている平坦化層41(下地絶縁層11に相当)とを備えている。一方、半導体薄膜20の第1導電領域は、平坦化層41に固着されているGaAs層から成るコンタクト層22と、その上に設けられているAlzGa−zAs層から成る下側クラッド層23と、その上に設けられているAlyGa−gAs層から成る活性層24と、その上に設けられているAlxGa−xAs層から成る上側クラッド層25と、その上に設けられているGaAs層から成るコンタクト層26とから形成されている。半導体薄膜20の第2導電領域は、活性層24、上側クラッド層25及びコンタクト層26に第2導電型の不純物を選択的に拡散させた拡散領域24a、25a、26aから形成されている。
半導体薄膜20は絶縁膜28により覆われており、拡散領域26a上には第2導電側の電極42が設けられ、第1導電型コンタクト層26上には第1導電側の電極43(例えば、AuGe/Ni/Au)が設けられ、電極43には配線44(例えば、Ti/Pt/Au)の一端が接続されている。
図14は、本発明に係る半導体装置の発光部の変形例を示す断面図(その2)である。
この変形例では、GaAs基板16上にLEDを構成する第1導電型の半導体層(図14の符号22から26の層)がエピタキシャル成長されており、該半導体層に第2導電型不順物が選択的に拡散されており、その他の構成は図13の装置と同一である。この図では、図示を省略しているが、GaAs基板上の別の領域には、LEDを駆動するための集積回路とGaAs基板上で接続されている。尚、図13、14において、コンタクト層に代えてITO、ZnO等から成る透明電極を設けてもよい。
図17は、本発明に係る半導体装置の発光部の変形例を示す断面図(その3)である。
上記図4では、Si基板に設けた集積回路上に半導体基板を設けた場合について説明したが、この図では、Si基板ではなく化合物半導体基板、例えばGaAs基板16を用いる。図中1221〜1225は、順に、第1導電型のGaAs、第1導電型のAlGa1−ZAs、第1導電型のAlGa1−YAs、第2導電型のAlGa1−XAs、第2導電型のGaAsである。
図18は、本発明に係る半導体装置の発光部の変形例を示す断面図(その4)である。
この変形例では、図に示すように、発光領域を第1導電型の半導体層を積層した構造体に、第2導電型の不純物を選択的に拡散した形態をとる。図中、1311〜1315は、第1導電型の半導体層で、順に、GaAs、AlGa1−ZAs、AlGa1−YAs、AlGa1−XA、GaAsである。
図15は、実施例1の変形例を示す平面図である。
この変形例では、半導体基板10の下地絶縁層11上に、半導体薄膜20の外に、他の半導体薄膜20Aが設けられている。そして、基板10の端部上に、複数の微小分離部分15aを有する分離パターン部15が形成されている。尚、図中、12aは接続パッド、30Aは配線を示している。
図16は、本発明の実施例2に係る半導体装置の平面図である。
この図は、微小分割パターンを被覆する層間絶縁膜を分離している形態を示している。
図19は、実施例2の半導体装置の断面図である。
この図は図16におけるA−A断面図である。
図19で、10はSi基板、17a、17b、17cは、それぞれ、第1配線層のメタル層領域、第2配線層のメタル領域、第3配線層のメタル領域、27a、27b、27cは、それぞれ第1配線層の層間絶縁層、第2配線層の層間絶縁層、第3配線層の層間絶縁層を示している。15a、15b、15cは、第1配線層の微小分離部分、第2配線層の微小分離部分、第3配線層の微小分離部分を示している。第1配線層の微小分離部分領域、第2配線層の微小分離部分領域、第3配線層の微小分離部分領域は、それぞれ分割された層間絶縁層27a、27b、27cによって、独立的に被覆されている。最上層には、下地絶縁層11が設けられている。下地絶縁層は、少なくとも半導体薄膜20が固着(ボンディング)される領域の下の領域に形成されている。
また、ダイシングラインA−Aの位置まで、下地絶縁層11が延在しているように描かれているが、ダイシングラインA−Aの手前に下地絶縁層11の端部があるように形成することも出来る。また、下地絶縁層11は、少なくとも半導体薄膜20が固着される領域の下の領域に形成されていれば、チップの全領域に設けても良いし、一部分のみに設けても良い。微小分離部分材料、絶縁膜28や下地絶縁層11の材料は、第1実施例で説明した材料を使用することが出来る。又、半導体薄膜20の構成も、実施例1で説明した構成とすることが出来る。さらに、集積回路の配線層のメタル層(17a、17b、17c、)と微小分離部分15aの材料を同じ材料で構成することも出来るし、異なるメタル材料で構成しても良い。基板10の端部では、図19に示すように、各層毎に複数の微小分離部分15aから成る分離パターン部15が形成されている。そして、下層の分離パターン部15では、層間絶縁層27により一体的に覆われているが、上層の分離パターン部15では、各微小分離部分15aが個々に分離されて層間絶縁層27aにより独立的に覆われている。
図20は、実施例2の半導体装置のダイシング時の破談を示す平面図である。
図に示すように、ダイシングラインA−Aに沿ってダイシングを行うと、ダイシングソーにより外側の列の微小分離部分15a及びその上の層間絶縁層27に外力が加わるので、これらが基板10から剥離する可能性がある。本実施例では、最上層の微小分離部分15aがそれぞれ独立的に層間絶縁層27aにより覆われているので、隣接する内側の微小分離部分15aには層間絶縁層27aを介して外力が伝わることがない。よって、層間絶縁層やメタル膜の剥離が内側へ広がることを、より効果的に防止することが出来る。
図21は、実施例2の変形例を示す平面図(その1)である。
図22は、実施例2の変形例を示す平面図(その2)である。
この変形例では、最も内側の各微小分離部分15aを覆う層間絶縁層27aのパターンが、図21の例では、縦にそれぞれ分離したパターンとして形成され、図22の例では、集積回路領域との間のみが分離されたパターンとして形成されている。その他、層間絶縁層27aは、図21、図22で示したパターンの類推で、種々の分離パターンに変更することが可能である。
尚、上記各実施例において、基板10又は10Aとしてガラス基板や酸化物基板を用いてもよく、この場合には多結晶シリコンを母材とした集積回路を基板上に形成する。
図23は、実施例2の変形例を示す平面図(その3)である。
図24は、実施例2の変形例を示す平面図(その4)である。
図23、図24は、別の変形例を示している。図23、図24では、発光部の形態、配線、集積回路106との接続などは省略している。図23は、個別素子を1つ備えた半導体薄膜20が個別に離され、独立している形態である。図24は、個別に分離された半導体20が分離パターン領域15上に形成されている形態である。
図25は、本発明のLEDヘッドに基づくLEDプリントヘッドの断面図である。
図26は、LEDヘッドの一構成例を示す平面配置図である。
図25に示すように、ベース部材201上には、LEDユニット202が搭載されている。このLEDユニット202は、実施例1乃至3のいずれかの半導体装置が実装基板上に搭載されたものである。図26に示すように、実装基板202e上には、前記した各実施の形態で説明した、発光部と駆動部を複合した半導体装置が、発光部ユニット202aとして長手方向に沿って複数配設されている。実装基板202e上には、その他に、電子部品が配置されて配線が形成されている電子部品実装エリア202b、202c、及び外部から制御信号や電源などを供給するためのコネクタ202d等が設けられている。
発光部ユニット202aの発光部の上方には発光部から出射された光を集光する光学素子としてのロッドレンズアレイ203が配設されている。このロッドレンズアレイ203は、柱状の光学レンズを発光部ユニット202aの直線状に配列された発光部に沿って多数配列したもので、光学素子ホルダに相当するレンズホルダ204によって所定位置に保持されている。
このレンズホルダ204は、同図に示すように、ベース部材201及びLEDユニット202を覆うように形成されている。そして、ベース部材201、LEDユニット202、及びレンズホルダ204は、ベース部材201及びレンズホルダ204に形成された開口部201a、204aを介して配設されるクランパ205によって一体的に挟持されている。従って、LEDユニット202で発生した光はロッドレンズアレイ203を通して、所定の外部部材に照射される。このLEDプリントヘッド200は、例えば電子写真プリンタや電子写真コピー装置等の露光装置として用いられる。
以上のように、本実施例のLEDヘッドによれば、LEDユニット202として、前記した実施例1乃至3で示した半導体装置のいずれかが使用されるため、高品質で信頼性の高いLEDヘッドを提供することができる。
図27は、本発明の画像形成装置の要部構成図である。
同図に示すように、画像形成装置300内には、イエロー、マゼンダ、シアン、ブラックの各色の画像を、各々に形成する四つのプロセスユニット301〜304が記録媒体305の搬送経路320に沿ってその上流側から順に配置されている。これらのプロセスユニット301〜304の内部構成は共通しているため、例えばシアンのプロセスユニット303を例にとり、これらの内部構成を説明する。
プロセスユニット303には、像担持体として感光体ドラム303aが矢印方向に回転可能に配置され、この感光体ドラム303aの周囲にはその回転方向上流側から順に、感光体ドラム303aの表面に電気供給して帯電させる帯電装置303b、帯電された感光体ドラム303aの表面に選択的に光を照射して静電潜像を形成する露光装置303cが配設される。更に、静電潜像が形成された感光体ドラム303aの表面に、所定色(シアン)のトナーを付着させて顕像を発生させる現像装置303d、及び感光体ドラム303aの表面に残留したトナーを除去するクリーニング装置303eが配設される。尚、これら各装置に用いられているドラム叉はローラは、図示しない駆動源及びギアによって回転させられる。
また、画像形成装置300は、その下部に、紙等の記録媒体305を堆積した状態で収納する用紙カセット306を装着し、その上方には記録媒体305を1枚ずつ分離させて搬送するためのホッピングローラ307を配設している。更に、記録媒体305の搬送方向における、このホッピングローラ307の下流側には、ピンチローラ308、309と共に記録媒体305を狭持することによって、記録媒体305の斜行を修正し、プロセスユニット301〜304に搬送するレジストローラ310、311を配設している。これ等のホッピングローラ307及びレジストローラ310、311は、図示しない駆動源及びギアによって連動回転する。
プロセスユニット301〜304の各感光体ドラムに対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ312が配設されている。そして、感光体ドラム301a〜304a上のトナーを記録媒体305に付着させるために、感光体ドラム301a〜104aの表面とこれらの各転写ローラ312の表面との間に所定の電位差が生じるように構成されている。
定着装置313は、加熱ローラとバックアップローラとを有し、記録媒体305上に転写されたトナーを加圧、加熱することによって定着させる。また、排出ローラ314、315は、定着装置313から排出された記録媒体305を、排出部のピンチローラ316、317と共に狭持し、記録媒体スタッカ部318に搬送する。尚、排出ローラ314、315は、図示されない駆動源及びギアによって連動回転する。ここで使用される露光装置303cとしては、実施例4で説明したLEDプリントヘッド200が用いられる。
次に、前記構成の画像形成装置の動作について説明する。
まず、用紙カセット306に堆積した状態で収納されている記録媒体305がホッピングローラ307によって、上から1枚ずつ分離されて搬送される。続いて、この記録媒体305は、レジストローラ310、311及びピンチローラ308、309に狭持されて、プロセスユニット301の感光体ドラム301a及び転写ローラ312に搬送される。その後、記録媒体305は、感光体ドラム301a及び転写ローラ212に狭持され、その記録画面にトナー画像が転写されると同時に感光体ドラム301aの回転によって搬送される。
同様にして、記録媒体305は、順次プロセスユニット302〜304を通過し、その通過過程で、各露光装置301c〜304cにより形成された静電潜像を、現像装置301d〜304dによって現像した各色のトナー像がその記録画面に順次転写され重ね合わせられる。そして、その記録面上に各色のトナー像が重ね合わせられた後、定着装置313によってトナー像が定着された記録媒体305は、排出ローラ314、315及びピンチローラ316、317に狭持されて、画像形成装置300の外部の記録媒体スタッカ部318に排出される。以上の過程を経て、カラー画像が記録媒体305上に形成される。
以上のように、本実施の形態の画像形成装置によれば、前記した実施例4で説明したLEDプリントヘッドを採用するため、高品質で、信頼性の高い画像形成装置を提供することができる。
尚、前記した実施例1及び2までは、半導体装置の半導体薄膜に形成される半導体素子として、発光素子(LED)を形成した例について説明したが、これに限定されるものではなく、この発光素子に代えて受光素子を形成する、或いはこれ等の光素子だけでなく、その他の半導体素子を形成してもよいなど、種々の態様を取り得るものである。
図28は、本発明の実施例5に係る半導体装置の平面図である。
図29は、図28のC−C断面図である。
図30は、図28のB―B断面図である。
この半導体装置は、Si基板50と、この基板50の上部に形成された集積回路の配線層51と、その上に形成された絶縁層52とを備えている。絶縁層52の素子を設けるべき領域には反射層としてのメタル層53が設けられ、更にメタル層53上には絶縁層54が設けられている。
絶縁層54上には半導体薄膜20が固着されている。半導体薄膜20は、図28に示すように、薄膜発光ダイオードを構成する半導体エピタキシャル層から成り、第1導電型GaAs層60と、その上に設けられている第1導電型AlGa1−tAs層61と、その上に設けられている第1導電型GaAsから成るコンタクト層62と、その上に設けられているInGa1−SPから成るエッチング停止層63と、その上に設けられている第2導電型AlGa1−XAsから成る下側クラッド層64と、その上に設けられている第2導電型AlGa1−YAsから成る活性層65と、その上に設けられている第2導電型AlGa1−ZAsから成る上側クラッド層66と、その上に設けられている第2導電型GaAsから成るコンタクト層67とを含んでいる。ここで、z、x、t>yとし、S=0.49〜0.52に設定されている。
半導体薄膜20の上記コンタクト層67上には電極68が形成され、この電極68に第2導電側の配線69の一端が絶縁膜28を介して接続されている。また、半導体薄膜20の第1電極側では、図30に示すように、コンタクト層62上に電極70が形成され、この電極70に第1導電側の配線71の一端が絶縁膜28を介して接続されている。
尚、図中、72は共通配線、73は共通配線72と第1導電側の配線71との接続部を示している。また、図28において、74、75は図示しない駆動回路と接続されている第1導電側と第2導電側の接続パッドを示している。
上記電極68、及び配線69は、Ti/Pt/Au/、Ni/Au等のAu系金属材料、Al、Ni/Al、等のAl系金属材料が好適である。上記電極70は、AuGe/Nl/Au、AuGeNi/Au等が好適である。上記絶縁膜28は、SiN、SiO、SiON、PSG、Al、AINのいずれか、又は有機材料から形成されている。
さて、本発明の半導体装置は、板面上に櫛刃状(図28参照)に遮光層76が形成されている。この遮光層76は発光部21から出射される光が外部回路を接続するためのワイヤ(図示せず)によって反射されるのを防止するために設けられており、ポリイミド、永久レジスト等の有機塗布膜から形成されている。
そして、本発明の半導体装置は、絶縁層54側の一端に、長手方向に沿って剥離防止パターン部77が設けられている。この剥離防止パターン部77は、絶縁層54の基板10の長手方向に沿った端部を絶縁膜28を介して押え付けるように長尺に形成されており、上記遮光層76と同一材料から形成されている。
従って、ダイシングラインA−Aに沿ってダイシングを行うことで、ダイジングソーにより絶縁膜28や、絶縁層54の端部に外力が加わっても、該絶縁膜28や絶縁層54の端部を剥離防止パターン部77が基板10側へ押し付けているので、絶縁膜28の端部や絶縁層54の端部に膜剥れが発生したとしても、その剥離が剥離防止パターン部77を越えて広がることはなく、従って、絶縁層54が剥離し破断することがなく、これにより半導体薄膜20の剥離も防止することができる。
上記剥離防止パターン部77は、例えば、0.5μmから10μmの厚さに設定すればよく、特に有機材料から形成すると0.5μmより厚さを小さくすると押え付け作用が小さく、又10μm以上の厚さではその形成が困難となってしまう。
上記実施例5において、発光部21と接続パッド74、75との距離を大きく設定できる場合には、遮光層76を省略するようにしてもよい。
図29は、実施例5の変形例の平面図(その1)である。
この変形例では分離した複数の剥離防止パターン部77Aが設けられている。その他の構成は実施例5の構成と同一である。
図32は、実施例5の変形例の平面図(その2)である。
この変形例では、剥離防止パターン部77Bがメタル材料で形成されている。このメタル材料としては、例えば、Ti/Pt/Auや、Ni/Au等のAu系メタル材料、Ni/Al、Al等のAl系メタル材料を用いることができる。
メタル材料を用いる場合、剥離防止パターン部77Bは0.5μm〜2μmの厚さが好ましい。0.5μmより小さい場合、それ自身の被覆性が劣るため押え付け力を確保できず、叉2μm以上の場合、集積回路を形成する素子に応力を加えてしまう虞れがあり、かつパターン形成が困難となる問題も生ずる。
この変形例のように剥離防止パターン部77Bをメタル材料から形成すると、下地の絶縁膜28との密着性が向上するので、更に絶縁膜28や絶縁層54の剥離を防止することができる。また、剥離防止パターン部77Bの厚さが有機材料の剥離防止パターン部77と比較して小さいので、チップ端部に高さが高い領域が無くなり、半導体装置を実装する際のコレットが、剥離防止パターンにぶつかるリスクが小さくなり、チップのハンドリングが簡単になる上に、剥離防止パターン77Bを細線化できるのでその適用範囲が広くなる利点がある。
図33は、実施例5の変形例の平面図(その3)である。
この変形例では、第2電極側の配線69と一体的にメタル製の剥離防止パターン部77Cが分離して設けられている。これらの剥離防止パターン部77Cも絶縁層54を押し付けてダイシング時にその剥離を防止する。上記実施例又は変形例では、剥離防止パターンを有機膜又はメタル材料で形成するように述べたが、有機膜の他、SOGなどの無機材料膜であっても良い。又、メタル層の上に有機膜や無機膜を形成するなど積層構造とすることも出来る。
上記実施例5及びその各種の変形例の半導体装置は、実施例3のLEDヘッド(図28)、及び実施例4の画像形成装置(図27)に適用することができる。
本発明の実施例1に係る半導体装置の要部の平面図である。 図1のAA断面の概略図である。 実施例1の半導体装置の発光部の断面図である。 実施例1の半導体装置の半導体薄膜の断面図である。 実施例1の半導体装置のダイシング時の破談を示す平面図である。 実施例1の変形例を示す平面図(その1)である。 実施例1の変形例を示す平面図(その2)である。 実施例1の変形例を示す平面図(その3)である。 実施例1の変形例を示す平面図(その4)である。 実施例1の変形例を示す平面図(その5)である。 実施例1の変形例を示す平面図(その6)である。 実施例1の変形例を示す平面図(その7)である。 本発明に係る半導体装置の発光部の変形例を示す断面図(その1)である。 本発明に係る半導体装置の発光部の変形例を示す断面図(その2)である。 実施例1の変形例を示す平面図である。 本発明の実施例2に係る半導体装置の平面図である。 本発明に係る半導体装置の発光部の変形例を示す断面図(その3)である。 本発明に係る半導体装置の発光部の変形例を示す断面図(その4)である。 実施例2の半導体装置の断面図である。 実施例2の半導体装置のダイシング時の破談を示す平面図である。 実施例2の変形例を示す平面図(その1)である。 実施例2の変形例を示す平面図(その2)である。 実施例2の変形例を示す平面図(その3)である。 実施例2の変形例を示す平面図(その4)である。 本発明のLEDヘッドに基づくLEDプリントヘッドの断面図である。 LEDヘッドの一構成例を示す平面配置図である。 本発明の画像形成装置の要部構成図である。 本発明の実施例5に係る半導体装置の平面図である。 図28のC−C断面図である。 図28のB―B断面図である。 実施例5の変形例の平面図(その1)である。 実施例5の変形例の平面図(その2)である。 実施例5の変形例の平面図(その3)である。
符号の説明
10 半導体基板
11 下地絶縁層
12 接続パッド
15 分離パターン部
15a 微小分離部分
20 半導体薄膜
21 発光部
30 配線
106 集積回路領域

Claims (10)

  1. 半導体ウエハをダイシングして形成される半導体装置であって、
    基板及び該基板上に設けられる下地絶縁層と
    前記下地絶縁層上に設けられる半導体素子とを備え、
    前記基板上の端部に前記下地絶縁層に対して分離して形成され、前記ダイシング時に前記下地絶縁層の剥離を阻止する分離パターン部を有することを特徴とする半導体装置。
  2. 前記半導体素子は半導体薄膜に形成され、該半導体薄膜が前記下地絶縁層上に固着されていることを特徴とする請求項1記載の半導体装置。
  3. 前記分離パターン部は、前記基板上の端部に沿って少なくとも一列に配置されている複数の微小分離部分から成ることを特徴とする請求項1記載の半導体装置。
  4. 前記分離パターン部は、金属材料及び誘電材料のいずれかから形成されていることを特徴とする請求項1記載の半導体装置。
  5. 請求項1記載の半導体装置を備え、複数の前記半導体素子がLED(Light Emitting Diode)から成るLEDヘッドであって、
    前記半導体装置を支持する支持体と、前記各LEDからの出射光を集光するレンズアレイとを含むことを特徴とするLEDヘッド。
  6. 請求項5記載のLEDヘッドを備え、該LEDヘッドからの出射光で露光されて静電潜像が形成される感光体と、前記静電潜像を現像するための現像器とを含むことを特徴とする画像形成装置。
  7. 半導体ウエハをダイシングして形成される半導体装置であって、
    基板及び該基板上に設けられる下地絶縁層と、該下地絶縁層上に固着される半導体素子を有する半導体薄膜とを備え、
    前記基板上の前記ダイシング位置近傍の端部に、前記下地絶縁層の端部を押さえる剥離防止パターン部を有することを特徴とする半導体装置。
  8. 前記剥離防止パターン部は、金属材料、有機材料、無機材料のいずれかより形成されることを特徴とする請求項7記載の半導体装置。
  9. 請求項1記載の半導体装置を備え、複数の前記半導体素子がLEDから成るLEDヘッドであって、
    前記半導体装置を支持する支持体と、前記各LEDからの出射光を集光するレンズアレイとを含むことを特徴とするLEDヘッド。
  10. 請求項9記載のLEDヘッドとを備え、該LEDヘッドからの出射光で露光されて静電潜像が形成される感光体と、前記静電潜像を現像するための現像器とを含むことを特徴とする画像形成装置。
JP2006178349A 2006-06-28 2006-06-28 半導体装置、ledヘッド及び画像形成装置 Active JP4302720B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006178349A JP4302720B2 (ja) 2006-06-28 2006-06-28 半導体装置、ledヘッド及び画像形成装置
EP07111023A EP1873825A3 (en) 2006-06-28 2007-06-26 Semiconductor device, LED head and image forming apparatus
US11/819,385 US20080042155A1 (en) 2006-06-28 2007-06-27 Semiconductor device, LED head and image forming apparatus
CN200710127114.2A CN101097983B (zh) 2006-06-28 2007-06-28 半导体器件、led头和图像形成装置
US13/688,432 US20130089358A1 (en) 2006-06-28 2012-11-29 Semiconductor device, led head and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006178349A JP4302720B2 (ja) 2006-06-28 2006-06-28 半導体装置、ledヘッド及び画像形成装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009009296A Division JP2009147352A (ja) 2009-01-19 2009-01-19 半導体装置、ledヘッド及び画像形成装置

Publications (2)

Publication Number Publication Date
JP2008010571A true JP2008010571A (ja) 2008-01-17
JP4302720B2 JP4302720B2 (ja) 2009-07-29

Family

ID=38521721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006178349A Active JP4302720B2 (ja) 2006-06-28 2006-06-28 半導体装置、ledヘッド及び画像形成装置

Country Status (4)

Country Link
US (2) US20080042155A1 (ja)
EP (1) EP1873825A3 (ja)
JP (1) JP4302720B2 (ja)
CN (1) CN101097983B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2141022A2 (en) 2008-06-30 2010-01-06 Oki Data Corporation Composite semiconductor device, print head and image forming apparatus
JP2010056194A (ja) * 2008-08-27 2010-03-11 Oki Data Corp 半導体装置及び光プリントヘッド
JP2019029640A (ja) * 2017-07-26 2019-02-21 株式会社沖データ 被駆動素子チップの製造方法並びに被駆動素子チップ、露光装置及び画像形成装置
JP2019096656A (ja) * 2017-11-20 2019-06-20 株式会社沖データ 半導体素子、発光基板、光プリントヘッド、画像形成装置、及び半導体素子の製造方法
JP2021041643A (ja) * 2019-09-12 2021-03-18 富士ゼロックス株式会社 光学装置、画像形成装置及び基板
JP2021097112A (ja) * 2019-12-16 2021-06-24 株式会社沖データ 半導体装置、発光基板、光プリントヘッド、画像形成装置、及び半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872717B1 (ko) 2007-06-22 2008-12-05 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101007099B1 (ko) 2008-04-21 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
CN102468391A (zh) * 2010-11-03 2012-05-23 佛山市奇明光电有限公司 发光二极管结构及其制作方法
US9601657B2 (en) * 2011-03-17 2017-03-21 Epistar Corporation Light-emitting device
US9269870B2 (en) 2011-03-17 2016-02-23 Epistar Corporation Light-emitting device with intermediate layer
CN112201566A (zh) * 2020-09-22 2021-01-08 武汉电信器件有限公司 一种晶圆片减薄方法、装置和卸片夹具

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
JPH10284760A (ja) * 1997-04-11 1998-10-23 Oki Electric Ind Co Ltd 受発光ダイオードアレイチップの製造方法
JP3156765B2 (ja) * 1997-08-29 2001-04-16 日本電気株式会社 半導体装置、および半導体装置の製造方法
US6476551B1 (en) * 1998-01-30 2002-11-05 Ricoh Company, Ltd. LED array head and minute reflection optical elements array for use in the LED array head
JP2002208676A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法及び半導体装置の設計方法
JP2003045876A (ja) * 2001-08-01 2003-02-14 Seiko Epson Corp 半導体装置
JP3846367B2 (ja) * 2002-05-30 2006-11-15 セイコーエプソン株式会社 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器
JP4088120B2 (ja) * 2002-08-12 2008-05-21 株式会社ルネサステクノロジ 半導体装置
JP2004179641A (ja) * 2002-11-11 2004-06-24 Oki Data Corp 半導体装置、光プリントヘッド、及び画像形成装置
US7180099B2 (en) * 2002-11-11 2007-02-20 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
JP3813123B2 (ja) * 2002-12-25 2006-08-23 株式会社沖データ 半導体装置及びledヘッド
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
JP4136684B2 (ja) * 2003-01-29 2008-08-20 Necエレクトロニクス株式会社 半導体装置及びそのダミーパターンの配置方法
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
JP4326889B2 (ja) * 2003-09-11 2009-09-09 株式会社沖データ 半導体装置、ledプリントヘッド、画像形成装置、及び半導体装置の製造方法
JP4337656B2 (ja) * 2004-06-29 2009-09-30 株式会社デンソー 圧力センサ
US7777338B2 (en) * 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
JP4636839B2 (ja) * 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
JP4966487B2 (ja) * 2004-09-29 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
KR100667508B1 (ko) * 2004-11-08 2007-01-10 엘지전자 주식회사 발광 소자 및 그의 제조방법
US7374971B2 (en) * 2005-04-20 2008-05-20 Freescale Semiconductor, Inc. Semiconductor die edge reconditioning

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2141022A2 (en) 2008-06-30 2010-01-06 Oki Data Corporation Composite semiconductor device, print head and image forming apparatus
JP2010010595A (ja) * 2008-06-30 2010-01-14 Oki Data Corp 複合半導体装置、プリントヘッド及び画像形成装置
US8130253B2 (en) 2008-06-30 2012-03-06 Oki Data Corporation Composite semiconductor device, print head and image forming apparatus
EP2141022A3 (en) * 2008-06-30 2012-08-08 Oki Data Corporation Composite semiconductor device, print head and image forming apparatus
JP2010056194A (ja) * 2008-08-27 2010-03-11 Oki Data Corp 半導体装置及び光プリントヘッド
US8748918B2 (en) 2008-08-27 2014-06-10 Oki Data Corporation Semiconductor device and optical print head
JP2019029640A (ja) * 2017-07-26 2019-02-21 株式会社沖データ 被駆動素子チップの製造方法並びに被駆動素子チップ、露光装置及び画像形成装置
JP7013888B2 (ja) 2017-07-26 2022-02-01 沖電気工業株式会社 被駆動素子チップの製造方法並びに被駆動素子チップ、露光装置及び画像形成装置
JP2019096656A (ja) * 2017-11-20 2019-06-20 株式会社沖データ 半導体素子、発光基板、光プリントヘッド、画像形成装置、及び半導体素子の製造方法
JP2021041643A (ja) * 2019-09-12 2021-03-18 富士ゼロックス株式会社 光学装置、画像形成装置及び基板
JP7310470B2 (ja) 2019-09-12 2023-07-19 富士フイルムビジネスイノベーション株式会社 光学装置、画像形成装置
JP2021097112A (ja) * 2019-12-16 2021-06-24 株式会社沖データ 半導体装置、発光基板、光プリントヘッド、画像形成装置、及び半導体装置の製造方法
JP7306253B2 (ja) 2019-12-16 2023-07-11 沖電気工業株式会社 半導体装置、発光基板、光プリントヘッド、画像形成装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20130089358A1 (en) 2013-04-11
EP1873825A2 (en) 2008-01-02
CN101097983A (zh) 2008-01-02
US20080042155A1 (en) 2008-02-21
CN101097983B (zh) 2015-05-06
EP1873825A3 (en) 2011-12-28
JP4302720B2 (ja) 2009-07-29

Similar Documents

Publication Publication Date Title
JP4302720B2 (ja) 半導体装置、ledヘッド及び画像形成装置
JP4255480B2 (ja) 半導体複合装置、ledヘッド、及び画像形成装置
JP5258167B2 (ja) 半導体複合装置、ledヘッド、及び画像形成装置
JP4656525B2 (ja) 半導体装置、ledヘッド及び画像形成装置
JP4279304B2 (ja) 半導体装置、ledプリントヘッドおよび画像形成装置
US20080023716A1 (en) Semiconductor combined device, light emitting diode head, and image forming apparatus
JP2006253370A (ja) 半導体装置、プリントヘッド、及びそれを用いた画像形成装置
JP2005093649A (ja) 半導体複合装置、ledプリントヘッド、及び、それを用いた画像形成装置
EP2272677A2 (en) Semiconductor device, optical print head and image forming apparatus
JP2009238893A (ja) 半導体装置、光プリントヘッドおよび画像形成装置
JP6508977B2 (ja) 半導体装置、ledヘッド、及び画像形成装置
JP2006261218A (ja) 半導体装置、半導体ユニット、ledヘッド及び画像形成装置
JP2008071836A (ja) 半導体装置、ledヘッドおよび画像形成装置
JP4208891B2 (ja) 半導体複合装置、ledヘッド、及び画像形成装置
US20090322852A1 (en) Composite semiconductor device, print head and image forming apparatus
JP2009147352A (ja) 半導体装置、ledヘッド及び画像形成装置
JP6950484B2 (ja) 半導体素子、発光基板、光プリントヘッド、画像形成装置
JP4954180B2 (ja) 半導体装置、ledプリントヘッドおよび画像形成装置
JP2005167062A (ja) 半導体装置、ledヘッド、及びプリンタ
JP2004195946A (ja) 光プリンタヘッド
JP2016092128A (ja) 半導体装置、ledヘッド、及び画像形成装置
JP2011009702A (ja) 電子装置、画像形成装置、および画像入力装置
JP2011155536A (ja) 発光素子アレイ、光プリントヘッドおよび画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090119

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090422

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4302720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140501

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350