JP2007535166A - 機能的中間層を持つ有機電子回路とその製法 - Google Patents

Abstract

特に高温での性能が改善された有機電子回路（Ｃ）であって、第１の電極（１ａ）と第２の電極（１ｂ）との間に形成される有機エレクトレットまたは強誘電材料（２）で構成する。コンデンサ状の構造を持つセルが有機エレクトレットまたは強誘電材料（２）内に定義され、電極を介して直接または間接に電気的にアクセス可能である。少なくとも１つの機能的中間層（３ａ，３ｂ）が電極（１ａ，１ｂ）の１つと有機エレクトレットまたは強誘電材料（２）との間に形成される。中間層材料は一般に無機で、非導電で、有機エレクトレットまたは強誘電材料（２）に対して実質的に不活性である。一般に、中間層（３）は有機エレクトレットまたは強誘電材料（２）に対して、特に後者がフッ素を含む材料のとき、不活性である。マトリクス・アドレス可能なアレイを形成するために複数の回路（Ｃ）を用いる。中間層は、個別の中間層分子を解離せずに機能的中間層材料のソースから分子種として堆積される。

Description

本発明は、第１の電極と第２の電極との間に置かれる有機エレクトレットまたは強誘電材料で構成する有機電子回路に関するものである。コンデンサ状の構造を持つセルが有機エレクトレットまたは強誘電材料内に定義され、電極を介してこれに直接または間接に電気的にアクセスすることができる。

近年の不揮発性データ記憶装置では、情報の各ビットは電気的に分極可能な材料の局在する容量要素内の分極状態として記憶される。この種の材料をエレクトレットまたは強誘電材料と呼ぶ。正式には、強誘電材料はエレクトレット材料のサブクラスであって、正または負の永久分極状態のどちらかに自然に分極することができる。適当な極性の電界を印加することにより、分極状態の間で切換えを行うことができる。外部から電界を与えなくても材料はその極性を保つことができるので、不揮発性が達成される。

しかし、かかる材料を用いる回路および装置の性能に有害な影響を与えるような強誘電およびエレクトレット材料に関する現象がいくつかある。
反復する性質の電界応力（例えば、多くの分極切換え）を受けると強誘電材料は疲労する。すなわち、強誘電材料を用いる装置が高い信頼度で動作するのに必要な電気的応答が劣化する。強誘電メモリ・セルでは、これは分極の減少として現われ、セルの分極状態の検出に用いられる放電が小さくなる。その結果、疲労のために装置は結局使えなくなる。疲労が甚だしくなるまで、装置は多数回の切換えに耐えることができる。

もう１つの問題は外乱である。これは、所定の分極状態で準備されたエレクトレットまたは強誘電メモリ・セルが逆方向（すなわち、準備された方向とは逆にセルを分極しようとする方向）の極性を持つ外乱電圧パルスを受けるときのエレクトレットまたは強誘電メモリ・セル内の分極損に関係する。分極状態を完全に切り換えるのに必要な電圧より外乱電圧がかなり低い場合でも、繰り返して受けると材料は部分的な切換えを起こして分極損を生じる。

或る時間、或る分極状態に置かれた強誘電材料は刷り込みを受ける。これは切換え特性の変化として現われる。すなわち、材料が刷り込み期間中に置かれたときと逆の分極方向に切り換える逆極性の電界を印加すると材料が感知する電界は減少する。言い換えると、分極は或る時間置かれた方向に留まる傾向を有する。

一般に、これらの問題は強誘電およびエレクトレット材料を用いて有効に利用する回路および装置の性能劣化に関係すると言ってよい。性能の劣化は、分極の程度と、分極を望ましい方法で変更しまた検出できるかどうかに関係する。
本出願者が前に提出した特許出願（例えば、国際特許出願ＷＯ９９／１２１７０）に記述されているように、有機ベースの、特にポリマー強誘電材料は無機材料に比べてメモリおよび／または処理装置用として非常に優れている。しかし上に述べた問題は有機ベースのエレクトレットまたは強誘電材料にも起こり、これを解決しないと商品化の障害になる。

一般に、メモリ・セルがメモリ材料としてエレクトレットまたは強誘電材料を用いるメモリ装置はコンデンサ状の構造を有し、メモリ材料の層は２つの電極の層の間に積み重ねられる。セルの電極とメモリ材料との間の界面内にいわゆる機能的材料を導入すると強誘電メモリ・セルの性能が向上することはすでに示されている。本出願者に譲渡された国際特許出願ＷＯ０３／０４４８０１には、電極材料内にまたは電極とメモリ材料との間の別個の中間層として組み込んでよい機能的材料が開示されている。例えば、導電性があり、電極材料またはメモリ材料内に含まれる原子または分子種の物理的および／または大量組込みが可能な導電機能的材料のグループが提示されている。ＷＯ０３／０４４８０１は、電極とメモリ材料との間の例えばイオン種の交換は両者に有害なだけでなくメモリ・セルの疲労耐性にも悪影響を及ぼす、という問題を扱っている。

「機能的」という名前は、機能的中間層が或る範囲の機能を有しなければならないことを強調している。機能的中間層は電極とメモリ材料との間の有害な化学反応を防がなければならないが、中間層の別の機能は、例えば製造中（例えば、電極の金属堆積中）に起こり得る物理的な損傷を防ぐことである。中間層の機能の別の例は、電極とメモリ材料との電気的結合を効率的にすることである。
これまでいくつかの有機中間層が提案されている。従来のシリコン・ベースの製造環境での製造に関しては、有機材料はいくつかの欠点を有する。新しい種類の材料を導入して既存の技術および材料と共存させなければならないときは、適応が遅くて複雑である。

更に、従来提示されている解決策は一般に温度に対して不安定であって、高温では性能の劣化が大きい。このため、或る範囲の温度で用いられる回路や装置については要求を満たすのが困難になる。
性能を高めるために用いられるいろいろな種類の機能的中間層がこれまで提示されているが、更に改善が必要である。特に、商品化が近いメモリ装置（すなわち、ＰＶＤＦ、Ｐ（ＶＤＦ-ＴｒＦＥ）などのＶＤＦベースのポリマーなどの、フッ素を含む有機エレクトレットまたは強誘電材料を持つ回路およびメモリ・セル）の改善が必要である。

したがって、本発明の主な目的は改善された性能を有する中間層を持つメモリ回路を提示することである。
また別の目的は、或る温度範囲内で改善された温度的に安定な性能を示す中間層を持つ回路を提示することである。

上記の目的およびその他の利点および特徴は本発明に係る回路により実現される。すなわち、少なくとも１つの無機の機能的中間層が電極の少なくとも１つと有機エレクトレットまたは強誘電材料との間に形成されることと、少なくとも１つの機能的中間層は一般に非導電で、有機エレクトレットまたは強誘電材料に対して実質的に不活性な材料であることである。本発明の或る好ましい実施の形態では、複数のかかる回路は、マトリクス・アドレス可能なアレイのメモリ回路を形成することと、メモリ回路のセルは有機エレクトレットまたは強誘電材料のグローバル薄膜層内に別個の部分を形成することと、第１および第２の電極はそれぞれ第１および第２の電極手段の部分を形成し、各電極手段は複数の平行な片状の電極で構成し、第２の電極手段の電極は第１の電極手段の電極に対して或る角度（好ましくは直角）に向くことと、有機エレクトレットまたは強誘電グローバル薄膜層はその間に挟まれて、メモリ回路のメモリ・セルは第１の電極手段の電極と第２の電極手段の電極とのそれぞれの交点で薄膜グローバル層内に定義され、これによりメモリ回路のアレイが電極手段とメモリ材料のグローバル層とにより形成され、メモリ・セルは統合された受動マトリクス・アドレス可能なエレクトレットまたは強誘電メモリ装置を実現して、書込みおよび読取り動作のためのそれぞれのメモリ・セルのアドレス指定は、駆動、制御、および検出のための外部回路に適当に接続された電極を介して行うことを含む。

上記の目的およびその他の利点および特徴は、本発明に従って本発明の有機電子回路を製造する方法により実現される。この方法は、機能的中間層を形成する個々の分子を解離せずに機能的中間層材料のソースから機能的中間層の分子種を堆積させることを特徴とする。
本発明のその他の利点および特徴は添付の特許請求の範囲から明らかになる。

本発明は一般に改善された性能と温度安定性とを必要とする有機電子回路において、２つの電極の間に置かれた有機エレクトレットまたは強誘電材料で構成するコンデンサ状のセルに少なくとも１つの無機の機能的中間層を導入することに基づいている。機能的中間層は、電極の少なくとも１つと有機エレクトレットまたは強誘電材料との間に置かれて、一般に両者を連結する。機能的中間層は電極と有機エレクトレットまたは強誘電材料との間を電気的に結合するが、他方では両者を物理的に分離して、一般に電極と有機エレクトレットまたは強誘電材料との反応を防ぐ。この他の重要な属性は、中間層自体が、有機エレクトレットまたは強誘電材料の反応部分との望ましくない反応に抵抗するように、すなわち、中間層が有機エレクトレットまたは強誘電材料に対して実質的に不活性であるように選ばれることである。特に、機能的中間層は有機エレクトレットまたは強誘電材料からのフッ素を解離して反応することに抵抗しなければならない。かかる反応の確率を更に減らすために、中間層分子は機能的中間層材料のソースから解離せずに中間層を有機電子回路内に形成するように設けられる。以下の説明では本発明を更に詳細に開示して、本発明を有効に利用するのに十分な手段を当業者に提供する。

本発明に関して、本発明者はデータ記憶および処理アプリケーションのためのコンデンサ状のメモリ回路内で用いられる有機エレクトレットまたは強誘電材料内の性能劣化の原因について、図１に示すような中間層のない回路と、図２に示すような中間層のある回路の両方を詳細に調査した。これは、電極強誘電材料２が電極１ａと１ｂとの間に挟まれている図１に示す従来の回路に適用される。図から分かるように、メモリ回路Ｃの第１の電極１ａと第２の電極１ｂは直接または間接にエレクトレットまたは強誘電材料２に連結する。材料２は例えば平行板のコンデンサ状の構造内の２つの電極の間に挟まれたポリマー・メモリ材料でよい。中間層３ａ，３ｂを持つ回路の場合は、少なくとも１つのかかる中間層が電極１ａ，１ｂと有機エレクトレットまたは強誘電材料２との間に置かれている。

有機およびポリマー・エレクトレットおよび強誘電材料に一般に適用できると主張するものであるが、以下の説明は主としてフッ素を含む有機強誘電材料、特にＰＶＤＦと、ＴｒＦＥおよび／またはＴＦＥを持つそのコポリマーおよび／またはターポリマーとに重きをおいたＶＤＦを含む材料を扱う。その理由は、提示を絞って具体的にし、また関心のある将来の装置に特に関係すると思われる材料のクラスを含むためである。

改善された性能を持つ材料を探索して得た理論的および実験的発見に基づいて、本発明者はこれまでの知見よりはるかに重要な、性能の劣化の要因を発見した。望ましくない界面領域および有害な特性が生じるのは、中間層材料自体と有機エレクトレットまたは強誘電材料との間に反応が起こるためである。本出願者のＷＯ０３/０４４８０１は、機能的材料は電極と有機エレクトレットまたは強誘電材料の両方に関して「化学的に適合し」なければならないと述べたが、かかる材料を特定して定義せず、ただ有機エレクトレットまたは強誘電材料に関して電極材料に比べて一層安定で無反応であることが知られている任意の中間層材料によりこれが解決されることを暗示した。従来は電極と有機エレクトレットまたは強誘電材料との反応を防ぐことに重点が置かれているが、中間層と有機エレクトレットまたは強誘電材料との反応にはわずかな注意しか払われていない。電極と有機エレクトレットまたは強誘電材料との反応を防ぐことももちろん重要な要因であるが、更に改善するためには、機能的中間層と有機エレクトレットまたは強誘電材料との界面での望ましくない反応を減らすように機能的中間層材料を慎重に選ばなければならないことを本発明者は発見した。

例えば従来技術では、炭化チタン（ＴｉＣ）が特に関心のある中間層材料として推奨されている。なぜならチタンは現在の回路でよく使われる電極材料だからである。これまでの知識では炭化チタンは化学的に安定であると考えられている。これは一般には正しいが、他の材料との関係では必ずしも正しくない。炭化チタンの結合エネルギーを、ａ）有機エレクトレットまたは強誘電材料内の最も反応する部分（例えば、ＶＤＦ結合内のフッ素）の結合エネルギーおよび、ｂ）形成される最も安定なフッ化物（この場合はＴｉＦ₄）の結合エネルギーと比較すると、フッ化チタンを形成することが熱力学的に好ましいことが分かる。すなわち、ＴｉＦ₄が形成される反応が時間と共にますます多く起こるという実質的なリスクがある。この効果は一般に、追加のエネルギーが与えられる動作環境（例えば、電界の印加、分極切換え、高温）の間に大きくなる。言い換えると、中間層材料と有機エレクトレットまたは強誘電材料との間にフッ化チタンの「死層」（すなわち、非機能的界面）を形成するような反応を避けることにより性能を高めることが必要な状態では、中間層材料としてＴｉＣを選んではならない。結合エネルギーの差により反応が起こりにくくなる（すなわち、反応が起こりにくいような大きなしきい値を持つ）材料、およびエネルギーの観点から金属フッ化物の形成があまり好ましくない材料を選ばなければならない。

或る反応が起こる確率を決定する計算は一般に何らかの簡単化を行う必要がある。上記のような熱力学的方法は一般に材料の熱力学的平衡および多くの接触を仮定する。しかし、妥当な推定が得られて比較的正しい限り、すなわち、一群の材料の中のどの材料を選ぶのが最適かを計算により決定できる限り、かかる方法により得られる数的指標は絶対数で正しいことは必要ではない。実際の複雑な多変数状態では予見できない不確実さが必ず存在するので、「完全な」材料などない。かかる環境では、起こり得る反応（例えば、有機エレクトレットまたは強誘電材料からのフッ素との反応）について述べるのが妥当である。実行できる最良の方法は、最も反応する部分（すなわち、この例ではフッ素で、これは一般に最初に解離するはず）の解離および結合にできるだけ抵抗する中間層材料を選択することにより、かかる反応の範囲を制限することである。

所定の有機エレクトレットまたは強誘電材料について、当業者は支配的な反応部分を識別することができるはずである。中間層材料との反応の場合、支配的な反応は意図せずまた望ましくない有害な性質を持つ合成物を生じる可能性がある。反応部分の一例は、ＰＶＤＦベースの強誘電材料の場合におけるポリマーＶＤＦ結合内のフッ素である。これから得られる一般的な結果は、関心のある中間層材料がエレクトレットまたは強誘電材料に対して実質的に不活性でなければならないということである。しかし、一般に不活性であっても、中間層とエレクトレットまたは強誘電材料との間に特定の結合および／または反応が望ましい場合（ただし、もちろんのことであるが、有害ではなく、また「死層（ｄｅａｄ ｌａｙｅｒｓ）」を形成しない場合）があってよい。一般に、かかる場合は中間層は何らかの特定の適応を行う（すなわち中間層は、近接するエレクトレットまたは強誘電材料の１つ以上の連続した成分との特定の化学反応または結合に加わるよう適応する）必要がある。または中間層は、適当な材料で構成する回路の動作中にエレクトレットまたは強誘電材料内に生成される反応種との特定の化学反応に加わるように適応する必要がある。有機エレクトレットまたは強誘電材料との有害な反応に抵抗するよう定義されるが、もちろん中間層材料は同時に、機能性や特定の製造環境における適合性などに関する他の要求を満たさなければならない。

更に、多くの従来の回路では、性能の劣化は温度に強く依存する。性能は一般に或る温度範囲内で保証されなければならないのでこれは望ましくない。例えば、多くの回路は室温付近および以上のかなりの温度範囲（１０-８０℃の範囲）内で少なくとも動作しなければならない。この範囲内の任意の温度で、かかる回路は信頼できる動作を保証するだけの十分大きな分極を実現しなければならない。更に回路は、回路を用いる装置（例えば、メモリ装置）の必要から決まる回数以上の、疲労により制限される或る回数の切換えを継続することができなければならない。

しかし、多くの周知の回路は温度依存性を示す。すなわち、高温では分極が減少し、また温度が高くなると疲労が問題になるまでの切換え回数が少なくなる。このため、厳しい要求を満たす回路を形成するのが困難になる。本発明の範囲内では、その理由は、温度が高いほどエネルギーが増加して、中間層と有機エレクトレットまたは強誘電材料との界面内で反応が起こる確率が高くなるからである。比較的低温で反応が起こるしきい値が低い場合でも、温度が上がると臨界を超える反応の回数が増えて性能が劣化することがある。本発明が教示する解決策は、まずしきい値を高くすること、すなわち、有機エレクトレットまたは強誘電材料内の反応種との反応に特に抵抗する中間層材料（例えばＰＶＤＦの場合のように、解離しにくくまた有機エレクトレットまたは強誘電材料内のポリマーＶＤＦ結合から解離するフッ素と反応しにくい中間層材料）を選択することである。

特定の目的で作られる機能的中間層が備える属性は、関心のある周波数領域内で電気抵抗が低いかまたは静電容量が大きいことであって、これにより電気的に活性の有機材料と電極とを効果的に結合することができる。望ましい電気特性は、コンデンサ状の構造の電圧制御セルが「死」層の形成に弱いことに関係する。「死」層は、例えば電気絶縁性が高くまた比誘電率が低い化学反応生成物を含んでよい。メモリ・セルに直列に静電容量が小さい「死」層があると、印加されたセル電圧がセル内のメモリ物質に有効に与えられる割合が下がるので性能が低下する。更に、エレクトレットまたは強誘電タイプのメモリ材料を含むメモリ・セル内では、「死」層が存在すると補償する電荷がメモリ材料の表面に達するのが妨げられて大きな減極電界がメモリ材料内に残り、メモリ・セルの分極状態が不安定になることがある。電気抵抗の低い中間層（すなわち、導電中間層）については上に述べたＷＯ０３／０４４８０１に提示されている。したがって、本発明は非導電中間層に焦点を当てる。

この国際特許出願ＷＯ０３／０４４８０１では、電極の電気特性を中間層に拡張することに焦点を当てている。大量組込みを可能にするために、材料は導電性である。しかし、大量組込み能力は１つの実現可能な方法ではあるが効率的な機能的中間層を形成する唯一の方法ではない。用いて有用な、本発明に係る望ましい機能を持つ非導電無機材料がある。ただし、かかる材料はＷＯ０３／０４４８０１に開示されている大量組込み能力は有しない。一般に中間層内の非導電材料は、有機強誘電および／またはエレクトレット材料の比誘電率とほぼ同等以上の比誘電率を持つ誘電体でなければならない。これは中間層にかかる全ての電圧降下を妥当な低レベルに保つためである。現在の関係するメモリ装置では、この必要な誘電特性は最大１ＭＨｚまでの周波数について保持されなければならない。

本発明は無機中間層材料に焦点を当てる。現在、無機中間層材料は製作が容易であると考えられ、また商用化が早いと信じられている。これは、既存の製造環境の多くが無機技術に適応しているためである。
本発明に関して用いられる一般的な電極材料はＡｌ，Ｔｉ，Ｃｕ，Ｐｔ，Ａｕ，Ｐｄなどの金属の導体である。種々の導電複合物も可能である。更に電極はＷＯ０３／０４４８０１に開示されている導電機能的材料（例えばＴｉＮ）を含んでよい。電極材料と中間層との有害な反応のリスクに注意を払わなければならない。しかし多くの場合、電極材料の選択は、本発明の回路を用いる他の部分に与えられる要求により制限される。実際上は、これは電極材料の選択の範囲が限られることが多いことを意味する。

本発明の或る実施の形態では、有機エレクトレットまたは強誘電材料と接触したときに中間層材料が実質的に不活性であるように、すなわち、有機エレクトレットまたは強誘電材料の反応部分（一般にポリマーＶＤＦ結合内のフッ素）と反応する確率が低くなるように、無機中間層を準備する。これは、有機エレクトレットまたは強誘電材料の層をその間に形成する少なくとも２つの導電電極層と、電極の少なくとも１つと有機エレクトレットまたは強誘電材料との間の１つ以上の機能的中間層とで構成するコンデンサ状の構造で用いるための、中間層材料を慎重に選択することにより達せられる。

中間層構造の望ましい機能性は次の通りである。
１）有機エレクトレットまたは強誘電材料の比誘電率と同等以上の比誘電率。
２）有機エレクトレットまたは強誘電材料の最も反応する部分との反応に対する抵抗（低確率）。
３）電極と有機エレクトレットまたは強誘電材料との間の種の移動を妨げる障壁活動。

比誘電率が比較的高いと、中間層に印加される切換え電圧および関係する電界は全くないかまたはほんのわずかであって大した量ではない。例えば有機エレクトレットまたは強誘電材料内のフッ素結合との反応に対する抵抗により、中間層と有機エレクトレットまたは強誘電材料の完全性および機能性が保持される。障壁特性により、電極と有機エレクトレットまたは強誘電材料との有害な反応に対する保護が与えられる。

図２は本発明に係る有機電子回路Ｃの或る好ましい実施の形態を示し、２つの中間層３ａ，３ｂは望ましい機能性を与える。この中間層３ａ，３ｂにより電極１ａ，１ｂと有機エレクトレットまたは強誘電材料２との直接接触が妨げられる。中間層は有機エレクトレットまたは強誘電材料２の各側に１つあり、各中間層は電極と有機エレクトレットまたは強誘電材料２との間の少なくとも共通表面を完全に覆う厚さを持つ層を形成する。

図３は本発明に係る有機電子回路Ｃの別の好ましい実施の形態を示し、２つの中間層３ａ，４ａおよび３ｂ，４ｂは有機エレクトレットまたは強誘電材料２のそれぞれの側にある。この場合は、中間層の望ましい機能性は各側の２つの中間層の間に分けられる。有機エレクトレットまたは強誘電材料２と接触する中間層３ａ，３ｂは有機エレクトレットまたは強誘電材料２に対して実質的に不活性な材料でなければならないことは明らかである。しかし障壁活動は電極と接触する中間層４ａ，４ｂにより部分的に与えられる。例えば前の出願ＷＯ０３／０４４８０１に示されているように、一般に電極での中間層４ａ，４ｂは導電性があり電極の延長である。

図２および図３に示す実施の形態の変形は、例えば各側の中間層の数の異なる組合せ（例えば、１／０または２／１）を持つ回路を含んでよい。また、有機エレクトレットまたは強誘電材料の各側に３つ以上の中間層を設けることも可能である。各側に異なる電極材料を用いる場合は非対称方式が望ましいかも知れない。例えば、片側だけに無反応または低反応の電極がある場合、または中間層が有機エレクトレットまたは強誘電材料のどちら側に置かれるかに従って回路内の層の堆積方法が異なる場合などである。例えば、積み重ね構造では、すでに堆積された有機エレクトレットまたは強誘電材料の層を損傷する恐れがあるため、上部電極または上部中間層の堆積には一般に或る特別の注意を必要とする。

本発明に係る機能的材料の低反応特性について以下にやや詳細に例示する。簡単のためまた提示の便のために、無反応の中間層材料の候補として一群の二元セラミック材料を選ぶ。更に、図４に示すポリマーＶＤＦ結合内のフッ素は有機エレクトレットまたは強誘電材料内の支配的で最も反応する部分であると仮定する。反応が起こらない場合と起こる場合とを図５ａと図５ｂに示す。図５ａの無反応の場合は、Ｒ−Ｘは二元中間層材料である。ただし、Ｒは金属、ＸはＯ（酸化物）、Ｎ（窒化物）、Ｃ（炭化物）、Ｂ（ホウ化物）などを表してよい。図５ｂは反応が起こった場合で、中間層分子は解離し、フッ素（Ｆ）はＶＤＦ結合から壊われ、金属およびフッ化物は非機能的で望ましくない「死」層（Ｒ−Ｆ）を形成している。どの中間層材料の抵抗が最も強いかは、例えば、近次式
（１） Ｄ＝Δ_fＨ⁰（ＲＦ_m）−（ｍ^＊Δ_fＨ⁰（ＣＦ）＋１／ｎ^＊Δ_fＨ⁰（Ｒ_nＸ））
によりエンタルピ（Δ_fＨ⁰）の差（Ｄ）を計算することにより評価してよい。

関係する結合の数は重要である。ここで、ｍは形成する最も安定な金属フッ化物（ＲＦ_m）内のフッ素（Ｆ）原子の数を表し、ｎは中間層セラミック材料（Ｒ_nＸ）内の金属原子当たりのＸ結合の数を表す。エンタルピによる上の熱力学的方法を用いると、多くの無機材料の結合力を表にできるという利点を有するが、ＰＶＤＦの場合のようなＶＤＦ鎖内の炭素−フッ化物（Ｃ−Ｆ）結合の強さは一般に当業者が推定する必要がある。例えば、気体の炭素−フッ化物分子の結合力を（Ｃ−Ｆ）結合の数で割ると、ポリマーＶＤＦ鎖内の炭素−フッ化物（Ｃ−Ｆ）結合について２００ｋＪ／モルという妥当な推定値が得られる。式（１）から正の大きな数Ｄが得られた場合は、反応に対する材料の抵抗性が高い、すなわち反応する傾向が低いことを示す。表１に、この例に係る計算に基づくいくつかの結果をリストする。

上と同様の方法を用いて、関連する有機エレクトレットまたは強誘電材料に対して実質的に不活性な種々の中間層材料を定義することができる。
本発明に係るメモリ回路内に用いてよい機能的材料のいくつかの例を、フッ素を含むメモリ材料に用いるのに適した機能的中間層の説明と共に以下に示す。前に述べたように、このように強調するのは、いくつかのフッ素を含むポリマー強誘電体（特にＰＶＤＦやＶＤＦおよびＴｒＦＥのコポリマー）が将来のデータ記憶装置内のメモリ材料として特に有望であるという事実に基づいている。また、フッ素を含むメモリ材料はフッ素の可動性と化学的攻撃性により大きな問題をもたらすことも事実である。

例１--中間層材料としての金属酸化物
上記と同様の比較により、二元セラミックスの中で、安定な金属酸化物の方が、安定と考えられている金属窒化物、ホウ化物などより一般に好ましいことが分かった。これは、酸化物の結合エネルギーの方が一般に高いという事実による。高い酸化数を持つ非導電の金属酸化物（例えば、Ｗ，Ｔａ，Ｍｏ，Ｎｂ，Ｖ）はＰＶＤＦなどのフッ素を含む強誘電体に関して特に興味がある。その理由は、酸化数が高いと壊すべき多くの炭素フッ素（Ｃ−Ｆ）結合を必要とする（すなわち、上の式（１）のｍが大きい）からである。

いくつかの中間層金属酸化物を用いたときの性能への影響を図６ａ，６ｂに示す。図６ａでは、図２の実施の形態に関して提示したタイプのコンデンサ状のメモリ・セル内に酸化タングステン（ＷＯ₃）の中間層を持つ場合の性能と、中間層のない対応する場合の性能とを比較する。図６ｂでは、酸化チタン（ＴｉＯ_x、主としてＴｉＯ₂）の中間層の場合とＷＯ₃の中間層の場合の性能を比較する。両図とも、有機強誘電メモリ材料としてＰ（ＶＤＦ−ＴｒＦＥ）を、また電極材料としてチタンを用いた。中間層を除き、図６ａおよび図６ｂに用いたメモリ・セルの構造はできるだけ同じものにした。ＷＯ₃を中間層としたセルは中間層のないセルに比べて優れた性能（ここでは優れた疲労抵抗）を示す。更に図６ｂに示すように、固定の温度（図示せず）での疲労サイクルの数に関しても温度安定性に関しても、ＷＯ₃を中間層としたセルはＴｉＯ₂に比べて優れた挙動を示す。これらの結果は、ポリマー・メモリ材料内のフッ素との反応に対する抵抗に基づく予測と一致する。両図とも残留分極の程度を測る出力信号は曲線毎に別々に正規化されていることに注意していただきたい。曲線毎に、出力信号の初期値を正規化に用いた。

タングステンはタングステン・プラグの形ですでに導入されて製造に用いられている材料なので、ＷＯ₃中間層は更にいくつかの利点を有する。これは製造の適応にとって有利であり、これにより本発明に係る有機回路を用いる電子装置の商用化を早めることができる。

例２--中間層材料としての三元セラミックス
多くの三元セラミックス（特に、例えばＳｉＺｒＯ₄，ＢａＴｉＯ₃，ＭｇＴｉＯ₃などの三元酸化物）は二元金属酸化物の多くより更に高い反応抵抗を示す。例１に示したのと同じ理由で、高い酸化数を有する金属を含む三元セラミックスは特に関心がある。

中間層の厚さは材料に従ってよって変わってよい。一般に厚さは、電極材料と有機エレクトレットまたは強誘電材料との接触を防ぐのに十分密な被覆を与えるものでなければならない。しかし、異なる中間層の厚さが必要なことがあるが、それは中間層材料が異なるためだけでない。厚さに影響を与える他の要因は、中間層が堆積された表面の種類（その粗さなど）、層を堆積させる方法、中間層の上にその後の層を堆積させる方法、およびその他の製造または環境に関する事情、などである。ＷＯ₃を中間層とする場合は、例えば底部電極の上に堆積させる層はＰ（ＶＤＦ−ＴｒＦＥ）強誘電材料の上に堆積させる層より薄くてよいので優れていることが分かった。ＷＯ₃層は優れているが、もちろん「完全」ではない。例えば、ＷＯ₃層には常に小さな電圧降下が生じるので、この点に関してはできるだけ薄い中間層を用いるのが望ましいが、薄い中間層は表面の欠陥に一層敏感である。表面に欠陥があると、電極材料は例えば拡散により有機エレクトレットまたは強誘電材料と接触して反応することがある。したがって、最初は薄い層に比べてやや不利であるが、厚い層の方が動作が良い。なぜなら、時間と共に電圧降下が大きくなって強誘電特性を害するような反応の確率が小さくなるからである。ＷＯ₃中間層を持つセルでは、厚さは２５−１０００オングストロームの範囲がよい。

図７は、本発明のメモリ回路Ｃを、かかる回路のマトリクス・アドレス可能なアレイでメモリ回路として用いる場合を示す。ここでは、かかる回路は図７ａの平面図と図７ｂの線Ｘ−Ｘに沿う断面図に示すような受動マトリクス・アドレス可能なアレイを構成する。ここでは、有機エレクトレットまたは強誘電材料２は回路のメモリ材料である。このメモリ装置は受動マトリクス装置と呼ばれる。なぜなら、アドレス指定動作においてメモリ・セルＣをオンオフに切り換えるための、メモリ回路に接続された切換えトランジスタがないからである。これは、アドレス指定されない状態にあるメモリ・セルＣのメモリ材料はマトリクス・アドレス可能な装置のどのアドレス指定電極にも接触しないことを意味する。基本的に、この種のメモリ装置は平行な片状の電極１ｂの第１の集合で形成され、これは図７ｂでは基板上にあり、機能的材料の中間層３ｂがその上を覆い、その上を強誘電メモリ材料２（すなわち、強誘電ポリマー）のグローバル層が覆い、この層は更に機能的材料のグローバル層３ａで覆われ、その上に、同様の平行な片状の電極１ａであるが電極１ｂと直交する方向の別の電極の集合が設けられて、直交電極マトリクスを形成する。

例えば、電極１ａをマトリクス・アドレス可能なメモリ装置の語線と見なし、電極１ｂをそのビット線と見なしてよい。語線１ａとビット線１ｂとの交点で、メモリ・セルはメモリ材料２のグローバル層内のマトリクスで定義される。このように、メモリ装置はマトリクス内の電極の交点の数に対応する複数のメモリ回路Ｃで構成する。メモリ回路Ｃの詳細を図７ｃの断面図に示す。これは本発明に係る有機電子回路の前に提示した好ましい実施の形態の１つに対応する。言い換えると、機能的材料３はそれぞれの中間層３ａ，３ｂに形成され、これはその間にメモリ材料２が挟まれている電極１ａおよび１ｂとそれぞれ連結する。理解すべきであるが、図７ａおよび７ｂに示す種類のメモリ装置は、電極１ａを覆う絶縁層（または、いわゆる分離層）を設けて、第２の同様の装置をその上に積み重ねるなどして、従来の技術で周知のスタック化または容積メモリ装置を形成してよい。理解すべきであるが、図７ａのメモリ装置内のそれぞれの語線およびビット線を形成する電極１ａ，１ｂは全て、マトリクス・アドレス可能なメモリ装置のメモリ・セルに書込み／読取り動作を行うための適当な駆動回路、制御回路、および検知回路に接続される。ただし、周辺外部回路は図に示していない。

この種のマトリクス・アドレス可能なメモリ装置内に機能的材料を形成するには、製造の詳細にいくらか注意を払う必要がある。例えば、ビット線電極１ｂは基板Ｓ上に置き、基板を覆うグローバル層として最初に堆積させ、次に、例えば標準の写真マイクロ石版プロセスで電極をパターン化して片状のビット線電極１ｂを形成してよい。または、電極１ｂに対応する交点をもつ平行な凹所を基板内に形成し、次に適当に処理した電極材料で充填し、必要であれば平面化して、最後に電極の頂部の面を基板の頂部の面と同じ高さにしてよい。次の別個のステップで、機能的材料の層３ｂをグローバル層としてメモリ装置内に置き、次にメモリ材料のグローバル層２を堆積させた後、機能的材料の別のグローバル層３ａを形成してメモリ材料２のグローバル層を覆ってよい。グローバル中間層が優れている理由は、メモリ材料のグローバル層を十分覆って保護し、またパターン化のステップ（これは一般に電極とメモリ材料との間、および中間層とメモリ材料との間で有害な反応を起こすリスクを増加させる）を必要としないからである。しかしグローバル層を用いるには中間層が非導電であることが必要である。さもなければ個別のメモリ・セルの間を相互接続するので好ましくない。これが、誘電体中間層が優れていると見なされる１つの理由である。最後に、図７ａに示すように中間層３ａの上に語線電極１ａを形成し、恐らく絶縁および分離の機能を持つ平面層で覆う。もちろん得られた構造は本発明に係る複数のメモリ回路Ｃを受動マトリクス・アドレス可能なアレイで統合したメモリ装置である。

この種のマトリクス・アドレス可能なメモリ装置は書込みおよび読取りのための外部回路を適当に配列することにより、非常に大規模で並列の書込みまたは読取り動作を行うことができる。
次に、メモリ回路Ｃの製造プロセスで中間層材料を堆積させるための本発明に係る方法をやや詳細に説明する。

機能的中間層と有機エレクトレットまたは強誘電材料との望ましくない反応を最小にしようとするとき、特に中間層が有機エレクトレットまたは強誘電材料の層の上に置かれるとき、重要なステップは中間層の堆積である。中間層が底部電極層の上に置かれるとき、すなわち有機エレクトレットまたは強誘電材料が存在しないときは、堆積は余り問題ではないことに注意していただきたい。本発明により、中間層が有機エレクトレットまたは強誘電材料と接触して反応を起こす可能性は理論的には低いはずであるが、堆積中はこれは必ずしも正しくない。反応生成物から成る追加の非機能的界面（すなわち「死」層）の形成は製作中にも避けなければならない。そうでない場合は、かかる界面は最初から（すなわち、疲労の影響などが大きくなる前でも）性能にマイナスの影響を与える。堆積には高いエネルギーが関わることが多く、また反応方法によっては堆積プロセス中に中間層材料の分子が形成される。製作中の堆積プロセスで注意を払わなければ、エレクトレットまたは強誘電材料に対して不活性な中間層材料を用いてもむだになることがある。したがって、本発明に係る回路の製作においては、解離のない中間層材料を中間層材料のソースからそのターゲットに有機電子装置内の１つの層として設けるのがよい。機能的中間層の分子種を機能的中間層材料のソースからそのターゲットに個別の中間層分子の解離のない機能的中間層として堆積させることにより、本発明に係る機能中間層の無反応特性は一層良く満たされる。

高エネルギーに関係する問題を低いレベルに押さえるには、一般にスパッタリング技術より蒸発技術を用いるべきである。ＷＯ₃を中間層材料とする場合は、高純度（９９．９９％）のＷＯ₃の蒸発物が市販されている。ＷＯ₃の融点は１４７０℃であるが、この温度より下で昇華するので、蒸発には妥当な低パワーが必要である。
特にＷＯ₃だけでなく一般にセラミックでは、用いてよい種々の堆積技術がある。例えば、スパッタリング、蒸発（熱および電子ビーム）、溶液からの電着、ＣＶＤ／吹き付け熱分解、およびディッピングやスピン・コーティングや吹き付けによるゾル・ゲル堆積などがある。

本発明に具体性を与えるためにまた当業者に適用可能にするために、諸材料の実施の形態および例を上に提示した。特許請求の範囲に設定されているものを除き、特定して参照したものを本発明の範囲の制限と見なしてはならない。

本発明について、好ましい実施の形態を参照しまた添付の図面に関して詳細に説明する。
例えば従来技術で開示されているデータ記憶装置内の基本的メモリ・セルを表す、本発明に関係する一般的なメモリ回路を示す。 本発明の第１の実施の形態に係るメモリ回路である。 本発明の第２の実施の形態に係るメモリ回路である。 ポリマー鎖のＶＤＦ結合である。 二元セラミック中間層と炭素−フッ素結合を持つエレクトレットまたは強誘電材料との間の無反応状態の一例である。 セラミックからの金属が解離してエレクトレットまたは強誘電材料からのフッ素との望ましくない金属フッ化物が形成される反応状態の一例である。 本発明に係る中間層として酸化タングステンを用いるときの疲労抵抗の改善の一例である。 酸化タングステンの中間層が酸化チタンの中間層より優れた性能を示す、温度依存性の一例である。 本発明に係るメモリ回路で構成するマトリクス・アドレス可能なメモリ装置の平面図である。 Ｘ−Ｘ線に沿う図７ａの装置の断面図である。 図２の実施の形態に対応する、図７ａの装置のメモリ回路の詳細である。

Claims (18)

1. 有機電子回路（Ｃ）であって、第１の電極（１ａ）と第２の電極（１ｂ）との間に形成される有機エレクトレットまたは強誘電材料（２）で構成し、コンデンサ状の構造を持つセルが有機エレクトレットまたは強誘電材料内に定義され、電極（１ａ，１ｂ）を介して直接または間接に電気的にアクセス可能であり、
   少なくとも１つの無機の機能的中間層（３ａ，３ｂ）が前記電極の少なくとも１つと有機エレクトレットまたは強誘電材料（２）との間に形成されることと、少なくとも１つの機能的中間層（３ａ，３ｂ）は一般に非導電で、有機エレクトレットまたは強誘電材料（２）に対して実質的に不活性な材料であることと、
   を特徴とする有機電子回路（Ｃ）。
2. 前記有機電子回路は、第１の電極（１ａ）と有機エレクトレットまたは強誘電材料（２）との間に形成される第１の機能的中間層（３ａ）と、第２の電極（１ｂ）と有機エレクトレットまたは強誘電材料（２）との間に形成される第２の機能的中間層（３ｂ）とを備えることを特徴とする、請求項１記載の有機電子回路（Ｃ）。
3. 電極（１ａ，１ｂ）の少なくとも１つと有機エレクトレットまたは強誘電材料（２）との間に形成される別の機能的中間層材料の少なくとも１つの追加の機能的中間層（４ａ，４ｂ）を特徴とする、請求項１記載の有機電子回路（Ｃ）。
4. 少なくとも１つの機能的中間層（３ａ，３ｂ）は、近接するエレクトレットまたは強誘電材料（２）の１つ以上の成分と、または回路の動作中に生成される１つ以上の反応種との、特定の化学反応または結合に加わることを特徴とする、請求項１記載の有機電子回路（Ｃ）。
5. 少なくとも１つの機能的中間層（３ａ，３ｂ）が有機エレクトレットまたは強誘電材料（２）のグローバル層と第１および第２の電極手段（１ａ，１ｂ）との間に形成されるグローバル層として形成されることを特徴とする、請求項１記載の有機電子回路（Ｃ）。
6. 前記機能的中間層材料はセラミック材料であることを特徴とする、請求項１記載の有機電子回路（Ｃ）。
7. 前記機能的中間層材料は三元セラミック材料であることを特徴とする、請求項６記載の有機電子回路（Ｃ）。
8. 前記機能的中間層材料は高い酸化数を持つ金属を含む二元または三元のセラミック材料であることを特徴とする、請求項６記載の有機電子回路（Ｃ）。
9. 前記機能的中間層材料は金属酸化物であることを特徴とする、請求項６記載の有機電子回路（Ｃ）。
10. 前記機能的中間層材料は次の材料、すなわち、酸化タングステン、酸化タンタル、酸化モリブデン、酸化バナジウム、酸化ニオブ、または酸化チタン、の１つ以上から選択されることを特徴とする、請求項９記載の有機電子回路（Ｃ）。
11. 有機エレクトレットまたは強誘電材料（２）は、単一分子、オリゴマ、ホモポリマー、コポリマー、またはその混合物または合成物から成ることを特徴とする、請求項１記載の有機電子回路（Ｃ）。
12. 有機エレクトレットまたは強誘電材料（２）はフッ素を含むことを特徴とする、請求項１記載の有機電子回路（Ｃ）。
13. 有機エレクトレットまたは強誘電材料（２）は次の材料、すなわち、ポリフッ化ビニリデン（ＰＶＤＦ）、コポリマーまたはＰＶＤＦ-トリフルオルエチレン（Ｐ（ＶＤＦ−ＴｒＦＥ））に基づく任意のそのコポリマー、ターポリマーを持つポリビニリデン、奇数のナイロン、任意のそのコポリマーを持つ奇数のナイロン、シアノポリマー、および任意のそのコポリマーを持つシアノポリマー、の１つ以上から選択されることを特徴とする、請求項１記載の有機電子回路（Ｃ）。
14. 前記電極材料は次の材料、すなわち、アルミニウム、白金、金、チタン、銅、パラジウム、またはその導電合金または複合物、の１つから選択されることを特徴とする、請求項１記載の有機電子回路（Ｃ）。
15. 複数のかかる回路（Ｃ）は、マトリクス・アドレス可能なアレイのメモリ回路を形成することと、メモリ回路（Ｃ）のセルは有機エレクトレットまたは強誘電材料（２）のグローバル薄膜層内に別個の部分を形成することと、第１および第２の電極（１ａ，１ｂ）はそれぞれ第１および第２の電極手段の部分を形成し、各電極手段は複数の平行な片状の電極（１ａ，１ｂ）で構成し、第２の電極手段の電極（１ｂ）は第１の電極手段の電極（１ａ）に対して或る角度、好ましくは直角、に向くことと、有機エレクトレットまたは強誘電グローバル薄膜層（２）はその間に挟まれて、メモリ回路（Ｃ）のメモリ・セルは第１の電極手段の電極（１ａ）と第２の電極手段の電極（１ｂ）とのそれぞれの交点で薄膜グローバル層（２）内に定義され、これにより前記メモリ回路（Ｃ）のアレイが前記電極手段とメモリ材料のグローバル層（２）とにより形成され、前記メモリ・セルは統合された受動マトリクス・アドレス可能なエレクトレットまたは強誘電メモリ装置を実現して、書込みおよび読取り動作のためのそれぞれのメモリ・セルのアドレス指定は、駆動、制御、および検出のための外部回路に適当に接続された電極（１ａ、１ｂ）を介して行うこととを特徴とする、請求項１記載の有機電子回路（Ｃ）。
16. 第１の電極（１ａ）と第２の電極（１ｂ）との間に形成される有機エレクトレットまたは強誘電材料と、少なくとも１つの第１の無機中間層（３ａ，３ｂ）と、電極（１ａ，１ｂ）の１つと有機エレクトレットまたは強誘電材料と、前記電極と電気活性有機材料との間に置かれる機能的中間層とで構成する有機電子回路を製造する方法であって、
    機能的中間層（３ａ，３ｂ）を形成する個々の分子を解離せずに機能的中間層材料のソースから機能的中間層（３ａ，３ｂ）の分子種を堆積させることを特徴とする、有機電子回路を製造する方法。
17. 次のプロセス、すなわち、スパッタリング、電子ビーム蒸発、熱蒸発、溶液からの電気堆積、ディッピングによるゾル・ゲル堆積、スピン・コーティングによるゾル・ゲル堆積、または吹き付けによるゾル・ゲル堆積、の１つにより機能的中間層（３ａ，３ｂ）を堆積させることを特徴とする、請求項１６記載の有機電子回路を製造する方法。
18. 蒸発によりまたＷＯ₃を蒸発物として用いることにより酸化タングステンを機能的中間層として堆積させることを特徴とする、請求項１６記載の有機電子回路を製造する方法。

Images