JP2007531119A - 調停パケットプロトコルを有するメモリ調停システムおよび方法 - Google Patents
調停パケットプロトコルを有するメモリ調停システムおよび方法 Download PDFInfo
- Publication number
- JP2007531119A JP2007531119A JP2007505104A JP2007505104A JP2007531119A JP 2007531119 A JP2007531119 A JP 2007531119A JP 2007505104 A JP2007505104 A JP 2007505104A JP 2007505104 A JP2007505104 A JP 2007505104A JP 2007531119 A JP2007531119 A JP 2007531119A
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- memory
- arbitration
- memory hub
- data path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000004044 response Effects 0.000 claims abstract description 155
- 238000011144 upstream manufacturing Methods 0.000 claims description 24
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 4
- 238000013500 data storage Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims 8
- 238000010586 diagram Methods 0.000 description 7
- 238000013459 approach Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000010200 validation analysis Methods 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
Abstract
送信メモリハブと受信メモリハブとの間に介在するメモリハブのデータ経路上で、読み出し応答を送信するメモリハブおよび方法。関連読み出し応答に対するデータ経路構成を示すデータを含む調停パケットを、メモリハブで受信する。調停パケットをデコードし、調停パケットのデータに従ってデータ経路を構成する。関連読み出し応答をメモリハブで受信し、関連読み出し応答を、同じものを受信メモリハブに送信するために、構成されたデータ経路に結合する。
Description
本発明は一般的にプロセッサベースのコンピューティングシステム用のメモリシステムに関し、より詳細には、メモリ応答管理用の調停システム及び方法をその中に有するハブベースのメモリシステムに関する。
コンピュータシステムは、ダイナミックランダムアクセスメモリ（「ＤＲＡＭ」）デバイス等のメモリデバイスを使用し、プロセッサがアクセスするデータを格納する。これらのメモリデバイスは、普通はコンピュータシステム内のシステムメモリとして使用される。典型的なコンピュータシステムにおいては、プロセッサはプロセッサバスおよびメモリコントローラを介してシステムメモリと通信する。システムメモリのメモリデバイスは、通常複数のメモリデバイスを有するメモリモジュール内に配列され、メモリバスを介してメモリコントローラに結合する。プロセッサはメモリ要求を発行し、そのメモリ要求は、読み出しコマンド等のメモリコマンド、およびデータまたは命令を読み出す位置を指定するアドレスを含む。メモリコントローラはそのコマンドおよびアドレスを使用して、行および列アドレスと同様に適切なコマンド信号を生成し、それらはメモリバスを介してシステムバスに適用される。コマンドおよびアドレスに応答して、データはシステムメモリとプロセッサとの間で転送される。メモリコントローラは多くの場合システムコントローラの一部であり、プロセッサバスをＰＣＩバス等の拡張バスに結合するバスブリッジ回路も含む。
メモリシステムにおいては、高いデータ帯域幅が望ましい。一般的に、帯域幅の制限はメモリコントローラには関係しない。なぜならば、メモリコントローラはメモリデバイスの許容する限り速くシステムメモリへ、およびシステムメモリから、データを順序付けるからである。帯域幅増加のために採られてきたアプローチの１つは、メモリコントローラをメモリデバイスに結合するメモリデータバスの速度を、増加させることである。従って、同量の情報がより少ない時間でメモリデータバス上を移動できる。しかしながら、メモリデータバスの速度を増加させても帯域幅がそれに対応して増加するわけではない。データバスの速度と帯域幅との間の非線形関係の理由の１つは、メモリデバイス自体内のハードウェア制限である。即ち、メモリコントローラは、メモリデバイスに対する全てのメモリコマンドをスケジュールして、ハードウェア制限を守らなければならない。これらのハードウェア制限はメモリデバイスの設計によりある程度削減できるが、ハードウェア制限を削減すると、通常、コスト、電力、および／またはサイズをメモリデバイスに追加することになり、これらの全てが望ましくない代替なので、妥協が必要である。従って、これらの制約が与えられると、メモリデバイスが、例えばメモリデバイスの同じページに続くトラフィック等の「良く振る舞う」(well-behaved)トラフィックを増加し続ける変化率で移動させることは簡単であるが、例えばメモリデバイスの異なるページまたはバンクの間を行き来するような「悪く振舞う」(badly-behaved)トラフィックをメモリデバイスが解決することは非常に困難である。結果として、メモリデータバスの帯域幅を増加させても、情報の帯域幅はそれに対応して増加しない。
プロセッサとメモリデバイスとの間の制限された帯域幅に加えて、コンピュータシステムの性能は、システムメモリデバイスからのデータの読み出しに必要な時間を増加させるレイテンシ問題によっても制限される。より具体的には、メモリデバイスの読み出しコマンドがシンクロナスＤＲＡＭ（「ＳＤＲＡＭ」）デバイス等のシステムメモリデバイスに結合するとき、読み出しデータは数クロック周期遅れてＳＤＲＡＭから出力される。従って、ＳＤＲＡＭデバイスは同期的に高データ率でバーストデータを出力できるが、初期のデータ提供時における遅延のため、そのようなＳＤＲＡＭデバイスを使用するコンピュータシステムの動作速度が非常に遅くなる可能性がある。メモリデータバスの速度を増加させると、レイテンシ問題の緩和に役立つ可能性がある。しかしながら、帯域幅と同様に、メモリデータバスの速度を増加させても、前の議論と本質的に同じ理由で、レイテンシは線形的に削減されない。
メモリデータバスの速度を増加させることにより、ある程度、帯域幅の増加およびレイテンシの削減に成功したが、このアプローチにより他の問題が発生する。例えば、メモリデータバスの速度が増加するにつれ、シグナルインテグリティを維持するためにメモリバスへのロードを減少する必要がある。なぜならば、従来、メモリコントローラとメモリモジュールが差し込まれるメモリスロットとの間にはワイヤーしかないためである。メモリデータバス速度の増加に適応するためにアプローチがいくつか採られてきた。例えば、メモリスロット数を削減すること、メモリモジュールにバッファ回路を追加してメモリモジュール上のメモリデバイスに十分な制御信号のファンアウトを提供すること、および単一のメモリデバイスインタフェース上のメモリモジュールコネクタが少なすぎるという理由でメモリモジュール上に複数のメモリデバイスインタフェースを提供することである。しかしながら、これらの従来のアプローチの効果は限られている。これらの技術が過去に使用された理由は、そうするとコスト効果が高かったからである。しかしながら、インタフェース毎に１つのメモリモジュールしか差し込めないとき、コストがかかりすぎて、必要なメモリスロットの各々に別個のメモリンタフェースを追加することはできない。言い換えると、それによりシステムコントローラのパッケージが商品の範囲を超えて専門分野の範疇に入り、従って非常にコストがかさむことになる。
コスト効果の高い方法でメモリデータバスの速度増加を可能にする最近のアプローチの１つは、メモリハブを介してプロセッサに結合する複数のメモリデバイスの使用である。メモリハブアーキテクチャまたはハブベースのメモリサブシステムにおいては、システムコントローラまたはメモリコントローラは、高速双方向または単方向メモリコントローラ／ハブインタフェース上でいくつかのメモリモジュールに結合する。通常、メモリモジュールはポイントツーポイントまたはデイジーチェーンアーキテクチャで結合し、メモリモジュールは連続して一方から他方へ接続される。従って、メモリコントローラは、第１のメモリモジュールに結合し、第１のメモリモジュールは第２のメモリモジュールに接続し、第２のメモリモジュールは第３のメモリモジュールに結合するというようにデイジーチェーン方式で続く。
各メモリモジュールは、そのモジュール上でメモリコントローラ／ハブインタフェースおよび多数のメモリデバイスに結合するメモリハブを含み、メモリハブがコントローラとメモリデバイスとの間のメモリ要求および応答をメモリコントローラ／ハブインタフェース上で効果的にルーティングする。このアーキテクチャを採用するコンピュータシステムは、メモリデータバス上でシグナルインテグリティが維持できるので、高速のメモリデータバスを使用できる。さらに、このアーキテクチャでは、従来のメモリバスアーキテクチャで発生するような、より多くのメモリモジュール追加する際の信号品質の劣化を気にすることなく、システムメモリを容易に拡張する。
メモリハブを使用するコンピュータシステムは優れた性能を提供できるが、様々な要素がメモリシステムの性能に影響しうる。例えば、あるメモリハブから別のメモリハブへの上流（ｕｐｓｔｒｅａｍ）の（即ち、コンピュータシステムにおいてメモリハブコントローラへ戻る）読み出しデータフローの管理方法は、読み出しのレイテンシに影響する。メモリハブが読み出しデータフローを管理することは、一般的に調停と称してもよく、各メモリハブがローカルメモリ読み出し応答と上流メモリ読み出し応答との間を調停する。即ち、各メモリハブは、ローカルメモリ読み出し応答を最初に送るか否か、または下流（ｄｏｗｎｓｔｒｅａｍ）（即ち、そのメモリハブコントローラからさらに遠く）メモリハブからのメモリ読み出し応答を最初に転送するか否かを判定する。どちらのメモリ読み出し応答の優先度が低いかを判定することは、特定のメモリ読み出し応答のレイテンシに影響するのみであろうが、増加したレイテンシを有するメモリ読み出し応答の追加的な効果は、メモリシステムのレイテンシ全体に影響するであろう。結果として、メモリハブが採用する調停技術は、メモリシステム全体の性能に直接的に影響する。加えて、調停スキームを実装することは、同様に読み出しのレイテンシ全体に影響するであろう。なぜならば、望ましい調停スキームを利用するにも関らず、非効率的な実装がシステムメモリの性能に否定的に影響を及ぼすからである。従って、メモリハブアーキテクチャを有するシステムメモリにおいてメモリ応答を管理する調停スキームを実装するシステムおよび方法が必要である。
本発明の１態様による方法は、送信メモリハブと受信メモリハブとの間に介在するメモリハブのデータ経路上で読み出し応答を送信することを含む。その方法は、関連読み出し応答に対するデータ経路構成を示すデータを含む調停パケットを、メモリハブで受信することを含む。調停パケットをデコードし、調停パケットのデータに従ってデータ経路を構成する。関連読み出し応答をメモリハブで受信し、関連する読み出し応答を、同じものを受信メモリハブに送信するために、構成されたデータ経路に結合する。
本発明の別の態様において、少なくとも１つのメモリデバイスに結合するメモリハブを提供する。メモリハブはリモートおよびローカル入力ノード、出力ノード、および構成可能なデータ経路を含み、その構成可能なデータ経路は、リモートおよびローカル入力ノード、さらに出力ノードに結合する。メモリハブはさらに、構成可能なデータ経路、出力ノード、およびリモート入力ノードに結合する調停制御回路を含む。調停制御回路は、ローカル入力ノードを介して結合する関連読み出し応答に対する調停パケットを生成する。この調停パケットは、関連読み出し応答に対するデータ経路構成を示すデータを含む。調停制御回路はさらに、リモート入力ノードを介して結合する関連読み出し応答の出力ノードへの結合に備えて、リモート入力ノードを介して結合する調停パケットとともに含まれるデータに従って構成可能なデータ経路を構成することができる。
本発明の別の態様において、メモリハブは入力ノードと出力ノードとの間を結合するバイパスデータ経路を有するとして提供される。この経路上で、読み出し応答は有効化に応じて結合し、さらにメモリハブは調停制御回路を含む。調停制御回路はバイパスデータ経路に結合し、メモリハブに結合したメモリデバイスからの読み出しデータの読み出しに応じて調停パケットを生成する。調停パケットは、上流メモリハブのバイパスデータ経路を有効化する起動データを含むデータ経路フィールドを有する。調停制御回路はまた、調停パケットを下流メモリハブから受信し、バイパスデータ経路を有効化して、下流メモリハブから同様に受信した読み出し応答を入力ノードから出力ノードへ結合する。
図１は、本発明の実施形態を利用できるメモリハブアーキテクチャを有するコンピュータシステム１００を図示する。コンピュータシステム１００は特定の計算またはタスク実施する特定ソフトウェアの実行等、様々なコンピューティング機能を実施するプロセッサ１０４を含む。プロセッサ１０４は、普通、アドレスバス、制御バス、およびデータバスを含むプロセッサバス１０６を含む。プロセッサバス１０６は通常、キャッシュメモリ１０８に結合し、それは、通常、スタティックランダムアクセスメモリ（「ＳＲＡＭ」）である。プロセッサバス１０６はさらにシステムコントローラ１１０に結合し、バスブリッジとも称される。
システムコントローラ１１０は、様々な他のコンポーネントに対しプロセッサ１０４への通信経路としての役割も果たす。より具体的には、システムコントローラ１１０は通常グラフィックスコントローラ１１２に結合するグラフィックスポートを含む。グラフィックスコントローラ１１２は順に映像端末１１４に結合する。システムコントローラ１１０は、キーボードまたはマウス等の１または複数の入力デバイス１１８にも結合し、それにより操作者はコンピュータシステム１００とインタフェースすることができる。通常、コンピュータシステム１００は、システムコントローラ１１０を介してプロセッサ１０４に結合する、プリンタ等の１または複数の出力デバイス１２０をも含む。１または複数のデータストレージデバイス１２４は通常、システムコントローラ１１０を介してプロセッサ１０４にも結合し、それによりプロセッサ１０４は内部または外部ストレージ媒体（不図示）にデータを格納またはそこからデータを読み出しできる。典型的なストレージデバイス１２４の例として、ハードディスクおよびフロッピー（登録商標）ディスク、テープカセット、およびコンパクトディスク読み出し専用メモリ（ＣＤ−ＲＯＭ）を含む。
システムコントローラ１１０は、いくつかのメモリモジュール１３０ａ−ｎにバスシステム１５４、１５６を介して結合するメモリハブコントローラ１２８を含む。メモリモジュール１３０ａ−ｎの各々は、コマンド、アドレスおよび集合的にバス１５０として示されるデータバスを介していくつかのメモリデバイス１４８に結合するメモリハブ１４０を含む。メモリハブ１４０は、コントローラ１２８とメモリデバイス１４８との間のメモリ要求および応答を効率的にルーティングする。メモリハブ１４０の各々は、書き込みバッファおよび読み出しデータバッファを含む。このアーキテクチャを採用するコンピュータシステムでは、プロセッサ１０４は、別のメモリモジュール１３０ａ−ｎが先のメモリ要求に応答している間に、メモリモジュール１３０ａ−ｎの１つにアクセスできる。例えば、プロセッサ１０４は、システム内の別のメモリモジュール１３０ａ−ｎがプロセッサ１０４に読み出しデータの提供を準備している間に、メモリモジュール１３０ａ−ｎの１つに書き込みデータを出力できる。加えて、メモリハブアーキテクチャは、コンピュータシステムにおいて非常に増加したメモリ容量を提供することもできる。
図２は本発明の１実施形態による調停制御コンポーネント２００を図示する機能ブロック図である。調停制御コンポーネント２００を、図１のメモリハブ１４０に含むことができる。図２に示すように、調停制御コンポーネント２００は関連メモリ応答を格納する２つのキューを含む。ローカル応答キュー２０２は、関連するメモリモジュール１３０上のメモリデバイス１４８からのローカルメモリ応答ＬＭＲを受信および格納する。リモート応答キュー２０６は、バイパス経路２０４を介して即座に上流に転送できない下流のメモリ応答を受信および格納する。調停制御回路２１０は、制御／ステータスバス１３６を介してキュー２０２、２０６に結合し、調停制御回路２１０はキュー２０２、２０６各々の内容を監視でき、マルチプレクサ２０８の制御においてこの情報を利用し、それによりメモリハブ１４０が実行する調停プロセス全体を制御する。制御／ステータスバス１３６により、「ハンドシェーク」信号がキュー２０２、２０６から調停制御回路２１０に結合され、制御信号の調停制御回路２１０からキュー２０２、２０６への転送を調整する。
調停制御回路２１０はさらに高速リンク１３４に結合し、調停パケットを下流のメモリハブから受信する。以下でさらに詳細に説明するように、調停パケットは関連メモリ応答より前に提供され、上流メモリハブの調停制御回路２１０に、関連メモリ応答の受信を予測して受信メモリハブを介する適切な経路を有効にする情報を提供する。加えて、調停制御回路２１０は調停パケットを関連ＬＭＲの前に提供されるように生成して、読み出し要求に応じてメモリデバイス１４８（図１）からデータを読み出すときに、関連メモリ応答を早期に示すものとしての役割を果たす。先に論じたように、調停パケットは上流メモリハブに適切な情報を提供し、メモリ応答の到着前に適切なデータ経路の有効化に関して決定する時間を各調停制御回路２１０に与えるであろう。調停制御回路２１０は、メモリデバイス１４８からメモリ応答に対する読み出しデータを読み出している間に、調停パケットを準備する。調停パケットは上流メモリハブがアイドルかまたはビジーかによって、スイッチ２１２を介してマルチプレクサ２０８またはローカル応答キュー２０２のいずれかに提供される。マルチプレクサ２０８は、調停制御回路の制御下で高速リンク１３４を結合し、リモート応答キュー２０６またはバイパス経路２０４からメモリ応答を、調停制御回路２１０から調停パケットを、またはローカル応答キュー２０２から調停パケットおよびメモリ応答を、受信する。例えば、本発明の範囲内であれば、データ構造３００のデータフィールドの数および型、または各ビット時間に対するビット数を変えることができる。本発明の代替実施形態において調停パケットは、図２に示すように調停制御回路２１０よりむしろ調停パケット回路内で生成される。加えて、図２にはデータストリームに投入するようにマルチプレクサ２０８に調停パケットを提供するものとして示されているが、調停パケットを代替的にローカル応答キュー２０２に提供し、関連読み出し応答パケットの前に置いてデータストリームに投入することができる。当業者には当然のことながら、調停パケットの生成位置または、関連読み出しパケットより先に調停パケットがデータストリームに置かれる方法等、本発明の実施形態に対する修正は、本発明の要旨を逸脱しない範囲で可能である。
図３は、本発明の実施形態による、調停パケットおよびメモリ応答のデータ構造３００を図示する。データ構造３００は情報を８ビットバイトに分割し、情報の各バイトは逐次的なビット時間に対応する。各ビット時間は、新規データが提供される時間増分を表す。応答ヘッダフィールド３０２は、応答が調停パケットまたはメモリ応答のいずれかであることを示す２バイトのデータを含む。アドレスフィールド３０４は、調停パケットまたはメモリ応答の宛先である特定のハブの識別に使用されるデータを含む。コマンドコードフィールド３０６は、データ構造３００をメモリ応答ではなく調停パケットとして識別する値を有するであろう。調停パケットおよびメモリ応答は、調停パケットにとってはデータフィールド３０８のデータペイロードが 「無関係」であることを除いて、同様である。データ構造３００において、サイズフィールド３１０の１６ビット全ては同一の値を保持し、メモリ応答が保持するデータペイロードのサイズを示す。例えば、「０」は３２バイトのデータが含まれることを示し、「１」は６４バイトのデータが含まれることを示す。当業者には当然のことながら、図３に示すデータ構造３００の実施形態は１例として提供されるものであり、データ構造３００に対する修正は本発明の要旨を逸脱しない範囲で可能である。
調停制御コンポーネント２００（図２）の動作を、図４のフロー図を参照して記述する。読み出しデータコマンドの受信に続き、ステップ４０２でメモリハブは、要求対象に提供されるメモリ応答に対して、読み出し動作を初期化し、メモリデバイス１４８（図１）から要求される読み出しデータを読み出す。ステップ４０４で、メモリハブの調停制御回路２１０は、ローカルデータ経路がアイドルであるかどうかをローカル応答キュー２０２のステータスをチェックすることにより判定する。ローカルデータ経路がアイドルである場合、メモリデバイス１４８から読み出しデータを読み出す間に、ステップ４０６で調停パケットが調停制御回路２１０により生成される。調停パケットおよびメモリ応答が用意され送信準備ができると、ステップ４０８で、上流メモリハブに問い合わせて、それがビジーであるかどうかを判定する。上流メモリハブがアイドルであるところでは、ステップ４１０、４１２で、調停パケットを上流メモリハブに送り、メモリ応答が続く。しかしながら、上流メモリハブがビジーである場合、調停パケットをステップ４１４で廃棄し、ステップ４１６でメモリ応答をローカル応答キュー２０２に格納する。同様に、ステップ４０４でローカルデータ経路がビジーであると判定すると、ステップ４１６でメモリ応答をやはりローカル応答キューに格納する。ステップ４１８でメモリ応答は、メモリハブが実装する調停スキームに従って上流メモリハブへの送信用に選択されるまで、ローカル応答キュー２０２に格納される。ステップ４２０で、そのメモリ応答がターゲットに到着するまで、メモリ応答を調停スキームに従って各上流メモリハブを介して送信する。適切な調停スキームは当業界で公知であり、ここでは詳細に記述しない。使用に適した調停スキームの例は、２００３年１０月２０日出願、James W. Meyer、Cory Kanskiに譲渡された、同時係属中のARBITRATION SYSTEM AND METHOD FOR MEMORY RESPONSES IN A HUB-BASED MEMORY SYSTEMというタイトルの米国特許出願番号１０／６９０，８１０においてより詳細に記述されている。
そこで記述されているように、ローカルおよびリモート応答キュー２０２、２０６およびバイパス経路２０４が、様々な応答調停スキームを実装するために利用される。例えば、１実施形態において、調停制御回路は下流応答、またはリモート応答にローカル応答以上の優先度を与える調停スキームを実行する。記述されている別の実施形態においては、代替的に、調停制御回路はローカル応答に下流応答以上の優先度を与える調停スキームを実行する。また別の実施形態においては、調停制御回路はローカルおよび下流メモリからの所定数の応答間で交代する。例えば、ローカルおよびリモート応答を交互に転送することができる、または２つのローカル応答を転送し２つのリモート応答が続く、等である。そこで記述される別の実施形態では、ローカルと下流メモリ応答との間の調停において古いものから順番のアルゴリズム(oldest first algorithm)を利用する。即ち、動作において、調停制御回路２１０は、ローカル応答キューおよびリモート応答キューに格納されたメモリ応答の応答識別子部を監視し、いずれかのキューに含まれる最も古い応答を上流へ転送すべき次の応答として選択する。このように、メモリ応答が格納される応答キューとは独立して、調停制御回路は最も古い応答を最初に転送する。
当業者には当然のことながら、他の調停方法およびスキームが、本発明の範囲を逸脱することなく利用可能である。
調停パケットを最初に上流メモリハブに送信し、次にメモリ応答が続くステップ４１０、４１２に戻ると、上流メモリハブの調停制御回路２１０はステップ４２２で調停パケットを受信する。ステップ４２４、４２６で、調停パケットをデコードし、デコードされた情報に基づいて、適切なデータ経路を調停制御回路２１０により有効化する。ステップ４３０でメモリ応答を受信するまでに、適切なデータ経路を調停制御回路２１０により有効化する。ステップ４２８で、次の上流メモリハブに問い合わせて、それがビジーかどうかを判定する。ビジーでなければ、ステップ４３２で、調停パケットおよびその次にメモリ応答を、バイパス形式で次の上流メモリハブに送信する。バイパス形式での調停パケットおよびメモリ応答の送信は、ステップ４１２で関連メモリ応答を送る前にステップ４１０で送られるデコードされた調停パケットの情報に基づいて、メモリハブを介して適切なデータ経路を有効化することによって、促進される。
ステップ４２８に戻り、次の上流メモリハブがビジーであると判定する場合、調停パケットをステップ４４０で廃棄し、ステップ４４２で採用された調停スキームによりメモリ応答が次の上流メモリハブへの送信用に選択されるまで、メモリ応答をリモート応答キュー２０６に格納する。ステップ４２０で、メモリ応答は調停スキームに従い、そのターゲットに到達するまでメモリハブを介して上流へ進む。
本発明の特定の実施形態を例証のために記述してきたが、前述の記述から、当然のことながら、様々な修正が本発明の精神および範囲を逸脱することなくなされてもよい。例えば、本発明の実施形態を、ここではコンピュータシステム内のメモリハブベースのシステムメモリに関して記述してきた。しかしながら当然のことながら、本発明の実施形態は、適切なところではハブベースのメモリシステム以外のメモリシステムにおいても使用できる。さらに本発明の実施形態は、当技術分野で周知のように、コンピュータシステム以外のプロセッサベースのシステムで利用されるメモリハブベースのシステムにおいても使用可能である。従って、本発明は添付請求項による場合を除いては制限されない。
Claims (36)
- 応答メモリハブおよび少なくとも１つの介在メモリハブを有するシステムメモリ内で読み出し要求に応答する方法であって、読み出し応答は前記介在メモリハブを介して前記介在メモリハブのデータ経路上で送信され、前記方法は、
前記応答メモリハブに結合するメモリデバイスから読み出しデータを読み出し、前記読み出しデータを含む読み出し応答を準備すること、
前記読み出し応答に対するデータ経路構成を示すデータを含む調停パケットを生成すること、
前記調停パケットおよび前記読み出し応答を前記介在メモリハブに提供し、前記調停パケットは前記読み出し応答の前に提供されること、
前記調停パケットを前記介在メモリハブで受信し、前記調停パケットのデータをデコードし、前記調停パケットのデータに従って前記介在メモリハブ内で前記読み出し応答に対するデータ経路を有効化すること
を含むことを特徴とする方法。 - 前記調停パケットを生成することは、前記調停パケットと前記読み出し応答を区別するために使用する前記調停パケット用データを生成することを含むことを特徴とする請求項１に記載の方法。
- 前記調停パケットを生成することは、複数の８ビットバイトを生成することを含み、前記複数の８ビットバイトは、前記介在メモリハブが前記調停パケットと前記読み出し応答を区別するために使用するデータを含む１バイトを含むことを含むことを特徴とする請求項１に記載の方法。
- 前記読み出し応答に対する前記データ経路を有効化することは、前記介在メモリハブ内のバイパスデータ経路を有効化して、前記介在メモリハブを介して前記調停パケットおよび前記読み出し応答を結合することを含むことを特徴とする請求項１に記載の方法。
- 前記介在メモリハブはビジーかどうかを判定すること、
前記介在メモリハブがビジーでない場合、前記介在メモリハブに前記関連読み出し応答を提供する前に、前記介在メモリハブへの提供用に前記調停パケットを生成することをさらに含むことを特徴とする請求項１に記載の方法。 - 前記応答メモリハブのローカルデータ経路はアイドルかどうかを判定すること、
前記ローカルデータ経路がアイドルである場合、前記介在メモリハブに前記関連読み出し応答を提供する前に、前記介在メモリハブへの提供用に前記調停パケットを生成することをさらに含むことを特徴とする請求項１に記載の方法。 - 前記調停パケットを生成することは、前記介在メモリハブを介して前記調停パケットおよび前記読み出し応答を結合するために前記介在メモリハブ内のバイパスデータ経路を有効化することを示すデータを含む調停パケットを生成することを含むことを特徴とする請求項１に記載の方法。
- 送信メモリハブと受信メモリハブとの間に介在するメモリハブのデータ経路上で読み出し応答を送信する方法であって、前記方法は、
関連読み出し応答に対するデータ経路構成を示すデータを含む調停パケットを前記メモリハブで受信すること、
前記調停パケットをデコードすること、
前記データ経路を前記調停パケットのデータに従って構成すること、
前記関連読み出し応答を前記メモリハブで受信すること、
前記関連読み出し応答を、同じものを前記受信メモリハブに送信するために前記の構成されたデータ経路に結合すること
を含むことを特徴とする方法。 - 前記データ経路を構成することは、前記メモリハブ内のバイパスデータ経路を有効化して、前記調停パケットおよび前記読み出し応答を、前記メモリハブを介して、前記受信メモリハブに結合することを含むことを特徴とする請求項８に記載の方法。
- 前記関連読み出し応答の送信前に同じものを前記受信メモリハブに送信するために、前記調停パケットを前記構成されたデータ経路に結合することをさらに含むことを特徴とする請求項８に記載の方法。
- 前記メモリハブはビジーか否かのクエリを前記送信ハブから受信すること、
前記メモリハブはビジーでないことを前記送信ハブに示すことにより前記クエリに応答することをさらに含むことを特徴とする請求項８に記載の方法。 - 読み出し応答が提供されるメモリハブのデータ経路を構成する方法であって、
前記方法は、
第１メモリハブで、関連読み出し応答に対するデータ経路構成を示すデータを含む調停パケットを生成すること、
前記調停パケットを、前記第１メモリハブに結合する第２メモリハブに提供すること、
前記調停パケットを前記第２メモリハブでデコードすること、
前記関連読み出し応答の受信に備えて、前記調停パケットのデータに従って前記第２メモリハブのデータ経路を構成すること
を含むことを特徴とする方法。 - 前記調停パケットを生成することは、前記調停パケットと前記読み出し応答を区別するために使用する前記調停パケット用データを生成することを含むことを特徴とする請求項１２に記載の方法。
- 前記データ経路を構成することは、前記第２メモリハブ内のバイパスデータ経路を有効化して、前記調停パケットおよび前記読み出し応答を、前記第２メモリハブを介して、結合することを含むことを特徴とする請求項１２に記載の方法。
- 前記第２メモリハブはビジーかどうかを判定すること、
前記第２メモリハブがビジーでない場合、前記第２メモリハブに前記関連読み出し応答を提供する前に、前記調停パケットを前記第２メモリハブに提供すること
をさらに含むことを特徴とする請求項１２に記載の方法。 - ローカルデータ経路はアイドルかどうかを判定すること、
前記ローカルデータ経路がアイドルである場合、前記第２メモリハブに前記関連読み出し応答を提供する前に、前記第２メモリハブへの提供用に前記調停パケットを生成すること
をさらに含むことを特徴とする請求項１２に記載の方法。 - 前記調停パケットを生成することは、前記第２メモリハブを介して前記調停パケットおよび前記読み出し応答を結合するために前記第２メモリハブ内のバイパスデータ経路を有効化することを示すデータを含む調停パケットを生成することを含むことを特徴とする請求項１２に記載の方法。
- 第２メモリハブ内でデータ経路を構成するために、第１メモリハブと第２メモリハブとの間で通信する方法であって、前記方法は、
関連読み出し応答が前記第２メモリハブを介して結合するよう調停パケットを生成し、前記調停パケットは、それが調停パケットであることを認識するデータを含むコマンドコードフィールド、および前記第２メモリハブ内のデータ経路構成を示すデータを含むデータ経路フィールドをさらに有すること、
前記関連読み出し応答を前記第２メモリハブに送信する前に前記調停パケットを送信すること、
前記データ経路フィールドに含まれる前記データに従って前記第２メモリハブ内で前記データ経路を構成すること
を含むことを特徴とする方法。 - 前記データ経路を構成することは、前記第２メモリハブ内のバイパスデータ経路を有効化して、前記調停パケットおよび前記関連読み出し応答を、前記第２メモリハブを介して結合することを含むことを特徴とする請求項１８に記載の方法。
- 前記第２メモリハブはビジーかどうかを判定すること、
前記第２メモリハブがビジーでない場合、前記第２メモリハブに前記関連読み出し応答を提供する前に、前記第２メモリハブへの提供用に前記調停パケットを生成すること
をさらに含むことを特徴とする請求項１８に記載の方法。 - ローカルデータ経路はアイドルかどうかを判定すること、
前記ローカルデータ経路がアイドルである場合、前記第２メモリハブに前記関連読み出し応答を提供する前に、前記第２メモリハブへの提供用に前記調停パケットを生成すること
をさらに含むことを特徴とする請求項１９に記載の方法。 - 少なくとも１つのメモリデバイスに結合するメモリハブであって、前記メモリハブは、
リモートおよびローカル入力ノード、
出力ノード、
前記リモートおよびローカル入力ノード、およびさらに前記出力ノードに結合する構成可能なデータ経路であって、前記リモートおよびローカル入力ノードを介して前記出力ノードに結合する読み出し応答の少なくとも１つに結合するように動作可能である前記構成可能なデータ経路、
前記構成可能なデータ経路、前記出力ノード、および前記リモート入力ノードに結合する調停制御回路であって、前記調停制御回路は、前記ローカル入力ノードを介して結合する関連読み出し応答に対する調停パケットを生成するよう動作可能で、前記調停パケットは、前記関連読み出し応答に対するデータ経路構成を示すデータを含み、前記調停制御回路はさらに、前記リモート入力ノードを介して前記出力ノードに結合する前記関連読み出し応答の結合に備えて、前記リモート入力ノードを介して結合する前記調停パケットとともに含まれる前記データに従って前記構成可能なデータ経路を構成するよう動作可能である前記調停制御回路
を備えたことを特徴とするメモリハブ。 - 前記構成可能なデータ経路は、
前記出力ノードに結合する出力および前記調停制御回路に結合する制御ノードを有するマルチプレクサ、
前記リモート入力ノードおよび前記マルチプレクサの第１入力に結合するバイパスデータ経路、
前記ローカル入力ノードに結合する入力、およびさらに前記マルチプレクサの第２入力に結合する出力を有するローカルキュー、
前記リモート入力ノードに結合する入力、およびさらに前記マルチプレクサの第３入力に結合する出力を有するリモートキューを備え、
前記調停制御回路は、前記マルチプレクサ用制御信号を生成して、前記バイパスデータ経路、前記ローカルキュー、または前記リモートキューを選択的に前記出力ノードに結合するよう動作可能であることを特徴とする請求項２２に記載のメモリハブ。 - 前記調停制御論理はさらに、前記調停パケットと前記関連読み出し応答を区別するために使用する前記調停パケット用データを生成するよう動作可能であることを特徴とする請求項２２に記載のメモリハブ。
- 入力ノードと出力ノードとの間を結合し、読み出し応答を有効化に応じてそれらの間で結合するするバイパスデータ経路、
前記メモリハブに結合するメモリデバイスからの読み出しデータの読み出しに応じて調停パケットを生成するよう動作可能な、前記バイパスデータ経路に結合する調停制御回路であって、前記調停パケットは、上流メモリハブのバイパスデータ経路を有効化する起動データを含むデータ経路フィールドを有し、前記調停制御回路はさらに、下流メモリハブから調停パケットを受信するように、また前記バイパスデータ経路を有効化してそこから受信した読み出し応答を前記入力ノードから前記出力ノードへ結合するように動作可能である前記調停制御回路を備えたことを特徴とするメモリハブ。 - 前記出力ノードに結合する出力および前記調停制御回路に結合する制御ノード、さらに前記バイパスデータ経路に結合する第１入力を有するマルチプレクサ、
ローカル入力ノードに結合する入力、およびさらに前記マルチプレクサの第２入力に結合する出力を有するローカルキュー、
前記入力ノードに結合する入力、およびさらに前記マルチプレクサの第３入力に結合する出力を有するリモートキューを備え、前記調停制御回路は、前記マルチプレクサ用制御信号を生成して、前記バイパスデータ経路、前記ローカルキュー、または前記リモートキューを選択的に前記出力ノードに結合するよう動作可能であることをさらに備えたことを特徴とする請求項２５に記載のメモリハブ。 - 複数のメモリデバイス、
メモリデバイスバスを介して前記メモリデバイスに結合し前記メモリデバイスにアクセスするメモリハブを備えたメモリモジュールであって、
前記メモリハブは、
リモートおよび前記メモリデバイスバスに結合するローカル入力ノード、
出力ノード、
前記リモートおよびローカル入力ノード、およびさらに前記出力ノードに結合する構成可能なデータ経路であって、前記リモートおよびローカル入力ノードを介して前記出力ノードに結合する読み出し応答の少なくとも１つに結合するように動作可能である前記構成可能なデータ経路、
前記構成可能なデータ経路、前記出力ノード、および前記リモート入力ノードに結合する調停制御回路であって、前記調停制御回路は、前記ローカル入力ノードを介して結合する関連読み出し応答に対する調停パケットを生成するよう動作可能で、前記調停パケットは、前記関連読み出し応答に対するデータ経路構成を示すデータを含み、前記調停制御回路はさらに、前記リモート入力ノードを介して前記出力ノードに結合する前記関連読み出し応答の結合に備えて、前記リモート入力ノードを介して結合する前記調停パケットとともに含まれる前記データに従って前記構成可能なデータ経路を構成するよう動作可能である前記調停制御回路
を備えたことを特徴とするメモリモジュール。 - 前記メモリハブの前記構成可能なデータ経路は、
前記出力ノードに結合する出力および前記調停制御回路に結合する制御ノードを有するマルチプレクサ、
前記リモート入力ノードおよび前記マルチプレクサの第１入力に結合するバイパスデータ経路、
前記ローカル入力ノードに結合する入力、およびさらに前記マルチプレクサの第２入力に結合する出力を有するローカルキュー、
前記リモート入力ノードに結合する入力、およびさらに前記マルチプレクサの第３入力に結合する出力を有するリモートキューを備え、
前記調停制御回路は、前記マルチプレクサ用制御信号を生成して、前記バイパスデータ経路、前記ローカルキュー、または前記リモートキューを選択的に前記出力ノードに結合するよう動作可能であることを特徴とする請求項２７に記載のメモリモジュール。 - 前記メモリハブの前記調停制御論理はさらに、前記調停パケットと前記関連読み出し応答を区別するために使用する前記調停パケット用データを生成するよう動作可能であることを特徴とする請求項２７に記載のメモリモジュール。
- 複数のメモリデバイス、
メモリデバイスバスを介して前記メモリデバイスに結合し前記メモリデバイスにアクセスするメモリハブを備えたメモリモジュールであって、
前記メモリハブは、
入力ノードと出力ノードとの間を結合し、読み出し応答を有効化に応じてそれらの間で結合するするバイパスデータ経路、
前記メモリハブに結合するメモリデバイスからの読み出しデータの読み出しに応じて調停パケットを生成するよう動作可能な、前記バイパスデータ経路に結合する調停制御回路であって、前記調停パケットは、上流メモリハブのバイパスデータ経路を有効化する起動データを含むデータ経路フィールドを有し、前記調停制御回路はさらに、下流メモリハブから調停パケットを受信するように、また前記バイパスデータ経路を有効化してそこから受信した読み出し応答を前記入力ノードから前記出力ノードへ結合するように動作可能である前記調停制御回路
を備えたことを特徴とするメモリモジュール。 - 前記メモリハブは、
前記出力ノードに結合する出力および前記調停制御回路に結合する制御ノード、さらに前記バイパスデータ経路に結合する第１入力を有するマルチプレクサ、
ローカル入力ノードに結合する入力、およびさらに前記マルチプレクサの第２入力に結合する出力を有するローカルキュー、
前記入力ノードに結合する入力、およびさらに前記マルチプレクサの第３入力に結合する出力を有するリモートキューを備え、前記調停制御回路は、前記マルチプレクサ用制御信号を生成して、前記バイパスデータ経路、前記ローカルキュー、または前記リモートキューを選択的に前記出力ノードに結合するよう動作可能であることを特徴とする請求項３０に記載のメモリモジュール。 - プロセッサバスを有するプロセッサ、
前記プロセッサバスに結合するシステムコントローラであって、周辺デバイスポートを有し、システムメモリポートに結合するコントローラをさらに備える前記システムコントローラ、
前記システムコントローラの前記周辺デバイスポートに結合する少なくとも１つの入力デバイス、
前記システムコントローラの前記周辺デバイスポートに結合する少なくとも１つの出力デバイス、
前記システムコントローラの前記周辺デバイスポートに結合する少なくとも１つのデータストレージデバイス、
その上でメモリ要求および応答を送信するために前記システムコントローラに結合するメモリバス、
前記メモリバスに結合する複数のメモリモジュールを備え、前記モジュールの各々は、
複数のメモリデバイス、
メモリデバイスバスを介して前記メモリデバイスに結合し前記メモリデバイスにアクセスするメモリハブを有し、
前記メモリハブは、
リモートおよび前記メモリデバイスバスに結合するローカル入力ノード、
出力ノード、
前記リモートおよびローカル入力ノード、およびさらに前記出力ノードに結合する構成可能なデータ経路であって、前記リモートおよびローカル入力ノードを介して前記出力ノードに結合する読み出し応答の少なくとも１つに結合するように動作可能である前記構成可能なデータ経路、
前記構成可能なデータ経路、前記出力ノード、および前記リモート入力ノードに結合する調停制御回路であって、前記調停制御回路は、前記ローカル入力ノードを介して結合する関連読み出し応答に対する調停パケットを生成するよう動作可能で、前記調停パケットは、前記関連読み出し応答に対するデータ経路構成を示すデータを含み、前記調停制御回路はさらに、前記リモート入力ノードを介して前記出力ノードに結合する前記関連読み出し応答の結合に備えて、前記リモート入力ノードを介して結合する前記調停パケットとともに含まれる前記データに従って前記構成可能なデータ経路を構成するよう動作可能である前記調停制御回路を含む前記メモリモジュール
を備えたことを特徴とするプロセッサベースのシステム。 - 前記メモリハブの前記構成可能なデータ経路は、
前記出力ノードに結合する出力および前記調停制御回路に結合する制御ノードを有するマルチプレクサ、
前記リモート入力ノードおよび前記マルチプレクサの第１入力に結合するバイパスデータ経路、
前記ローカル入力ノードに結合する入力、およびさらに前記マルチプレクサの第２入力に結合する出力を有するローカルキュー、
前記リモート入力ノードに結合する入力、およびさらに前記マルチプレクサの第３入力に結合する出力を有するリモートキューを備え、前記調停制御回路は、前記マルチプレクサ用制御信号を生成して、前記バイパスデータ経路、前記ローカルキュー、または前記リモートキューを選択的に前記出力ノードに結合するよう動作可能であることを備えたことを特徴とする請求項３２に記載のプロセッサベースのシステム。 - 前記メモリハブの前記調停制御回路はさらに、前記調停パケットと前記関連読み出し応答を区別するために使用する前記調停パケット用データを生成するよう動作可能であることを特徴とする請求項３２に記載のプロセッサベースのシステム。
- プロセッサバスを有するプロセッサ、
前記プロセッサバスに結合するシステムコントローラであって、周辺デバイスポートを有し、システムメモリポートに結合するコントローラをさらに備える前記システムコントローラ、
前記システムコントローラの前記周辺デバイスポートに結合する少なくとも１つの入力デバイス、
前記システムコントローラの前記周辺デバイスポートに結合する少なくとも１つの出力デバイス、
前記システムコントローラの前記周辺デバイスポートに結合する少なくとも１つのデータストレージデバイス、
その上でメモリ要求および応答を送信するために前記システムコントローラに結合するメモリバス、
前記メモリバスに結合する複数のメモリモジュールを備え、
前記モジュールの各々は、
複数のメモリデバイス、
メモリデバイスバスを介して前記メモリデバイスに結合し前記メモリデバイスにアクセスするメモリハブを有し、
前記メモリハブは、
入力ノードと出力ノードとの間を結合し、読み出し応答を有効化に応じてそれらの間で結合するするバイパスデータ経路、
前記メモリハブに結合するメモリデバイスからの読み出しデータの読み出しに応じて調停パケットを生成するよう動作可能な、前記バイパスデータ経路に結合する調停制御回路であって、前記調停パケットは、上流メモリハブのバイパスデータ経路を有効化する起動データを含むデータ経路フィールドを有し、前記調停制御回路はさらに、下流メモリハブから調停パケットを受信するように、また前記バイパスデータ経路を有効化してそこから受信した読み出し応答を前記入力ノードから前記出力ノードへ結合するように動作可能である前記調停制御回路を含む前記メモリモジュール
を備えたことを特徴とするプロセッサベースのシステム。 - 前記メモリハブは、
前記出力ノードに結合する出力および前記調停制御回路に結合する制御ノード、さらに前記バイパスデータ経路に結合する第１入力を有するマルチプレクサ、
ローカル入力ノードに結合する入力、およびさらに前記マルチプレクサの第２入力に結合する出力を有するローカルキュー、
前記入力ノードに結合する入力、およびさらに前記マルチプレクサの第３入力に結合する出力を有するリモートキューを備え、前記調停制御回路は、前記マルチプレクサ用制御信号を生成して、前記バイパスデータ経路、前記ローカルキュー、または前記リモートキューを選択的に前記出力ノードに結合するよう動作可能であることを特徴とする請求項３５に記載のプロセッサベースのシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/809,839 US7257683B2 (en) | 2004-03-24 | 2004-03-24 | Memory arbitration system and method having an arbitration packet protocol |
| PCT/US2005/009523 WO2005094459A2 (en) | 2004-03-24 | 2005-03-23 | Memory arbitration system and method having an arbitration packet protocol |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007531119A true JP2007531119A (ja) | 2007-11-01 |
| JP4445998B2 JP4445998B2 (ja) | 2010-04-07 |
Family
ID=34991516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007505104A Active JP4445998B2 (ja) | 2004-03-24 | 2005-03-23 | 調停パケットプロトコルを有するメモリ調停システムおよび方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (5) | US7257683B2 (ja) |
| EP (2) | EP2472403B1 (ja) |
| JP (1) | JP4445998B2 (ja) |
| KR (1) | KR100800989B1 (ja) |
| CN (1) | CN100444131C (ja) |
| AT (1) | ATE556373T1 (ja) |
| WO (1) | WO2005094459A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009517725A (ja) * | 2005-11-28 | 2009-04-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリ・システム内で不確定な読み取りデータ待ち時間を可能にする方法及びシステム |
| JP2011505036A (ja) * | 2007-11-26 | 2011-02-17 | スパンション エルエルシー | 記憶システム及び方法 |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7836252B2 (en) * | 2002-08-29 | 2010-11-16 | Micron Technology, Inc. | System and method for optimizing interconnections of memory devices in a multichip module |
| US7039736B2 (en) * | 2003-01-15 | 2006-05-02 | Hewlett-Packard Development Company, L.P. | Systems and methods for accessing bus-mastered system resources |
| US7133991B2 (en) * | 2003-08-20 | 2006-11-07 | Micron Technology, Inc. | Method and system for capturing and bypassing memory transactions in a hub-based memory system |
| US7136958B2 (en) | 2003-08-28 | 2006-11-14 | Micron Technology, Inc. | Multiple processor system and method including multiple memory hub modules |
| US7120743B2 (en) | 2003-10-20 | 2006-10-10 | Micron Technology, Inc. | Arbitration system and method for memory responses in a hub-based memory system |
| US7788451B2 (en) | 2004-02-05 | 2010-08-31 | Micron Technology, Inc. | Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system |
| US7366864B2 (en) | 2004-03-08 | 2008-04-29 | Micron Technology, Inc. | Memory hub architecture having programmable lane widths |
| US7257683B2 (en) | 2004-03-24 | 2007-08-14 | Micron Technology, Inc. | Memory arbitration system and method having an arbitration packet protocol |
| US6980042B2 (en) | 2004-04-05 | 2005-12-27 | Micron Technology, Inc. | Delay line synchronizer apparatus and method |
| US7590797B2 (en) | 2004-04-08 | 2009-09-15 | Micron Technology, Inc. | System and method for optimizing interconnections of components in a multichip memory module |
| US7363419B2 (en) | 2004-05-28 | 2008-04-22 | Micron Technology, Inc. | Method and system for terminating write commands in a hub-based memory system |
| US7392331B2 (en) | 2004-08-31 | 2008-06-24 | Micron Technology, Inc. | System and method for transmitting data packets in a computer system having a memory hub architecture |
| JP2007183816A (ja) * | 2006-01-06 | 2007-07-19 | Elpida Memory Inc | メモリ制御装置 |
| JP4829038B2 (ja) * | 2006-08-17 | 2011-11-30 | 富士通株式会社 | マルチプロセッサシステム |
| JP5669338B2 (ja) * | 2007-04-26 | 2015-02-12 | 株式会社日立製作所 | 半導体装置 |
| US8332680B2 (en) * | 2007-08-13 | 2012-12-11 | Rambus Inc. | Methods and systems for operating memory in two modes |
| US8086936B2 (en) | 2007-08-31 | 2011-12-27 | International Business Machines Corporation | Performing error correction at a memory device level that is transparent to a memory channel |
| US8082482B2 (en) | 2007-08-31 | 2011-12-20 | International Business Machines Corporation | System for performing error correction operations in a memory hub device of a memory module |
| US7865674B2 (en) | 2007-08-31 | 2011-01-04 | International Business Machines Corporation | System for enhancing the memory bandwidth available through a memory module |
| US7861014B2 (en) | 2007-08-31 | 2010-12-28 | International Business Machines Corporation | System for supporting partial cache line read operations to a memory module to reduce read data traffic on a memory channel |
| US7899983B2 (en) * | 2007-08-31 | 2011-03-01 | International Business Machines Corporation | Buffered memory module supporting double the memory device data width in the same physical space as a conventional memory module |
| US7818497B2 (en) * | 2007-08-31 | 2010-10-19 | International Business Machines Corporation | Buffered memory module supporting two independent memory channels |
| US7840748B2 (en) * | 2007-08-31 | 2010-11-23 | International Business Machines Corporation | Buffered memory module with multiple memory device data interface ports supporting double the memory capacity |
| US8019919B2 (en) | 2007-09-05 | 2011-09-13 | International Business Machines Corporation | Method for enhancing the memory bandwidth available through a memory module |
| US7925824B2 (en) | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | System to reduce latency by running a memory channel frequency fully asynchronous from a memory device frequency |
| US7770077B2 (en) * | 2008-01-24 | 2010-08-03 | International Business Machines Corporation | Using cache that is embedded in a memory hub to replace failed memory cells in a memory subsystem |
| US7930470B2 (en) | 2008-01-24 | 2011-04-19 | International Business Machines Corporation | System to enable a memory hub device to manage thermal conditions at a memory device level transparent to a memory controller |
| US7925826B2 (en) | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | System to increase the overall bandwidth of a memory channel by allowing the memory channel to operate at a frequency independent from a memory device frequency |
| US7930469B2 (en) * | 2008-01-24 | 2011-04-19 | International Business Machines Corporation | System to provide memory system power reduction without reducing overall memory system performance |
| US7925825B2 (en) | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | System to support a full asynchronous interface within a memory hub device |
| US8140936B2 (en) | 2008-01-24 | 2012-03-20 | International Business Machines Corporation | System for a combined error correction code and cyclic redundancy check code for a memory channel |
| US20100005220A1 (en) * | 2008-07-01 | 2010-01-07 | International Business Machines Corporation | 276-pin buffered memory module with enhanced memory system interconnect and features |
| US20100005206A1 (en) * | 2008-07-01 | 2010-01-07 | International Business Machines Corporation | Automatic read data flow control in a cascade interconnect memory system |
| US7895374B2 (en) * | 2008-07-01 | 2011-02-22 | International Business Machines Corporation | Dynamic segment sparing and repair in a memory system |
| US20100005212A1 (en) * | 2008-07-01 | 2010-01-07 | International Business Machines Corporation | Providing a variable frame format protocol in a cascade interconnected memory system |
| US7717752B2 (en) * | 2008-07-01 | 2010-05-18 | International Business Machines Corporation | 276-pin buffered memory module with enhanced memory system interconnect and features |
| US8234540B2 (en) | 2008-07-01 | 2012-07-31 | International Business Machines Corporation | Error correcting code protected quasi-static bit communication on a high-speed bus |
| US20100005219A1 (en) * | 2008-07-01 | 2010-01-07 | International Business Machines Corporation | 276-pin buffered memory module with enhanced memory system interconnect and features |
| US20100005214A1 (en) * | 2008-07-01 | 2010-01-07 | International Business Machines Corporation | Enhancing bus efficiency in a memory system |
| US20100005218A1 (en) * | 2008-07-01 | 2010-01-07 | International Business Machines Corporation | Enhanced cascade interconnected memory system |
| TWI449043B (zh) * | 2009-12-17 | 2014-08-11 | Novatek Microelectronics Corp | 高速記憶體系統 |
| US8261121B2 (en) * | 2009-12-24 | 2012-09-04 | Nvidia Corporation | Command latency reduction and command bandwidth maintenance in a memory circuit |
| US11099982B2 (en) * | 2011-03-31 | 2021-08-24 | Oracle International Corporation | NUMA-aware garbage collection |
| US9357649B2 (en) | 2012-05-08 | 2016-05-31 | Inernational Business Machines Corporation | 276-pin buffered memory card with enhanced memory system interconnect |
| US9519315B2 (en) | 2013-03-12 | 2016-12-13 | International Business Machines Corporation | 276-pin buffered memory card with enhanced memory system interconnect |
| US9477733B2 (en) | 2013-03-15 | 2016-10-25 | Uda, Lld | Hierarchical, parallel models for extracting in real-time high-value information from data streams and system and method for creation of same |
| US10372642B2 (en) * | 2016-09-29 | 2019-08-06 | Intel Corporation | System, apparatus and method for performing distributed arbitration |
| WO2019005105A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | ACTIVATION OF SPECULATIVE MEMORY |
| TWI658363B (zh) * | 2017-10-20 | 2019-05-01 | 慧榮科技股份有限公司 | 儲存裝置以及其介面晶片 |
| US11481342B2 (en) | 2019-06-25 | 2022-10-25 | Seagate Technology Llc | Data storage system data access arbitration |
Family Cites Families (289)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3742253A (en) | 1971-03-15 | 1973-06-26 | Burroughs Corp | Three state logic device with applications |
| GB1530405A (en) * | 1975-03-24 | 1978-11-01 | Okura Denki Co Ltd | Loop data highway communication system |
| US4045781A (en) | 1976-02-13 | 1977-08-30 | Digital Equipment Corporation | Memory module with selectable byte addressing for digital data processing system |
| US4245306A (en) | 1978-12-21 | 1981-01-13 | Burroughs Corporation | Selection of addressed processor in a multi-processor network |
| US4253144A (en) | 1978-12-21 | 1981-02-24 | Burroughs Corporation | Multi-processor communication network |
| US4253146A (en) | 1978-12-21 | 1981-02-24 | Burroughs Corporation | Module for coupling computer-processors |
| US4240143A (en) | 1978-12-22 | 1980-12-16 | Burroughs Corporation | Hierarchical multi-processor network for memory sharing |
| US4608702A (en) | 1984-12-21 | 1986-08-26 | Advanced Micro Devices, Inc. | Method for digital clock recovery from Manchester-encoded signals |
| US4724520A (en) | 1985-07-01 | 1988-02-09 | United Technologies Corporation | Modular multiport data hub |
| US4843263A (en) * | 1986-01-10 | 1989-06-27 | Nec Corporation | Clock timing controller for a plurality of LSI chips |
| US4707823A (en) | 1986-07-21 | 1987-11-17 | Chrysler Motors Corporation | Fiber optic multiplexed data acquisition system |
| US4831520A (en) | 1987-02-24 | 1989-05-16 | Digital Equipment Corporation | Bus interface circuit for digital data processor |
| JPH07117863B2 (ja) | 1987-06-26 | 1995-12-18 | 株式会社日立製作所 | オンラインシステムの再立上げ方式 |
| US4891808A (en) | 1987-12-24 | 1990-01-02 | Coherent Communication Systems Corp. | Self-synchronizing multiplexer |
| US5251303A (en) | 1989-01-13 | 1993-10-05 | International Business Machines Corporation | System for DMA block data transfer based on linked control blocks |
| US5442770A (en) | 1989-01-24 | 1995-08-15 | Nec Electronics, Inc. | Triple port cache memory |
| US4953930A (en) | 1989-03-15 | 1990-09-04 | Ramtech, Inc. | CPU socket supporting socket-to-socket optical communications |
| US4982185A (en) * | 1989-05-17 | 1991-01-01 | Blh Electronics, Inc. | System for synchronous measurement in a digital computer network |
| JPH03156795A (ja) | 1989-11-15 | 1991-07-04 | Toshiba Micro Electron Kk | 半導体メモリ回路装置 |
| US5327553A (en) | 1989-12-22 | 1994-07-05 | Tandem Computers Incorporated | Fault-tolerant computer system with /CONFIG filesystem |
| US5317752A (en) | 1989-12-22 | 1994-05-31 | Tandem Computers Incorporated | Fault-tolerant computer system with auto-restart after power-fall |
| US5313590A (en) | 1990-01-05 | 1994-05-17 | Maspar Computer Corporation | System having fixedly priorized and grouped by positions I/O lines for interconnecting router elements in plurality of stages within parrallel computer |
| JP2772103B2 (ja) | 1990-03-28 | 1998-07-02 | 株式会社東芝 | 計算機システム立上げ方式 |
| US5243703A (en) | 1990-04-18 | 1993-09-07 | Rambus, Inc. | Apparatus for synchronously generating clock signals in a data processing system |
| IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| BE1004668A3 (nl) * | 1991-04-02 | 1993-01-05 | Bell Telephone Mfg | Beschermingsinrichting voor een optische zender/ontvangerinrichting. |
| US5255239A (en) | 1991-08-13 | 1993-10-19 | Cypress Semiconductor Corporation | Bidirectional first-in-first-out memory device with transparent and user-testable capabilities |
| US5461627A (en) | 1991-12-24 | 1995-10-24 | Rypinski; Chandos A. | Access protocol for a common channel wireless network |
| JP2554816B2 (ja) | 1992-02-20 | 1996-11-20 | 株式会社東芝 | 半導体記憶装置 |
| US5355391A (en) | 1992-03-06 | 1994-10-11 | Rambus, Inc. | High speed bus system |
| JP3517237B2 (ja) | 1992-03-06 | 2004-04-12 | ラムバス・インコーポレーテッド | 同期バス・システムおよびそのためのメモリ装置 |
| ES2170066T3 (es) | 1992-03-25 | 2002-08-01 | Sun Microsystems Inc | Sistema de acoplamiento de memoria de fibra optica. |
| US5432907A (en) | 1992-05-12 | 1995-07-11 | Network Resources Corporation | Network hub with integrated bridge |
| US5270964A (en) | 1992-05-19 | 1993-12-14 | Sun Microsystems, Inc. | Single in-line memory module |
| JPH05342084A (ja) | 1992-06-08 | 1993-12-24 | Matsushita Electric Ind Co Ltd | データ記憶装置及びデータ記憶方法 |
| GB2270780A (en) | 1992-09-21 | 1994-03-23 | Ibm | Scatter-gather in data processing systems. |
| JPH0713945A (ja) | 1993-06-16 | 1995-01-17 | Nippon Sheet Glass Co Ltd | 演算処理部および制御・記憶部分離型マルチプロセッサ ・システムのバス構造 |
| US5497494A (en) | 1993-07-23 | 1996-03-05 | International Business Machines Corporation | Method for saving and restoring the state of a CPU executing code in protected mode |
| US5467455A (en) | 1993-11-03 | 1995-11-14 | Motorola, Inc. | Data processing system and method for performing dynamic bus termination |
| US5729709A (en) | 1993-11-12 | 1998-03-17 | Intel Corporation | Memory controller with burst addressing circuit |
| US5502621A (en) | 1994-03-31 | 1996-03-26 | Hewlett-Packard Company | Mirrored pin assignment for two sided multi-chip layout |
| US5566325A (en) | 1994-06-30 | 1996-10-15 | Digital Equipment Corporation | Method and apparatus for adaptive memory access |
| US6175571B1 (en) | 1994-07-22 | 2001-01-16 | Network Peripherals, Inc. | Distributed memory switching hub |
| US5978567A (en) | 1994-07-27 | 1999-11-02 | Instant Video Technologies Inc. | System for distribution of interactive multimedia and linear programs by enabling program webs which include control scripts to define presentation by client transceiver |
| US6217234B1 (en) | 1994-07-29 | 2001-04-17 | Discovision Associates | Apparatus and method for processing data with an arithmetic unit |
| US5553070A (en) | 1994-09-13 | 1996-09-03 | Riley; Robert E. | Data link module for time division multiplexing control systems |
| JPH08123717A (ja) | 1994-10-25 | 1996-05-17 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| US6804760B2 (en) | 1994-12-23 | 2004-10-12 | Micron Technology, Inc. | Method for determining a type of memory present in a system |
| US5715456A (en) | 1995-02-13 | 1998-02-03 | International Business Machines Corporation | Method and apparatus for booting a computer system without pre-installing an operating system |
| US5638534A (en) | 1995-03-31 | 1997-06-10 | Samsung Electronics Co., Ltd. | Memory controller which executes read and write commands out of order |
| US5875352A (en) | 1995-11-03 | 1999-02-23 | Sun Microsystems, Inc. | Method and apparatus for multiple channel direct memory access control |
| US5834956A (en) | 1995-12-29 | 1998-11-10 | Intel Corporation | Core clock correction in a 2/N mode clocking scheme |
| US5966724A (en) | 1996-01-11 | 1999-10-12 | Micron Technology, Inc. | Synchronous memory device with dual page and burst mode operations |
| US7681005B1 (en) | 1996-01-11 | 2010-03-16 | Micron Technology, Inc. | Asynchronously-accessible memory device with mode selection circuitry for burst or pipelined operation |
| US5832250A (en) | 1996-01-26 | 1998-11-03 | Unisys Corporation | Multi set cache structure having parity RAMs holding parity bits for tag data and for status data utilizing prediction circuitry that predicts and generates the needed parity bits |
| US5819304A (en) | 1996-01-29 | 1998-10-06 | Iowa State University Research Foundation, Inc. | Random access memory assembly |
| US5659798A (en) | 1996-02-02 | 1997-08-19 | Blumrich; Matthias Augustin | Method and system for initiating and loading DMA controller registers by using user-level programs |
| US5799048A (en) | 1996-04-17 | 1998-08-25 | Sun Microsystems, Inc. | Phase detector for clock synchronization and recovery |
| US5687325A (en) | 1996-04-19 | 1997-11-11 | Chang; Web | Application specific field programmable gate array |
| US6064706A (en) * | 1996-05-01 | 2000-05-16 | Alcatel Usa, Inc. | Apparatus and method of desynchronizing synchronously mapped asynchronous data |
| US5815681A (en) * | 1996-05-21 | 1998-09-29 | Elonex Plc Ltd. | Integrated network switching hub and bus structure |
| US5818844A (en) | 1996-06-06 | 1998-10-06 | Advanced Micro Devices, Inc. | Address generation and data path arbitration to and from SRAM to accommodate multiple transmitted packets |
| US5900020A (en) * | 1996-06-27 | 1999-05-04 | Sequent Computer Systems, Inc. | Method and apparatus for maintaining an order of write operations by processors in a multiprocessor computer to maintain memory consistency |
| US5875454A (en) | 1996-07-24 | 1999-02-23 | International Business Machiness Corporation | Compressed data cache storage system |
| JPH1049511A (ja) | 1996-08-02 | 1998-02-20 | Oki Electric Ind Co Ltd | １チップマイクロコンピュータ |
| JP4070255B2 (ja) | 1996-08-13 | 2008-04-02 | 富士通株式会社 | 半導体集積回路 |
| TW304288B (en) | 1996-08-16 | 1997-05-01 | United Microelectronics Corp | Manufacturing method of semiconductor memory device with capacitor |
| US5706224A (en) | 1996-10-10 | 1998-01-06 | Quality Semiconductor, Inc. | Content addressable memory and random access memory partition circuit |
| US6272600B1 (en) | 1996-11-15 | 2001-08-07 | Hyundai Electronics America | Memory request reordering in a data processing system |
| US6167486A (en) | 1996-11-18 | 2000-12-26 | Nec Electronics, Inc. | Parallel access virtual channel memory system with cacheable channels |
| KR19980064365A (ko) | 1996-12-19 | 1998-10-07 | 윌리엄비.켐플러 | 메모리 모듈로의 어드레스 및 데이타 분산용 장치 및 방법 |
| KR100239716B1 (ko) | 1996-12-30 | 2000-01-15 | 김영환 | 소형 컴퓨터 시스템 인터페이스 콘트롤러의 진단 테스트 장치 |
| US6308248B1 (en) | 1996-12-31 | 2001-10-23 | Compaq Computer Corporation | Method and system for allocating memory space using mapping controller, page table and frame numbers |
| US6031241A (en) | 1997-03-11 | 2000-02-29 | University Of Central Florida | Capillary discharge extreme ultraviolet lamp source for EUV microlithography and other related applications |
| US6271582B1 (en) | 1997-04-07 | 2001-08-07 | Micron Technology, Inc. | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die |
| US5946712A (en) | 1997-06-04 | 1999-08-31 | Oak Technology, Inc. | Apparatus and method for reading data from synchronous memory |
| KR100202385B1 (ko) | 1997-06-04 | 1999-06-15 | 윤종용 | Hdlc를 이용한 반이중 통신용 송신 장치 |
| US6044429A (en) * | 1997-07-10 | 2000-03-28 | Micron Technology, Inc. | Method and apparatus for collision-free data transfers in a memory device with selectable data or address paths |
| US6073190A (en) | 1997-07-18 | 2000-06-06 | Micron Electronics, Inc. | System for dynamic buffer allocation comprising control logic for controlling a first address buffer and a first data buffer as a matched pair |
| US6243769B1 (en) | 1997-07-18 | 2001-06-05 | Micron Technology, Inc. | Dynamic buffer allocation for a computer system |
| US6760833B1 (en) | 1997-08-01 | 2004-07-06 | Micron Technology, Inc. | Split embedded DRAM processor |
| US6105075A (en) | 1997-08-05 | 2000-08-15 | Adaptec, Inc. | Scatter gather memory system for a hardware accelerated command interpreter engine |
| US6137780A (en) | 1997-08-07 | 2000-10-24 | At&T Corp | Apparatus and method to monitor communication system status |
| JP4014708B2 (ja) | 1997-08-21 | 2007-11-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置の設計方法 |
| US6249802B1 (en) | 1997-09-19 | 2001-06-19 | Silicon Graphics, Inc. | Method, system, and computer program product for allocating physical memory in a distributed shared memory network |
| US6473439B1 (en) * | 1997-10-10 | 2002-10-29 | Rambus Incorporated | Method and apparatus for fail-safe resynchronization with minimum latency |
| JPH11120120A (ja) | 1997-10-13 | 1999-04-30 | Fujitsu Ltd | カードバス用インターフェース回路及びそれを有するカードバス用ｐｃカード |
| FR2770008B1 (fr) | 1997-10-16 | 2001-10-12 | Alsthom Cge Alkatel | Dispositif de communication entre plusieurs processeurs |
| US5987196A (en) | 1997-11-06 | 1999-11-16 | Micron Technology, Inc. | Semiconductor structure having an optical signal path in a substrate and method for forming the same |
| US6098158A (en) | 1997-12-18 | 2000-08-01 | International Business Machines Corporation | Software-enabled fast boot |
| US6014721A (en) * | 1998-01-07 | 2000-01-11 | International Business Machines Corporation | Method and system for transferring data between buses having differing ordering policies |
| US6023726A (en) | 1998-01-20 | 2000-02-08 | Netscape Communications Corporation | User configurable prefetch control system for enabling client to prefetch documents from a network server |
| US6721860B2 (en) * | 1998-01-29 | 2004-04-13 | Micron Technology, Inc. | Method for bus capacitance reduction |
| GB2333896B (en) * | 1998-01-31 | 2003-04-09 | Mitel Semiconductor Ab | Vertical cavity surface emitting laser |
| US7024518B2 (en) | 1998-02-13 | 2006-04-04 | Intel Corporation | Dual-port buffer-to-memory interface |
| US6742098B1 (en) * | 2000-10-03 | 2004-05-25 | Intel Corporation | Dual-port buffer-to-memory interface |
| US6186400B1 (en) | 1998-03-20 | 2001-02-13 | Symbol Technologies, Inc. | Bar code reader with an integrated scanning component module mountable on printed circuit board |
| US6038630A (en) | 1998-03-24 | 2000-03-14 | International Business Machines Corporation | Shared access control device for integrated system with multiple functional units accessing external structures over multiple data buses |
| US6079008A (en) | 1998-04-03 | 2000-06-20 | Patton Electronics Co. | Multiple thread multiple data predictive coded parallel processing system and method |
| US6247107B1 (en) | 1998-04-06 | 2001-06-12 | Advanced Micro Devices, Inc. | Chipset configured to perform data-directed prefetching |
| JPH11316617A (ja) | 1998-05-01 | 1999-11-16 | Mitsubishi Electric Corp | 半導体回路装置 |
| KR100283243B1 (ko) | 1998-05-11 | 2001-03-02 | 구자홍 | 운영체제의 부팅방법 |
| US6167465A (en) | 1998-05-20 | 2000-12-26 | Aureal Semiconductor, Inc. | System for managing multiple DMA connections between a peripheral device and a memory and performing real-time operations on data carried by a selected DMA connection |
| TW434756B (en) | 1998-06-01 | 2001-05-16 | Hitachi Ltd | Semiconductor device and its manufacturing method |
| US6405280B1 (en) * | 1998-06-05 | 2002-06-11 | Micron Technology, Inc. | Packet-oriented synchronous DRAM interface supporting a plurality of orderings for data block transfers within a burst sequence |
| US6134624A (en) | 1998-06-08 | 2000-10-17 | Storage Technology Corporation | High bandwidth cache system |
| US6301637B1 (en) | 1998-06-08 | 2001-10-09 | Storage Technology Corporation | High performance data paths |
| US6067649A (en) | 1998-06-10 | 2000-05-23 | Compaq Computer Corporation | Method and apparatus for a low power self test of a memory subsystem |
| US6453377B1 (en) * | 1998-06-16 | 2002-09-17 | Micron Technology, Inc. | Computer including optical interconnect, memory unit, and method of assembling a computer |
| US6289068B1 (en) | 1998-06-22 | 2001-09-11 | Xilinx, Inc. | Delay lock loop with clock phase shifter |
| JP2000011640A (ja) | 1998-06-23 | 2000-01-14 | Nec Corp | 半導体記憶装置 |
| FR2780535B1 (fr) * | 1998-06-25 | 2000-08-25 | Inst Nat Rech Inf Automat | Dispositif de traitement de donnees d'acquisition, notamment de donnees d'image |
| JP3178423B2 (ja) | 1998-07-03 | 2001-06-18 | 日本電気株式会社 | バーチャルチャネルｓｄｒａｍ |
| US6286083B1 (en) | 1998-07-08 | 2001-09-04 | Compaq Computer Corporation | Computer system with adaptive memory arbitration scheme |
| US7002982B1 (en) * | 1998-07-08 | 2006-02-21 | Broadcom Corporation | Apparatus and method for storing data |
| JP3248617B2 (ja) * | 1998-07-14 | 2002-01-21 | 日本電気株式会社 | 半導体記憶装置 |
| US6272609B1 (en) | 1998-07-31 | 2001-08-07 | Micron Electronics, Inc. | Pipelined memory controller |
| US6061296A (en) | 1998-08-17 | 2000-05-09 | Vanguard International Semiconductor Corporation | Multiple data clock activation with programmable delay for use in multiple CAS latency memory devices |
| US6219725B1 (en) | 1998-08-28 | 2001-04-17 | Hewlett-Packard Company | Method and apparatus for performing direct memory access transfers involving non-sequentially-addressable memory locations |
| US6029250A (en) | 1998-09-09 | 2000-02-22 | Micron Technology, Inc. | Method and apparatus for adaptively adjusting the timing offset between a clock signal and digital signals transmitted coincident with that clock signal, and memory device and system using same |
| US6622188B1 (en) | 1998-09-30 | 2003-09-16 | International Business Machines Corporation | 12C bus expansion apparatus and method therefor |
| US6587912B2 (en) | 1998-09-30 | 2003-07-01 | Intel Corporation | Method and apparatus for implementing multiple memory buses on a memory module |
| US6910109B2 (en) * | 1998-09-30 | 2005-06-21 | Intel Corporation | Tracking memory page state |
| TW498215B (en) | 1998-10-30 | 2002-08-11 | Ind Tech Res Inst | Ring topology network switch using dual-port memory |
| US6243831B1 (en) | 1998-10-31 | 2001-06-05 | Compaq Computer Corporation | Computer system with power loss protection mechanism |
| JP3248500B2 (ja) | 1998-11-12 | 2002-01-21 | 日本電気株式会社 | 半導体記憶装置およびそのデータ読み出し方法 |
| US6434639B1 (en) | 1998-11-13 | 2002-08-13 | Intel Corporation | System for combining requests associated with one or more memory locations that are collectively associated with a single cache line to furnish a single memory operation |
| US6425021B1 (en) | 1998-11-16 | 2002-07-23 | Lsi Logic Corporation | System for transferring data packets of different context utilizing single interface and concurrently processing data packets of different contexts |
| US6453370B1 (en) | 1998-11-16 | 2002-09-17 | Infineion Technologies Ag | Using of bank tag registers to avoid a background operation collision in memory systems |
| US6438622B1 (en) | 1998-11-17 | 2002-08-20 | Intel Corporation | Multiprocessor system including a docking system |
| US6100735A (en) | 1998-11-19 | 2000-08-08 | Centillium Communications, Inc. | Segmented dual delay-locked loop for precise variable-phase clock generation |
| US6430696B1 (en) | 1998-11-30 | 2002-08-06 | Micron Technology, Inc. | Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same |
| US6463059B1 (en) | 1998-12-04 | 2002-10-08 | Koninklijke Philips Electronics N.V. | Direct memory access execution engine with indirect addressing of circular queues in addition to direct memory addressing |
| US6349363B2 (en) | 1998-12-08 | 2002-02-19 | Intel Corporation | Multi-section cache with different attributes for each section |
| US6374360B1 (en) | 1998-12-11 | 2002-04-16 | Micron Technology, Inc. | Method and apparatus for bit-to-bit timing correction of a high speed memory bus |
| US6067262A (en) | 1998-12-11 | 2000-05-23 | Lsi Logic Corporation | Redundancy analysis for embedded memories with built-in self test and built-in self repair |
| FR2787600B1 (fr) | 1998-12-17 | 2001-11-16 | St Microelectronics Sa | Memoire tampon associee a plusieurs canaux de communication de donnees |
| US6487556B1 (en) | 1998-12-18 | 2002-11-26 | International Business Machines Corporation | Method and system for providing an associative datastore within a data processing system |
| US6191663B1 (en) | 1998-12-22 | 2001-02-20 | Intel Corporation | Echo reduction on bit-serial, multi-drop bus |
| US6367074B1 (en) * | 1998-12-28 | 2002-04-02 | Intel Corporation | Operation of a system |
| US6598154B1 (en) | 1998-12-29 | 2003-07-22 | Intel Corporation | Precoding branch instructions to reduce branch-penalty in pipelined processors |
| US6061263A (en) | 1998-12-29 | 2000-05-09 | Intel Corporation | Small outline rambus in-line memory module |
| US6324485B1 (en) | 1999-01-26 | 2001-11-27 | Newmillennia Solutions, Inc. | Application specific automated test equipment system for testing integrated circuit devices in a native environment |
| EP1703520B1 (en) | 1999-02-01 | 2011-07-27 | Renesas Electronics Corporation | Semiconductor integrated circuit and nonvolatile memory element |
| US6327650B1 (en) | 1999-02-12 | 2001-12-04 | Vsli Technology, Inc. | Pipelined multiprocessing with upstream processor concurrently writing to local register and to register of downstream processor |
| US6285349B1 (en) | 1999-02-26 | 2001-09-04 | Intel Corporation | Correcting non-uniformity in displays |
| US6564329B1 (en) * | 1999-03-16 | 2003-05-13 | Linkup Systems Corporation | System and method for dynamic clock generation |
| US6496909B1 (en) | 1999-04-06 | 2002-12-17 | Silicon Graphics, Inc. | Method for managing concurrent access to virtual memory data structures |
| US6381190B1 (en) * | 1999-05-13 | 2002-04-30 | Nec Corporation | Semiconductor memory device in which use of cache can be selected |
| US6233376B1 (en) | 1999-05-18 | 2001-05-15 | The United States Of America As Represented By The Secretary Of The Navy | Embedded fiber optic circuit boards and integrated circuits |
| JP3376315B2 (ja) | 1999-05-18 | 2003-02-10 | 日本電気株式会社 | ビット同期回路 |
| US6294937B1 (en) | 1999-05-25 | 2001-09-25 | Lsi Logic Corporation | Method and apparatus for self correcting parallel I/O circuitry |
| US6449308B1 (en) | 1999-05-25 | 2002-09-10 | Intel Corporation | High-speed digital distribution system |
| JP3721283B2 (ja) | 1999-06-03 | 2005-11-30 | 株式会社日立製作所 | 主記憶共有型マルチプロセッサシステム |
| TW548547B (en) | 1999-06-18 | 2003-08-21 | Ibm | Method and system for maintaining cache coherency for write-through store operations in a multiprocessor system |
| JP2001014840A (ja) * | 1999-06-24 | 2001-01-19 | Nec Corp | 複数ラインバッファ型メモリｌｓｉ |
| US6434736B1 (en) | 1999-07-08 | 2002-08-13 | Intel Corporation | Location based timing scheme in memory design |
| US6401213B1 (en) * | 1999-07-09 | 2002-06-04 | Micron Technology, Inc. | Timing circuit for high speed memory |
| US6477592B1 (en) | 1999-08-06 | 2002-11-05 | Integrated Memory Logic, Inc. | System for I/O interfacing for semiconductor chip utilizing addition of reference element to each data element in first data stream and interpret to recover data elements of second data stream |
| US6629220B1 (en) | 1999-08-20 | 2003-09-30 | Intel Corporation | Method and apparatus for dynamic arbitration between a first queue and a second queue based on a high priority transaction type |
| US6493803B1 (en) | 1999-08-23 | 2002-12-10 | Advanced Micro Devices, Inc. | Direct memory access controller with channel width configurability support |
| US6539490B1 (en) * | 1999-08-30 | 2003-03-25 | Micron Technology, Inc. | Clock distribution without clock delay or skew |
| US6552564B1 (en) * | 1999-08-30 | 2003-04-22 | Micron Technology, Inc. | Technique to reduce reflections and ringing on CMOS interconnections |
| US6307769B1 (en) | 1999-09-02 | 2001-10-23 | Micron Technology, Inc. | Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices |
| US6594713B1 (en) | 1999-09-10 | 2003-07-15 | Texas Instruments Incorporated | Hub interface unit and application unit interfaces for expanded direct memory access processor |
| US6467013B1 (en) | 1999-09-30 | 2002-10-15 | Intel Corporation | Memory transceiver to couple an additional memory channel to an existing memory channel |
| US6438668B1 (en) | 1999-09-30 | 2002-08-20 | Apple Computer, Inc. | Method and apparatus for reducing power consumption in a digital processing system |
| US6636912B2 (en) * | 1999-10-07 | 2003-10-21 | Intel Corporation | Method and apparatus for mode selection in a computer system |
| US6421744B1 (en) | 1999-10-25 | 2002-07-16 | Motorola, Inc. | Direct memory access controller and method therefor |
| US6633576B1 (en) * | 1999-11-04 | 2003-10-14 | William Melaragni | Apparatus and method for interleaved packet storage |
| KR100319292B1 (ko) | 1999-12-02 | 2002-01-05 | 윤종용 | 빠른 부팅 속도를 갖는 컴퓨터 시스템 및 그 방법 |
| JP2001161912A (ja) | 1999-12-09 | 2001-06-19 | Maruhon Ind Co Ltd | パチンコ機における遊技球の発射異常報知装置 |
| US6501471B1 (en) | 1999-12-13 | 2002-12-31 | Intel Corporation | Volume rendering |
| JP3546788B2 (ja) * | 1999-12-20 | 2004-07-28 | 日本電気株式会社 | メモリ制御回路 |
| JP3356747B2 (ja) | 1999-12-22 | 2002-12-16 | エヌイーシーマイクロシステム株式会社 | 半導体記憶装置 |
| US6628294B1 (en) | 1999-12-31 | 2003-09-30 | Intel Corporation | Prefetching of virtual-to-physical address translation for display data |
| KR100343383B1 (ko) * | 2000-01-05 | 2002-07-15 | 윤종용 | 반도체 메모리 장치 및 이 장치의 데이터 샘플링 방법 |
| US6297702B1 (en) | 2000-01-10 | 2001-10-02 | Honeywell International Inc. | Phase lock loop system and method |
| US6745275B2 (en) * | 2000-01-25 | 2004-06-01 | Via Technologies, Inc. | Feedback system for accomodating different memory module loading |
| US6823023B1 (en) | 2000-01-31 | 2004-11-23 | Intel Corporation | Serial bus communication system |
| US6185352B1 (en) | 2000-02-24 | 2001-02-06 | Siecor Operations, Llc | Optical fiber ribbon fan-out cables |
| JP2001265539A (ja) | 2000-03-16 | 2001-09-28 | Fuji Xerox Co Ltd | アレイ型記憶装置及び情報処理システム |
| JP2001274323A (ja) * | 2000-03-24 | 2001-10-05 | Hitachi Ltd | 半導体装置とそれを搭載した半導体モジュール、および半導体装置の製造方法 |
| US6728800B1 (en) * | 2000-06-28 | 2004-04-27 | Intel Corporation | Efficient performance based scheduling mechanism for handling multiple TLB operations |
| US6594722B1 (en) | 2000-06-29 | 2003-07-15 | Intel Corporation | Mechanism for managing multiple out-of-order packet streams in a PCI host bridge |
| JP2002014875A (ja) | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 半導体集積回路、半導体集積回路のメモリリペア方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| US6799268B1 (en) | 2000-06-30 | 2004-09-28 | Intel Corporation | Branch ordering buffer |
| US6754812B1 (en) * | 2000-07-06 | 2004-06-22 | Intel Corporation | Hardware predication for conditional instruction path branching |
| US6816947B1 (en) | 2000-07-20 | 2004-11-09 | Silicon Graphics, Inc. | System and method for memory arbitration |
| US6845409B1 (en) * | 2000-07-25 | 2005-01-18 | Sun Microsystems, Inc. | Data exchange methods for a switch which selectively forms a communication channel between a processing unit and multiple devices |
| US6453393B1 (en) | 2000-09-18 | 2002-09-17 | Intel Corporation | Method and apparatus for interfacing to a computer memory |
| US6625687B1 (en) | 2000-09-18 | 2003-09-23 | Intel Corporation | Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing |
| US6526483B1 (en) * | 2000-09-20 | 2003-02-25 | Broadcom Corporation | Page open hint in transactions |
| US6523092B1 (en) * | 2000-09-29 | 2003-02-18 | Intel Corporation | Cache line replacement policy enhancement to avoid memory page thrashing |
| US6523093B1 (en) * | 2000-09-29 | 2003-02-18 | Intel Corporation | Prefetch buffer allocation and filtering system |
| US6859208B1 (en) | 2000-09-29 | 2005-02-22 | Intel Corporation | Shared translation address caching |
| US6658509B1 (en) | 2000-10-03 | 2003-12-02 | Intel Corporation | Multi-tier point-to-point ring memory interface |
| US7187742B1 (en) * | 2000-10-06 | 2007-03-06 | Xilinx, Inc. | Synchronized multi-output digital clock manager |
| US6792059B2 (en) | 2000-11-30 | 2004-09-14 | Trw Inc. | Early/on-time/late gate bit synchronizer |
| US6631440B2 (en) | 2000-11-30 | 2003-10-07 | Hewlett-Packard Development Company | Method and apparatus for scheduling memory calibrations based on transactions |
| TW502174B (en) | 2000-12-08 | 2002-09-11 | Silicon Integrated Sys Corp | Pipelined SDRAM memory controller to optimize bus utilization |
| US6807630B2 (en) | 2000-12-15 | 2004-10-19 | International Business Machines Corporation | Method for fast reinitialization wherein a saved system image of an operating system is transferred into a primary memory from a secondary memory |
| US6801994B2 (en) | 2000-12-20 | 2004-10-05 | Microsoft Corporation | Software management systems and methods for automotive computing devices |
| US6751703B2 (en) * | 2000-12-27 | 2004-06-15 | Emc Corporation | Data storage systems and methods which utilize an on-board cache |
| US6622227B2 (en) | 2000-12-27 | 2003-09-16 | Intel Corporation | Method and apparatus for utilizing write buffers in memory control/interface |
| US6493250B2 (en) | 2000-12-28 | 2002-12-10 | Intel Corporation | Multi-tier point-to-point buffered memory interface |
| US20020118692A1 (en) | 2001-01-04 | 2002-08-29 | Oberman Stuart F. | Ensuring proper packet ordering in a cut-through and early-forwarding network switch |
| CN1181438C (zh) * | 2001-01-18 | 2004-12-22 | 深圳市中兴集成电路设计有限责任公司 | 异步时钟域设备对共享存储装置访问的控制方法 |
| US6889304B2 (en) * | 2001-02-28 | 2005-05-03 | Rambus Inc. | Memory device supporting a dynamically configurable core organization |
| DE10110469A1 (de) | 2001-03-05 | 2002-09-26 | Infineon Technologies Ag | Integrierter Speicher und Verfahren zum Testen und Reparieren desselben |
| US6877079B2 (en) | 2001-03-06 | 2005-04-05 | Samsung Electronics Co., Ltd. | Memory system having point-to-point bus configuration |
| US6782435B2 (en) | 2001-03-26 | 2004-08-24 | Intel Corporation | Device for spatially and temporally reordering for data between a processor, memory and peripherals |
| JP4035963B2 (ja) * | 2001-03-27 | 2008-01-23 | 日産自動車株式会社 | 内燃機関の制御装置 |
| US6904499B2 (en) | 2001-03-30 | 2005-06-07 | Intel Corporation | Controlling cache memory in external chipset using processor |
| US7107399B2 (en) | 2001-05-11 | 2006-09-12 | International Business Machines Corporation | Scalable memory |
| US6670959B2 (en) * | 2001-05-18 | 2003-12-30 | Sun Microsystems, Inc. | Method and apparatus for reducing inefficiencies in shared memory devices |
| US6697926B2 (en) * | 2001-06-06 | 2004-02-24 | Micron Technology, Inc. | Method and apparatus for determining actual write latency and accurately aligning the start of data capture with the arrival of data at a memory device |
| SE524110C2 (sv) | 2001-06-06 | 2004-06-29 | Kvaser Consultant Ab | Anordning och förfarande vid system med lokalt utplacerade modulenheter samt kontaktenhet för anslutning av sådan modulenhet |
| US6920533B2 (en) * | 2001-06-27 | 2005-07-19 | Intel Corporation | System boot time reduction method |
| US20030005344A1 (en) * | 2001-06-29 | 2003-01-02 | Bhamidipati Sriram M. | Synchronizing data with a capture pulse and synchronizer |
| US6721195B2 (en) * | 2001-07-12 | 2004-04-13 | Micron Technology, Inc. | Reversed memory module socket and motherboard incorporating same |
| US6665498B1 (en) | 2001-07-20 | 2003-12-16 | Wenbin Jiang | High-speed optical data links |
| US6792496B2 (en) | 2001-08-02 | 2004-09-14 | Intel Corporation | Prefetching data for peripheral component interconnect devices |
| US6904556B2 (en) * | 2001-08-09 | 2005-06-07 | Emc Corporation | Systems and methods which utilize parity sets |
| US6681292B2 (en) * | 2001-08-27 | 2004-01-20 | Intel Corporation | Distributed read and write caching implementation for optimized input/output applications |
| JP4170218B2 (ja) | 2001-08-29 | 2008-10-22 | メディアテック インコーポレーテッド | キャッシュミスに応答してタスクを切り替えることによってキャッシュベース埋め込みプロセッサのスループットを改善する方法および装置 |
| US7941056B2 (en) * | 2001-08-30 | 2011-05-10 | Micron Technology, Inc. | Optical interconnect in high-speed memory systems |
| US6665202B2 (en) | 2001-09-25 | 2003-12-16 | Integrated Device Technology, Inc. | Content addressable memory (CAM) devices that can identify highest priority matches in non-sectored CAM arrays and methods of operating same |
| US6718440B2 (en) * | 2001-09-28 | 2004-04-06 | Intel Corporation | Memory access latency hiding with hint buffer |
| DE10153657C2 (de) * | 2001-10-31 | 2003-11-06 | Infineon Technologies Ag | Anordnung zur Datenübertragung in einem Halbleiterspeichersystem und Datenübertragungsverfahren dafür |
| US6886048B2 (en) * | 2001-11-15 | 2005-04-26 | Hewlett-Packard Development Company, L.P. | Techniques for processing out-of-order requests in a processor-based system |
| US6646929B1 (en) | 2001-12-05 | 2003-11-11 | Lsi Logic Corporation | Methods and structure for read data synchronization with minimal latency |
| KR100454123B1 (ko) | 2001-12-06 | 2004-10-26 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그것을 구비한 모듈 |
| US6775747B2 (en) | 2002-01-03 | 2004-08-10 | Intel Corporation | System and method for performing page table walks on speculative software prefetch operations |
| US6804764B2 (en) | 2002-01-22 | 2004-10-12 | Mircron Technology, Inc. | Write clock and data window tuning based on rank select |
| US6670833B2 (en) | 2002-01-23 | 2003-12-30 | Intel Corporation | Multiple VCO phase lock loop architecture |
| US7006533B2 (en) | 2002-02-19 | 2006-02-28 | Intel Corporation | Method and apparatus for hublink read return streaming |
| US20040022094A1 (en) * | 2002-02-25 | 2004-02-05 | Sivakumar Radhakrishnan | Cache usage for concurrent multiple streams |
| US6725306B2 (en) | 2002-02-27 | 2004-04-20 | Lsi Logic Corporation | DEBUG mode for a data bus |
| US6774687B2 (en) | 2002-03-11 | 2004-08-10 | Micron Technology, Inc. | Method and apparatus for characterizing a delay locked loop |
| US6795899B2 (en) | 2002-03-22 | 2004-09-21 | Intel Corporation | Memory system with burst length shorter than prefetch length |
| US6735682B2 (en) * | 2002-03-28 | 2004-05-11 | Intel Corporation | Apparatus and method for address calculation |
| US7110400B2 (en) | 2002-04-10 | 2006-09-19 | Integrated Device Technology, Inc. | Random access memory architecture and serial interface with continuous packet handling capability |
| JP2003309564A (ja) | 2002-04-17 | 2003-10-31 | Mitsubishi Electric Corp | マイクロコンピュータシステムおよびそれに使用されるトランシーバ |
| US20030217223A1 (en) | 2002-05-14 | 2003-11-20 | Infineon Technologies North America Corp. | Combined command set |
| US7133972B2 (en) | 2002-06-07 | 2006-11-07 | Micron Technology, Inc. | Memory hub with internal cache and/or memory access prediction |
| US6731548B2 (en) | 2002-06-07 | 2004-05-04 | Micron Technology, Inc. | Reduced power registered memory module and method |
| US6898674B2 (en) | 2002-06-11 | 2005-05-24 | Intel Corporation | Apparatus, method, and system for synchronizing information prefetch between processors and memory controllers |
| US7486894B2 (en) | 2002-06-25 | 2009-02-03 | Finisar Corporation | Transceiver module and integrated circuit with dual eye openers |
| CN1300707C (zh) * | 2002-07-23 | 2007-02-14 | 华为技术有限公司 | 外部sdram读写处理方法 |
| DE10234934A1 (de) * | 2002-07-31 | 2004-03-18 | Advanced Micro Devices, Inc., Sunnyvale | Antwortreihenwiederherstellungsmechanismus |
| US7117316B2 (en) | 2002-08-05 | 2006-10-03 | Micron Technology, Inc. | Memory hub and access method having internal row caching |
| US7149874B2 (en) * | 2002-08-16 | 2006-12-12 | Micron Technology, Inc. | Memory hub bypass circuit and method |
| US7836252B2 (en) * | 2002-08-29 | 2010-11-16 | Micron Technology, Inc. | System and method for optimizing interconnections of memory devices in a multichip module |
| US6820181B2 (en) * | 2002-08-29 | 2004-11-16 | Micron Technology, Inc. | Method and system for controlling memory accesses to memory modules having a memory hub architecture |
| US6667926B1 (en) | 2002-09-09 | 2003-12-23 | Silicon Integrated Systems Corporation | Memory read/write arbitration method |
| US7102907B2 (en) * | 2002-09-09 | 2006-09-05 | Micron Technology, Inc. | Wavelength division multiplexed memory module, memory system and method |
| US6821029B1 (en) | 2002-09-10 | 2004-11-23 | Xilinx, Inc. | High speed serial I/O technology using an optical link |
| US6811320B1 (en) | 2002-11-13 | 2004-11-02 | Russell Mistretta Abbott | System for connecting a fiber optic cable to an electronic device |
| DE10255937B4 (de) | 2002-11-29 | 2005-03-17 | Advanced Micro Devices, Inc., Sunnyvale | Ordnungsregelgesteuerte Befehlsspeicherung |
| US6978351B2 (en) | 2002-12-30 | 2005-12-20 | Intel Corporation | Method and system to improve prefetching operations |
| US7366423B2 (en) | 2002-12-31 | 2008-04-29 | Intel Corporation | System having multiple agents on optical and electrical bus |
| US6961259B2 (en) | 2003-01-23 | 2005-11-01 | Micron Technology, Inc. | Apparatus and methods for optically-coupled memory systems |
| US7469316B2 (en) | 2003-02-10 | 2008-12-23 | Intel Corporation | Buffered writes and memory page control |
| JP3841762B2 (ja) | 2003-02-18 | 2006-11-01 | ファナック株式会社 | サーボモータ制御システム |
| US7020757B2 (en) | 2003-03-27 | 2006-03-28 | Hewlett-Packard Development Company, L.P. | Providing an arrangement of memory devices to enable high-speed data access |
| US7366854B2 (en) | 2003-05-08 | 2008-04-29 | Hewlett-Packard Development Company, L.P. | Systems and methods for scheduling memory requests utilizing multi-level arbitration |
| US7421525B2 (en) | 2003-05-13 | 2008-09-02 | Advanced Micro Devices, Inc. | System including a host connected to a plurality of memory modules via a serial memory interconnect |
| US7386768B2 (en) | 2003-06-05 | 2008-06-10 | Intel Corporation | Memory channel with bit lane fail-over |
| US6937076B2 (en) | 2003-06-11 | 2005-08-30 | Micron Technology, Inc. | Clock synchronizing apparatus and method using frequency dependent variable delay |
| US20050015426A1 (en) * | 2003-07-14 | 2005-01-20 | Woodruff Robert J. | Communicating data over a communication link |
| US7174432B2 (en) * | 2003-08-19 | 2007-02-06 | Nvidia Corporation | Asynchronous, independent and multiple process shared memory system in an adaptive computing architecture |
| US7133991B2 (en) | 2003-08-20 | 2006-11-07 | Micron Technology, Inc. | Method and system for capturing and bypassing memory transactions in a hub-based memory system |
| US7136958B2 (en) | 2003-08-28 | 2006-11-14 | Micron Technology, Inc. | Multiple processor system and method including multiple memory hub modules |
| US7120743B2 (en) * | 2003-10-20 | 2006-10-10 | Micron Technology, Inc. | Arbitration system and method for memory responses in a hub-based memory system |
| US7177211B2 (en) * | 2003-11-13 | 2007-02-13 | Intel Corporation | Memory channel test fixture and method |
| US7098714B2 (en) | 2003-12-08 | 2006-08-29 | Micron Technology, Inc. | Centralizing the lock point of a synchronous circuit |
| US7529800B2 (en) | 2003-12-18 | 2009-05-05 | International Business Machines Corporation | Queuing of conflicted remotely received transactions |
| US7788451B2 (en) | 2004-02-05 | 2010-08-31 | Micron Technology, Inc. | Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system |
| US7412574B2 (en) | 2004-02-05 | 2008-08-12 | Micron Technology, Inc. | System and method for arbitration of memory responses in a hub-based memory system |
| US7181584B2 (en) * | 2004-02-05 | 2007-02-20 | Micron Technology, Inc. | Dynamic command and/or address mirroring system and method for memory modules |
| US7257683B2 (en) | 2004-03-24 | 2007-08-14 | Micron Technology, Inc. | Memory arbitration system and method having an arbitration packet protocol |
| US7447240B2 (en) | 2004-03-29 | 2008-11-04 | Micron Technology, Inc. | Method and system for synchronizing communications links in a hub-based memory system |
| US6980042B2 (en) | 2004-04-05 | 2005-12-27 | Micron Technology, Inc. | Delay line synchronizer apparatus and method |
| US7363419B2 (en) | 2004-05-28 | 2008-04-22 | Micron Technology, Inc. | Method and system for terminating write commands in a hub-based memory system |
| US7046060B1 (en) * | 2004-10-27 | 2006-05-16 | Infineon Technologies, Ag | Method and apparatus compensating for frequency drift in a delay locked loop |
| US7116143B2 (en) | 2004-12-30 | 2006-10-03 | Micron Technology, Inc. | Synchronous clock generator including duty cycle correction |
| JP4812016B2 (ja) | 2006-07-25 | 2011-11-09 | ダイコク電機株式会社 | 遊技機用ドラム式表示装置 |
| US7768325B2 (en) | 2008-04-23 | 2010-08-03 | International Business Machines Corporation | Circuit and design structure for synchronizing multiple digital signals |
-
2004
- 2004-03-24 US US10/809,839 patent/US7257683B2/en active Active
-
2005
- 2005-03-23 AT AT05728609T patent/ATE556373T1/de active
- 2005-03-23 EP EP20120158103 patent/EP2472403B1/en active Active
- 2005-03-23 WO PCT/US2005/009523 patent/WO2005094459A2/en active Search and Examination
- 2005-03-23 EP EP20050728609 patent/EP1738264B1/en active Active
- 2005-03-23 KR KR20067022032A patent/KR100800989B1/ko active IP Right Grant
- 2005-03-23 JP JP2007505104A patent/JP4445998B2/ja active Active
- 2005-03-23 CN CNB2005800165501A patent/CN100444131C/zh active Active
-
2007
- 2007-03-29 US US11/731,122 patent/US7412571B2/en not_active Expired - Lifetime
-
2008
- 2008-07-08 US US12/169,493 patent/US8082404B2/en active Active
-
2011
- 2011-11-21 US US13/301,653 patent/US8555006B2/en not_active Expired - Lifetime
-
2013
- 2013-10-08 US US14/049,109 patent/US9032166B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009517725A (ja) * | 2005-11-28 | 2009-04-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリ・システム内で不確定な読み取りデータ待ち時間を可能にする方法及びシステム |
| JP2011505036A (ja) * | 2007-11-26 | 2011-02-17 | スパンション エルエルシー | 記憶システム及び方法 |
| JP2011505037A (ja) * | 2007-11-26 | 2011-02-17 | スパンション エルエルシー | 読出しデータバッファリングのシステム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2472403B1 (en) | 2014-06-04 |
| EP1738264B1 (en) | 2012-05-02 |
| EP2472403A2 (en) | 2012-07-04 |
| US20120066461A1 (en) | 2012-03-15 |
| US20050216677A1 (en) | 2005-09-29 |
| US8555006B2 (en) | 2013-10-08 |
| US20140108746A1 (en) | 2014-04-17 |
| US7412571B2 (en) | 2008-08-12 |
| WO2005094459A2 (en) | 2005-10-13 |
| JP4445998B2 (ja) | 2010-04-07 |
| US9032166B2 (en) | 2015-05-12 |
| US20070180171A1 (en) | 2007-08-02 |
| EP2472403A3 (en) | 2012-11-28 |
| WO2005094459A3 (en) | 2006-08-31 |
| ATE556373T1 (de) | 2012-05-15 |
| US8082404B2 (en) | 2011-12-20 |
| US7257683B2 (en) | 2007-08-14 |
| KR20070065261A (ko) | 2007-06-22 |
| EP1738264A2 (en) | 2007-01-03 |
| CN100444131C (zh) | 2008-12-17 |
| CN1957332A (zh) | 2007-05-02 |
| US20080294856A1 (en) | 2008-11-27 |
| KR100800989B1 (ko) | 2008-02-05 |
| EP1738264A4 (en) | 2007-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4445998B2 (ja) | 調停パケットプロトコルを有するメモリ調停システムおよび方法 | |
| KR100854946B1 (ko) | 허브－기반의 메모리 시스템에서 메모리 응답용 패킷메모리 및 방법을 갖는 조정 시스템 | |
| KR100872007B1 (ko) | 프로그램 가능한 레인 폭들을 갖는 메모리 허브 구조 | |
| US8589643B2 (en) | Arbitration system and method for memory responses in a hub-based memory system | |
| EP1738267B1 (en) | System and method for organizing data transfers with memory hub memory modules | |
| US7415567B2 (en) | Memory hub bypass circuit and method | |
| JP4024875B2 (ja) | 異なるデータ・レートで動作するネットワーク・ポートに関して、共用メモリへのアクセスを調停する方法および装置 | |
| JPH09251437A (ja) | 計算機装置及び連続データサーバ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4445998 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |