KR19980064365A - 메모리 모듈로의 어드레스 및 데이타 분산용 장치 및 방법 - Google Patents

메모리 모듈로의 어드레스 및 데이타 분산용 장치 및 방법 Download PDF

Info

Publication number
KR19980064365A
KR19980064365A KR1019970070638A KR19970070638A KR19980064365A KR 19980064365 A KR19980064365 A KR 19980064365A KR 1019970070638 A KR1019970070638 A KR 1019970070638A KR 19970070638 A KR19970070638 A KR 19970070638A KR 19980064365 A KR19980064365 A KR 19980064365A
Authority
KR
South Korea
Prior art keywords
data
memory module
controller
optical
communication bus
Prior art date
Application number
KR1019970070638A
Other languages
English (en)
Inventor
보글리윌버르씨.
Original Assignee
윌리엄비.켐플러
텍사스인스트루먼츠인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄비.켐플러, 텍사스인스트루먼츠인코포레이티드 filed Critical 윌리엄비.켐플러
Publication of KR19980064365A publication Critical patent/KR19980064365A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optical Communication System (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)

Abstract

메모리 모듈(20)로의 어드레스 및 데이타 분산용 장치(10)를 제공한다. 상기 장치(10)는 광 전송기(14)와 수신기(24)를 포함하는 메모리 모듈을 제어하기 위한 제어기(12)를 포함한다. 복수의 광 섬유(18)들을 갖는 광 케이블(16)은 제어기(12)의 광 전송기(14)에 접속된다. 복수의 메모리 모듈(20)들은 각각 광 섬유(18)들에 하나씩 접속되고 데이타를 전송하기 위한 드라이버를 갖는다. 통신 버스(22)는 메모리 모듈(20)의 드라이버 및 제어기(12)의 수신기(24)에 접속된다. 제어기(12)는 광 섬유(18)를 통해 어드레스 및 데이타 정보를 메모리 모듈(20)로 방송하도록 동작 가능하고, 메모리 모듈(20)은 드라이버들과 통신 버스(22)를 통하여 제어기(12)로 데이타를 전송하도록 동작 가능하다.

Description

메모리 모듈로의 어드레스 및 데이타 분산용 장치 및 방법
본 발명은 일반적으로 전자 시스템의 분야에 관한 것으로, 더 상세하게는, 메모리 모듈로의 어드레스 및 데이타 분산용 장치 및 방법에 관한 것이다.
프로세서와 주 메모리 모듈 간의 통신은 주어진 물리적 버스 길이(physical bus length) 내에서 통신을 요구한다. 이러한 물리적 버스 길이로 인하여, 버스를 통한 신호들의 전파 시간에 의해 발생되는 엎프론트 레이턴시(upfront latency)가 있다. 예를 들어, 통상의 엎프론트 레이턴시는 10 나노초(10x 10-9초) 일수 있다. 500 MHz 범위 및 그 이상으로 처리 속도를 증가시킴에 따라, 통상의 10 나노초의 레이턴시는 문제들을 야기시키기 시작한다. 메모리 모듈과의 통신 속도를 증가시키기 위한 기존의 일 포인트-투-포인트(point-to-point) 통신 프로토콜은 RAMLINK로, 이는 IEEE 표준안 1596.4으로 정의된다. 그러나, 이러한 프로토콜의 사용을 요구하지 않고 메모리 모듈과 통신하기 위한 엎프론트 레이턴시를 감소시키는 것이 바람직하다.
본 발명에 따르면, 종래의 컴퓨터 시스템의 문제 및 단점들을 실질적으로 감소 또는 제거시킨 메모리 모듈로의 어드레스 및 데이타를 분산시키는 장치 및 방법이 제공된다.
본 발명의 일 실시예에 따르면, 메모리 모듈로의 어드레스 및 데이타 분산용 장치가 제공된다. 장치는 광 전송기 및 수신기를 포함하는 메모리 모듈들을 제어하기 위한 제어기를 포함한다. 복수의 광 섬유들을 갖는 광 케이블은 제어기의 광 전송기에 접속된다. 복수의 메모리 모듈들은 광 섬유들에 하나씩 각각 접속되고 데이타를 전송하기 위한 드라이버를 가진다. 통신 버스는 메모리 모듈의 드라이버 및 제어기의 수신기에 접속된다. 제어기는 광 섬유들을 통하여 메모리 모듈로 어드레스 및 데이타 정보를 방송하도록 동작 가능하고, 메모리 모듈들은 드라이버들과 통신 버스를 통하여 제어기로 데이타를 전송하도록 동작 가능하다.
본 발명의 기술적 장점은 메모리 모듈과 통신하기 위해 광 드라이브 및 광 섬유를 사용하고 데이타를 복귀시키기 위해 저전력 드라이버를 사용하여 엎프론트 레이턴시를 감소시키고 저전력 솔루션(low power solution)을 제공하는데 있다.
도 1은 본 발명의 기술 사상에 따른 어드레스 및 데이타 분산용 장치의 일실시예의 블럭도.
도 2는 본 발명의 기술 사상에 따른 어드레스 및 데이타 분산용 장치의 다른 실시예의 블럭도.
도면의 주요 부분에 대한 부호의 설명
10: 장치
12: 제어기
14: 전송기
16: 광 케이블
18: 광 섬유
20: 메모리 모듈
22: 통신 버스
24: 수신기
동일한 참조 번호가 동일한 특성을 나타내는 첨부된 도면들과 연관된 다음의 설명을 참조함으로써 본 발명에 대한 좀더 완전한 이해 및 그에 따른 장점이 얻어질 수 있다.
도 1은 일반적으로 참조 부호 10으로 나타내며, 본 발명의 기술 사상에 따른 어드레스 및 데이타 분산용 장치의 일실시예의 블럭도이다. 장치(10)는 광 전송기(14)를 갖는 제어기(12)를 포함한다. 광 케이블(16)은 광 전송기(14)에 접속되고 복수의 개별 광 섬유(18)들을 포함한다. 개별 광 섬유(18)들은 연관되는 메모리 모듈(20)들에 접속된다. 메모리 모듈은 전자 시스템에 사용되는 DRAM, SRAM 또는 다른 유형의 메모리 모듈일수 있다. 메모리 모듈(20)은 저전력 드라이버(21)에 의해 구동된 데이타를 복귀시키기 위해 통신 버스(22)를 통하여 제어기(12)에 접속된다. 제어기(12)는 메모리 모듈(20)로 부터 통신 버스(22)를 수신하는 수신기(24)를 포함한다.
동작시, 제어기(12)는 메모리 모듈(20)에 의해 제공된 메모리 스페이스의 동작을 관리하기 위해 컴퓨터 시스템 내에 프로세서 또는 다른 구성원들과 통신한다. 이 기능을 달성하기 위해, 제어기(12)는 케이블(16) 및 섬유(18)상의 신호들을 구동시키기 위해 광 전송기(14)를 사용하여 메모리 모듈(20)로 어드레스 및 데이타 정보를 전한다. 통신 버스(22)는 메모리 모듈(20)상의 저전력 드라이버(21)에 의해 구동되어 수신기(24)를 통해 제어기(12)로 데이타를 복귀시킨다. 이러한 방법으로, 본 발명의 장치(10)는 메모리 모듈과의 통신의 엎프론트 레이턴시를 줄이기 위해 제어기(12)로 부터 고속의 통신의 어드레스 및 데이타 정보를 메모리 모듈(20)에 제공한다. 만약 판독 동작이 실행되면, 저전력 드라이버(21)를 사용하여 데이타를 제어기(12)로 복귀시켜, 장치(10)는 감소된 엎프론트 레이턴시 및 저전력 동작을 제공하게 된다.
예를 들어, 종래의 동기 DRAM(SDRAM)은 100 MHz 동작을 할수 있다. SDRAM 및 다른 메모리 모듈은 200 MHz 이상에서 동작할 것으로 생각된다. 임의의 종래 컴퓨터 시스템은 200MHz에서 동작하고 300MHz 이상에서도 곧 동작할 것이다. 밴드폭은 동기 DRAM에 의해 실제로 개선된다. 그러나, 물리적 레이턴시는 메모리 모듈의 수와 속도가 증가함에 따라 비교적 커지게 될것이다. 종래의 RAMLINK 안은 물리적 레이턴시를 번지 지정하지 않은 인터페이스 프로토콜이다. 그리하여, 본 발명은 고속의 광 섬유를 가로질러 메모리 모듈로 어드레스 및 데이타를 방송함으로써 종래 시스템을 능가하는 장점을 제공한다. RAMLINK 프로토콜은 원한다면, 제어기(12)로의 데이타를 복귀시키는데 여전히 사용될 수 있다. 본 발명은 도 2에 도시된 바와 같이 광 수신기 및 메모리 모듈로 부터 메모리 모듈로 차동 링크로 로드될 수 있는 출력으로 부가되는 메모리 모듈의 입력 핀 계수를 줄인다. 물리적 레이턴시의 증가는 그 대부분이 정확한 메모리 모듈에 대한 어드레스를 가짐에 따라 증가되기 때문에, 본 발명은 실제로 이 어드레스 레이턴시 증가를 감소시키는 것이다. 이와는 달리, 광학적으로 구동시키고 그리고 모든 광섬유들이 한 지점에서 종료될 수 있는 곳에서 방송이라기 보다는 수집 동작(gather operation)을 가짐으로써 출력 물리적 레이턴시를 줄일수 있다. 그러나, 이는 메모리 모듈상에 저전력 드라이버를 사용하여 저전력 동작에서 보다는 더 많은 전력을 요구할 것이다.
도 2는 일반적으로 20으로 나타내며, 본 발명의 기술 사상에 따른 어드레스 및 데이타 분산용 장치의 다른 실시예의 블럭도이다. 도시된 바와 같이, 제어기(12)는 광 케이블(16)에 접속된 전송 레이저(14)를 포함한다. 상기 전송 레이저(14)는 광 케이블(16)을 통하여 다양한 메모리 모듈로 어드레스 및 데이타를 광학적으로 전송하도록 동작한다. 데이타는 차동 라인(22) 상에서 메모리 모듈로 부터 차동적으로 차동 수신기(24)로 복귀한다. 이러한 방법으로, 메모리 모듈로 부터 복귀한 데이타는 RAMLINK 프로토콜과 같은 포인트-투-포인트 통신 프로토콜을 사용할 수 있다.
이상에서 본 발명을 상세히 기술하였다 하더라도, 이는 첨부된 청구항에서 정의된 본 발명의 정신 및 범주를 벗어나지 않는 범위에서 다양한 변경, 대용 및 수정이 이루어질 수 있다는 것은 두말할 여지가 없다.
상술한 바와 같이 본 발명의 메모리 모듈로의 어드레스 및 데이타 분산용 장치 및 방법은 메모리 모듈과의 통신 속도를 증가시키기 위한 기존의 포인트-투-포인트(point-to-point) 통신 프로토콜을 사용할 필요없이 메모리 모듈과 통신하기 위해 드라이브 및 광 섬유를 사용하고 데이타를 복귀시키기 위해 전력 드라이버를 사용함으로써 엎프론트 레이턴시를 감소시키고 저전력 솔루션(low power solution)을 제공할 수 있다.

Claims (8)

  1. 메모리 모듈로의 어드레스 및 데이타 분산용 장치에 있어서,
    광 전송기와 수신기를 포함하고 상기 메모리 모듈을 제어하기 위한 제어기,
    상기 제어기의 상기 광 전송기에 접속되고 복수의 광 섬유들을 갖는 광 케이블,
    각각이 상기 광 섬유들에 하나씩 접속되고 데이타를 전송하기 위한 드라이버를 갖는 복수의 메모리 모듈, 및
    상기 메모리 모듈의 상기 드라이버 및 상기 제어기의 수신기에 접속되는 통신 버스를 포함하되,
    상기 제어기는 상기 광 섬유들을 통하여 상기 메모리 모듈로 어드레스 및 데이타 정보를 방송(broadcast)하도록 동작 가능하고,
    상기 메모리 모듈은 상기 드라이버 및 상기 통신 버스를 통하여 상기 제어기로 데이타를 전송하도록 동작 가능한 것을 특징으로 하는 메모리 모듈로의 어드레스 및 데이타 분산용 장치.
  2. 제1항에 있어서,
    상기 각 메모리 모듈의 드라이버는 저전력 드라이버인 것을 특징으로 하는 메모리 모듈로의 어드레스 및 데이타 분산용 장치.
  3. 제1항에 있어서,
    상기 각 메모리 모듈의 드라이버는 광 전송기이고, 상기 통신 버스는 광 섬유들로 형성되는 것을 특징으로 하는 메모리 모듈로의 어드레스 및 데이타 분산용 장치.
  4. 제1항에 있어서,
    상기 통신 버스는 차동 라인들을 포함하고, 상기 메모리 모듈들은 RAMLINK 프로토콜을 사용하여 데이타를 전송하는 것을 특징으로 하는 데이타 모듈로의 어드레스 및 데이타 분산용 장치.
  5. 메모리 모듈로의 어드레스 및 데이타 분산 방법에 있어서,
    메모리 모듈용 제어기와 복수의 메모리 모듈들을 복수의 광섬유들을 갖는 광 케이블로 접속시키되, 상기 광 케이블은 상기 제어기의 상기 광 전송기에 접속되는 단계,
    상기 제어기로 부터 어드레스 및 데이타 정보를 상기 광섬유들을 통하여 상기 메모리 모듈들로 방송(broadcast)하는 단계, 및
    상기 복수의 메모리 모듈로 부터 데이타를 통신 버스를 통하여 상기 제어기로 전송하는 단계를 포함하는 것을 특징으로 하는 메모리 모듈로의 어드레스 및 데이타 분산 방법.
  6. 제5항에 있어서,
    상기 데이타를 전송하는 단계는 저전력 드라이버를 사용하여 수행되는 것을 특징으로 하는 메모리 모듈로의 어드레스 및 데이타 분산 방법.
  7. 제5항에 있어서,
    상기 데이타를 전송하는 단계는 광 전송기들을 사용하여 수행되고 상기 통신 버스는 광섬유들로 형성되는 것을 특징으로 하는 메모리 모듈로의 어드레스 및 데이타 분산 방법.
  8. 제5항에 있어서,
    상기 데이타를 전송하는 단계는 차동 라인(differential line)들을 구비하고 RAMLINK 프로토콜을 사용하는 통신 버스를 통하여 수행되는 것을 특징으로 하는 메모리 모듈로의 어드레스 및 데이타 분산 방법.
KR1019970070638A 1996-12-19 1997-12-19 메모리 모듈로의 어드레스 및 데이타 분산용 장치 및 방법 KR19980064365A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3350996P 1996-12-19 1996-12-19
US60/033,509 1996-12-19

Publications (1)

Publication Number Publication Date
KR19980064365A true KR19980064365A (ko) 1998-10-07

Family

ID=21870806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970070638A KR19980064365A (ko) 1996-12-19 1997-12-19 메모리 모듈로의 어드레스 및 데이타 분산용 장치 및 방법

Country Status (3)

Country Link
EP (1) EP0849685A3 (ko)
JP (1) JPH10283301A (ko)
KR (1) KR19980064365A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190114137A (ko) * 2018-03-29 2019-10-10 엘에스산전 주식회사 Hvdc 시스템의 밸브 제어기 및 밸브 모듈

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8391039B2 (en) 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
EP1253521B1 (en) * 2001-04-24 2011-01-26 Rambus Inc. Method and apparatus for signaling between devices of a memory system
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US7941056B2 (en) 2001-08-30 2011-05-10 Micron Technology, Inc. Optical interconnect in high-speed memory systems
US7133972B2 (en) 2002-06-07 2006-11-07 Micron Technology, Inc. Memory hub with internal cache and/or memory access prediction
US7200024B2 (en) * 2002-08-02 2007-04-03 Micron Technology, Inc. System and method for optically interconnecting memory devices
US7117316B2 (en) 2002-08-05 2006-10-03 Micron Technology, Inc. Memory hub and access method having internal row caching
US7254331B2 (en) * 2002-08-09 2007-08-07 Micron Technology, Inc. System and method for multiple bit optical data transmission in memory systems
US7836252B2 (en) 2002-08-29 2010-11-16 Micron Technology, Inc. System and method for optimizing interconnections of memory devices in a multichip module
US6820181B2 (en) 2002-08-29 2004-11-16 Micron Technology, Inc. Method and system for controlling memory accesses to memory modules having a memory hub architecture
US7366423B2 (en) * 2002-12-31 2008-04-29 Intel Corporation System having multiple agents on optical and electrical bus
US7245145B2 (en) 2003-06-11 2007-07-17 Micron Technology, Inc. Memory module and method having improved signal routing topology
US7120727B2 (en) 2003-06-19 2006-10-10 Micron Technology, Inc. Reconfigurable memory module and method
US7260685B2 (en) 2003-06-20 2007-08-21 Micron Technology, Inc. Memory hub and access method having internal prefetch buffers
US7389364B2 (en) 2003-07-22 2008-06-17 Micron Technology, Inc. Apparatus and method for direct memory access in a hub-based memory system
US7210059B2 (en) 2003-08-19 2007-04-24 Micron Technology, Inc. System and method for on-board diagnostics of memory modules
US7136958B2 (en) 2003-08-28 2006-11-14 Micron Technology, Inc. Multiple processor system and method including multiple memory hub modules
US7310752B2 (en) 2003-09-12 2007-12-18 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules
US7194593B2 (en) 2003-09-18 2007-03-20 Micron Technology, Inc. Memory hub with integrated non-volatile memory
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US7330992B2 (en) 2003-12-29 2008-02-12 Micron Technology, Inc. System and method for read synchronization of memory modules
US7188219B2 (en) 2004-01-30 2007-03-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US7788451B2 (en) 2004-02-05 2010-08-31 Micron Technology, Inc. Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system
US7366864B2 (en) 2004-03-08 2008-04-29 Micron Technology, Inc. Memory hub architecture having programmable lane widths
US7257683B2 (en) 2004-03-24 2007-08-14 Micron Technology, Inc. Memory arbitration system and method having an arbitration packet protocol
US7120723B2 (en) 2004-03-25 2006-10-10 Micron Technology, Inc. System and method for memory hub-based expansion bus
US6980042B2 (en) 2004-04-05 2005-12-27 Micron Technology, Inc. Delay line synchronizer apparatus and method
US7590797B2 (en) 2004-04-08 2009-09-15 Micron Technology, Inc. System and method for optimizing interconnections of components in a multichip memory module
US7162567B2 (en) * 2004-05-14 2007-01-09 Micron Technology, Inc. Memory hub and method for memory sequencing
US7363419B2 (en) 2004-05-28 2008-04-22 Micron Technology, Inc. Method and system for terminating write commands in a hub-based memory system
US7310748B2 (en) 2004-06-04 2007-12-18 Micron Technology, Inc. Memory hub tester interface and method for use thereof
US7519788B2 (en) 2004-06-04 2009-04-14 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
US7392331B2 (en) 2004-08-31 2008-06-24 Micron Technology, Inc. System and method for transmitting data packets in a computer system having a memory hub architecture
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
US7925168B2 (en) 2007-10-16 2011-04-12 Hewlett-Packard Development Company, L.P. Optical interconnect system providing communication between computer system components
US9513845B2 (en) * 2012-03-30 2016-12-06 Violin Memory Inc. Memory module virtualization

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69331053T2 (de) * 1992-03-25 2002-07-04 Sun Microsystems Inc Faseroptisches speicherkupplungsystem.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190114137A (ko) * 2018-03-29 2019-10-10 엘에스산전 주식회사 Hvdc 시스템의 밸브 제어기 및 밸브 모듈

Also Published As

Publication number Publication date
EP0849685A3 (en) 2000-09-06
EP0849685A2 (en) 1998-06-24
JPH10283301A (ja) 1998-10-23

Similar Documents

Publication Publication Date Title
KR19980064365A (ko) 메모리 모듈로의 어드레스 및 데이타 분산용 장치 및 방법
US4451886A (en) Bus extender circuitry for data transmission
TWI290244B (en) A low latency optical memory bus
US4870637A (en) Optical backplane
US6160653A (en) Optical computer bus with dynamic bandwidth allocation
US4233589A (en) Active T-coupler for fiber optic local networks which permits collision detection
EP1816570A3 (en) Integrated circuit I/O using a high performance bus interface
US9294290B2 (en) Optical cable assemblies with low-speed data pass-through architecture and sleep mode operation
WO2004001603A1 (en) Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the memory module
ATE368894T1 (de) Optisches übertragungsschnittstellenmodule für usb
KR100756094B1 (ko) 신호 전송 장치
WO2002027592A1 (fr) Systeme de gestion d'information faisant intervenir un agent
KR19990060566A (ko) 인터넷을 이용한 프로세스 간의 정보교환 장치
CN1296687A (zh) 用于串行接口的仲裁方案
US5495583A (en) Voice bus for a computer backplane
US4803699A (en) Bus apparatus with a plurality of transmitters
KR100230375B1 (ko) 직렬 데이터 통신 시스템
KR100357630B1 (ko) 호스트 보드와 타겟 보드간의 통신 장치
US7035503B2 (en) Optical transmission apparatus
JP3248666B2 (ja) データ処理システム
KR100430235B1 (ko) 시스템보드와서브보드간의데이터전송제어회로
KR960003973B1 (ko) 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치
JP2943732B2 (ja) 活線挿抜制御装置
KR970003136B1 (ko) 전자교환기의 메세지 전송 인터페이스 모듈
KR100202993B1 (ko) 통신포트와 백보드상의 코넥터간 정합장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid