KR970003136B1 - 전자교환기의 메세지 전송 인터페이스 모듈 - Google Patents

전자교환기의 메세지 전송 인터페이스 모듈 Download PDF

Info

Publication number
KR970003136B1
KR970003136B1 KR1019920001565A KR920001565A KR970003136B1 KR 970003136 B1 KR970003136 B1 KR 970003136B1 KR 1019920001565 A KR1019920001565 A KR 1019920001565A KR 920001565 A KR920001565 A KR 920001565A KR 970003136 B1 KR970003136 B1 KR 970003136B1
Authority
KR
South Korea
Prior art keywords
memory
data
processor
message
address
Prior art date
Application number
KR1019920001565A
Other languages
English (en)
Other versions
KR930017373A (ko
Inventor
윤성철
Original Assignee
엘지정보통신 주식회사
정장호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지정보통신 주식회사, 정장호 filed Critical 엘지정보통신 주식회사
Priority to KR1019920001565A priority Critical patent/KR970003136B1/ko
Publication of KR930017373A publication Critical patent/KR930017373A/ko
Application granted granted Critical
Publication of KR970003136B1 publication Critical patent/KR970003136B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multi Processors (AREA)

Abstract

내용없음

Description

전자교환기의 메세지 전송 인터페이스 모듈
제1도는 종래의 메세지 전달 모듈 블럭도.
제2도는 본 발명의 메세지 전달 모듈 블럭도
제3도는 제2도의 메세지 전송 인터페이스 모듈(PBIM) 상세회로도.
*도면의 주요부분에 대한 부호의 설명
1 : 클럭발생부 20 : 어드레스 선택부
30 : 메모리부 40 : 인터럽트 발생부
50 : 메모리 버퍼부 60 : 테이터 선택부
70 : 인에이블 신호발생부 80 : 프로세서 확인부
가 : 메모리 어드레스 지정회로 나 : 메모리 어드레스 연결회로
PBIM : 메세지 전송 인터페이스 모듈
본 발명은 전자교환기의 메세지 전송 인터페이스 모듈에 관한 것으로 이것은 특히 인터럽트 신호를 이용하여 다수의 로칼 프로세서 간 메세지 전달을 기능적으로 분리시켜 데이터 송수신 속도를 빠르게 한 것이다.
종래의 CPU 간 메세지 전달 모듈은 도면 제1도에서와 같이 각각의 로칼 프로세서(LP,-LPn)는 개별적인 UART(Universal Axynchronous Receiver/Transmittor)를 갖고 있으며 이들 로칼 프로세서간의 통신은이 UART를 통해서 이루어지도록 되어있고, 로칼 프로세서(LP)와 메인 프로세서(MP)간에는 UART(시리얼 데이터 전송IC)를 통하여 데이터를 전송하는데 이때 송신라인과 수신라인, 그리고 그라운드 라인이 각로칼 프로세서마다 필요하고 제1로칼 프로세서(LP1)에서 데이터를 송신하는 시간과 제2로칼 프로세서(LP2)에서 데이터로 송신하는 시간이 구분되어 있지 않으며 역시 맨끝의 로칼 프로세서까지의 송신시간도 구분되어 있지 않아서 역시 맨끝의 로칼 프로세서까지의 송신기간도 구분되어 있지 않아서 메인 프로세서(MP)가 메세지를 처리시 충분한 시간간격으로 데이터가 수신될 때는 별 시간적 문제가 없으나 연속적으로 시간차이 없이 데이터를 수신시 직렬 전송속도에 제한을 받게 되어 메인 프로세서는 수신데이터를 잃어버리는 수가 있게 된다.
본 발명은 상기의 문제점을 개선하기 위해 안출한 것으로서 이것은 특히 전자교환기 내의 각 로칼 프로세서간 정보 및 데이터 송수신을 위한 메세지 전달 인터페이스 모듈을 기능적으로 분리시킨 구성을 특징으로 하는 것이며 이의 구성을 첨부도면에 의해 상세히 설명하면 다음과 같다. 즉 도면 제2도 및 제3도에서와 같이 교환기내의 각 로칼 프로세서(LP1-LPn)의 메세지 전송 인터페이스 모듈(PBIM)과 메인 프로세서(MP)의 메세지 전송 인터페이스 모듈(PBIM)은 클럭과 어드레스를 선택하여 메모리의 어드레스를 지정하는 메모리 어드레스 지정회로(가)가 구비되고, 메인 프로세서의 데이터와 로칼 프로세서의 메세지를 선택하여 메모리의 데이터로 연결시켜주는 메모리데이터 연결회로(나)가 구비되며, 데이터 선택을 인에이블시키는 인에이블 신호 발생부(70)와, 로칼 프로세서의 번호를 결정시켜 주는 로칼 프로세서 확인부(80)로 구성한다. 상기의 메모리 어드레스 지정회로(가)는 2(MHZ)에 동기된 각종 주기를 갖는 클럭을 발생시키는 클럭발생부(10)와, 메인 프로세서의 어드레스 로칼 프로세서의 어드레스를 결정해주는 어드레스 선택부(20)와 프로세서간에 통신한 메세지를 저장하는 메모리부(30)로 구성하고, 상기의 메모리 데이터 연결회로(나)는 메인프로세서가 메세지를 보내고 받을 시간을 정해서 메인 프로세서에게 걸어줄 인터럽트를 발생시키는 인터럽트 발생부(40)와, 메인 프로세서가 메모리에 있는 메세지를 읽어 볼 수 있도록 한 메모리 버퍼부(50)와, 메인 프로세서의 데이터와 로칼 프로세서의 데이터를 선택하여 주는 데이터 선택부(60)로 구성한다.
이와같이 구성되는 본 발명의 동작을 보면, 우선 2(MHZ)클럭을 외부회로에서 입력받아서 클럭발생부(10)를 통해 인터페이스 모듈에서 사용하여야 하는 클럭을 발생시켜 그 클럭이 프로세서에서 발생시킨 어드레스와 상호 대칭적으로 어드레스 선택부(20)에 입력하면 클럭발생부의 특정 클럭에 의하여 어드레스 선택부에서는 클럭발생부의 클럭과 프로세서에서 발생시킨 어드레스를 선택하여 메모리부(30)의 어드레서 신호로 연결시킨다. 이때, 메모리부에는 어드레스 선택부와 연계적으로 데이터 선택부(60)가 클럭발생부의 특정 클럭에 의하여 메인 프로세서의 데이터(D0-D7) 또는 로칼 프로세서의 데이터(PD0-PD7)가 선택되어 메모리부로 데이터가 들어가서 라이트(WR) 신호에 의해서 메모리부에 데이터가 쓰여지게 된다. 이에 메모리부의 데이터는 인터럽트 발생부(40)에서 발생시킨 인터럽트신호()를 통하여 프로세서에 인터럽트를 요구하면 프로세서는 인터럽트에 응답하여 어드레스(A0-A15), 리드()신호를 공급하여 메모리 버퍼부(50)를 통해 데이터를 읽어가게 된다. 이때의 로칼 프로세서가 자기 해당시간 설정은 외부에서,,신호들을 받아서 인에이블 신호 발생부(70)에서 신호를 발생시켜 데이터 선택부를 인에이블시키는데 이것은 하드웨어적인 시간 설정이고, 소프트웨어적인 설정은 외부에서 공급되는 로칼 프로세서 번호 확인신호(LPN0-LPN5)를 통하여 로칼 프로세서가 스타트시 로칼 프로세서 확인부(80)를 인에이블 시켜서 번호확인 신호를 데이터선에 옮겨 읽어가므로써 시간설정을 하게 된다. 상기에서 메인 프로세서와 로칼 프로세서의 데이터교신은 PD0-PD7,을 통하는데 메세지량은 8(mS)마다 16개의 데이터가 보내고 16개의 데이터를 받는 것으로 하며, 데이터를 수신하는 시간과 송신하는 시간은 각각 64(μS)동안 이루어지도록 되어 시간 분할적으로 송신하기 때문에 로칼 프로세서를 8(mS)내에 수용하여 로칼 프로세서의 업무처리 효율을 증가시키게 된다.
따라서 본 발명은 로칼 프로세서와 메인 프로세서간의 통신을 병렬통신통로를 통하여 전달하므로 보다 빠른 속도로 메세지를 전달할 수 있으며 버스 인터페이스 구성없이 이 메세지를 이용하여 공통메모리를 공유할 수도 있는 유용한 발명인 것이다.

Claims (3)

  1. 클럭과 어드레스를 선택하여 메모리의 어드레스를 지정하는 메모리 어드레스 지정회로(가)와, 메인 프로세서의 데이터와 로칼 프로세서의 메세지를 선택하여 메모리의 데이터로 연결시켜 주는 메모리 데이터 연결회로(나)와, 데이터 선택시간을 결정해주는 인에이블 신호 발생부(70)와, 로칼 프로세서의 번호를 결정시켜 주는 로칼 프로세서 확인부(80)로 구성하여 메세지 전송 인터페이스 모듈을 기능적으로 분리시킨 구성을 특징으로 하는 전자교환기의 메세지 전송 인터페이스 모듈.
  2. 제1항에 있어서 상기 메모리 어드레스 지정회로(가)는 2(MHz)에 동기된 각종 주기를 갖는 클럭을 발생시키는 클럭발생부(10)와 메인 프로세서(MP)와의 로칼 프로세서(LP)의 어드레스를 결정하는 어드레스 선택부(20)와, 프로세서간 통신메세지를 저장하는 메모리부(30)로 구성한 것을 특징으로 하는 전자교환기의 메세지 전송 인터페이스 모듈.
  3. 제1항에 있어서 상기 메모리 데이터 연결회로(나)는 메인 프로세서(MP)가 메세지를 보내고 받을 시간을 정해서 메인 프로세서(MT)에게 걸어줄 인터럽트를 발생시키는 인터럽트 발생부(40)와, 메인 프로세서(MP)가 메모리 메세지를 읽을 수 있게 하는 메모리 버퍼부(50)와, 메인 프로세서(MP)와 로칼 프로세서(LP)의 데이터를 선택하는 데이터선택부(60)로 구성한 것을 특징으로 하는 전자교환기의 메세지 전송 인터페이스 모듈.
KR1019920001565A 1992-01-31 1992-01-31 전자교환기의 메세지 전송 인터페이스 모듈 KR970003136B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920001565A KR970003136B1 (ko) 1992-01-31 1992-01-31 전자교환기의 메세지 전송 인터페이스 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920001565A KR970003136B1 (ko) 1992-01-31 1992-01-31 전자교환기의 메세지 전송 인터페이스 모듈

Publications (2)

Publication Number Publication Date
KR930017373A KR930017373A (ko) 1993-08-30
KR970003136B1 true KR970003136B1 (ko) 1997-03-14

Family

ID=19328591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001565A KR970003136B1 (ko) 1992-01-31 1992-01-31 전자교환기의 메세지 전송 인터페이스 모듈

Country Status (1)

Country Link
KR (1) KR970003136B1 (ko)

Also Published As

Publication number Publication date
KR930017373A (ko) 1993-08-30

Similar Documents

Publication Publication Date Title
US4451886A (en) Bus extender circuitry for data transmission
US6381293B1 (en) Apparatus and method for serial data communication between plurality of chips in a chip set
US6914954B2 (en) Apparatus and method for serial data communication between plurality of chips in a chip set
EP0020747A1 (en) MAIN MANAGEMENT SYSTEM FOR COLLISION PREVENTION FOR THE DISTRIBUTED NETWORK IN DATA PROCESSING TRANSMISSION SYSTEMS.
US20030229738A1 (en) Controller interface
KR20080014084A (ko) 메모리 에이전트, 메모리 시스템 및 방법
US6215817B1 (en) Serial interface device
US6253284B1 (en) Memory module controlling system
KR970003136B1 (ko) 전자교환기의 메세지 전송 인터페이스 모듈
US5550533A (en) High bandwidth self-timed data clocking scheme for memory bus implementation
JPH0618373B2 (ja) データ伝送方法及び装置
CN111913904A (zh) 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置
KR20030027307A (ko) 범용 프로세서의 시리얼 인터페이스
KR100230375B1 (ko) 직렬 데이터 통신 시스템
US6625670B1 (en) Network interface card asynchronous interface with signalling lines and at least eight data lines for switching between forward channel and reverse channel
US5689643A (en) Communication device for transmitting asynchronous formatted data synchronously
JPS6147455B2 (ko)
KR920001815B1 (ko) 인터럽트 버스의 동기방법
KR970006410B1 (ko) 핸드 쉐이킹방법을 이용한 어레이 프로세서간의 데이타 통신회로
KR980007260A (ko) 직렬버스를 통해 데이터를 송신하는 회로
CN114968898A (zh) 一种实现芯片通讯的控制电路和方法
KR920008607A (ko) 시스템의 확장기능을 위한 선택보드의 인터페이스를 갖는 컴퓨터 시스템
KR0121116Y1 (ko) 다수프로세서간 메세지 송수신장치
CN111274188A (zh) 一种多数据i2c总线
KR920008758B1 (ko) 전자교환기용 범용신호 송수신 회로팩 및 그 신호 전달 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee