KR20030027307A - 범용 프로세서의 시리얼 인터페이스 - Google Patents
범용 프로세서의 시리얼 인터페이스 Download PDFInfo
- Publication number
- KR20030027307A KR20030027307A KR1020010060448A KR20010060448A KR20030027307A KR 20030027307 A KR20030027307 A KR 20030027307A KR 1020010060448 A KR1020010060448 A KR 1020010060448A KR 20010060448 A KR20010060448 A KR 20010060448A KR 20030027307 A KR20030027307 A KR 20030027307A
- Authority
- KR
- South Korea
- Prior art keywords
- purpose processor
- serial interface
- serial
- general
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Communication Control (AREA)
Abstract
본 발명은 범용 프로세서와 다수의 제어대상보드 사이에 시리얼 통신하는 시리얼 인터페이스를 하나의 칩으로 통합하고자 한 것으로, 본 발명에 따른 범용 프로세서의 시리얼 인터페이스는 복수개의 시리얼 입출력단자와, 범용 프로세서와 단일 인터페이스 채널 및 단일 인터럽트 경로를 갖고, 다수의 제어대상보드로부터 입력되는 시리얼 데이터를 병렬 데이터화하여 저장하는 M개의 수신버퍼 및, 범용 프로세서의 인터페이스 채널로부터 전송되는 데이터를 저장하는 M개의 송신버퍼로 구성된 시리얼 인터페이스를 포함하는 것을 특징으로 한다.
이 같은 본 발명에 의하면, 범용 프로세서의 시리얼 인터페이스는 범용 프로세서와 제어대상보드 사이의 제어정보를 주고 받는 시리얼 인터페이스를 단일 칩으로 구성하여, 다수의 RS-232 또는 UART를 사용하지 않고도 범용 프로세서의 자원을 최소한 사용하면서 다수의 시리얼 인터페이스를 지원할 수 있도록 함에 있다.
Description
본 발명은 범용 프로세서의 시리얼 인터페이스(RS-232, UART)에 있어서, 특히 다수의 제어대상보드와 범용 프로세서 사이의 시리얼 인터페이스를 하나의 칩으로 통합하고, 시리얼 데이터 병렬 데이터화하여 저장할 수 있도록 한 범용 프로세서의 시리얼 인터페이스에 관한 것이다.
근거리 비동기 통신(RS-232, UART(universal asynchronous receiver/transmitter))의 통신(communication)은 자료(data)가 전송되기 전에 송신자와 수신자가 상호 조절될 필요가 없는 시리얼(serial), 비동기(asynchronous) 통신방식이다. 이러한 RS-232는 컴퓨터와 모뎀 또는 ASCII 터미널 사이의 짧은 거리에 대해 비동기, 직렬전송을 이용하는 대중적인 표준안이다. RS-232에서는 시작 비트가 문자의 앞에 나타나고, 최소한 한 비트 길이의 정지 비트가 각 문자를 뒤따른다. 그리고 정확하게 동일한 길이의 시간 내에 각 비트들을 전송한다.
또한, 전이중 전송을 수용하기 위해서, RS-232는 한 방향으로 자료를 이동하기 위해 한 라인을, 반대 방향으로 자료를 전송하기 위해 한 라인을, 그리고 양방향으로 전기적 경로를 완성하기 위해 또다른 하나의 접지선을 요구한다.
도 1은 종래 RS-232제어기의 구성도이다.
이에 도시된 바와 같이, 외부 제어대상보드(Slave 0~Slave n)(103a~103n) 각각에 데이터 송수신을 위해 연결된 다수개의 시리얼 인터페이스(RS-232 또는 UART)(101a~101n)와, 상기 시리얼 인터페이스의 인터럽트 발생에 따라 데이터를 가져오고 칩 선택을 통해 데이터를 송신하는 범용 프로세서(102)로 구성된다.
이러한 구성으로부터, 다수의 시리얼 인터페이스(101a~101n)는제어대상보드(103a~103n)와 범용 프로세서(102) 사이를 연결해 주며, 상대적으로 저속의 데이터 송수신으로 사용된다.
주 제어부에 범용 프로세서(102)는 제어대상보드(103a~103n)의 제어정보 또는 상태 정보 취득을 위해서 정보를 주고 받을 때에는 다수의 시리얼 인터페이스(101a~101n)를 통해서 각 제어대상보드(103a~103n)와 연결되도록 하고, 데이터를 상기 시리얼 인터페이스(101a~101n)를 통해서 데이터를 송신(Tx) 및 수신(Rx)하기 위해 해당 시리얼 인터페이스(101~101n)의 칩(chip)을 선택하게 된다.
그러면, 시리얼 인터페이스(101a~101n)를 통해 데이터를 전송하는 경우는 범용 프로세서(102)에서 칩(Chip)을 선택하고, 범용 프로세서 데이터버스를 통해 데이터를 쓰면 해당 시리얼 인터페이스(101a~101n)를 통해 해당 제어대상보드(103a~103n)로 전송된다.
그리고, 시리얼 인터페이스(101a~101n)를 통해 데이터를 수신하는 경우는 제어대상보드(103a~103n)로부터 직렬 데이터를 전송받아 해당 시리얼 인터페이스(101a~101n)에 저장시키면, 시리얼 인터페이스(101a~101n)에 데이터가 모두 저장되면 범용 프로세서(102)에 인터럽트(Interrupt)를 발생시키면 범용 프로세서(102)에서 인식하여, 데이터 버스를 통해 해당 시리얼 인터페이스(101a~101n)로부터 데이터를 가져오게 된다.
그러나, 종래에는 상술한 바와 같이 범용 프로세서를 사용하여 간헐적인 제어정보를 주고받는 경우 시리얼 인터페이스를 포함하고 있는 프로세서라 하더라도1개의 채널만을 가지고 있는 경우가 대부분이며, 이에 따라 시리얼 인터페이스로 다수의 제어대상과 통신을 하기 위해서는 다수의 시리얼 인터페이스를 연결해야 하는 문제가 있다.
즉, 제어대상보드에 일대일 대응하는 시리얼 인터페이스가 사용되고, 시리얼 인터페이스와 범용 프로세서간은 데이터 버스를 통하여 연결되므로, 다수의 시리얼 인터페이스를 연결하기 위해서는 그 만큼 많은 수의 데이터 버스가 연결이 되어야 한다. 또한 각 칩을 선택하기 위하여 범용 프로세서 자체에 많은 수의 칩 디코드 기능이 내장되어 있지 않다면 어드레스 자원을 그만큼 할당해 주어야 하는 문제가 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 범용 프로세서와 다수의 제어대상 보드 사이에 시리얼 통신하는 시리얼 인터페이스를 하나의 칩으로 통합하여 제공한 범용 프로세서의 시리얼 인터페이스를 제공함에 그 목적이 있다.
다른 특징은, 시리얼 인터페이스는 범용 프로세서와 단일 인터페이스 채널 및 단일 인터럽트 경로를 갖고 범용 프로세서와 통신하며, 다수의 제어대상 보드에 소정의 클럭을 제공하는 범용 프로세서의 시리얼 인터페이스를 제공함에 그 목적이 있다.
또 다른 특징은, 시리얼 인터페이스 내부에 시리얼 데이터를 병렬 데이터화하여 저장하는 버퍼를 구비한 범용 프로세서의 시리얼 인터페이스를 제공함에 그목적이 있다.
도 1은 종래 다중 RS-232 제어기의 구성도.
도 2는 본 발명 실시 예에 따른 범용 프로세서의 시리얼 인터페이스의 구성도.
도 3은 본 발명 실시 예에 따른 범용 프로세서의 시리얼 인터페이스의 시스템 구성도.
<도면의 주요 부분에 대한 부호의 설명>
101,201...범용 프로세서
102a~102n,202...시리얼 인터페이스
103a~103n,203a~203n...제어대상보드
212...수신버퍼212...송신버퍼
213...인터럽트 발생기214...클럭 분주기
204...클럭
상기한 목적 달성을 위한, 본 발명에 따른 범용 프로세서의 시리얼 인터페이스는,
복수개의 시리얼 입출력단자와, 범용 프로세서와 단일 인터페이스 채널 및 단일 인터럽트 경로를 갖고,
다수의 제어대상보드로부터 입력되는 시리얼 데이터를 병렬 데이터화하여 저장하는 M개의 수신버퍼 및, 범용 프로세서의 인터페이스 채널로부터 전송되는 데이터를 저장하는 M개의 송신버퍼로 구성된 시리얼 인터페이스를 포함하는 것을 특징으로 한다.
상세하게, 상기 시리얼 인터페이스에는 다수의 제어대상보드의 전송 주기와 동일한 주기의 인터럽트 신호를 범용 프로세서로 발생하는 인터럽트 발생기와, 외부 클럭신호를 분주하여 다수의 제어대상보드에 제공하는 클럭 분주기를 더 포함하는 것을 특징으로 한다.
바람직하게, 상기 시리얼 인터페이스는 다수의 제어대상보드와 범용 프로세서 사이의 통신을 시리얼 인터페이스(RS-232) 프로토콜을 이용하는 것을 특징으로 한다.
또한, 상기 시리얼 인터페이스는 범용 프로세서로부터 전달되는 데이터를 전송하고자 하는 채널 비트에 시리얼 인터페이스 프로토콜에 맞추어 수신버퍼에 저장하고, 해당 채널의 버퍼연결이 저장된 데이터가 바이트 구성이 되면 해당 제어대상보드로 전송을 시작하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명 실시 예에 따른 범용 프로세서의 시리얼 인터페이스 구성도 이고, 도 3은 본 발명 실시 예에 따른 범용 프로세서의 시리얼 인터페이스 전체 구성도이다.
도 2 및 도 3을 참조하면, 복수의 시리얼 입출력단자(Rx, Tx) 및, 범용 프로세서(202)와의 단일 인터페이스 채널 및 단일 인터럽트 경로를 갖고,
다수의 제어대상보드(203a~203n)로부터 전달되는 시리얼 데이터를 병렬 데이터화하여 저장하는 M개의 수신버퍼(211) 및, 범용프로세서(202)에 의해 전송하고자 하는 채널 비트에 데이터를 저장하는 M개의 송신버퍼(212)와, 범용 프로세서(202)로 인터럽트 신호를 발생하는 인터럽트 발생기(213)와, 외부 클럭(204)를 분주하여 다수의 제어대상보드(203a~203n)에 제공하는 클럭 분주기(214)를 포함하는 시리얼 인터페이스(201)로 구성된다.
상기와 같은 본 발명에 따른 범용 프로세서의 시리얼 인터페이스에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
시리얼 인터페이스(201)는 다수의 RS-232를 하나의 칩으로 통합시켜서, 범용 프로세서(202)와는 단일 채널의 인터페이스와 단일 인터럽트 경로를 갖고, 다수의 제어대상보드(203a~203n)와는 시리얼 입출력단자(Rx,Tx)로 데이터 송수신하고, 이에 클럭을 제공하게 된다.
그 내부적으로는, M개의 수신버퍼(211) 및 M개의 송신버퍼(212)와, 인터럽트발생기(213), 클럭 분주기(214)로 구성되며, M개의 수신버퍼(211)는 다수의 RS-232 전송 경로를 통하여 다수의 제어대상보드(203a~203n)로부터 RS-232 신호방식에 따라 데이터 수신(Rx 0 ~ Rx n)이 시작되면 시작신호(Start signal)가 발생하게 된다.
이때, 수신버퍼(211)는 시작신호와 함께 발생되는 제어대상보드(203a~203n)의 시리얼 데이터를 병렬 데이터화하여 저장하며, 인터럽트 발생기(213)는 수신버퍼(211)에 데이터가 저장되면 인터럽트를 범용 프로세서(202)에 발생시켜 데이터를 가져가도록 한다.
즉, 시리얼 인터페이스(201)는 제어대상보드(203a~203n)로부터 시작 신호와 동시에 직렬로 발생하는 데이터는 M개의 수신버퍼(211)의 해당 채널 비트에 병렬 데이터화하여 저장하게 되는데, 만약, n번째 수신버퍼의 해당 비트에 데이터가 저장된다면 다음 데이터 비트는 n+1 번째 수신버퍼의 해당 비트에 저장이 된다.
이때, 수신버퍼(211)에 제어대상보드(203a~203n)의 RS-232 채널로부터 들어오는 데이터가 발생하면 인터럽트 발생기(213)에서 인터럽트를 상기 RS-232의 전송 주기와 동일하게 주기적으로 발생하여 범용 프로세서(202)에 전달하면, 범용 프로세서(202)에서 인터럽트 주기에 따라 범용 프로세서 인터페이스를 통해서 데이터를 가져온다. 여기서, 인터럽트 발생기(213)는 데이터의 수신동작 중에 인터럽트를 발생하지 않고, 버퍼가 비어있는 경우에는 인터럽트 발생이 중지된다.
또한, M개의 수신버퍼(211)에 수신 및 저장되는 데이터는 범용 프로세서(202)로부터 즉시 읽혀져 가므로 버퍼가 증가되지 않고, 프로세서(202)로부터 읽혀지기 전에 발생한 데이터는 수신버퍼(201)를 증가시켜 저장하게 된다.
한편, 데이터 송신을 보면, 범용 프로세서(202)에서 범용 프로세서 인터페이스를 통해서 전송하고자 하는 채널 비트에 RS-232 프로토콜에 맞추어 시리얼 인터페이스(201)의 M개의 송신버퍼(212)에 데이터를 저장한다.
그리고, 송신버퍼(212)에서는 해당 채널의 버퍼 연결이 바이트 구성이 되면 시리얼출력단자(Tx 0 ~ Tx n)를 통해서 해당 제어대상보드(203a~203n)로 전송을 시작하게 된다.
한편, 클럭 분주기(214)는 외부의 클럭(204)을 분주하여, 해당 제어대상보드(203a~203n)의 RS-232 포트에서 사용하도록 하여, 일정 속도를 갖고 데이터 전송이 이루어진다.
이러한 시리얼 인터페이스는 기존과 다수의 RS-232 즉, 시리얼 인터페이스를 사용하지 않고, 단일 칩을 사용하며, 그 내부에 직렬 데이터를 병렬 데이터화하여 저장하는 버퍼를 구비함으로써, 범용 프로세서의 자원을 최소한 사용하면서 다수의 RS-232(또는 UART)를 지원한다.
이상에서 설명한 바와 같이, 본 발명에 따른 범용 프로세서의 시리얼 인터페이스는 범용 프로세서와 제어대상보드 사이의 제어정보를 주고 받는 시리얼 인터페이스를 단일 칩으로 구성하여, 다수의 RS-232 또는 UART를 사용하지 않고도 범용 프로세서의 자원을 최소한 사용하면서 다수의 시리얼 인터페이스를 지원할 수 있는 효과가 있다.
또한, 데이터 버스 연결도 기존과 같이 다수개의 RS-232에 다수개의 데이터 버스를 사용하지 않고 단일 채널의 데이터 버스만을 제공해 주면 되므로, 물리적인 제약이 없을 뿐만 아니라, 구조가 단순한 시리얼 인터페이스인 RS-232 또는 UART를 제공해 주는 효과가 있다.
Claims (4)
- 복수개의 시리얼 입출력단자와, 범용 프로세서와 단일 인터페이스 채널 및 단일 인터럽트 경로를 갖고,다수의 제어대상보드로부터 입력되는 시리얼 데이터를 병렬 데이터화하여 저장하는 M개의 수신버퍼 및, 범용 프로세서의 인터페이스 채널로부터 전송되는 데이터를 저장하는 M개의 송신버퍼로 구성된 시리얼 인터페이스를 포함하는 것을 특징으로 하는 범용 프로세서의 시리얼 인터페이스.
- 제 1항에 있어서,상기 시리얼 인터페이스에는 다수의 제어대상보드의 전송 주기와 동일한 주기의 인터럽트 신호를 범용 프로세서로 발생하는 인터럽트 발생기와, 외부 클럭신호를 분주하여 다수의 제어대상보드에 제공하는 클럭 분주기를 더 포함하는 것을 특징으로 하는 범용 프로세서의 시리얼 인터페이스.
- 제 1항에 있어서,상기 시리얼 인터페이스는 다수의 제어대상보드와 범용 프로세서 사이의 통신을 시리얼 인터페이스(RS-232) 프로토콜을 이용하는 것을 특징으로 하는 범용 프로세서의 시리얼 인터페이스.
- 제 1항에 있어서,상기 시리얼 인터페이스는 범용 프로세서로부터 전달되는 데이터를 전송하고자 하는 채널 비트에 시리얼 인터페이스 프로토콜에 맞추어 수신버퍼에 저장하고, 해당 채널의 버퍼연결이 저장된 데이터가 바이트 구성이 되면 해당 제어대상보드로 전송을 시작하는 것을 특징으로 하는 범용 프로세서의 시리얼 인터페이스.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010060448A KR20030027307A (ko) | 2001-09-28 | 2001-09-28 | 범용 프로세서의 시리얼 인터페이스 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010060448A KR20030027307A (ko) | 2001-09-28 | 2001-09-28 | 범용 프로세서의 시리얼 인터페이스 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030027307A true KR20030027307A (ko) | 2003-04-07 |
Family
ID=29562789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010060448A KR20030027307A (ko) | 2001-09-28 | 2001-09-28 | 범용 프로세서의 시리얼 인터페이스 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030027307A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660452B1 (ko) * | 2005-11-17 | 2006-12-22 | 시스템베이스 주식회사 | 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호제어 장치 |
| WO2008144289A1 (en) * | 2007-05-15 | 2008-11-27 | Imagestream Internet Solutions, Inc. | Wide area network connection platform |
-
2001
- 2001-09-28 KR KR1020010060448A patent/KR20030027307A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660452B1 (ko) * | 2005-11-17 | 2006-12-22 | 시스템베이스 주식회사 | 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호제어 장치 |
| WO2008144289A1 (en) * | 2007-05-15 | 2008-11-27 | Imagestream Internet Solutions, Inc. | Wide area network connection platform |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU594057B2 (en) | Communication system | |
| EP0183273B1 (en) | Serial interface system flexibly applicable to a one-to-plurality connection | |
| CN112269749B (zh) | I2c通信系统 | |
| KR20060131489A (ko) | 휴대단말기에서 단일포트를 통해 멀티기능을 수행하는 장치및 방법 | |
| KR20030027307A (ko) | 범용 프로세서의 시리얼 인터페이스 | |
| CN111884987B (zh) | 电子设备和用于电子设备的方法 | |
| US4532627A (en) | Time multiplex controlled data system | |
| CN108494889B (zh) | 基于i2c总线的通信电路及调试方法 | |
| US7746850B2 (en) | Interface card and CTI system applying interface card | |
| CN217467655U (zh) | 一种单片机单io口双向通信结构 | |
| US6885217B2 (en) | Data transfer control circuitry including FIFO buffers | |
| KR970003136B1 (ko) | 전자교환기의 메세지 전송 인터페이스 모듈 | |
| US6865626B1 (en) | UART automatic half-duplex direction control with programmable delay | |
| CN207976877U (zh) | 数据传输系统 | |
| KR100448088B1 (ko) | 클럭 포워딩 회로 | |
| KR100298361B1 (ko) | 비동기전송모드계층과 다중물리계층간의 비동기전송모드셀핸드쉐이킹방법 | |
| CN115017084A (zh) | 一种多功能串行接口通信装置及串行数据传输控制方法 | |
| KR20000013079A (ko) | 범용 동기/비동기형 송수신기 데이터 전송속도 가변회로 | |
| KR100869785B1 (ko) | 전지팩의 어드레스 할당 시스템 및 그 방법 | |
| US5870631A (en) | System for operating system software providing input buffer for receiving variable-length bit stream with a header containing synchronization data recognized by universal serial controller | |
| CN116208685A (zh) | 一种串口与网口的数据转换系统 | |
| JP3769538B2 (ja) | Ａｔｍセル送受信制御方式及びその方法並びに移動通信基地局装置 | |
| KR20000052167A (ko) | 칩들간의 데이터통신장치 | |
| KR100252917B1 (ko) | 데이터전송장치의 변환인터페이스 | |
| KR20040093854A (ko) | Ｐｓ2 전송장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |