KR100660452B1 - 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호제어 장치 - Google Patents

4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호제어 장치 Download PDF

Info

Publication number
KR100660452B1
KR100660452B1 KR1020050110311A KR20050110311A KR100660452B1 KR 100660452 B1 KR100660452 B1 KR 100660452B1 KR 1020050110311 A KR1020050110311 A KR 1020050110311A KR 20050110311 A KR20050110311 A KR 20050110311A KR 100660452 B1 KR100660452 B1 KR 100660452B1
Authority
KR
South Korea
Prior art keywords
interrupt
signal line
interrupt signal
common
generated
Prior art date
Application number
KR1020050110311A
Other languages
English (en)
Inventor
원규연
Original Assignee
시스템베이스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시스템베이스 주식회사 filed Critical 시스템베이스 주식회사
Priority to KR1020050110311A priority Critical patent/KR100660452B1/ko
Priority to PCT/KR2006/004835 priority patent/WO2007058489A1/en
Application granted granted Critical
Publication of KR100660452B1 publication Critical patent/KR100660452B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 비동기식 직렬통신 송수신기인 UART(Universal Asynchronous Receiver/Transmitter)가 4 채널이 포함된 QUAD UART에서 각각의 UART에 발생되는 인터럽트 신호를 각각 발생/차단하거나 4개의 채널에서 각각 발생하는 인터럽트 신호선을 하나의 공용 인터럽트 신호선으로 발생/차단하는 공용 인터럽트 발생/차단기에 관한 것으로, 외부 회로에 의해 동작되는 인터럽트 전달/차단 제어기의 신호선으로 개별 인터럽트 신호선을 제어하여 공용으로 사용할 수 있는 하나의 공용 인터럽트 신호선을 발생하고, 이 발생된 신호선을 어느 UART 코어부에서 발생되었는지를 조사하고, 발생된 공용 인터럽트 신호선을 극성 전환한 후, 어느 인터럽트 신호선으로 외부와 연결할지를 선택하도록 하는 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호 제어 장치를 제공하는 것이다.

Description

4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호 제어 장치{A interrupt signal control apparatus for receiving and transmitting a series of asynchronous information having 4 channel}
도 1은 종래에 4채널 비동기식 송수신기를 도시한 도면이다.
도 2는 본 발명의 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호 제어 장치를 도시한 도면이다.
도 3은 본 발명의 공용 인터럽트 신호가 발생하는 구성을 도시한 도면이다.
도 4a는 본 발명의 공용 인터럽트 신호를 발생하기 위한 논리 회로를 도시한 도면이다.
도 4b는 본 발명의 공용 인터럽트 신호를 발생하기 위한 다른 논리 회로를 도시한 도면이다.
도 5a는 본 발명의 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호 제어 장치를 구성하는 인터럽트 전달/차단 제어기의 구성을 도시한 도면이다.
도 5b는 본 발명의 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호 제어 장치를 구성하는 인터럽트 전달/차단 제어기의 다른 구성를 도시한 도면이다.
*부호에 대한 설명
1. 공용 인터럽트 발생기 2. 인터럽트 전달/차단 제어기
3. 인터럽트 발생 상태 조사기 4. 공용 인터럽트 극성 제어기
5. 공용/개별 인터럽트 선택기 6. 공용 칩선택 발생기
8. UART 코어부 10. 송수신 장치
20. 개별 인터럽트 전달/차단 회로 30, 41. AND회로
31, 40. OR회로
본 발명은 비동기식 직렬통신 송수신기가 데이터 송수신하는 과정에서 발생하는 인터럽트를 제어하는 것에 관한 것으로, 구체적으로는 비동기식 직렬통신 송수신기 내부에서 다수의 인터럽트가 발생할 경우, UART 내부의 개별 인터럽트 신호선를 외부로 출력하거나, UART 내부에서 발생된 다수의 개별 인터럽트 신호를 하나의 공용 인터럽트 신호선을 통해 외부로 발생시키는 것에 관한 것이다.
일반적으로, 종래의 비동기식 직렬통신 송수신기로서 EXAR에서 시판되고 있는 XR16C854/854D가 사용되고 있다. 도 1에 도시된 바와 같이, 이 4채널 비동기식 직렬통신 송수신기(QUAD UART)(100)는 4개의 UART(Universal Asynchronous Receiver and Transmitter) 채널(120)을 가지고 있다. 이 4개의 1채널 UART 내부에서는 각각의 내부 인터럽트 신호가 발생되고, 이 발생된 내부 인터럽트 신호(INT0, INT1, INT2, INT3)에 대응하는 각각의 외부 인터럽트 신호선(140)을 가지고 있다.
즉, 종래의 4채널 비동기식 직렬통신 송수신기(QUAD UART)는 QUAD UART(120)에 각각 대응하는 4개의 외부 인터럽트 신호선(140)이 나오므로, 이들 신호를 모두 받아서 처리하는 외부 회로의 입장에서 보면 4개의 인터럽트 신호선을 가지고 있어야 QUAD UART에서 발생하는 모든 인터럽트 신호를 받아서 처리할 수 있다. 하지만, 현실적으로 외부 회로에는 QUAD UART 내부에서 발생하는 각각의 인터럽트 신호를 모두 받아들일 만큼의 입력 단자가 없는 경우가 허다한 실정이다.
상기와 같은 문제를 해결하기 위해, 본 발명의 목적은 CPU(중앙 제어장치)와 같은 장치의 제어신호(Address, Data, Read, Write와 같은 신호)에 의하여 제어됨과 동시에, QUAD UART에서 발생되는 다수의 개별 인터럽트 신호선을 하나의 공용 인터럽트 신호선로 변환하여 발생하는 것이다.
또한, 본 발명의 다른 목적은 QUAD UART의 개별 인터럽트 신호선를 변환하여 발생된 공용 인터럽트 신호선에서 공용 인터럽트 신호가 발생시에 하나의 개별 인터럽트 신호선만을 가지는 4개의 UART 채널 중 어느 채널의 UART에서 개별 인터럽트 신호가 발생되는지를 조사하는 것이다.
또한, 본 발명의 또 다른 목적은 공용 인터럽트 신호선을 외부에서 원하는 인터럽트 신호로 극성을 변환하고, 이 극성 변환된 공용 인터럽트 신호선과 QUAD UART의 각각의 개별 인터럽트 신호선 중 어느 인터럽트 신호선을 선택할 것인지를 결정하여 출력하는 것이다.
상기와 같은 목적을 달성하기 위해, 본 발명은 4채널 비동기식 직렬통신 송수신 장치에 있어서,
4개의 UART 내부에서 발생된 인터럽트를 외부로 알리기 위한 각각의 UART마다 할당된 개별 인터럽트 신호선을 공용으로 사용할 수 있도록 공용 인터럽트 신호선으로 변환하여 발생하는 공용 인터럽트 발생수단과,
상기 공용 인터럽트 발생수단에서 발생되는 상기 공용 인터럽트 신호선의 발생을 제어하기 위해, 상기 4개의 UART 내부에서 발생된 개별 인터럽트 신호선이 외부 제어신호에 기초한 전달/차단 제어 신호선에 의해 전달/차단되도록 하는 인터럽트 전달/차단 제어수단과,
상기 전달/차단 제어 신호선에 의해 전달되어 상기 공용 인터럽트 발생수단에서 발생된 상기 공용 인터럽트 신호선이 상기 4개의 UART 중 어느 UART에서 발생된 개별 인터럽트 신호선인지를 조사하기 위한 인터럽트 발생 상태 조사수단과,
상기 공용 인터럽트 신호선이 외부에 접속되는 경우, 상기 공용 인터럽트 발생수단에서 발생된 공용 인터럽트 신호선을 외부에서 원하는 극성으로 전환하기 위한 공용 인터럽트 극성 제어수단과,
상기 인터럽트 극성 제어수단에서 상기 극성 전환된 공용 인터럽트 신호선과 상기 4개의 UART에서 발생된 개별 인터럽트 신호선을 외부로 출력하는 경우 어느 인터럽트 신호선을 선택할지 결정하는 공용/개별 인터럽트 선택수단을 포함한다.
또한, 상기 4개의 UART 내부에서 발생된 개별 인터럽트 신호가 상기 전달/차단 제어신호에 의해 적어도 하나 전달되는 경우, 상기 공용 인터럽트 신호가 발생 되고, 상기 공용 인터럽트 신호선은 하나의 신호선으로 구성된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해서 상세하게 설명하기로 한다.
도 2는 본 발명의 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호 제어 장치를 도시한 도면이다.
도 2에 도시된 바와 같이, 본 발명의 송수신 장치(10)는 공용 인터럽트 발생기(1), 인터럽트 전달/차단 제어기(2), 인터럽트 발생 상태 조사기(3), 공용 인터럽트 극성 제어기(4), 공용/개별 인터럽트 선택기(5), UART 코어부(8)로 구성되어 있다.
공용 인터럽트 발생기(1)는 4개의 UART 코어부(8)마다의 내부에서 발생된 인터럽트 신호가 출력되는 4개의 할당된 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)을 공용으로 선택 사용할 수 있는 공용 인터럽트 신호선(GGINT)으로 변환시킨다. 이 변환시키는 과정은 뒤에 설명될 것이다.
또한, 인터럽트 전달/차단 제어기(2)는 외부에서 입력되는 제어신호에 따라 전달/차단 제어 신호선(M0, M1, M2, M3)을 발생하고, 이 전달/차단 제어 신호선(M0, M1, M2, M3)은 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)에서 발생된 인터럽트 신호가 공용 인터럽트 신호선(GGINT)에 전달되거나 차단되는 것을 제어한다. 여기서 외부에서 입력되는 제어신호는 ADDRESS[2:0], DATA[7:0], WR#, RD#, CS0#, CS1#, CS2#, CS3# 등을 말할 수 있다. 이 인터럽트 전달/차단 제어기(2)에 관한 회로는 나중에 설명될 것이다.
또한, 인터럽트 발생 상태 조사기(3)는 만약 공용 인터럽트 신호선(GGINT)에서 인터럽트가 발생된 경우, 4개의 UART 코어부(8)가 가지는 각각의 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)중 어느 곳에서 인터럽트가 발생되었는지를 조사한다.
또한, 공용 인터럽트 극성 제어기(4)는 공용 인터럽트 발생기(1)에서 제공된 공용 인터럽트 신호선(GGINT)을 외부에서 원하는 신호로 전환하기 위해, 공용 인터럽트 신호선(GGINT)을 극성 변환된 공용 인터럽트 신호선(GINT)으로 전환시킨다.
또한, 공용/개별 인터럽트 선택기(5)는 외부로 인터럽트 신호를 전달하기 위해 외부 회로와 접속하는 경우, 극성 변환된 공용 인터럽트 신호선(GINT)과 각각의 개별 인터럽트 신호선(INT0, INT1, INT2, INT3) 중 어느 하나를 선택한다. 그 후, 선택된 신호선은 사용자가 이용하기 위한 외부 회로와 접속된다.
지금부터, 본 발명의 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호 제어 장치(10)에 대한 전체적인 회로 구성을 구체적으로 설명할 것이다.
본 발명의 송수신 장치(10)에 있어서, 일반적으로, 외부 출력 제어신호와 UART 개별 선택 신호선(CS0#, CS1# ,CS2#, CS3#)이 UART 코어부(8)에 입력되어, 각각의 UART 코어부마다 할당되어 각각의 개별 UART 코어부를 제어하게 된다. 그 다음, 각각 1채널을 가진 UART 코어부(8)에서 외부에서 입력된 제어신호에 의하여 인터럽트 발생 동작을 수행하게 되면, 이 UART 코어부(8)의 내부에서 인터럽트 신호가 발생하게 되고, 각각의 UART 코어부마다 할당된 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)을 통하여 인터럽트 신호를 개별적으로 출력한다.
또한, 상기 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)을 출력하는 동시에, UART 개별 선택 신호선(CS0#, CS1# ,CS2#, CS3#)을 모두 입력받는 공용칩 선택 발생기(6)가 UART 개별 선택 신호선(CS0#, CS1# ,CS2#, CS3#)을 공용 선택 신호선(GCS#)으로 변환한다. 이 변환된 공용 선택 신호선(GCS#)은 공용 인터럽트 신호선(GGINT)으로 통하는 경로를 선택한다.
그 다음, 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)을 하나의 공용 인터럽트 신호선(GGINT)으로 변환하기 위해, 공용 인터럽트 발생기(1)는 인터럽트 전달/차단 제어기(2)와 연결되고, 외부에서 입력된 신호에 기초하여 인터럽트 전달/차단 제어기(2)에서 발생된 전달/차단 제어 신호선(M0, M1, M2, M3)을 통하여 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)을 제어함으로써 공용 인터럽트 신호선(GGINT)에 발생된 인터럽트 신호를 전달/차단할 수 있다.
여기서, 이 발생된 공용 인터럽트 신호선(GGINT)은 모든 UART 코어부(8)의 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)을 공용으로 사용하기 때문에, 어느 UART 코어부(8)의 개별 인터럽트 신호선에서 인터럽트가 발생되었는지를 알 수 없으므로, 인터럽트 발생 상태 조사기(3)를 통하여 공용 인터럽트 신호선(GGINT)에서 발생된 인터럽트 신호가 어느 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)에서 발생되었는지를 조사한다.
또한, 공용 인터럽트 발생기(1)에서 발생된 공용 인터럽트 신호선(GGINT)은 공용 인터럽트 극성 제어기(4)로 출력되고, 이 공용 인터럽트 극성 제어기(4)는 외부와 접속하여 동작하기 위해 외부에서 원하는 극성으로 전환하여 공용/개별 인터 럽트 선택기(5)에 접속된다. 이러한 공용 인터럽트 극성 제어기(4)를 사용하면, 외부에서 원하는 인터럽트 신호의 극성으로 바꾸어야 하는 논리 회로를 생략할 수 있는 이점이 있다.
또한, 상기 설명한 바와 같은 UART 코어부(8)에서 출력된 각각의 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)과 극성 변환된 공용 인터럽트 신호선(GINT)을 입력받는 공용/개별 인터럽트 선택기(5)는 이 입력된 신호선 중 어느 것을 하나를 선택할지 결정한다.
예를 들어, 각각의 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)을 선택하여 출력할 수 있거나, 이들 신호선을 공용으로 사용하는 극성 변환된 공용 인터럽트 신호선(GINT)을 출력할 수도 있다. 또한, 극성 변환된 공용 인터럽트 신호선(GINT)을 사용하는 경우 개별 인터럽트 신호선(INT0, INT1, INT2, INT3) 중 하나를 선택하여 선택된 개별 인터럽트 신호선으로 극성 변환된 공용 인터럽트 신호선(GINT)을 출력할 수 있다.
도 3은 본 발명의 공용 인터럽트 신호선(GGINT)이 발생하는 구성을 도시한 도면이다.
도 2의 공용 인터럽트 발생기(1)는 각각의 UART 코어부(8)에서 발생된 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)을 공용 인터럽트 신호선(GGINT)으로 바꾸어 주는 역할을 하는 것으로, 도 3의 도시된 바와 같이, 공용 인터럽트 발생기에 포함된 개별 인터럽트 전달/차단 회로(20)는 외부에서 입력되는 제어신호에 근거하여 인터럽트 전달/차단 제어기(2)에서 발생되는 전달/차단 제어 신호선(M0, M1, M2, M3)을 입력받고, UART 코어부(8)로부터 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)을 입력받는다. 개별 인터럽트 전달/차단 회로(20)는 이 입력받은 전달/차단 제어 신호선(M0, M1, M2, M3)을 통하여 UART 코어부(8)로부터의 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)을 제어함으로써 인터럽트 전달 신호선(SINT0, SINT1, SINT2, SINT3)으로 전달할지 결정한다.
예를 들면, 하나의 전달/차단 제어 신호선(M0)에 의해서 하나의 개별 인터럽트 신호선(INT0)이 차단되게 되면, 개별 인터럽트 신호선(INT0)에서 인터럽트 신호가 발생되었을지라도 공용 인터럽트 발생 회로(21)로 전달되지 못한다. 즉, 개별 인터럽트 전달/차단 회로(20)는 하나의 전달/차단 제어 신호선(M0)에 의해 인터럽트 신호(INT0)를 제어하고, 제어 결과로서 개별 인터럽트 신호선(INT0)이 차단되면, 하나의 인터럽트 전달 신호선(SINT0)이 전달되지 않는다.
그러나, 외부에서 입력되는 제어신호에 근거하여 인터럽트 전달/차단 제어기(2)에서 발생된 전달/차단 제어 신호선(M0)에 의해서 개별 인터럽트 신호선(INT0)의 인터럽트 신호가 전달되게 되면, 공용 인터럽트 발생 회로(21)로 인터럽트 전달 신호선(SIN0)이 전달되게 된다. 즉, 개별 인터럽트 전달/차단 회로(20)는 하나의 전달/차단 제어 신호선(M0)에 의해 인터럽트 신호(INT0)를 제어하고, 제어 결과로서 개별 인터럽트 신호선(INT0)이 전달되면, 하나의 인터럽트 전달 신호선(SINT0)이 전달된다.
이렇게 하여, 상기와 같은 인터럽트 전달 신호선(SINT0)을 전달하는 방식으로 개별 인터럽트 전달/차단 회로(20)를 통해서 출력되는 인터럽트 전달신호 (SINT1, SINT2, SINT3)가 동일하게 전달된다. 이 전달된 인터럽트 전달신호((SINT1, SINT2, SINT3)는 공용 인터럽트 발생회로(21)에서 출력된 하나의 공용 인터럽트 신호선(GGINT)이 발생된다.
또한, 전달/차단 제어 신호선에 의해 전달된 이들 인터럽트 전달 신호선(SINT0, SINT1, SINT2, SINT3)은 적어도 어느 하나가 전달되면, 공용 인터럽트 발생회로(21)는 공용 인터럽트 신호선(GGINT)을 발생시킨다.
도 4a와 도 4b는 본 발명의 공용 인터럽트 신호선(GGINT)을 발생하기 위한 구현 회로를 도시한 도면이다.
도 4a에 도시된 바와 같이, 개별 인터럽트 신호선(INT0)의 논리 값이 1일 때, 인터럽트가 발생하고, 인터럽트 전달/차단 제어기(2)에서 발생되는 전달/차단 제어 신호선(M0)의 논리 값이 1일 때, 신호를 전달하는 것으로 가정한다. 예를 들어, 개별 인터럽트 신호선(INT0)의 논리 값과 전달/차단 제어 신호선(M0)의 논리값이 모두 1이면, AND회로부(30)를 거쳐서 논리값 1을 출력하므로, 인터럽트 전달 신호선(SINT0)이 출력되고, 이 출력된 인터럽트 전달 신호선(SINT0)은 OR회로부(31)를 거쳐서 논리 값 1을 출력하므로, 공용 인터럽트 신호선(GGINT)으로 변환된다.
그러나, 개별 인터럽트 신호선(INT0)의 논리 값이 1이고, 전달/차단 제어 신호선(M0)의 논리 값이 0일 때에는 개별 인터럽트 신호선(INT0)이 발생되지만, 인터럽트 전달/차단 회로(2)에서 발생된 전달/차단 제어 신호선(MO)에 의해 개별 인터럽트 신호선(INT0)이 차단되므로, AND회로부(30)를 거쳐서 논리 값 0이 출력되어 인터럽트 전달 신호선(SINT0)이 출력되지 않고, 공용 인터럽트 신호선(GGINT)으로 변환되지 않는다.
또, 개별 인터럽트 신호선(INT0)의 논리 값이 0이고, 전달/차단 제어 신호선(M0)의 논리 값이 1일 때에는 인터럽트가 발생되지 않으므로, AND회로부(30)를 거쳐서 논리 값 무조건 0이 출력되어 인터럽트 전달 신호선(SINT0)이 출력되지 않고, 공용 인터럽트 신호선(GGINT)으로 변환되지 않는다.
또, 개별 인터럽트 신호선(INT0)의 논리 값이 0이고, 전달/차단 제어 신호선(M0)의 논리 값이 0일 때에도 역시 인터럽트가 발생되지 않으므로, AND회로부(30)를 거쳐서 논리 값 0이 출력되어 인터럽트 전달 신호선(SINT0)이 출력되지 않고, 공용 인터럽트 신호선(GGINT) 역시 변환되지 않는다.
동일하게, 개별 인터럽트 신호선(INT1, INT2, INT3)과 전달/차단 제어 신호선(M1, M2, M3)의 논리 값이 모두 1일 때에도, AND회로부(30)를 거쳐서 인터럽트 전달 신호선(SINT1, SINT2, SINT3)을 출력하고, 이 인터럽트 전달 신호선(SINT1, SINT2, SINT3)은 OR회로부(31)를 거쳐서 공용 인터럽트 신호선(GGINT)으로 변환된다.
그러나, 개별 인터럽트 신호선(INT1, INT2, INT3)과 전달/차단 제어 신호선(M1, M2, M3)의 논리 값이 (1, 0), (0, 1), (0, 0)일 때에는 인터럽트 전달 신호선(SINT0, SINT1, SINT2, SINT3)이 출력되지 않으므로, 공용 인터럽트 신호선(GGINT)으로 변환되지 않는다.
즉, 인터럽트 전달 신호선(SINT0, SINT1, SINT2, SINT3) 중 어느 하나라도 출력되면, 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)이 공용 인터럽트 신호선(GGINT)으로 변환된다고 하는 특징이 있다.
또한, 도 4b에 도시된 바와 같이, 개별 인터럽트 신호선(INT0)의 논리 값이 0일 때, 인터럽트가 발생하고, 인터럽트 전달/차단 제어기(2)에서 발생되는 전달/차단 제어 신호선(M0)의 논리 값이 0일 때, 신호를 전달하는 것으로 가정한 후. 도 4a의 AND회로와 OR회로를 역으로 하는 논리 회로를 구현하면, 도 4a의 상기한 설명과 동일한 공용 인터럽트 신호선(GGINT)을 생성할 수 있다.
위의 예 외에도 상기 구성을 만족하는 회로를 다른 방법으로 구현할 수도 있다는 것을 알아야 한다.
다음으로, 도 5a와 도 5b는 본 발명의 인터럽트 전달/차단 제어하는 제어신호가 발생하는 구성을 도시한 도면이다.
도 5a에 도시된 바와 같이, 인터럽트 전달/차단 제어기(2)는 외부의 전자 회로의 명령에 의해서 동작되어 전달/차단 제어 신호선(MO,M1, M2, M3)을 출력한다. 예를 들어, 인터럽트 전달/차단 제어기(2)가 ADDRESS[7:0]에 의해서 할당된 번지에 외부 회로에 의해 출력된 제어신호(WR#, CS0#, CS1#, CS2#, CS3#)과 내부 발생 제어신호(GCS#)가 입력되면, 이 때, 입력된 데이터(DATA[7:0]) 신호가 내부의 저장장치에 저장 및 출력되고 출력된 신호가 전달/차단 제어 신호선(MO, M1, M2, M3)이 된다. 즉, 이 외부 회로의 데이터 신호와 도 2에 도시된 공용 칩선택 발생기(6)의 신호에 따라서, 전달/차단 제어 신호선(MO, M1, M2, M3)을 출력한다.
그러므로, 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)을 개별적으로 전 달하거나 차단할 수 있고, 4개의 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)을 한번에 전달하거나 차단할 수 있다.
여기서, 전달/차단 제어 신호선(MO,M1, M2, M3)은 데이터(DATA[7:0]) 중 어떠한 데이터 신호를 수신하여도 상관없다.
도 5b인 경우는 인터럽트 전달/차단 제어기(2)에서 출력되는 전달/차단 제어 신호선(MO,M1, M2, M3)이 D[7:0] 중 하나의 값에 의하여 동시에 제어될 수 있음을 보여 주고 있다.
도 3에 도시된 UART 코어부(8)에 연결된 인터럽트 발생 상태 조사기(3)는 UART 코어부(8)의 4개 채널에서 발생된 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)이 변환된 하나의 공용 인터럽트 신호선(GGINT)을 어느 채널에서 발생되었는지를 조사하는 것이다. 그러므로, 개별 인터럽트 신호선(INT0, INT1, INT2, INT3)이 어느 채널의 UART 코어부(8)에서 발생되었는지를 알 수 있다.
또한, 도 3에 도시된 공용 인터럽트 발생기(1)에서 발생된 공용 인터럽트 신호선(GGINT)을 수신하는 공용 인터럽트 극성 제어기(4)는 외부의 전자회로에서 원하는 형태로 신호의 극성으로 변환하여 출력하는 것으로, 별도로 외부에 인터럽트 극성 제어기를 위한 논리 회로를 제공할 필요가 없다. 즉, 공용 인터럽트 신호선(GGINT)을 1 또는 0으로 변환하여 외부 회로에서 직접 수신할 수 있는 극성 변환된 공용 인터럽트 신호(GINT)로 출력된다.
또한, 도 1에 도시된 바와 같이, 공용/개별 인터럽트 선택기(5)는 극성 변환된 공용 인터럽트 신호(GINT) 및 4개의 UART 코어부(8)에서 발생된 인터럽트 신호 (INT0, INT1, INT2, INT3) 중 어느 것을 외부로 출력할지를 선택한다.
UART 코어부에서 발생되는 각각의 개별 인터럽트 신호선을 하나의 공용 인터럽트 신호선으로 전환하여 대체할 수 있다. 또한, UART 코어부의 개별 인터럽트 신호선을 변환하여 발생된 공용 인터럽트 신호선 발생시에 하나의 개별 인터럽트 신호선만을 가지는 UART 코어부 중 어느 채널의 UART 코어부에서 개별 인터럽트 신호가 발생되는지를 조사할 수 있다. 또한, 공용 인터럽트 신호선을 외부에서 원하는 인터럽트 신호선으로 극성을 변환하고, 이 극성 변환된 공용 인터럽트 신호선과 UART 코어부의 개별 인터럽트 신호선 중 어느 인터럽트 신호선을 선택할 것인지를 결정할 수 있다.
이로 인해, 외부와 접속될 수 있는 인터럽트 입력핀의 수를 줄임으로써, 인터럽트 자원을 줄일 수 있는 효과가 있다.

Claims (3)

  1. 4채널 비동기식 송수신 장치에 있어서,
    4개의 UART 내부에서 발생된 인터럽트를 외부로 알리기 위한 각각의 UART마다 할당된 개별 인터럽트 신호선을 공용으로 사용할 수 있도록 공용 인터럽트 신호선으로 변환하여 발생하는 공용 인터럽트 발생수단과,
    상기 공용 인터럽트 발생수단에서 발생되는 상기 공용 인터럽트 신호선의 발생을 제어하기 위해, 상기 4개의 UART 내부에서 발생된 개별 인터럽트 신호선이 외부 제어신호에 기초한 전달/차단 제어 신호선에 의해 전달/차단되도록 하는 인터럽트 전달/차단 제어수단과,
    상기 전달/차단 제어 신호선에 의해 전달되어 상기 공용 인터럽트 발생수단에서 발생된 상기 공용 인터럽트 신호선이 상기 4개의 UART 중 어느 UART에서 발생된 개별 인터럽트 신호선인지를 조사하기 위한 인터럽트 발생 상태 조사수단과,
    상기 공용 인터럽트 신호선이 외부에 접속되는 경우, 상기 공용 인터럽트 발생수단에서 발생된 공용 인터럽트 신호선을 외부에서 원하는 극성으로 전환하기 위한 공용 인터럽트 극성 제어수단,
    상기 인터럽트 극성 제어수단에서 상기 극성 전환된 공용 인터럽트 신호선과 상기 4개의 UART에서 발생된 개별 인터럽트 신호선을 외부로 출력하는 경우 어느 인터럽트 신호선을 선택할지 결정하는 공용/개별 인터럽트 선택수단을 포함하여 구성된 것을 특징으로 하는 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호 제어 장치.
  2. 제 1항에 있어서,
    상기 4개의 UART 내부에서 발생된 개별 인터럽트 신호선이 상기 인터럽트 전달/제어 수단에서 발생된 상기 전달/차단 제어 신호선에 의해 적어도 하나 전달되는 경우, 상기 공용 인터럽트 신호가 발생되는 것을 특징으로 하는 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호 제어 장치.
  3. 제 1항에 있어서,
    상기 공용 인터럽트 신호선은 하나의 신호선으로 구성된 것을 특징으로 하는 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호 제어 장치.
KR1020050110311A 2005-11-17 2005-11-17 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호제어 장치 KR100660452B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050110311A KR100660452B1 (ko) 2005-11-17 2005-11-17 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호제어 장치
PCT/KR2006/004835 WO2007058489A1 (en) 2005-11-17 2006-11-16 An interrupt signal control apparatus for receiving and transmitting a series of asynchronous information having 4 channels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110311A KR100660452B1 (ko) 2005-11-17 2005-11-17 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호제어 장치

Publications (1)

Publication Number Publication Date
KR100660452B1 true KR100660452B1 (ko) 2006-12-22

Family

ID=37815272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110311A KR100660452B1 (ko) 2005-11-17 2005-11-17 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호제어 장치

Country Status (2)

Country Link
KR (1) KR100660452B1 (ko)
WO (1) WO2007058489A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101829642B1 (ko) 2016-04-15 2018-02-19 엘에스산전 주식회사 직렬 송수신기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980034794A (ko) * 1996-11-08 1998-08-05 유기범 다수의 인터럽트 정합장치
KR19990015527A (ko) * 1997-08-07 1999-03-05 윤종용 인터럽트 처리장치
JP2002175261A (ja) 2000-12-05 2002-06-21 Oki Electric Ind Co Ltd データ転送制御回路
KR20030027307A (ko) * 2001-09-28 2003-04-07 엘지전자 주식회사 범용 프로세서의 시리얼 인터페이스

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485630A (ja) * 1990-07-30 1992-03-18 Toshiba Corp 割込み制御装置
US5291609A (en) * 1991-06-13 1994-03-01 Sony Electronics Inc. Computer interface circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980034794A (ko) * 1996-11-08 1998-08-05 유기범 다수의 인터럽트 정합장치
KR19990015527A (ko) * 1997-08-07 1999-03-05 윤종용 인터럽트 처리장치
JP2002175261A (ja) 2000-12-05 2002-06-21 Oki Electric Ind Co Ltd データ転送制御回路
KR20030027307A (ko) * 2001-09-28 2003-04-07 엘지전자 주식회사 범용 프로세서의 시리얼 인터페이스

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101829642B1 (ko) 2016-04-15 2018-02-19 엘에스산전 주식회사 직렬 송수신기

Also Published As

Publication number Publication date
WO2007058489A1 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
US4512012A (en) Time-switch circuit
KR100660452B1 (ko) 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호제어 장치
US20060209679A1 (en) Transceiver, optical transmitter, port-based switching method, program, and storage medium
KR100558476B1 (ko) 반도체 메모리 장치 및 이 장치의 라이트 패턴 데이터발생방법
US20030002435A1 (en) Fault tolerant shared transciever apparatus and system
TWI652912B (zh) 用於時脈前饋式介面之接收器以適應時脈與資料通道互換的積體電路
KR100273967B1 (ko) 교환시스템의유지보수용이중병렬버스운영방법및시스템
US7114017B2 (en) Programmable peripheral switch
KR100652224B1 (ko) 보드간 상태정보 교환 장치
KR100969881B1 (ko) 데이터 송수신 장치
JP3505540B2 (ja) データ転送装置
US5798705A (en) Communication system capable of easily reforming to have communication units
JP4270106B2 (ja) 送受信モジュールおよびフェーズドアレーアンテナ装置
KR100307402B1 (ko) 다대다 경로 시스템의 단순 이중화시 데이터 절체 장치
KR100202991B1 (ko) 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로
KR100664755B1 (ko) Ａｔｍ 인터페이스 보드에서의 듀얼 백프레셔 처리시스템
JPS5992653A (ja) デ−タ伝送装置
JP3203751B2 (ja) エラーカウント装置
KR100464154B1 (ko) 스위칭 보드와 가입자 보드 간의 이중화 구현 장치
JP2870813B2 (ja) 分散／集中配置変換回路
GB2084770A (en) Data exchange between a pair of computers operating according to the masterslave principle and a support computer
SU661543A1 (ru) Устройство дл св зи центральной и периферийных цифровых вычислительных машин
KR100912019B1 (ko) 광통신 시스템의 이중화 절체 장치
JPS61117643A (ja) 回線制御装置
KR20010028827A (ko) 통신시스템의 서킷 에뮬레이션 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131212

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee