KR100969881B1 - 데이터 송수신 장치 - Google Patents

데이터 송수신 장치 Download PDF

Info

Publication number
KR100969881B1
KR100969881B1 KR1020090103572A KR20090103572A KR100969881B1 KR 100969881 B1 KR100969881 B1 KR 100969881B1 KR 1020090103572 A KR1020090103572 A KR 1020090103572A KR 20090103572 A KR20090103572 A KR 20090103572A KR 100969881 B1 KR100969881 B1 KR 100969881B1
Authority
KR
South Korea
Prior art keywords
data
transmission
unit
transmitted
received
Prior art date
Application number
KR1020090103572A
Other languages
English (en)
Inventor
이희정
전은선
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020090103572A priority Critical patent/KR100969881B1/ko
Application granted granted Critical
Publication of KR100969881B1 publication Critical patent/KR100969881B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 데이터 송수신 장치에 관한 것이다. 보다 상세하게는 호스트 장비와 외부 장비의 통신을 위한 ARINC-429 방식의 데이터를 송수신하는 것이 가능한 데이터 송수신 장치에 관한 것이다. 본 발명은 수신 데이터를 수신받아 저장한 후 상기 저장된 수신 데이터의 저장 상태를 확인하며 상기 저장 상태에 따라 호스트 장치에 수신 요청 정보를 전송한 후 상기 저장된 수신 데이터를 상기 호스트 장치 측으로 전송하는 데이터 수신부, 상기 호스트 장치로부터 송신 데이터를 전송받아 저장한 후 상기 호스트 장치로부터 전송되는 송신 요청 정보에 따라 상기 저장된 송신 데이터의 저장 상태를 확인하며 상기 저장 상태에 따라 상기 저장된 송신 데이터를 외부로 송신하는 데이터 송신부, 및 상기 데이터 수신부로부터 상기 수신 요청 정보를 수신받아 상기 호스트 장치로 전송하고 상기 호스트 장치로부터 상기 송신 요청 정보를 수신받아 상기 데이터 송신부로 전송하며, 상기 데이터 수신부로부터 전송되는 상기 저장된 수신 데이터를 상기 호스트 장치로 송신하고, 상기 호스트 장치로부터 송신되는 송신 데이터를 상기 데이터 송신부로 송신하는 호스트 인터페이스부를 포함하는 것을 특징으로 한다.
호스트, ARINC-429, FIFO, 인터페이스

Description

데이터 송수신 장치{Apparatus for transmitting and receiving data}
본 발명은 데이터 송수신 장치에 관한 것이다. 보다 상세하게는 호스트 장비와 외부 장비의 통신을 위한 ARINC-429 방식의 데이터를 송수신하는 것이 가능한 데이터 송수신 장치에 관한 것이다.
ARINC-429란 항공전자분야에서 주로 사용되는 통신 프로토콜로써 ARINC-429 방식의 경우 32-비트의 데이터를 양극성 리턴 제로(Bipolar Return Zero) 형태로 트위스트 페어(Twisted pair)로 구성된 단방향 라인을 통해 신호를 전송하게 된다.
일반적으로 ARINC-429 통신 회로를 구성하는 경우 회로 구성에 사용될 다수의 상용 칩들을 먼저 선정한 후 선정된 다수의 상용 칩들을 구현하고자 하는 통신 채널의 숫자만큼 배치한 후 연결하는 방식을 사용한다.
이때, 각 칩당 1개 내지 2개의 채널을 제공하므로 다수의 통신 채널을 갖는 통신 회로를 구성하는 경우에는 그만큼 다수의 칩들을 배치한 후 연결하게 되므로 최근 회로 구성의 추세인 소형화와 경량화를 추구하기가 쉽지 않은 문제점이 있다.
또한, ARINC-429 통신 회로 구성시 다수의 상용 칩들을 연결한 후 각 칩 별로 데이터 전송 타이밍을 맞춰주기 위한 타이밍 제너레이션 설계 과정이 필수적으 로 요구되며, 이러한 타이밍 제너레이션 설계 과정에서 각각의 상용 칩에 포함된 메모리의 크기에 따라 다수의 제한 사항이 발생하는 문제점이 있다.
예를 들어, 한번에 각각의 상용 칩에 전송되는 데이터의 용량이 메모리가 제공하는 용량보다 크거나 또는 메모리에 저장된 후 외부로 전송되는 데이터의 전송 속도보다 메모리에 입력되는 데이터의 입력 속도가 빠른 경우 데이터 오버플로우가 발생하여 데이터의 손실이 발생할 수 있다.
따라서, 데이터 오버플로우와 같은 데이터 손실 현상을 방지하기 위하여 각각의 상용 칩별로 적당한 데이터 통신 주기를 유지하는 타이밍 제너레이션 설계가 이루어져야 하며, 각각의 상용 칩별로 타이밍 제너레이션 설계가 이루어진 후 ARINC-429 통신 회로의 유지/보수 과정에서 특정 상용 칩이 단종되는 경우 새로운 상용 칩을 선정한 후 다시 타이밍 제너레이션 설계 과정을 거쳐야 하므로 ARINC-429 통신 회로에 대한 유지/보수가 비효율적으로 이루어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하고자 안출된 것으로 별도의 타이밍 제너레이션 설계 없이 ARINC-429 방식의 데이터를 수신받아 메모리에 저장하거나 메모리 저장된 ARINC-429 방식의 데이터를 외부로 전송할 수 있는 데이터 송수신 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 데이터 송수신 장치는 수신 데이터를 수신받아 저장한 후 상기 저장된 수신 데이터의 저장 상태를 확인하며 상기 저장 상태에 따라 호스트 장치에 수신 요청 정보를 전송한 후 상기 저장된 수신 데이터를 상기 호스트 장치 측으로 전송하는 데이터 수신부, 상기 호스트 장치로부터 송신 데이터를 전송받아 저장한 후 상기 호스트 장치로부터 전송되는 송신 요청 정보에 따라 상기 저장된 송신 데이터의 저장 상태를 확인하며 상기 저장 상태에 따라 상기 저장된 송신 데이터를 외부로 송신하는 데이터 송신부, 및 상기 데이터 수신부로부터 상기 수신 요청 정보를 수신받아 상기 호스트 장치로 전송하고 상기 호스트 장치로부터 상기 송신 요청 정보를 수신받아 상기 데이터 송신부로 전송하며, 상기 데이터 수신부로부터 전송되는 상기 저장된 수신 데이터를 상기 호스트 장치로 송신하고, 상기 호스트 장치로부터 송신되는 송신 데이터를 상기 데이터 송신부로 송신하는 호스트 인터페이스부를 포함하는 것을 특징으로 한다.
또한, 상기 데이터 수신부는 상기 수신 데이터를 저장하는 수신 데이터 저장 부와 상기 수신 데이터 저장부에 저장된 수신 데이터의 저장 상태를 확인하여 상기 저장 상태에 따라 상기 수신 요청 정보를 상기 호스트 장치로 전송한 후 상기 수신 데이터 저장부에 저장된 수신 데이터를 전송받아 상기 호스트 장치로 전송하는 복수 개의 수신 채널부를 포함할 수 있다.
또한, 상기 데이터 송신부는 상기 송신 데이터를 저장하는 송신 데이터 저장부와 상기 송신 요청 정보에 따라 상기 송신 데이터 저장부에 저장된 송신 데이터의 저장 상태를 확인하여 상기 저장 상태에 따라 상기 송신 데이터 저장부에 저장된 송신 데이터를 전송받은 후 외부로 송신하는 복수 개의 송신 채널부를 포함할 수 있다.
또한, 상기 수신 채널부는 상기 수신 데이터를 입력받아 상기 수신 데이터 저장부로 전송하는 수신 데이터 전송부, 호스트 장치에 수신 요청 정보를 전송한 후 상기 수신 요청 정보에 따라 상기 수신 데이터 저장부로부터 전송되는 상기 수신 데이터를 수신받아 상기 호스트 인터페이스부로 전송하는 수신 인터페이스부, 및 상기 수신 데이터 저장부에 저장된 상기 수신 데이터의 저장 상태를 확인하여 상기 저장 상태에 따라 상기 수신 데이터 전송부로부터 전송되는 상기 수신 데이터를 상기 수신 데이터 저장부에 저장하거나 상기 수신 데이터 저장부로부터 전송되는 상기 수신 데이터를 상기 수신 인터페이스부로 전송하는 제1 저장 제어부를 포함할 수 있다.
또한, 상기 데이터 수신부는 상기 수신 데이터의 수신 시간 정보가 저장되는 시간 정보 저장부를 더 포함할 수 있다.
또한, 상기 송신 채널부는 상기 호스트 장치로부터 송신되는 상기 송신 데이터를 전송받아 상기 송신 데이터 저장부 측으로 전송하며 상기 송신 요청 정보를 수신받는 송신 인터페이스부, 상기 송신 요청 정보에 따라 상기 송신 데이터 저장부로부터 전송되는 상기 송신 데이터를 수신받아 외부로 전송하는 송신 데이터 전송부, 및 상기 송신 데이터 저장부에 저장되는 상기 송신 데이터의 저장 상태를 확인하여 상기 저장 상태에 따라 상기 송신 인터페이스부로부터 전송되는 송신 데이터를 상기 송신 데이터 저장부에 저장하거나 상기 송신 데이터 저장부로부터 전송되는 상기 송신 데이터를 상기 송신 데이터 전송부로 전송하는 제2 저장 제어부를 포함할 수 있다.
또한, 상기 수신 데이터 저장부와 상기 송신 데이터 저장부는 선입선출(First Input First Output:FIFO) 방식으로 동작할 수 있다.
또한, 상기 수신 데이터 저장부는 상기 복수 개의 수신 채널별로 저장 공간이 구분될 수 있다.
또한, 상기 송신 데이터 저장부는 상기 복수 개의 송신 채널별로 저장 공간이 구분될 수 있다.
또한, 외부에서 데이터 수신부로 수신되는 데이터와 데이터 전송부에서 외부로 송신되는 데이터는 ARINC-429 데이터 포맷일 수 있다.
본 발명에 의하면 선입선출(First Input First Output:FIFO) 방식으로 동작하는 수신 데이터 저장부와 송신 데이터 저장부의 데이터 저장 상태와 에러 상태 발생을 확인할 수 있는 별도의 제1 저장 제어부와 송신 데이터 저장부를 구비하므로 종래와 같이 메모리의 크기에 따라 전송 시간을 맞춰 통신을 하기 위한 별도의 타이밍 제너레이션 없이 수신 데이터 저장부와 송신 데이터 저장부의 상태에 따라 데이터의 송수신이 이루어질 수 있다.
또한, 복수 개의 수신 채널부가 공통으로 사용하는 수신 데이터 저장부를 포함하도록 데이터 수신부를 구성하고 복수 개의 송신 채널부가 공통으로 사용하는 송신 데이터 저장부를 포함하도록 데이터 송신부를 포함하도록 구성하여 구성을 단순화하며 확장성이 용이할 수 있다.
수신 데이터 저장부와 송신 데이터 저장부 모두 복수 개의 채널이 공통으로 사용하는 한 묶음의 데이터 저장부이다. 그러나, 각 채널이 접근할 수 있는 데이터 저장부의 구역은 나뉘어 있어 다른 채널의 데이터가 쓰여지거나 읽혀질 수 없는 구조이다.
또한, FPGA나 ASIC와 같은 원칩 형태로 데이터 수신부, 데이터 송신부, 및 호스트 인터페이스를 구현할 수 있으므로 소형화와 경량화가 가능하다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세하게 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 첨가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단 되는 경우 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 실시될 수 있음은 물론이다.
도 1은 본 발명의 바람직한 실시예에 따른 데이터 송수신 장치의 블록도 이다.
도 1에 도시된 바와 같이 본 발명의 바람직한 실시예에 따른 데이터 송수신 장치(10)는 데이터 수신부(100), 데이터 송신부(200), 및 호스트 인터페이스부(300)를 포함한다.
데이터 수신부(100)는 외부로부터 수신된 수신 데이터를 수신받아 저장한 후 저장된 수신 데이터의 저장 상태를 확인하며 저장 상태에 따라 호스트 장치(H)에 수신 요청 정보를 전송한 후 저장된 수신 데이터를 호스트 장치(H)로 전송한다.
이때, 데이터 수신부(100)의 상세 구성은 이하 도 2a에서 설명하도록 한다.
데이터 송신부(200)는 호스트 장치(H)로부터 호스트 장치(H)가 송신하고자 하는 송신 데이터를 송신받아 저장한 후 호스트 장치(H)로부터 전송되는 송신 요청 정보에 따라 상기 저장된 송신 데이터의 저장 상태를 확인하며 상기 저장 상태에 따라 상기 저장된 송신 데이터를 외부로 송신한다.
이때, 데이터 송신부(200)의 상세 구성은 이하 도 2b에서 설명하도록 한다.
호스트 인터페이스부(300)는 데이터 수신부(100)로부터 전송되는 수신 요청 정보를 호스트 장치(H)로 전송하고 호스트 장치(H)로부터 전송되는 송신 요청 정보를 데이터 송신부(200)에 전송하며, 수신 요청 정보에 따라 데이터 수신부(100)로 부터 전송되는 수신 데이터를 호스트 장치(H)로 송신하고, 호스트 장치(H)로부터 송신되는 송신 데이터를 데이터 송신부(200)로 송신한다.
루프백 제어부(400)는 데이터 수신부(100)와 데이터 송신부(200) 사이에 연결되어 데이터 수신부(100)와 데이터 송신부(200)에 대한 루프백(Loopback) 제어를 수행한다.
여기에서, 루프백 제어란 복수의 장치들을 상호 연결하여 장치의 기능을 자체 점검할 수 있는 제어를 의미한다.
예를 들어, 데이터 송신부(200)로부터 외부로 송신될 송신 데이터를 외부로 송신하지 않고 데이터 수신부(100)로 전송한 후 되돌아오는 송신 데이터를 확인하는 방식으로 데이터 송신부(220) 송수신 기능의 이상 유무를 점검할 수 있다.
전송 속도 제어부(500)는 데이터 수신부(100)의 수신 데이터 속도와 데이터 송신부(200)의 송신 데이터 속도를 제어한다.
인터럽트 제어부(600)는 데이터 수신부(100)와 데이터 송신부(200)로부터 호스트 인터페이스부(300)로 전송되는 인터럽트 요청에 따라 호스트 인터페이스부(300)로부터 전송되는 인터럽트 신호를 입력받은 후 인터럽트 신호를 호스트 장치(H)로 전송한다.
또한, 외부에서 데이터 수신부로 수신되는 데이터와 데이터 전송부에서 외부로 송신되는 데이터는 ARINC-429 데이터 포맷일 수 있는데, ARINC-429 데이터 포맷은 32 비트 워드 형태로 구성되며 Parity, SSM(Sign/Status Matrix), Data, SDI(Source/Destination Identifier), 및 Label의 5개의 필드로 구분된다.
Parity 필드는 ARINC-429 데이터 포맷의 최상위 비트인 32비트에 위치하며 데이터의 이상 유무를 판단하는 역할을 하고, SSM 필드는 30비트와 31비트에 위치하며 장비의 상태, 동작 모드, 데이터에 대한 내용을 포함한다.
Data 필드는 11비트부터 29비트에 위치하여, SDI 필드는 9비트와 10비트에 위치하며 복수 개의 수신부를 사용하는 경우 전송되는 데이터가 상기 복수 개의 수신부 중 어느 수신부로 전송되는지를 나타낸다.
Label 필드는 1비트부터 8비트에 위치하며 전송되는 데이터 타입과 그에 관련 된 파라미터에 관한 내용을 포함한다. Label 필드는 Label 필드에 이어서 전송될 데이터가 어떠한 타입의 데이터인지를 미리 판단하는 역할을 한다.
이때, 도 1에서는 1개의 데이터 수신부(100)와 데이터 송신부(200)를 갖는 데이터 송수신 장치(10)를 구성하였으나, 필요에 따라 복수 개의 데이터 수신부(100)와 데이터 송신부(200)를 포함하는 구성 또한 가능하다.
한편, 도 1에서 Rx는 receiver line을 의미하며, Tx는 transceiver line을 의미한다. 또한,
Figure 112009066520912-pat00001
는 receiver compliment line을 의미하며,
Figure 112009066520912-pat00002
는 transceiver compliment line을 의미한다.
도 2a는 본 발명의 바람직한 실시예에 따른 데이터 수신부(100)의 상세 블록도이다.
도 2a에 도시된 바와 같이 본 발명의 바람직한 실시예에 따른 데이터 수신부(100)는 외부로부터 수신된 수신 데이터를 저장하는 수신 데이터 저장부(110), 외부로부터 수신된 수신 데이터를 수신 데이터 저장부(110)에 저장하고 수신 데이 터 저장부(110)에 저장된 수신 데이터의 저장 상태를 확인하여 저장 상태에 따라 수신 요청 정보를 호스트 장치(H)로 전송한 후 수신 데이터 저장부(110)에 저장된 수신 데이터를 전송받아 호스트 장치(H)로 전송하는 복수 개의 수신 채널부(120a,120b,120c,120d), 및 수신 데이터의 시간 정보가 저장되는 시간 정보 데이터부(130)를 포함한다.
이때, 수신 채널부(120a,120b,120c,120d)의 상세 구성은 이하 도 3에서 설명하도록 한다.
또한, 수신 데이터 저장부(110)와 시간 정보 데이터 저장부는(130)는 복수 개의 수신 채널부(120a,120b,120c,120d)별로 저장 공간이 구분될 수 있다.
또한, 수신 데이터 저장부(110)와 시간 정보 데이터 저장부(130)는 선입선출(First Input First Output:FIFO) 방식으로 동작할 있다.
여기에서, 선입선출 방식이란 입력된 데이터를 순서대로 처리하는 방식으로써 먼저 입력된 데이터는 먼저 처리되고, 상기 처리가 끝날 때까지 다음 입력된 데이터가 대기 상태에 놓이게 된다.
이와 같이, 데이터 수신부(100)를 복수 개의 수신 채널부를 포함하는 형태로 구성함으로써 추후 수신 채널부를 증가하게 되는 경우 구성이 용이하며, 복수 개의 수신 채널부가 각 수신 채널부별로 저장공간이 구분된 수신 데이터 저장부(110)와 시간 정보 데이터 저장부(130)를 사용함으로써 복수 개의 수신 채널부와 수신 데이터 저장부(110) 및 시간 정보 데이터 저장부(130)의 연결을 위한 인터페이스의 복잡도가 감소될 수 있다.
도 2b는 본 발명의 바람직한 실시예에 따른 데이터 송신부(200)의 상세 블록도 이다.
도 2b에 도시된 바와 같이 본 발명의 바람직한 실시예에 따른 데이터 송신부(200)는 호스트 장치(H)가 송신하고자 하는 송신 데이터를 송신받아 저장하는 송신 데이터 저장부(210)와 호스트 장치(H)로부터 전송되는 상기 송신 요청 정보에 따라 송신 데이터 저장부(210)에 저장된 상기 송신 데이터를 전송받은 후 외부로 송신하는 복수 개의 송신 채널부(220a,220b,220c,220d)를 포함한다.
이때, 송신 채널부(220a,220b,220c,220d)의 상세 구성은 이하 도 4에서 설명하도록 한다.
또한, 송신 데이터 저장부(210)는 복수 개의 송신 채널부(220a,220b,220c,220d)별로 저장 공간이 구분될 수 있다.
또한, 송신 데이터 저장부(210)는 선입선출 방식으로 동작할 수 있다.
이와 같이, 데이터 송신부(200)를 복수 개의 송신 채널부를 포함하는 형태로 구성함으로써 추후 송신 채널부를 증가하게 되는 송신 채널부를 개별 구성하는 경우에 비하여 구성이 용이하며, 복수 개의 송신 채널부가 각 송신 채널부별로 저장 공간이 구분된 송신 데이터 저장부(210)를 사용함으로써 복수 개의 송신 채널부와 송신 데이터 저장부(210)의 연결을 위한 인터페이스의 복잡도가 감소될 수 있다.
도 3은 본 발명의 바람직한 실시예에 따른 수신 채널부의 상세 블록도 이다.
도 3에 도시된 바와 같이 본 발명의 바람직한 실시예에 따른 수신 채널부(120)는 수신 데이터 전송부(121), 제1 전송 제어부(123), 제1 저장 제어 부(125), 수신 인터페이스부(127), 및 라벨 데이터 필터링부(129)를 포함한다.
수신 데이터 전송부(121)는 외부로부터 수신된 수신 데이터를 입력받아 수신 데이터 저장부(110)로 전송한다.
제1 전송 제어부(123)는 수신 데이터 전송부(121)의 동작을 제어하여 외부로부터 수신된 수신 데이터가 수신 데이터 저장부(110)로 전송되도록 한다.
제1 저장 제어부(125)는 수신 데이터 저장부(110)에 저장된 수신 데이터의 저장 상태를 확인하여 저장 상태에 따라 수신 데이터 저장부(110)를 제어하여 수신 데이터 전송부(121)로부터 수신 데이터 저장부(110)로 전송되는 수신 데이터를 수신 데이터 저장부(110)에 임시로 저장하고, 호스트 장치(H)로 수신 요청 정보를 송신하며 수신 데이터 저장부(110)에 임시로 저장된 수신 데이터를 호스트 장치(H)로 전송할 수 있도록 수신 데이터 저장부(110)에 임시로 저장된 수신 데이터를 수신 인터페이스부(127)로 전송한다.
수신 인터페이스부(127)는 수신 요청 정보가 송신된 후 수신 데이터 저장부(110)로부터 전송되는 수신 데이터를 수신받은 후 상기 전송된 수신 데이터를 호스트 인터페이스부(300)를 통하여 호스트 장치(H)로 전송한다.
라벨 데이터 필터링부(129)는 상기 수신 데이터에 포함된 라벨 데이터에 대한 필터링을 수행한다.
또한, 수신 인터페이스부(127)는 호스트 장치(H)로부터 전송되는 수신 채널 선택 정보 및 제어 정보를 더 수신받을 수 있다.
또한, 수신 인터페이스부(127)는 수신 데이터 입전송부(121), 제1 저장 제어 부(125)의 상태 정보를 호스트 인터페이스부(300)에 더 전송할 수 있다.
이때, 상태 정보는 아래에서 설명하도록 한다.
도 3을 참조하여 수신 채널부(120)의 동작 과정을 설명하면 다음과 같다.
먼저, 외부로부터 트위스트 페어(Twisted Pair)로 구성된 단방향 라인을 통해 수신 데이터(ChRxA,ChRxB)가 수신 데이터 전송부(121)에 전송되면 수신 데이터 입전송부(121)는 제1 전송 제어부(123)의 제어에 의해 동작하여 상기 입력된 수신 데이터(RxData)를 수신 데이터 저장부(110)로 전송한다.
이때, 외부로부터 트위스트 페어(Twisted Pair)로 구성된 단방향 라인을 통해 수신 데이터 전송부(121)에 전송되는 수신 데이터(ChRxA,ChRxB)는 직렬(Serial) 데이터 일 수 있으며, 수신 데이터 전송부(121)로부터 수신 데이터 저장부(110)로 전송되는 수신 데이터(RxData)는 병렬(Parallel)데이터 일 수 있다.
또한, 입력된 수신 데이터(RxData)가 수신 데이터 저장부(110)로 전송되면 수신 데이터 기록 가능 신호(FifoWrEnbl)가 제1 저장 제어부(125)에 입력되어 제1 저장 제어부(125)의 동작이 이루어진다.
이때, 제1 저장 제어부(125)로부터 수신 데이터 저장부(110)로 전송되는 수신 데이터(RxData)에 대한 주소값(FifoWrAddr)이 수신 데이터 저장부(110)로 전송되어 주소값(FifoWrAddr)에 따라 수신 데이터 저장부(110)로 전송되는 수신 데이터(RxData)의 저장이 이루어질 수 있다.
또한, 제1 저장 제어부(125)는 수신 데이터 저장부(110)에 수신 데이터(RxData)가 저장될 때마다 카운트를 증가하는 방식으로 수신 데이터가 수신 데이 터 저장부(110)에 저장되는 상태를 확인하며, 수신 데이터 저장부(110)의 저장 용량만큼 수신 데이터가 저장된 경우 수신 데이터 저장 완료(Fifofull) 신호를 전송할 수 있다.
또한, 수신 데이터 저장부(110)의 여유 저장 공간이 없는 상태에서 수신 데이터(RxData)가 수신 데이터 저장부(110)에 전송되는 경우 제1 저장 제어부(125)로부터 오버플로우 에러 신호(OverflowErrRaised)가 수신 인터페이스부(127)에 전송될 수 있다.
또한, 제1 저장 제어부(125)는 수신 데이터 저장 완료(Fifofull) 신호를 전송한 후 호스트 장치(H)로 수신 요청 정보를 전송할 수 있다.
수신 인터페이스부(127)는 수신 요청 정보에 따라 호스트 장치(H)로부터 호스트 인터페이스부(300)를 거쳐 전송되는 응답신호(HostWe,HostOe,SelThisCh)를 수신받은 후 응답신호에 따라 제1 저장 제어부(125)에 수신 데이터 저장부(110)에 저장된 수신 데이터에 대한 수신 데이터 읽기 가능 신호(FifoRdEnbl)을 전송한다.
제1 저장 제어부(125)는 수신 데이터 읽기 가능 신호(FifoRdEnbl 신호가 전송되면 수신 데이터 읽기 가능 신호(FifoRdEnbl) 신호에 따라 동작하여 수신 데이터 저장부(110)에 저장된 수신 데이터(FifoRdData)를 수신 인터페이스부(127)에 전송한다.
이때, 제1 저장 제어부(125)는 수신 데이터 저장부(110)로부터 수신 인터페이스부(127)로 전송할 수신 데이터(FifoRdData)가 저장되어 있는 수신 데이터 저장부(110)의 주소 값(FifoRdAddr)을 수신 데이터 저장부(110)로 더 전송할 수 있으 며, 수신 데이터 저장부(110)는 상기 주소값(FifoRdAddr)에 매칭되는 수신 데이터(FifoRdData)를 수신 인터페이스부(127)로 전송할 수 있다.
또한, 제1 저장 제어부(125)는 수신 데이터 저장부(110)에 저장된 수신 데이터(FifoRdData)가 전송될 때마다 카운트를 감소하는 방식으로 수신 데이터 저장부(110)에 저장된 수신 데이터(FifoRdData)의 전송 상태를 확인하며, 수신 데이터 저장부(110)에 저장된 수신 데이터(FifoRdData)가 모두 수신 인터페이스부(127)로 전송된 경우 수신 데이터 전송 완료(Fifoempty)신호를 전송할 수 있다.
또한, 제1 저장 제어부(125)는 수신 데이터 저장부(110)에 저장된 수신 데이터가 모두 수신 인터페이스부(127)로 전송된 후에 수신 데이터의 전송 요청이 발생하는 경우 언더플로우 에러 신호(UnderflowErrRaised)를 수신 인터페이스부(127)에 전송할 수 있다.
또한, 제1 저장 제어부(125)는 시간 정보 저장부(130)를 제어하여 수신 데이터 저장부(110)에 저장된 수신 데이터(FifoRdData)의 저장 시간 정보(TimeTagReg)를 수신 인터페이스부(127)로 더 전송할 수 있다.
그리고, 제1 저장 제어부(125)는 상기 전송된 수신 데이터(HostRdData)를 호스트 인터페이스부(300)로 전송한다.
또한, 수신 인터페이스부(127)는 제1 전송 제어부(123)로부터 전송되는 프레임 애러 발생 신호(FrameErrRaised), 제1 저장 제어부(125)로부터 전송되는 오버플로우 에러 신호(OverflowErrRaised), 및 언더플로우 에러 신호(UnderflowErrRaised), 수신 데이터 전송부(121)로부터 전송되는 패리티 신 호(Parity)를 통해 생성되는 패리티 에러 신호(ParityErrRaised)와 같은 상태 정보를 수신받아 호스트 인터페이스부(300)로 전송할 수 있다.
또한, 수신 인터페이스부(127)는 상기 상태 정보에 따라 에러 인터럽트 요청신호(ErrIntr)와 라벨 매칭 인터럽트 요청신호(LabelIntr), 및 워터 레벨 인터럽트 요청신호(WaterIntr)등의 인터럽트 요청 신호를 호스트 인터페이스부(300)로 전송할 수 있다.
여기에서, 워터 레벨이란 수신 데이터 저장부(110)에 임의로 설정 가능한 저장 용량 기준값을 의미하며 수신 데이터 저장부(110)에 저장되는 상기 수신 데이터의 총 용량이 상기 워터 레벨에 도달하는 경우, 즉 제1 저장 제어부(125)로부터 워터 레벨 도달 알림 신호(CurWaterLevel)가 상기 워터 레벨에 도달하는 경우 워터 레벨 인터럽트 요청신호(WaterIntr)가 수신 데이터 인터페이스부(127)로 전송될 수 있다.
본 발명의 데이터 수신부(120)의 경우 외부로부터 수신된 수신 데이터가 수신 데이터 저장부(110)에 저장되는 과정, 수신 데이터 저장부(110)에 저장된 상기 수신 데이터가 수신 인터페이스부(127)로 전송되는 과정, 및 수신 데이터 저장부(110)의 저장되는 상기 수신 데이터 저장 상태를 제1 저장 제어부(125)에서 확인한 후 상기 저장 상태에 따라 이루어진다.
따라서, 종래와 같이 수신 데이터 저장부(120)에 수신 데이터의 입출력을 수행하기 위한 별도의 타이밍 제너레이션 설계가 요구되지 않고, FPGA나 ASIC과 같은 원칩 형태로 구현할 수 있으므로 단종되어 새로운 칩으로 대체한 경우 별도의 타이 밍 제너레이션에 대한 재설계가 필요없어 대체 과정에서의 작업 효율성이 향상될 수 있다.
도 4는 본 발명의 바람직한 실시예에 따른 송신 채널부의 상세 블록도 이다.
도 4에 도시된 바와 같이 본 발명의 바람직한 실시예에 따른 송신 채널부(220)는 송신 데이터 전송부(222), 제2 전송 제어부(224), 제2 저장 제어부(226), 및 송신 인터페이스부(228)를 포함한다.
송신 데이터 전송부(222)는 호스트 장치(H)로부터 전송되는 송신 요청 정보에 따라 송신 데이터 저장부(210)로부터 송신 데이터를 수신받아 외부로 전송한다.
제2 전송 제어부(224)는 송신 데이터 전송부(222)의 동작을 제어하여 상기 송신 요청 정보에 따라 송신 데이터 저장부(210)와 송신 인터페이스부(228)를 거쳐 전송되는 상기 송신 데이터가 외부로 전송되도록 한다.
제2 저장 제어부(226)는 송신 데이터 저장부(210)의 저장 상태를 확인하여 상기 저장 상태에 따라 호스트 장치(H)로부터 호스트 인터페이스부(300)를 거쳐 전송되는 송신 데이터가 송신 데이터 저장부(210)에 임시로 저장되도록 하며, 호스트 장치(H)로부터 호스트 인터페이스부(300)를 거쳐 전송되는 상기 송신 요청 정보에 따라 송신 데이터 저장부(210)에 임시 저장된 송신 데이터를 송신 인터페이스부(228)로 전송한다.
송신 인터페이스부(228)는 호스트 장치(H)로부터 호스트 장치(H)가 전송하고자하는 송신 데이터를 호스트 인터페이스부(300)를 통하여 수신한 후 송신 데이터 저장부(210)로 전송하며, 상기 송신 요청 정보를 수신 받는다.
또한, 송신 인터페이스부(228)는 호스트 장치(H)로부터 전송되는 송신 채널 선택 정보 및 제어 정보를 더 수신받을 수 있다.
또한, 송신 인터페이스부(228)는 송신 데이터 전송부(222), 제2 저장 제어부(226)의 상태 정보를 호스트 인터페이스부(300)를 통하여 호스트 장치(H)로 더 전송할 수 있다.
이때, 도 4를 참조하여 송신 채널부(220)의 동작 과정을 설명하면 다음과 같다.
먼저, 호스트(H)가 송신하고자 하는 송신 데이터(HostWrdata)가 호스트 인터페이스부(300)를 거쳐 송신 인터페이스부(228)로 전송되면 송신 인터페이스부(226)는 상기 송신 데이터(HostWrdata)의 임시 저장을 위하여 제2 저장 제어부(226)로 송신 데이터 기록 가능 신호(FifoWrEnbl)를 전송한다.
그리고, 상기 송신 데이터 기록 가능 신호(FifoWrEnbl) 신호에 따라 제2 저장 제어부(226)가 송신 데이터 저장부(210)에 저장되는 송신 데이터(HostWrdata)에 대한 주소 값(FifoWrAddr)이 송신 데이터 저장부(210)로 전송되어 상기 주소 값(FifoWrAddr)에 따라 송신 데이터 저장부(210)로 전송되는 송신 데이터(HostWrdata)의 저장이 이루어질 수 있다.
또한, 제2 저장 제어부(226)는 송신 데이터 저장부(210)에 송신 데이터(HostWrdata)가 저장될 때마다 카운트를 증가하는 방식으로 송신 데이터(HostWrdata)가 송신 데이터 저장부(210)에 저장되는 상태를 확인하며, 송신 데이터 저장부(210)의 저장 용량만큼 송신 데이터(HostWrdata)가 저장된 경우 송신 데이터 저장 완료 신호(Fifofull)를 전송할 수 있다.
또한, 송신 데이터 저장부(210)의 저장 용량을 초과하는 송신 데이터(HostWrdata)가 송신 데이터 저장부(210)에 전송되거나 또는 송신 데이터 저장부(210)의 여유 저장 공간이 없는 상태에서 수신 데이터(HostWrdata)가 송신 데이터 저장부(210)에 전송되는 경우 제2 저장 제어부(226)로부터 오버플로우 에러 신호(OverflowErrRaised)가 송신 인터페이스부(228)로 전송될 수 있다.
송신 인터페이스부(228)는 호스트 장치(H)로부터 호스트 인터페이스부(300)를 거쳐 전송되는 상기 송신 요청 정보(Hostwe,HostOe, SelThisCh)를 수신받은 후 상기 송신 요청 정보에 따라 제2 저장 제어부(226)에 송신 데이터 저장부(210)에 저장된 송신 데이터에 대한 송신 데이터 읽기 가능 신호(FifoRdEnbl)을 전송한다.
제2 저장 제어부(226)는 송신 데이터 읽기 가능 신호(FifoRdEnble) 신호가 전송되면 송신 데이터 저장부(210)에 저장된 송신 데이터(TxFifoRdData)가 송신 인터페이스부(228)로 전송되도록 한다.
이때, 제2 저장 제어부(226)는 송신 데이터 저장부(210)로부터 송신 데이터 전송부(222)로 전송할 송신 데이터(TxFifoRdData)가 저장되어 있는 송신 데이터 저장부(210)의 주소 값(FifoRdAddr)을 송신 데이터 저장부(210)로 전송할 수 있으며, 송신 데이터 저장부(210)는 상기 주소 값(FifoRdAddr)에 매칭되는 송신 데이터(TxFifoRdData)를 송신 인터페이스부(228)로 전송할 수 있다.
또한, 제2 저장 제어부(226)는 송신 데이터 저장부(210)에 저장된 송신 데이터(TxFifoRdData)가 전송될 때마다 카운트를 감소하는 방식으로 송신 데이터 저장 부(210)에 저장된 송신 데이터(TxFifoRdData)의 전송 상태를 확인하며, 송신 데이터 저장부(210)에 저장된 송신 데이터(TxFfioRdData)가 모두 송신 데이터 전송부(222)로 전송된 경우 송신 데이터 전송 완료(Fifoempty) 신호를 전송할 수 있다.
또한, 제2 저장 제어부(226)는 송신 데이터 저장부(210)에 저장된 송신 데이터(TxFifoRdData)가 모두 송신 데이터 전송부(222)로 전송된 후에 송신 데이터의 전송 요청이 발생하는 경우 언더플로우 에러 신호(UnderflowErrRaised)를 송신 인터페이스부(228)에 전송할 수 있다.
그리고, 송신 데이터 전송부(222)는 제2 전송 제어부(224)로부터 전송되는 동작 신호(SendData)와 데이터 전송 신호(EnbleShift)에 따라 동작하여 전송된 송신 데이터(TxFifoRdData)를 비트 단위로 시프트 레지스터에 읽은 후 외부로 전송하는 방식으로 트위스트 페어(Twisted Pair) 형태의 단방향 케이블을 통하여 전송되는 송신 데이터(TxA,TxB)를 외부로 전송한다.
본 발명의 데이터 송신부(220)의 경우 호스트 장치(H)가 전송하고자 하는 송신 데이터의 저장과 상기 저장된 송신 데이터의 외부 전송이 제2 저장 제어부(226)에서 송신 데이터 저장부(210)의 상태에 따른 제어에 의해 이루어진다.
따라서, 종래와 같이 송신 데이터 저장부(210)에 송신 데이터의 전송을 수행하기 위한 별도의 타이밍 제너레이션 설계가 요구되지 않고, FPGA나 ASIC과 같은 원칩 형태로 구현할 수 있으므로 단종되어 새로운 칩으로 대체한 경우 별도의 타이밍 제너레이션에 대한 재설계가 이루어질 필요가 없어 작업이 효율성이 향상될 수 있다.
또한, 본 발명에 의하면 복수 개의 데이터 송신부를 포함하는 데이터 송신 그룹과 복수 개의 데이터 수신부를 포함하는 데이터 수신 그룹을 원하는 만큼 배치하여 데이터 통신을 위한 다수의 채널을 제공할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경, 및 치환이 가능할 것이다. 따라서 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면들에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의해서 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명이 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 의하면 외부로부터 수신된 데이터 또는 호스트 장치가 송신하고자 하는 데이터의 저장과 상기 저장된 수신 데이터의 호스트 장치로의 송신, 및 상기 저장된 송신 데이터의 외부로의 송신이 저장부의 저장 상태에 따라 순차적으로 이루어져 데이터 송수신을 위한 별도의 타이밍 제너레이션이 필요치 않으므로 종래의 ARINC-429 방식의 데이터 송수신 장치를 대체하여 활용할 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 데이터 송수신 장치의 블록도,
도 2a는 본 발명의 바람직한 실시예에 따른 데이터 수신부의 블록도,
도 2b는 본 발명의 바람직한 실시예에 따른 데이터 송신부의 블록도,
도 3은 본 발명의 바람직한 실시예에 따른 수신 채널부의 상세 블록도, 및
도 4는 본 발명의 바람직한 실시예에 따른 송신 채널부의 상세 블록도 이다.
<도면의 주요 부위에 대한 간단한 설명>
(1) : 데이터 송수신부 (100) : 데이터 수신부
(110) : 수신 데이터 저장부 (120) : 수신 채널부
(121) : 수신 데이터 전송부 (123) : 제1 전송 제어부
(125) : 제1 저장 제어부 (127) : 라벨 데이터 필터링부
(129) : 수신 인터페이스부 (130) : 시간 정보 저장부
(200) : 데이터 송신부 (210) : 송신 데이터 저장부
(220) : 송신 채널부 (222) : 송신 데이터 전송부
(224) : 제2 전송 제어부 (226) : 제2 저장 제어부
(228) : 송신 인터페이스부 (300) : 호스트 인터페이스부

Claims (10)

  1. 수신 데이터를 수신받는 것으로서, 상기 수신 데이터를 저장하는 수신 데이터 저장부, 상기 저장된 수신 데이터의 저장 상태를 확인하며 상기 저장 상태에 따라 호스트 장치에 수신 요청 정보를 전송한 후 상기 저장된 수신 데이터를 상기 호스트 장치 측으로 전송하는 적어도 두개의 수신 채널부, 및 상기 수신 데이터의 수신 시간 정보가 저장되는 시간 정보 저장부를 포함하는 데이터 수신부;
    상기 호스트 장치로부터 송신 데이터를 전송받아 저장한 후 상기 호스트 장치로부터 전송되는 송신 요청 정보에 따라 상기 저장된 송신 데이터의 저장 상태를 확인하며 상기 저장 상태에 따라 상기 저장된 송신 데이터를 외부로 송신하는 데이터 송신부; 및
    상기 데이터 수신부로부터 상기 수신 요청 정보를 수신받아 상기 호스트 장치로 전송하고 상기 호스트 장치로부터 상기 송신 요청 정보를 수신받아 상기 데이터 송신부로 전송하며, 상기 데이터 수신부로부터 수신되는 상기 저장된 수신 데이터를 상기 호스트 장치로 송신하고, 상기 호스트 장치로부터 송신되는 송신 데이터를 상기 데이터 송신부로 송신하는 호스트 인터페이스부
    를 포함하는 것을 특징으로 하는 데이터 송수신 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 데이터 송신부는 상기 송신 데이터를 저장하는 송신 데이터 저장부와 상기 송신 요청 정보에 따라 상기 송신 데이터 저장부에 저장된 송신 데이터의 저장 상태를 확인하여 상기 저장 상태에 따라 상기 송신 데이터 저장부에 저장된 송신 데이터를 전송받은 후 외부로 송신하는 복수 개의 송신 채널부를 포함하는 것을 특징으로 하는 데이터 송수신 장치.
  4. 제 1 항에 있어서,
    상기 수신 채널부는 상기 수신 데이터를 입력받아 상기 수신 데이터 저장부로 전송하는 수신 데이터 전송부, 상기 수신 데이터 저장부에 저장된 상기 수신 데이터의 저장 상태를 확인하여 상기 저장 상태에 따라 상기 수신 데이터 전송부로부터 전송되는 상기 수신 데이터를 상기 수신 데이터 저장부에 저장하고 상기 호스트 장치로 상기 수신 요청 정보를 송신하는 제1 저장 제어부, 및 상기 수신 요청 정보가 상기 호스트 장치로 송신된 후 상기 수신 데이터 저장부로부터 전송되는 상기 수신 데이터를 수신받아 상기 호스트 인터페이스부로 전송하는 수신 인터페이스부 를 포함하는 것을 특징으로 하는 데이터 송수신 장치.
  5. 삭제
  6. 제 3항에 있어서,
    상기 송신 채널부는 상기 호스트 장치로부터 송신되는 상기 송신 데이터를 전송받아 상기 송신 데이터 저장부 측으로 전송하며 상기 송신 요청 정보를 수신받는 송신 인터페이스부, 상기 송신 요청 정보에 따라 상기 송신 데이터 저장부로부터 전송되는 상기 송신 데이터를 수신받아 외부로 전송하는 송신 데이터 전송부, 및 상기 송신 데이터 저장부에 저장되는 상기 송신 데이터의 저장 상태를 확인하여 상기 저장 상태에 따라 상기 송신 인터페이스부로부터 전송되는 송신 데이터를 상기 송신 데이터 저장부에 저장하거나 상기 송신 데이터 저장부로부터 전송되는 상기 송신 데이터를 상기 송신 데이터 전송부로 전송하는 제2 저장 제어부를 포함하는 것을 특징으로 하는 데이터 송수신 장치.
  7. 제 3 항에 있어서,
    상기 수신 데이터 저장부와 상기 송신 데이터 저장부는 선입선출(First Input First Output:FIFO) 방식으로 동작하는 것을 특징으로 하는 데이터 송수신 장치.
  8. 제 1 항에 있어서,
    상기 수신 데이터 저장부는 복수 개의 수신 채널별로 저장 공간이 구분되어 있는 것이고, 복수 개의 채널이 하나의 수신 데이터 저장부를 사용하는 것을 특징으로 하는 데이터 송수신 장치.
  9. 제 3항에 있어서,
    상기 송신 데이터 저장부는 상기 복수 개의 송신 채널별로 저장 공간이 구분되어 있는 것이고, 복수 개의 채널이 하나의 송신 데이터 저장부를 사용하는 것을 특징으로 하는 데이터 송수신 장치.
  10. 제 1항에 있어서,
    외부에서 상기 데이터 수신부로 수신되는 데이터와 상기 데이터 송신부에서 외부로 송신되는 데이터는 ARINC-429 데이터 포맷인 것을 특징으로 하는 데이터 송수신 장치.
KR1020090103572A 2009-10-29 2009-10-29 데이터 송수신 장치 KR100969881B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090103572A KR100969881B1 (ko) 2009-10-29 2009-10-29 데이터 송수신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090103572A KR100969881B1 (ko) 2009-10-29 2009-10-29 데이터 송수신 장치

Publications (1)

Publication Number Publication Date
KR100969881B1 true KR100969881B1 (ko) 2010-07-15

Family

ID=42645515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090103572A KR100969881B1 (ko) 2009-10-29 2009-10-29 데이터 송수신 장치

Country Status (1)

Country Link
KR (1) KR100969881B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101560583B1 (ko) 2014-05-14 2015-10-16 아피아엔지니어링(주) 데이터 수신 장치 및 그 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255889B1 (ko) * 1996-06-05 2000-05-01 야스카와 히데아키 통신 단말 및 그 제어방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255889B1 (ko) * 1996-06-05 2000-05-01 야스카와 히데아키 통신 단말 및 그 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101560583B1 (ko) 2014-05-14 2015-10-16 아피아엔지니어링(주) 데이터 수신 장치 및 그 방법

Similar Documents

Publication Publication Date Title
US8155136B2 (en) Single network interface circuit with multiple-ports and method thereof
US9461837B2 (en) Central alignment circutry for high-speed serial receiver circuits
CN102801744B (zh) 一种通信方法及系统
CN103178872A (zh) 通过以太网延长usb系统传输距离的方法及装置
CN102185833A (zh) 一种基于fpga的fc i/o并行处理方法
US8090893B2 (en) Input output control apparatus with a plurality of ports and single protocol processing circuit
CN103814367A (zh) 具有通过用于串行芯片间数据传输的物理传输路径的逻辑多通道通信的通信装置
US20160150558A1 (en) Method and device for streaming control data in a mobile communication system
US9461747B2 (en) Optical transceiver including separate signal lines in addition to an SPI bus between a processor device and a logic device
CN103516627A (zh) 多芯片通信中数据包发送、接收的方法和装置
KR100969881B1 (ko) 데이터 송수신 장치
CN101304296B (zh) 网络装置及其传输方法
US20060020721A1 (en) Configurable ping-pong buffers for USB buffer descriptor tables
CN101494498A (zh) Sfp光模块信号采集装置及方法
CN211956461U (zh) 串行数据通信电路及系统
CN111679998B (zh) 多芯片系统及其数据传输方法
CN111884987B (zh) 电子设备和用于电子设备的方法
KR100776945B1 (ko) 직렬 데이터 전송 구현을 위한 메모리 유닛
CN105718401A (zh) 一种多路smii信号到一路mii信号的复用方法及系统
EP3197084B1 (en) Wireless control system, and method for monitoring wireless link error
JP2016220095A (ja) データ伝送装置、データ伝送システムおよびデータ伝送方法
CN100456273C (zh) PCI-Express通信系统及其通信方法
CN104090856A (zh) 共享串口信息的方法及装置
CN117349214B (zh) 一种具备拆包组包能力的axi协议转串行通讯协议的转换桥
CN109120628A (zh) 打印系统千兆网通信方法、终端及系统

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130611

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160615

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 9