CN115017084A - 一种多功能串行接口通信装置及串行数据传输控制方法 - Google Patents

一种多功能串行接口通信装置及串行数据传输控制方法 Download PDF

Info

Publication number
CN115017084A
CN115017084A CN202210522268.6A CN202210522268A CN115017084A CN 115017084 A CN115017084 A CN 115017084A CN 202210522268 A CN202210522268 A CN 202210522268A CN 115017084 A CN115017084 A CN 115017084A
Authority
CN
China
Prior art keywords
data
frame synchronization
serial
frame
data transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210522268.6A
Other languages
English (en)
Inventor
冯新华
刘硕
周沈刚
李任伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Haoxin Technology Co ltd
Original Assignee
Beijing Zhongke Haoxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhongke Haoxin Technology Co ltd filed Critical Beijing Zhongke Haoxin Technology Co ltd
Priority to CN202210522268.6A priority Critical patent/CN115017084A/zh
Publication of CN115017084A publication Critical patent/CN115017084A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本申请实施例提供一种多功能串行接口通信装置以及串行数据传输控制器方法,该多功能串行接口通信装置,所述多功能串行接口通信装置包括:帧同步脉冲控制器,被配置为生成并输出控制串行通信的帧同步信号,其中,所述帧同步信号至少采用帧同步脉冲长度的值和帧同步脉冲宽度的值进行表征,所述帧同步脉冲长度用于表征一帧信号的时钟个数,所述帧同步脉冲宽度用于表征产生的帧脉冲的宽度;数据发送/接收单元,被配置为以所述帧同步信号作为数据发送或数据接收的起始标志。相比目前其他的技术方案,本申请的串行接口装置不仅能解决SOC设计中面积过大、功能冗余、成本太高的问题,而且能够实现一对多的TDM(tim‑divisionmultiplexed)数据通信。

Description

一种多功能串行接口通信装置及串行数据传输控制方法
技术领域
本申请涉及串行数据传输领域,具体而言本申请实施例涉及一种多功能串行接口通信装置及串行数据传输控制器方法。
背景技术
目前串行通信接口被普遍应用于大规模集成电路设计中,尤其是SOC芯片中的串行通信接口。传统SOC芯片串行接口,主要采用的是针对应用场景的不同,根据不同客户产品在实际应用中对串行接口的需求进行设计。由于不同客户使用的串行接口种类和数量不同,在设计中经常会采取设计多种不同功能的串行接口,每种串行接口设计多个的方式来满足不同客户的需要。这就导致了芯片的面积、成本增高。而芯片的面积、管脚资源有限,对串行通信接口的种类和数量也有很大的限制。
此外目前应用的串行通信接口大多仅支持一对一的串行数据通信,在系统应用上具有一定的局限性。
发明内容
本申请实施例的目的在于提供一种多功能串行接口通信装置以及串行数据传输控制器方法,相比目前其他的技术方案,本申请的串行接口装置不仅能解决SOC设计中面积过大、功能冗余、成本太高的问题,而且能够实现一对多的TDM(tim-divisionmultiplexed)数据通信,且本申请一些实施例的数据帧的发送方式,可实现多个数据块、每个数据块中数据位宽和数据数量不同的串行数据传输。
第一方面,本申请实施例提供一种多功能串行接口通信装置,所述多功能串行接口通信装置包括:帧同步脉冲控制器,被配置为生成并输出控制串行通信的帧同步信号,其中,所述帧同步信号至少采用帧同步脉冲长度的值和帧同步脉冲宽度的值进行表征,所述帧同步脉冲长度用于表征一帧信号的时钟个数,所述帧同步脉冲宽度用于表征产生的帧脉冲的宽度;数据发送/接收单元,被配置为以所述帧同步信号作为数据发送或数据接收的起始标志。
相比于现有技术以字word为传输单位的传输方式相比,以帧为单位的传输方式可实现不同长度的串行数据传输。此外本申请的一些是类似的串行通信装置灵活可配,可通过不同的配置对接不同的串口通信设备,或者根据实际的串行通信需要规定自己的串行通信协议。
在一些实施例中,所述帧同步脉冲控制器包括:帧同步脉冲长度控制模块,被配置为根据输入时钟信号生成并输出目标帧长度信号;帧同步脉冲宽度控制模块,被配置为根据输入时钟信号生成并输出目标脉冲宽度信号;其中,所述帧同步信号用于数据串行同步传输中数据起始同步信号,所述数据发送/接收单元被配置为以所述目标脉冲宽度信号和所述目标帧长度信号进行串行数据传输。
本申请的一些实施例通过设置目标帧长度信号和目标脉冲宽度信号实现串行数据的传输。
在一些实施例中,所述帧同步信号的极性可翻转;其中,在串行数据传输中,所述帧同步信号可作为对称传输的标志。
本申请的一些实施例中的帧同步信号还可以进行极性反转。
在一些实施中,所述数据发送/接收单元还被配置为以一帧为数据传输单位,其中,一帧数据包含一个或多个数据块,每个数据块包含一个或多个字。
本申请的一些实施例以帧为单位的传输方式可实现多个数据块、每个数据块中数据位宽和数据数量不同的串行数据传输。
在一些实施例中,所述数据发送/接收单元被配置为根据设置的目标参数的值传输本次数据,其中,所述目标参数类型包括:单块传输的数据位宽和单块传输的字的数目。
在一些实施例中,所述目标参数的类型还包括相对于帧同步信号延时值,其中,所述数据发送/接收单元被配置为根据所述帧同步信号延时值控制本帧数据包括的第一个比特数据的传输时间。
本申请的一些实施例通过控制延时值的大小来调整发送一帧起始信号的时刻,实现了更灵活的串行数据传输方法(现有技术中数据传输的时刻相对帧同步信号是固定的),可以通过数据传输延时,自定义数据传输的时刻。
在一些实施例中,所述数据发送/接收单元还被配置为通过多个通道传输数据。
本申请的一些实施例还可以进行多通道进行串行数据发送,实现一主机多从机的数据发送接收的TDM(time-division multiplexed)功能。
在一些实施例中,所述数据发送/接收单元还被配置为采用多个通道发送单块数据,其中,在发送所述单块数据时使能所述多个通道的使能信号。
本申请的一些实施例接收端可以是单独的一个设备或者是不同的设备来接收对应的数据。比如可以使用一个接收器配置完全相同的配置,接收三个数据,也可以配置三个接收设备,从而实现了更加灵活的串行数据传输。
第二方面,本申请的一些实施例中提供一种串行数据传输控制方法,所述串行数据方法包括:配置帧同步脉冲控制器并配置传输使用的块信息,其中,所述块信息包括:块使能信号以及单块传输的数据长度;至少根据所述帧同步脉冲控制器中的信息和所述块信息完成串行数据接收或发送。
在一些实施例中,所述配置帧同步脉冲控制器,包括:配置帧同步脉冲控制寄存器的目标参数的值,其中,所述目标参数的类型包括:帧同步脉冲宽度、帧同步脉冲长度以及帧同步脉冲的极性。
在一些实施例中,所述方法还包括:配置传输数据的模式,其中,所述模式包括多通道模式或单通道模式;其中,所述至少根据所述帧同步脉冲控制器中的信息和所述块信息完成串行数据接收或发送,包括:根据所述模式、所述帧同步脉冲控制器中的信息和所述块信息完成串行数据接收或发送。
在一些实施例中,所述方法还包括:配置数据传输与帧脉冲的延时信息;其中,所述至少根据所述帧同步脉冲控制器中的信息和所述块信息完成串行数据接收或发送,包括:根据所述延时信息、所述帧同步脉冲控制器中的信息和所述块信息完成串行数据接收或发送。
第三方面,本申请的一些实施例提供一种计算机存储介质,其上存储有计算机程序,所述程序被处理器执行时可实现如第一方面任意实施例所述的方法。
第四方面,本申请的一些实施例提供一种电子产品,包括如上述第一方面任意实施例的多功能串行接口通信装置。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的多功能串行通信装置的组成框图;
图2为本申请实施例提供的多功能串行通信装置包括的帧同步脉冲控制器的组成框图;
图3为本申请实施例提供的帧同步信号的示意图;
图4为本申请实施例提供的单通道单块串行模式发送数据的示意图;
图5为本申请实施例提供的单通道多块串行方式发送数据的示意图;
图6为本申请实施例提供的多通道串行发送数据示意图;
图7为本申请的实施例提供的串行数据传输控制方法的流程图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
本申请的一些实施例提供一种多功能串行接口通信装置,相比目前其他的技术方案,不仅能解决SOC设计中面积过大、功能冗余、成本太高的问题,而且能够实现一对多的TDM(tim-division multiplexed)数据通信和本发明通过数据帧的发送方式,可实现多个数据块、每个数据块中数据位宽和数据数量不同的串行数据传输。此外该串行通信装置灵活可配,可通过不同的配置对接不同的串口通信设备,或者根据实际的串行通信需要规定自己的串行通信协议。
请参看图1,图1为本申请一些实施例提供的多功能串行通信装置,该装置包括时钟产生模块110、帧同步脉冲控制器120以及是数据发送/接收单元130。
时钟产生模块110包括时钟控制单元,该时钟控制单元被配置为实现如下功能:1)时钟分频控制:根据串行协议数据传输的频率进行时钟的分频。2)时钟极性控制:可以控制输入输出的时钟极性,可以对时钟进行极性翻转。3)时钟选择模式:主要有两种,一种是时钟一直存在,另一种为仅在数据发送时产生时钟(时钟停止模式)。4)同步异步模式选择:选择串行数据是以同步方式还是异步方式进行发送和接收的。
在使用上,通常串行通信接口的时钟是频点可配,极性可配。在现有技术上对降低功耗的处理是,在功能模块不使能时,关闭时钟。本申请的一些实施例在正常开启功能模块时,增加了一个时钟停止模式,在功能模块开启,但是在不传输数据时,时钟停止,不产生数据发送的时钟。
帧同步脉冲控制器120被配置为生成并输出控制串行通信的帧同步信号,其中,所述帧同步信号至少采用帧同步脉冲长度的值和帧同步脉冲宽度的值进行表征,所述帧同步脉冲长度用于表征一帧信号的时钟个数,所述帧同步脉冲宽度用于表征产生的帧脉冲的宽度。
如图2所示,图1的帧同步脉冲控制器120包括:帧同步脉冲长度控制模块121以及帧同步脉冲宽度控制模块122。
帧同步脉冲长度控制模块,被配置为根据输入时钟信号生成并输出目标帧长度信号。帧同步脉冲宽度控制模块,被配置为根据输入时钟信号生成并输出目标脉冲宽度信号。需要说明的是,所述帧同步信号用于数据串行同步传输中数据起始同步信号,数据发送/接收单元130被配置为以所述目标脉冲宽度信号和所述目标帧长度信号进行串行数据传输。
可以理解的是,帧同步信号产生是根据发送数据时钟分频产生的,其中帧同步脉冲长度FLEN(frame length,范围为1-4096,也可以扩展),即一帧信号的时钟个数。帧同步脉冲宽度FWID(frame synchronization pulse width)产生帧脉冲的宽度,宽度可以为1-1024个时钟周期(可扩展)。此外通过极性控制信号可以对帧同步信号进行信号极性翻转。
如图3所示,该图产生一个帧同步脉冲长度的值为7,帧同步脉冲宽度的值为2的帧同步信号。
需要说明的是,帧同步信号主要作为串行通信的同步信号对数据传输进行相关控制。例如,帧同步信号可以作为数据传输开始的标志、片选信号以及某些串行传输中左右通道的功能使用。
数据发送/接收单元130被配置为以所述帧同步信号(即由帧同步脉冲控制器120生成的信号)作为数据发送或数据接收的起始标志。
在本申请的一些实施例中,数据发送/接收单元130还被配置为以一帧为数据传输单位,其中,一帧数据包含一个或多个数据块,每个数据块中包含一个或多个字。
相比较现有技术在数据传输上现有技术以单个字(word)为传输单位的串行数据传输方式,在本申请的一些实施例中,串行数据以帧为传输单位,且每个帧包含一个或多个块,每个块可以包含多个字word。
在本申请的一些实施例中,数据发送/接收单元130还被配置为根据设置的目标参数的值传输本次数据,其中,所述目标参数类型包括:单块传输的数据位宽和单块传输的字的数目。
对每个数据块block而言,串行数据传输的数据位宽、数据数量可以不同。数据位宽(即单块传输的数据位宽)、数据数量(即单块传输的字的数目)通过对应的block控制寄存器进行。blockx_size控制数据的传输位宽,比如数据传输8bit、16bit、24bit、32bit等,数据大小均可以通过配置实现。blockx_len控制了每个block中数据传输的word数量。数据传输还可以控制使用大端模式和小端模式进行数据发送。
可以理解的是,在单次数据传输时,现有技术一般仅支持单一的数据位宽传输,在本申请的一些实施例中在一次数据传输中,支持不同块下的数据位宽不同,且每个块block具有不同的数据格式。
在本申请的一些实施例中,上述目标参数的类型还包括相对于帧同步信号延时值,其中,数据发送/接收单元130还被配置为根据所述帧同步信号延时值控制本帧数据包括的第一个比特数据的传输时间。
也就是说,在本申请的一些实施例中数据传输时还可通过控制相对帧同步信号的延时,来启动第一个比特数据传输的时间。发送控制时间通过tx_delay,进行控制。tx_delay的延时时间是对帧同步信号的上升沿进行计算。接收是通过控制rx_delay进行控制。
如图4所示,该图为单块数据传输示意图。
图4数据发送/接收单元130采用单通道模式,单块进行数据传输3个8bit的数据,产生一个帧长度为8,脉冲宽度为1的帧同步信号,延时tx/rx_delay为0的数据传输。也就是说,在图4中flen=8,Fwid=1以及Block0_en=1,block0_size=8,block0_len=3。
如图5所示,该图为多块单通道串行数据传输示意图。
图5在发送一帧数据时使用两个块进行数据传输,其中,block0传输2个8bit数据,block1传输1个6bit数据。发送相对帧同步信号延时一个周期。具体配置如下:tx_delay=2;blcock0_en=1;block0_size=8,block0_len=2;blcock1_en=1;block1_size=6,block1_len=1。
在本申请的一些实施例中,数据发送/接收单元130还被配置为通过多个通道传输数据。例如,该数据发送/接收单元还被配置为采用多个通道发送不同的单块数据,其中,在发送所述单块数据时使能所述多个通道的使能信号。
也就是说,在本申请的一些实施例中数据发送还可以进行多通道进行发送,实现一主机多从机的数据发送接收的TDM(time-division multiplexed)功能。使用该功能时开启mch_en(多通道模式使能信号)。每个块block下存在多个通道,在每个块block下可选择性的使能某个通道的使能信号,channelx_en信号发送对应的通道的数据。
如图6所示,该图使用block 0传输多通道的数据,具体地,使用通道1、通道3、通道5进行发送数据。该示例发送端使用了三个通道1、3、5进行数据发送,可以发送给一个接收设备,接收设备使用1、3、5通道接收数据。其他设备可以通过使能1、3、5中的一个或多个通道,进行接收对应的数据。发送端配置为:mch_en=1;block0_en=1;block0_len=1;channel1_en=1;channel3_en=1;channel5_en=1。接收端可以是单独的一个设备或者是不同的设备来接收对应的数据。比如可以使用一个接收器配置完全相同的配置,接收三个数据。也可以配置三个接收设备,根据不同的channel使能接收对应时间的数据:RX1使能channel1接收word1;RX2使能channel3接收word3;RX3使能channel5接收word5。
可以理解的是,接收数据包含多级缓存,当接收到数据之后产生中断,将接收到的数据进行后续应用处理。
下面结合图7示例性阐述串行数据传输控制方法。
如图7所示,该方法包括:S101,配置帧同步脉冲控制器并配置传输使用的块信息,其中,所述块信息包括:块使能信号以及单块传输的数据长度;以及S102,至少根据所述帧同步脉冲控制器中的信息和所述块信息完成串行数据接收或发送。
在本申请的一些实施例中,所述配置帧同步脉冲控制器,包括:配置帧同步脉冲控制寄存器的目标参数的值,其中,所述目标参数的类型包括:帧同步脉冲宽度、帧同步脉冲长度以及帧同步脉冲的极性。
在本申请的一些实施例中,图7的方法还包括:配置传输数据的模式,其中,所述模式包括多通道模式或单通道模式;其中,所述至少根据所述帧同步脉冲控制器中的信息和所述块信息完成串行数据接收或发送,包括:根据所述模式、所述帧同步脉冲控制器中的信息和所述块信息完成串行数据接收或发送。
在本申请的一些实施例中,所述方法还包括:配置数据传输与帧脉冲的延时信息;其中,所述至少根据所述帧同步脉冲控制器中的信息和所述块信息完成串行数据接收或发送,包括:根据所述延时信息、所述帧同步脉冲控制器中的信息和所述块信息完成串行数据接收或发送。
也就是说,本申请的一些实施例提供的串行通信装置的配置及工作流程如下:
1)首先配置数据传输产生的时钟:根据数据传输时钟的要求,通过对时钟分频器、极性控制、以及时钟模式的选择,产生工作需要的时钟。
2)然后配置帧同步脉冲控制寄存器,根实际需要配置帧同步脉冲宽度,帧同步脉冲长度,以及帧同步脉冲的极性。
3)配置传输数据的模式,是使用多通道模式还是单通道模式,配置传输使用的block信息,包括使用到的block使能信号,每个block数据传输的数据长度,以及每个数据的位宽,数据传输与帧脉冲的延时信息。
4)配置数据传输使用的数据算法。数据处理单元可以根据实际需要的算法对数据进行处理。例如,该数据算法示例性包括:对要发送的数据:比如对发送的数据进行需要进行压缩,对传输的数据进行校验编码,数据加密等相关的数据处理。对接收的数据:如果数据进行了压缩需要对接收的数据进行扩展;进行数据校验,检查接收到数据的正确性;还可以对加密的数据进行解密等相关操作。
5)发送数据时,将写数据写入到数据发送模块,使能数据发送。
6)接收数据时,使能接受数据功能,等待数据。
可以理解的是,图1的还包括发送数据模块(图中未示出),该模块用于存储要发送的数据,主要包括了一个发送寄存器以及缓存寄存器组成,接收和缓存要发送的数据。
通过上述记载的内容不难理解,本申请的一些实施例包括如下技术效果:首先,帧同步信号动态可配置,可根据实际的需求设置帧同步信号的长度,脉冲的长度,以及帧同步脉冲的极性信号,即可实现通用功能还可以自定义传输协议。其次,每帧串行数据传输可以定义不同block中数据传输的长度和数据的位宽,可满足更多的应用场景需求,减少场景应用中由于数据不同需求导致的软件重复性的配置工作的同时提升了系统的性能。再次,多通道的数据传输方式,实现了一主多从的数据传输方式,可以实现设备互联通信,提升了系统的可集成度。最后,自定义的串口传输协议在一定程度上具有一定的保密性,对特殊的应用场景提供了技术保障。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
另外,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应所述以权利要求的保护范围为准。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (14)

1.一种多功能串行接口通信装置,其特征在于,所述多功能串行接口通信装置包括:
帧同步脉冲控制器,被配置为生成并输出控制串行通信的帧同步信号,其中,所述帧同步信号至少采用帧同步脉冲长度的值和帧同步脉冲宽度的值进行表征,所述帧同步脉冲长度用于表征一帧信号的时钟个数,所述帧同步脉冲宽度用于表征产生的帧脉冲的宽度;
数据发送/接收单元,被配置为以所述帧同步信号作为数据发送或数据接收的起始标志。
2.如权利要求1所述的多功能串行接口通信装置,其特征在于,所述帧同步脉冲控制器包括:
帧同步脉冲长度控制模块,被配置为根据输入时钟信号生成并输出目标帧长度信号;
帧同步脉冲宽度控制模块,被配置为根据输入时钟信号生成并输出目标脉冲宽度信号;
其中,所述帧同步信号用于数据串行同步传输中数据起始同步信号,所述数据发送/接收单元被配置为以所述目标脉冲宽度信号和所述目标帧长度信号进行串行数据传输。
3.如权利要求2所述的多功能串行接口通信装置,其特征在于,所述帧同步信号的极性可翻转;
其中,在串行数据传输中,所述帧同步信号可作为对称传输的标志。
4.如权利要求1-3任一项所述的多功能串行接收通信装置,其特征在于,所述数据发送/接收单元还被配置为以一帧为数据传输单位,其中,一帧数据包含一个或多个数据块,每个数据块中包含一个或多个字。
5.如权利要求4所述的多功能串行接收通信装置,其特征在于,所述数据发送/接收单元被配置为根据设置的目标参数的值传输本次数据,其中,所述目标参数类型包括:单块传输的数据位宽和单块传输的字的数目。
6.如权利要求5所述的多功能串行接收通信装置,其特征在于,所述目标参数的类型还包括相对于帧同步信号延时值,其中,
所述数据发送/接收单元被配置为根据所述帧同步信号延时值控制本帧数据包括的第一个比特数据的传输时间。
7.如权利要求4-5任一项所述的多功能串行接收通信装置,其特征在于,所述数据发送/接收单元还被配置为通过多个通道传输数据。
8.如权利要求7所述的多功能串行接收通信装置,其特征在于,所述数据发送/接收单元还被配置为采用多个通道发送不同的单块数据,其中,在发送所述单块数据时使能所述多个通道的使能信号。
9.一种串行数据传输控制方法,其特征在于,所述串行数据方法包括:
配置帧同步脉冲控制器并配置传输使用的块信息,其中,所述块信息包括:块使能信号以及单块传输的数据长度;
至少根据所述帧同步脉冲控制器中的信息和所述块信息完成串行数据接收或发送。
10.如权利要求9所述的串行数据传输控制方法,其特征在于,所述配置帧同步脉冲控制器,包括:
配置帧同步脉冲控制寄存器的目标参数的值,其中,所述目标参数的类型包括:帧同步脉冲宽度、帧同步脉冲长度以及帧同步脉冲的极性。
11.如权利要求9-10任一项所述的串行数据传输控制方法,其特征在于,所述方法还包括:
配置传输数据的模式,其中,所述模式包括多通道模式或单通道模式;
其中,所述至少根据所述帧同步脉冲控制器中的信息和所述块信息完成串行数据接收或发送,包括:
根据所述模式、所述帧同步脉冲控制器中的信息和所述块信息完成串行数据接收或发送。
12.如权利要求9-10任一项所述的串行数据传输控制方法,其特征在于,所述方法还包括:
配置数据传输与帧脉冲的延时信息;
其中,所述至少根据所述帧同步脉冲控制器中的信息和所述块信息完成串行数据接收或发送,包括:
根据所述延时信息、所述帧同步脉冲控制器中的信息和所述块信息完成串行数据接收或发送。
13.一种计算机存储介质,其上存储有计算机程序,其特征在于,所述程序被处理器执行时可实现权利要求9-12中任意一条权利要求所述的方法。
14.一种电子产品,包括如权利要求1-8任一项所述的多功能串行接口通信装置。
CN202210522268.6A 2022-05-13 2022-05-13 一种多功能串行接口通信装置及串行数据传输控制方法 Pending CN115017084A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210522268.6A CN115017084A (zh) 2022-05-13 2022-05-13 一种多功能串行接口通信装置及串行数据传输控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210522268.6A CN115017084A (zh) 2022-05-13 2022-05-13 一种多功能串行接口通信装置及串行数据传输控制方法

Publications (1)

Publication Number Publication Date
CN115017084A true CN115017084A (zh) 2022-09-06

Family

ID=83069064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210522268.6A Pending CN115017084A (zh) 2022-05-13 2022-05-13 一种多功能串行接口通信装置及串行数据传输控制方法

Country Status (1)

Country Link
CN (1) CN115017084A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397169A (ja) * 1989-09-11 1991-04-23 Toshiba Corp フレーム同期回路
US5787132A (en) * 1994-07-25 1998-07-28 Nippondenso Co., Ltd. Data communication system having improved synchronization capability
JP2000183843A (ja) * 1998-12-21 2000-06-30 Fujitsu Ltd 可変フレーム送受信方法及び装置
US6167466A (en) * 1997-07-09 2000-12-26 Texas Instruments Incorporated Multi-channel serial port with programmable features
CN203387478U (zh) * 2013-08-19 2014-01-08 西北师范大学 基于tms320vc5402芯片的可编程脉宽调制产生器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397169A (ja) * 1989-09-11 1991-04-23 Toshiba Corp フレーム同期回路
US5787132A (en) * 1994-07-25 1998-07-28 Nippondenso Co., Ltd. Data communication system having improved synchronization capability
US6167466A (en) * 1997-07-09 2000-12-26 Texas Instruments Incorporated Multi-channel serial port with programmable features
JP2000183843A (ja) * 1998-12-21 2000-06-30 Fujitsu Ltd 可変フレーム送受信方法及び装置
CN203387478U (zh) * 2013-08-19 2014-01-08 西北师范大学 基于tms320vc5402芯片的可编程脉宽调制产生器

Similar Documents

Publication Publication Date Title
KR101840620B1 (ko) 광학 매체에 대한 저전력 모드 신호 브릿지
CN104396179B (zh) 用于听觉设备的基于灵活的串行总线的主从数据传输的系统和方法
US7898956B2 (en) Credit-based rate control for high-speed interfaces
US9929972B2 (en) System and method of sending data via a plurality of data lines on a bus
EP3322255B1 (en) Methods and network apparatus for receivingf cpri data stream via ethernet frames.
US11169951B2 (en) Distributed multi-die protocol application interface
CN111162984B (zh) 一种基于biss-c的控制方法、装置及通信系统
US8630358B2 (en) Data packet flow control across an asynchronous clock domain boundary
EP3200089B1 (en) Method, apparatus, communication equipment and storage media for determining link delay
KR20000005871A (ko) 통신소자에서의인터페이스제공장치및방법
CN112269749A (zh) I2c通信系统
KR20190065389A (ko) 디바이스들의 멀티-디바이스 동기화를 위한 인코딩
EP3106995B1 (en) Techniques for providing data rate changes
CN115017084A (zh) 一种多功能串行接口通信装置及串行数据传输控制方法
US9160338B2 (en) Adaptive interface for coupling FPGA modules
CN101404609A (zh) 一种数据交换方法、装置和系统
JP2005237163A (ja) モータ駆動装置
CN112422388B (zh) 一种通信装置、方法、系统及电子设备
JP5168182B2 (ja) 入出力データ転送方式
KR20030027307A (ko) 범용 프로세서의 시리얼 인터페이스
KR20040093854A (ko) Ps2 전송장치
WO2024049381A1 (en) Arinc-429 ip core design
CN116560486A (zh) 调整存储介质的接口参数的方法和装置
KR100303876B1 (ko) 데이타통신용동기/비동기데이타변환장치
CN112667533A (zh) 包括子系统接口的半导体设备及其通信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220906

RJ01 Rejection of invention patent application after publication