CN1957332A - 具有仲裁分组协议的存储器仲裁系统及方法 - Google Patents

具有仲裁分组协议的存储器仲裁系统及方法 Download PDF

Info

Publication number
CN1957332A
CN1957332A CNA2005800165501A CN200580016550A CN1957332A CN 1957332 A CN1957332 A CN 1957332A CN A2005800165501 A CNA2005800165501 A CN A2005800165501A CN 200580016550 A CN200580016550 A CN 200580016550A CN 1957332 A CN1957332 A CN 1957332A
Authority
CN
China
Prior art keywords
memory
coupled
hub
data path
arbitration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800165501A
Other languages
English (en)
Other versions
CN100444131C (zh
Inventor
约瑟夫·M·杰德洛
拉尔夫·詹姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1957332A publication Critical patent/CN1957332A/zh
Application granted granted Critical
Publication of CN100444131C publication Critical patent/CN100444131C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种存储器集线器和一种用于在存储器集线器的数据通路上发送读出响应的方法，其中该存储器集线器插入在发送存储器集线器和接收存储器集线器之间。在存储器集线器中接收仲裁分组，其包含表表示用于相关读出响应的数据通路配置的数据。解码该仲裁分组，并且根据该仲裁分组的数据来配置该数据通路。在存储器集线器中接收该相关读出响应并且将该相关读出响应耦合到用于将其发送到接收存储器集线器的经配置的数据通路上。

Description

具有仲裁分组协议的存储器仲裁系统及方法 与相关申请的交叉参考
本发明要求在2004年3月24日提交的，题为MEMORYARBITRATION SYSTEM AND METHOD HAVING ARBITRATIONPACKET PROTOCOL，编号为10/809,839的美国专利申请的申请日的权益，其引入于此以供参考。
技术领域
本发明通常涉及用于基于处理器的计算系统的存储器系统，更具体地，涉及具有仲裁系统的基于集线器的存储器系统以及用于在此管理存储器响应的方法。
背景技术
计算机系统使用诸如动态随机存取存储器(“DRAM”)设备此类的存储器设备，来存储由处理器访问的数据。这些存储器设备通常在计算机系统中用作系统存储器。在典型的计算机系统中，处理器通过处理器总线和存储器控制器与系统存储器通信。典型地安排在含有多个存储器设备的存储器模块中的系统存储器的存储器设备，通过存储器总线耦合到存储器控制器。处理器发出存储器请求，该存储器请求包括诸如读出命令此类的存储器命令，以及指定要从中读出数据或指令的位置的地址。存储器控制器使用该命令和地址来生成，通过存储器总线应用于系统存储器的适当的命令信号以及行和列地址。响应所述命令和地址，在系统存储器和处理器之间传送数据。存储器控制器常常是系统控制器的一部分，系统控制器还包括用于将处理器总线耦合到诸如PCI总线此类的扩充总线的总线桥电路。
在存储器系统中，高数据带宽是所希望的。一般地，带宽限制不是和存储器控制器有关的，因为存储器控制器对进入系统存储器的数据和来自系统存储器的数据的排序和存储器设备允许的一样快。一种已经用来增大带宽的方法是增大将存储器控制器耦合到存储器设备的存储器数据总线的速度。因此，相同量的信息可以在更少的时间内在存储器数据总线上进行移动。然而，尽管增大了存储器数据总线的速度，但是在带宽方面还是没有相应的增加。数据总线速度和带宽之间非线性的关系的一个原因是存储器设备本身内部的硬件限制。也就是，存储器控制器必须对给存储器设备的所有命令进行调度，从而使得硬件限制要被加以考虑(honored)。尽管这些硬件限制能够通过存储器设备的设计而得到一定程度的减少，但是还是必须做出折衷，因为减少硬件限制通常增加了存储器设备的成本、功率、和/或尺寸，这些都是不希望有的事物。因此，假定有这些约束，尽管对于存储器设备来说以日益提高的速度来移动“循规蹈矩的”流量是容易的，例如，对于存储器设备的相同页的后续流量，但是对于存储器设备来说解决“不循规蹈矩的流量”还是困难很多的，“不循规蹈矩的流量”是例如在存储器设备的不同页和存储体之间跳动。
除了处理器和存储器设备之间受限带宽之外，计算机系统的性能还受限于等待时间(latency)的问题，等待时间的问题增大了从系统存储器设备读出数据所必需的时间。更具体的是，当将存储器设备读出命令耦合到诸如同步DRAM(“SDRAM”)设备此类的系统存储器设备的时候，所读出数据仅仅在几个时钟周期的延迟之后才能从该SDRAM设备输出。因此，尽管SDRAM设备能够以高的数据速度同步输出猝发(burst)数据，但是在最初提供该数据期间的延迟会显著地降低使用所述SDRAM设备的计算机系统的工作速度。增大存储器数据总线速度能够用来帮助减轻等待时间的问题。但是，如同带宽的情况一样，存储器数据总线速度的增大没有产生等待时间的线性降低，本质上是出于与之前论述的相同的原因。
尽管在增大带宽和降低等待时间方面，增大存储器数据总线速度在一定程度上已经是成功的，但是这个方法引起了其它的问题。例如，随着存储器数据总线的速度的增大，存储器总线上的负载需要减少以便维持信号完整性，因为传统地，在存储器控制器和插入存储器模块的存储器插槽之间已仅仅存在线了。几种方法已经用来适应存储器数据总线速度的增大。例如，降低存储器插槽的数目、增加在存储器模块上的缓冲器电路以便为存储器模块上的存储器设备提供足够的控制信号的扇出(fanout)、以及在存储器模块上提供多个存储器设备接口，因为在单个存储器设备接口上存在的存储器模块连接器太少。然而，这些传统方法的效果是有限的。之所以过去使用这些技术的原因是这样做是节省成本的。但是，当在每个接口中只能插入一个存储器模块的时候，为每一个所必需的存储器插槽添加分离的存储器接口就变得非常昂贵。换句话说，它将系统控制器封装推出了日用商品行列，而推入了奢侈品行列，从而大大增加了成本。
允许采用节约成本的方式来增大存储器数据总线速度的一种新近的方法是使用通过存储器集线器耦合到处理器的多个存储器设备。在存储器集线器结构、或基于集线器的存储器子系统中，系统控制器或存储器控制器通过高速双向或单向存储器控制器/集线器接口耦合到几个存储器模块。典型的是，存储器模块是以点对点或菊花链的结构进行耦合的，从而使得存储器模块串联地与彼此连接。因此在菊花链的方式中，该存储器控制器耦合到第一存储器模块上，第一存储器模块连接在第二存储器模块上，而第二存储器模块耦合到第三存储器模块上，等等。
每一个存储器模块包括耦合到存储器控制器/集线器接口上的存储器集线器和在该模块上的许多存储器设备，存储器集线器有效地路由通过存储器控制器/集线器接口的、在该控制器和所述存储器设备之间的存储器请求和响应。采用这种结构的计算机系统能够使用高速存储器数据总线，因为信号完整性在存储器数据总线上能够得到保持。而且，这种结构还为系统存储器的轻松扩充做了准备，没有像在传统存储器总线体系结构中出现的那样的，在增加更多存储器模块的时候的对于信号质量退化的担忧。
尽管使用存储器集线器的计算机系统能够提供出众的性能，各种因素还是可能影响存储器系统的性能。例如，管理从一个存储器集线器上行到另一个存储器集线器的读出数据的流(即，后退到计算机系统中的存储器集线器控制器)会影响读出等待时问。存储器集线器对读出数据流的管理可以一般地称为仲裁，每一个存储器集线器在本地存储器读出响应和上游存储器读出响应之间进行仲裁。也就是，每一个存储器集线器确定是先发送本地存储器读出响应还是先转发来自下游(即，更远离存储器集线器控制器的)存储器集线器的存储器读出响应。尽管对于哪一个存储器读出响应有更低的优先级的确定仅仅会影响该特定存储器读出响应的等待时间，但是具有增大等待时间的存储器读出响应的附加效应会影响存储器系统的整体等待时间。因此，存储器集线器所采用的仲裁技术直接影响存储器系统的整体性能。此外，仲裁方案的实现也会影响整体读出等待时间，因为尽管使用了合意的仲裁方案，效率差的实现会对系统存储器性能产生负面影响。因此，存在的需求是一种系统及方法，其用于在具有存储器集线器结构的系统存储器中实现管理存储器响应的仲裁方案。
发明内容
根据该发明的一个方面的一种方法包括在发送存储器集线器和接收存储器集线器之间插入的存储器集线器的数据通路上发送读出响应。所述方法包括在存储器集线器中接收仲裁分组，所述仲裁分组包含表示相关读出响应的数据通路配置的数据。对该仲裁分组进行解码，并且根据该仲裁分组的数据来配置该数据通路。在存储器集线器中接收相关读出响应，并且将该相关读出响应耦合到用于将其发送到接收存储器集线器的经配置的数据通路。
在该发明的另一方面中，提供了耦合到至少一个存储器设备的存储器集线器。该存储器集线器包括远程和本地的输入节点、输出节点、以及耦合到远程和本地的输入节点并且进一步到输出节点的可配置的数据通路。该存储器集线器还包括仲裁控制电路，其耦合到可配置的数据通路、输出节点、以及远程输入节点的。仲裁控制电路生成用于通过本地节点耦合的相关读出响应的仲裁分组，该仲裁分组包含表示用于相关读出响应的数据通路配置的数据。该仲裁控制电路还能在准备将通过远程输入节点耦合的相关读出响应耦合到输出节点时，根据通过远程输入节点耦合的仲裁分组所包括的数据来配置可配置的数据通路。
根据该发明的另一方面，提供了存储器集线器，其含有耦合到输入节点和输出节点之间的旁路数据通路，并且还包括仲裁控制电路，其中在该旁路数据通路上，该旁路数据通路响应于被启用(enable)而耦合读出响应。该仲裁控制电路耦合到该旁路数据通路，并响应于从耦合到该存储器集线器的存储器设备中获得读出数据的步骤而生成仲裁分组。该仲裁分组含有数据通路字段，该字段包含启用上游存储器集线器的旁路数据通路的激活数据。该仲裁控制电路还从下游存储器集线器接收仲裁分组，并启用该旁路数据通路，以将也是从该下游存储器集线器接收的读出响应从该输入节点耦合到该输出节点。
附图说明
图1是含有可以实现本发明的实施例的基于存储器集线器的系统存储器的计算机系统的局部框图；
图2是根据本发明的一个实施例的仲裁控制元件的功能性框图，该元件可以在图1的存储器集线器中采用；
图3是根据本发明的一个实施例的仲裁分组和存储器响应的数据结构图；以及
图4是根据本发明的一个实施例的、图3的仲裁控制元件的操作的流程图。
具体实施方式
图4示出了具有存储器集线器结构的计算机系统100，其中本发明的实施例可以得到采用。计算机系统100包括用于执行各种计算功能的处理器104，例如执行特定软件来执行具体计算或任务的。处理器104包括处理器总线106，处理器总线106通常包括地址总线、控制总线、以及数据总线。处理器总线106典型地是耦合到高速缓冲存储器108上，高速缓冲存储器108典型地是静态随机存取存储器(“SRAM”)。处理器总线106还耦合到系统控制器110，系统控制器110也称为总线桥。
系统控制器110还为多种其它元件充当到处理器104的通信通路。更具体地，系统控制器110包括图形端口，图形端口典型地耦合到图形控制器112，图形控制器112进而耦合到视频终端114。系统控制器110还耦合到一个或更多的诸如键盘或鼠标此类的输入设备118上，以允许操作员与计算机系统100连接。典型的是，计算机系统100还包括一个或更多的诸如打印机此类的输出设备120，输出设备120通过系统控制器110耦合到处理器104。一个或更多数据存储设备124也典型地通过系统控制器110耦合到处理器104，以允许处理器104存储数据或从内部或外部的存储介质(未示出)获取数据。典型存储设备124的实例包括硬盘和软盘、盒式磁带、以及只读光盘存储器(CD-ROM)。
系统控制器110包含通过总线系统154、156耦合到几个存储器模块130a-n的存储器集线器控制器128。存储器模块130a-n中的每一个包括通过共同显示为总线150的命令、地址以及数据总线而耦合到几个存储器设备148的存储器集线器140。存储器集线器140在控制器128和存储器设备148之间有效地路由存储器请求和响应。存储器集线器140中的每一个包括写缓冲器和读出数据缓冲器。使用这种结构的计算机系统允许处理器104在一个存储器模块130a-n正在响应在先的存储器请求的同时访问另一个存储器模块130a-n。例如，处理器104能够在该系统中一个存储器模块130a-n正准备提供读出数据给处理器104同时，输出写入数据到该系统中另一个存储器模块130a-n中的一个。此外，存储器集线器结构还能够在计算机系统中提供大大增大的存储器容量。
图2是示出了根据本发明的一个实施例的仲裁控制元件200的功能性框图。仲裁控制元件200能够包含在图1的存储器集线器140中。如图2中所示，仲裁控制元件200包括用于存储相关存储器响应的两个队列。本地响应队列202接收并存储来自相关存储器模块130上的存储器设备148的本地存储器响应LMR。远程响应队列206接收并存储不能立即通过旁路通路204向上游转发的下游存储器响应。仲裁控制电路210通过控制/状态总线136耦合到队列202、206，控制/状态总线136允许仲裁控制电路210监视队列202、206中的每一个的内容，并在控制多路复用器208时利用这信息，从而控制由存储器集线器140执行的总的仲裁过程。控制/状态总线136还允许“握手”信号从队列202、206耦合到仲裁控制电路210，以协调从仲裁控制电路210到队列202、206的控制信号的传送。
仲裁控制电路210还耦合到高速链路134上，以接收来自下游存储器集线器的仲裁分组。正如下面将更详细说明的那样，仲裁分组是在相关存储器响应之前提供的，并且为上游存储器集线器的仲裁控制电路210提供信息，以预料到会接收该相关存储器，并启用通过的接收存储器集线器的适当通路。此外，在响应读出请求而从存储器设备148(图1)读出数据的时候，仲裁控制电路210生成要在相关LMR之前提供的仲裁分组，来充当相关存储器响应的提前指示。正如之前所论述的，仲裁分组会在存储器响应到来之前，把适当信息供给上游存储器集线器，并给各个仲裁控制电路210做出关于启用适当数据通路的决定的时间。在正从存储器设备148获取针对存储器响应的读出数据的同时，仲裁控制电路210准备仲裁分组。将仲裁分组通过转换器212提供到多路复用器208或本地响应队列202，这取决于上游存储器集线器是空闲还是繁忙。在仲裁控制电路的控制下，多路转换器208耦合高速链路134，以接收来自远程响应队列206或旁路通路204的存储器响应、来自仲裁控制电路210的仲裁分组、或来自本地响应队列202的仲裁分组和存储器响应。例如，数据结构300的数据字段的数据和类型可以改变，或者用于每一比特时间的比特的数目可以改变，并仍然保持在本发明的范围之内。在本发明的一个替换实施例中，仲裁分组是在仲裁分组电路中生成的，而不是在仲裁控制电路210中，如图2中所示的那样。此外，尽管图2中显示的是，提供仲裁分组给多路复用器208以将其注入到数据流中，也可以替换地提供仲裁分组到本地响应队列202并在放置在相关读出响应分组之前，以将其注入到该数据流中。本领域的技术人员应当理解，本发明的实施例的修改，例如生成仲裁分组的位置或在将仲裁分组放置到相关数据分组之前的数据流中的方式，可以在不偏离本发明的范围的情况下做出。
图3示出了根据本发明的实施例用于仲裁分组和存储器响应的数据结构300。数据结构300分成8个字节的信息，每一个字节的信息对应于顺序的比特时间。每一个比特时间表示一个时间的增量，在时间增量中可以提供新的数据。响应首部字段302包含两个字节的数据，该数据指示该响应是仲裁分组还是存储器响应。地址字段304包含用来标识仲裁分组或存储器响应所送往的特定集线器的数据。命令码字段306会具有将数据结构300标识为仲裁分组，而不是存储器响应的值。仲裁分组和存储器响应相似，除了对于仲裁分组来说数据字段308的数据净荷是“随意的”。在数据结构300中，大小字段310的全部16比特都含有相同的值，以指示该存储器响应所含数据净荷的大小。例如，“0”指示包含32字节的数据，“1”指示包含64字节的数据。本领域的普通技术人员应当理解，图3中所示的数据结构300的实施例已经通过举例的方式加以提供了，对数据结构300的修改可以在不偏离本发明的范围的情况下做出。
仲裁控制元件200(图2)的操作将参考图4的流程图来描述。紧跟读出数据命令的接收之后，在步骤402中，存储器集线器针对将提供给请求目标的存储器响应来初始化读出操作，以从存储器设备148(图1)中获取所请求的读出数据。在步骤404中，该存储器集线器的仲裁控制电路210通过检查本地响应队列202的状态来确定本地数据通路是不是空闲的。如果本地数据通路是空闲的，那么就在步骤406中从存储器设备148获取读出数据的期间由仲裁控制电路210生成仲裁分组。当该仲裁分组和存储器响应已经准备好了，并且准备好传输的时候，在步骤408中查询上游存储器集线器以确定其是否繁忙。在上游存储器集线器是空闲的场合，在步骤410、412中，将该仲裁分组发送给该上游存储器集线器，接着就发送该存储器响应。然而，如果该上游存储器集线器繁忙，那么就在步骤414中抛弃该仲裁分组，并且在步骤416中还将该存储器响应存储在本地响应队列202中。相似地，如果在步骤404中确定本地数据通路繁忙，那么在步骤416中还将该存储器响应存储在本地响应队列202中。在步骤418中，该存储器响应在本地响应队列202中存储，直到根据由该存储器集线器实现的仲裁方案它被选择来发送到上游存储器集线器。在步骤420中，根据仲裁方案将该存储器响应发送经过每一个上游集线器，直到该存储器响应到达目标目的地。适当的仲裁方案在本领域中是众所周知的，将不在此详细加以描述。同样适合使用的仲裁方案的一个实例在由James W.Meyer和Cory Kanski在2003年10月20申请的题为ARBITRATION SYSTEM AND METHOD FOR MEMORYRESPONSES IN A HUB-BASED MEMORY SYSTEM，编号为10/690,810的，共同转让的、共同未决的美国专利申请中更详细地加以描述了，其在此引入以供参考。
正如在此所描述的那样，本地和远程响应队列202、206以及旁路通路204被用来实现各种响应仲裁方案。例如，在一个实施例中，仲裁控制电路执行的仲裁方案给予下游响应、或远程响应高于本地响应的优先级。作为选择，在另一个所描述的实施例中，仲裁控制电路执行的仲裁方案给予本地响应以高于下游响应的优先权。在另一个实施例中，仲裁控制电路在来自的本地和下游存储器的预定数目的响应之间交替，例如本地和远程响应可以交替地加以转发，或者两个本地响应被转发接着就是两个远程响应，等等。另一个在此描述的实施例在本地和下游存储器响应之间的仲裁中利用先进先出算法。也就是，在操作中，仲裁控制电路210监控存储在本地响应队列和远程响应队列中的存储器响应的响应标识符部分，并选择包含在这些队列中的任何一个中最旧的响应作为下一个要向上游转发的响应。因此，仲裁控制电路先转发最旧的响应，而不依赖于其中存储了存储器响应的响应队列。
本领域的普通技术人员应当理解可以在不偏离本发明的范围的情况下采用其它仲裁方法和方案。
返回到步骤410、412，在所述步骤中，首先将仲裁分组发送到上游存储器集线器，然后接着是发送存储器响应，在步骤422中，上游存储器集线器的仲裁控制电路210接收该仲裁分组。在步骤424、426中该仲裁分组被解码，并且仲裁控制电路210根据所解码的信息而启用适当的数据通路。当在步骤430中接收该存储器响应时，仲裁控制电路210启用适当的数据通路。在步骤428中，查询下一个上游存储器集线器以确定它是否繁忙。如果不忙，在步骤432中以旁路的方式将该仲裁分组发送到下一个上游存储器集线器，然后发送该存储器响应。通过基于该仲裁分组的解码信息来启用经过该存储器集线器的适当数据通路，采用旁路方式的该仲裁分组和该存储器响应的传输得到变得容易，其中在步骤412中发送相关存储器响应之前的步骤410中发送该仲裁分组。
返回到步骤428，如果确定下一个上游存储器集线器繁忙，该仲裁分组就在步骤440中抛弃，并且该存储器响应在远程响应队列206中存储，直到在步骤442中根据所采用的仲裁方案，该存储器响应被选择来发送到下一个上游存储器集线器。在步骤420中，该存储器响应会根据该仲裁方案来经过该存储器集线器向上游行进直到达到它的目标目的地。
根据前面的，应当理解，尽管出于说明性的目的该发明的具体实施例已经在此加以描述了，各种修改还是可以在不偏离该发明的精神和范围的情况下做出。例如，本发明的实施例在此已经对于计算机系统使用的基于存储器集线器的系统存储器加以描述。然而，应当理解，在适当的场合下，本发明的实施例可以用在除基于集线器的存储器系统以外的存储器系统中。此外，本发明的实施例也能够用在，除计算机系统以外的，在基于处理器的系统中采用的，基于存储器集线器的系统中，正如本领域已知的那样。因此，该发明仅受限于所附的权利要求。

Claims (36)

1、一种在系统存储器中响应读出请求的方法，所述系统存储器具有响应存储器集线器以及至少一个插入存储器集线器，通过所述系统存储器，读出响应在所述插入存储器集线器的数据通路上发送，所述方法包括：
从耦合到所述响应存储器集线器上的存储器设备中获取读出数据，并准备包含所述读出数据的读出响应；
生成仲裁分组，所述仲裁分组包含表示所述读出响应的数据通路配置的数据；
将所述仲裁分组和所述读出响应提供给所述插入存储器集线器，所述仲裁分组在所述读出响应之前提供；以及
在所述插入存储器集线器中接收所述仲裁分组，解码所述仲裁分组的数据，并根据所述仲裁分组的数据在所述插入存储器集线器中启用用于所述读出响应的数据通路。
2、如权利要求1所述的方法，其中，生成仲裁分组包括，生成用来区别所述仲裁分组和读出响应的用于所述仲裁分组的数据。
3、如权利要求1所述的方法，其中，生成仲裁分组包括，生成多个8比特字节，所述多个8比特字节包括一个包含由所述插入存储器集线器用来区别所述仲裁分组和读出响应的数据的字节。
4、如权利要求1所述的方法，其中，启用用于所述读出响应的数据通路包括，启用在所述插入存储器集线器中的旁路数据通路，以通过所述插入存储器集线器来耦合所述仲裁分组和读出响应。
5、如权利要求1所述的方法，还包括：
确定所述插入存储器集线器是否繁忙；以及
如果所述插入存储器集线器不忙，就生成所述仲裁分组，并在将所述相关读出响应提供给所述插入存储器集线器之前将所述仲裁分组提供给所述插入存储器集线器。
6、如权利要求1所述的方法，还包括：
确定所述响应存储器集线器的本地数据通路是否空闲；
如果所述本地数据通路是空闲的，就生成所述仲裁分组，并在将所述相关读出响应提供给所述插入存储器集线器之前将所述仲裁分组提供给所述插入存储器集线器。
7、如权利要求1所述的方法，其中，生成所述仲裁分组包括，生成仲裁分组，所述仲裁分组包含表示启用在所述插入存储器集线器中的旁路数据通路以通过所述插入存储器集线器来耦合所述仲裁分组和读出响应的数据。
8、一种在存储器集线器的数据通路上发送读出响应的方法，所述存储器集线器插入在发送存储器集线器和接收存储器集线器之间，所述方法包括：
在所述存储器集线器中接收仲裁分组，所述仲裁分组包含表示对于相关读出响应的数据通路配置的数据；
解码所述仲裁分组；
根据所述仲裁分组的数据来配置所述数据通路；
在所述存储器集线器中接收所述相关读出响应；以及
将所述相关读出响应耦合到用于将其发送到所述接收存储器集线器的经配置的数据通路上。
9、如权利要求8所述的方法，其中，配置所述数据通路包括，启用所述存储器集线器中的旁路数据通路，以通过所述存储器集线器将所述仲裁分组和读出响应耦合到所述接收存储器集线器。
10、如权利要求8所述的方法，还包括将所述仲裁分组耦合到经配置的数据通路，以在发送所述相关读出响应之前将所述仲裁分组发送到所述接收存储器集线器。
11、如权利要求8所述的方法，还包括接收来自所述发送集线器的、关于存储器集线器是否繁忙的查询，并通过向所述发送集线器指示所述存储器集线器不忙来响应所述询问。
12、一种配置存储器集线器的数据通路的方法，通过所述数据路径提供了读出响应，所述方法包括：
在第一存储器集线器中生成仲裁分组，所述仲裁分组包含表示对于相关读出响应的数据通路配置的数据；
将所述仲裁分组提供给耦合到所述第一存储器集线器上的第二存储器集线器；
在所述第二存储器集线器中解码所述仲裁分组；以及
在准备接收所述相关读出响应时，根据所述仲裁分组的数据来配置所述第二存储器集线器的数据通路。
13、如权利要求12所述的方法，其中，生成仲裁分组包括，生成用于所述仲裁分组的数据，所述数据用于区分所述仲裁分组和读出响应。
14、如权利要求12所述的方法，其中，配置所述数据通路包括，启用所述第二存储器集线器中的旁路数据通路，以通过所述第二存储器集线器来耦合所述仲裁分组和读出响应。
15、如权利要求12所述的方法，还包括：
确定所述第二存储器集线器是否繁忙；以及
如果所述第二存储器集线器不忙，就在将所述相关读出响应提供给所述第二存储器集线器之前将所述仲裁分组提供给所述第二存储器集线器。
16、如权利要求12所述的方法，还包括：
确定本地数据通路是否空闲；
如果所述本地数据通路是空闲的，就生成所述仲裁分组，并在将所述相关读出响应提供给所述第二存储器集线器之前将所述仲裁分组提供给所述第二存储器集线器。
17、如权利要求12所述的方法，其中，生成所述仲裁分组包括，生成仲裁分组，所述仲裁分组包括表示启用所述第二存储器集线器中的旁路数据通路以通过所述第二存储器集线器来耦合所述仲裁分组和读出响应的数据。
18、一种在第一和第二存储器集线器之间通信的方法，用于配置在所述第二存储器集线器中的数据通路，所述方法包括：
生成用于要通过所述第二存储器集线器来耦合的相关读出响应的仲裁分组，所述仲裁分组包括命令码字段，还包括数据通路字段，所述命令码字段包含标识其是仲裁分组的数据，所述数据通路字段包含表示在第二存储器集线器中的数据所述通路配置的数据；
在将所述相关读出响应发送给所述第二存储器集线器之前发送所述仲裁分组；以及
根据包含在所述数据通路字段中的数据来配置所述第二存储器集线器中的数据通路。
19、如权利要求18所述的方法，其中配置所述数据通路包括，启用所述第二存储器集线器中的旁路数据通路，以通过所述第二存储器集线器来耦合所述仲裁分组和所述相关读出响应。
20、如权利要求18所述的方法，还包括：
确定所述第二存储器集线器是否繁忙；以及
如果所述第二存储器集线器不忙，就生成所述仲裁分组，并在将所述相关读出响应提供给所述第二存储器集线器之前将所述仲裁分组提供给所述第二存储器集线器。
21、如权利要求19所述的方法，还包括：
确定本地数据通路是否空闲的；
如果所述本地数据通路是空闲的，就生成所述仲裁分组，并在将所述相关读出响应提供给所述第二存储器集线器之前将所述仲裁分组提供给所述第二存储器集线器。
22、一种耦合到至少一个存储器设备上的存储器集线器，所述存储器集线器包括：
远程的和本地的输入节点；
输出节点；
可配置的数据通路，其耦合到所述远程的和本地的输入节点上，并且还耦合到所述输出节点上，所述可配置的数据通路用于通过所述远程的和本地的输入节点将至少一个读出响应耦合到所述输出节点；以及
仲裁控制电路，其耦合到所述可配置的数据通路、所述输出节点、以及所述远程输入节点上，所述仲裁控制电路用于生成对于通过所述本地输入节点耦合的相关读出响应的仲裁分组，所述仲裁分组包含表示对于所述相关读出响应的数据通路配置的数据，所述仲裁控制电路还用于在准备将通过所述远程输入节点耦合的相关读出响应耦合到所述输出节点时，根据通过所述远程输入节点耦合的仲裁分组包括的数据来配置所述可配置的数据通路。
23、如权利要求22所述的存储器集线器，其中，所述可配置的数据通路包括：
多路复用器，其具有耦合到所述输出节点上的输出端以及耦合到所述仲裁控制电路上的控制节点；
旁路数据通路，其耦合到所述远程输入节点和所述多路复用器的第一输入端上；
本地队列，其具有耦合到所述本地输入节点上的输入端，并且还具有耦合到所述多路复用器的第二输入端上的输出端；以及
远程队列，其具有耦合到所述远程输入节点上的输入端，并且还具有耦合到所述多路复用器的第三输入端上的输出端，所述仲裁控制电路用于生成用于所述多路复用器的信号，以有选择地将所述旁路数据通路、本地队列或远程队列耦合到所述输出节点上。
24、如权利要求22所述的存储器集线器，其中，所述仲裁控制逻辑还用于生成用于所述仲裁分组的数据，所述数据用来区分所述仲裁分组和相关读出响应。
25、一种存储器集线器，包括：
旁路数据通路，其耦合到输入节点和输出节点之间，在所述旁路数据通路上，所述旁路数据通路响应于被启用，在所述输入节点和输出节点之间耦合所述读出响应；以及
仲裁控制电路，其耦合到所述旁路数据通路上，所述仲裁控制电路响应于从耦合到所述存储器集线器上的存储器设备中获取读出数据，生成仲裁分组，所述仲裁分组具有数据通路字段，所述数据通路字段含有用于启用上游存储器集线器的旁路数据通路的激活数据，所述仲裁控制电路还用于从下游存储器集线器接收仲裁分组并启用所述旁路数据通路以将从所述下游存储器集线器接收到的读出响应从所述输入节点耦合到所述输出节点。
26、如权利要求25所述的存储器集线器，还包括：
多路复用器，其具有耦合到所述输出节点上的输出端以及耦合到所述仲裁控制电路上的控制节点，所述多路复用器还具有耦合到旁路数据通路上的第一输入端；
本地队列，其具有耦合到本地输入节点上的输入端，并且还具有耦合到所述多路复用器的第二输入端上的输出端；以及
远程队列，其具有耦合到所述输入节点上的输入端，并且还具有耦合到所述多路复用器的第三输入端上的输出端，所述仲裁控制电路用于生成用于所述多路复用器的控制信号，以有选择地将所述旁路数据通路、本地队列或远程队列耦合到所述输出节点上。
27、一种存储器模块，包括：
多个存储器设备；以及
存储器集线器，其通过存储器设备总线耦合到所述存储器设备上，以访问所述存储器设备，所述存储器集线器包括：
远程的和本地的输入节点，所述本地输入节点耦合到所述存储器设备总线上；
输出节点；
可配置的数据通路，其耦合到所述远程的和本地的输入节点上，并且还耦合到所述输出节点上，所述可配置的数据通路用于通过所述远程的和本地的输入节点将至少一个读出响应耦合到所述输出节点；以及
仲裁控制电路，其耦合到所述可配置的数据通路、输出节点以及远程输入节点上，所述仲裁控制电路用于生成对于通过所述本地输入节点耦合的相关读出响应的仲裁分组，所述仲裁分组包含表示对于所述相关读出响应的数据通路配置的数据，所述仲裁控制电路还用于在准备将通过所述远程输入节点耦合的相关读出响应耦合到所述输出节点时，根据通过所述远程输入节点耦合的仲裁分组包括的数据来配置所述可配置的数据通路。
28、如权利要求27所述的存储器模块，其中，所述存储器集线器的可配置的数据通路包括：
多路复用器，其具有耦合到所述输出节点上的输出端以及耦合到所述仲裁控制电路上的控制节点；
旁路数据通路，其耦合到所述远程输入节点和所述多路复用器的第一输入端上；
本地队列，其具有耦合到所述本地输入节点上的输入端，并且还具有耦合到所述多路复用器的第二输入端上的输出端；以及
远程队列，其具有耦合到所述远程输入节点上的输入端，并且还具有耦合到所述多路复用器的第三输入端上的输出端，所述仲裁控制电路用于生成用于所述多路复用器的控制信号，以有选择地将所述旁路数据通路、本地队列或远程队列耦合到所述输出节点上。
29、如权利要求27所述的存储器模块，其中，所述存储器集线器的仲裁控制逻辑还用于生成用于所述仲裁分组的数据，所述数据用于区分所述仲裁分组和相关读出响应。
30、一种存储器模块，包括：
多个存储器设备；以及
存储器集线器，其通过存储器设备总线耦合到所述存储器设备上，以访问所述存储器设备，所述存储器集线器包括：
旁路数据通路，其耦合在输入节点和输出节点之间，在所述旁路数据通路上，所述旁路数据通路响应于被启用，在所述输入节点和输出节点之间耦合所述读出响应；以及
仲裁控制电路，耦合到所述旁路数据通路上，用于响应于从耦合到所述存储器集线器上的存储器设备中获取读出数据，生成仲裁分组，所述仲裁分组具有数据通路字段，所述数据通路字段含有用于启用上游存储器集线器的旁路数据通路的激活数据，所述仲裁控制电路还用于从下游存储器集线器接收仲裁分组并启用所述旁路数据通路以将从所述下游存储器集线器接收到的读出响应从所述输入节点耦合到所述输出节点。
31、如权利要求30所述的存储器模块，其中，所述存储器集线器还包括：
多路复用器，其具有耦合到所述输出节点上的输出端以及耦合到所述仲裁控制电路上的控制节点，所述多路复用器还具有耦合到所述旁路数据通路上的第一输入端；
本地队列，其具有耦合到本地输入节点上的输入端，并且还具有耦合到所述多路复用器的第二输入端上的输出端；以及
远程队列，其具有耦合到所述输入节点上的输入端，并且还具有耦合到所述多路复用器的第三输入端上的输出端，所述仲裁控制电路用于生成用于所述多路复用器的信号，以有选择地将所述旁路数据通路、本地队列或远程队列耦合到所述输出节点上。
32、一种基于处理器的系统，包括：
具有处理器总线的处理器；
耦合到所述处理器总线上的系统控制器，所述系统控制器具有外围设备端口，所述系统控制器还包括耦合到系统存储器端口上的控制器；
耦合到所述系统控制器的外围设备端口上的至少一个输入设备；
耦合到所述系统控制器的外围设备端口上的至少一个输出设备；
耦合到所述系统控制器的外围设备端口上的至少一个数据存储设备；
耦合到所述系统控制器上、用于在其上发送存储器请求和响应的存储器总线；以及
耦合到所述存储器总线上的多个存储器模块，所述模块中的每一个包括：
多个存储器设备；以及
存储器集线器，其通过存储器设备总线耦合到所述存储器设备上，以访问所述存储器设备，所述存储器集线器包括：
远程的和本地的输入节点，所述本地输入节点耦合到所述存储器设备总线上；
输出节点；
可配置的数据通路，其耦合到所述远程的和本地的输入节点上，并且还耦合到所述输出节点上，所述可配置的数据通路用于通过所述远程的和本地的输入节点将至少一个读出响应耦合到所述输出节点；以及
仲裁控制电路，其耦合到所述可配置的数据通路、输出节点以及远程输入节点上，所述仲裁控制电路用于生成对于通过所述本地输入节点耦合的相关读出响应的仲裁分组，所述仲裁分组包含表示对于所述相关读出响应的数据通路配置的数据，所述仲裁控制电路还用于在准备将通过所述远程输入节点耦合的相关读出响应耦合到所述输出节点时，根据通过所述远程输入节点耦合的仲裁分组包括的数据来配置所述可配置的数据通路。
33、如权利要求32所述的基于处理器的系统，其中，存储器集线器的可配置的数据通路包括：
多路复用器，其具有耦合到所述输出节点上的输出端以及耦合到所述仲裁控制电路上的控制节点；
旁路数据通路，其耦合到所述远程输入节点和所述多路复用器的第一输入端上；
本地队列，其具有耦合到所述本地输入节点上的输入端，并且还具有耦合到所述多路复用器的第二输入端上的输出端；以及
远程队列，其具有耦合到所述远程输入节点上的输入端，并且还具有耦合到所述多路复用器的第三输入端上的输出端，所述仲裁控制电路用于生成用于所述多路复用器的信号，以有选择地将所述旁路数据通路、本地队列或远程队列耦合到所述输出节点上。
34、如权利要求32所述的基于处理器的系统，其中，所述存储器集线器的仲裁控制逻辑还用于生成用于所述仲裁分组的数据，所述数据用于区分所述仲裁分组和相关读出响应。
35、一种基于处理器的系统，包括：
具有处理器总线的处理器；
耦合到所述处理器总线上的系统控制器，所述系统控制器具有外围设备端口，所述系统控制器还包括耦合到系统存储器端口上的控制器；
耦合到所述系统控制器的外围设备端口上的至少一个输入设备；
耦合到所述系统控制器的外围设备端口上的至少一个输出设备；
耦合到所述系统控制器的外围设备端口上的至少一个数据存储设备；
耦合到所述系统控制器上的、用于在其上发送存储器请求和响应的存储器总线；以及
耦合到所述存储器总线上的多个存储器模块，所述模块中每一个包括：
多个存储器设备；以及
存储器集线器，其通过存储器设备总线耦合到所述存储器设备上，以访问所述存储器设备，所述存储器集线器包括：
旁路数据通路，其耦合在输入节点和输出节点之间，在所述旁路数据通路上，所述旁路数据通路响应于被启用，在所述输入节点和输出节点之间耦合所述读出响应；以及
仲裁控制电路，耦合到所述旁路数据通路上，用于响应于从耦合到所述存储器集线器上的存储器设备中获取读出数据，生成仲裁分组，所述仲裁分组具有数据通路字段，所述数据通路字段含有用于启用上游存储器集线器的旁路数据通路的激活数据，所述仲裁控制电路还用于从下游存储器集线器接收仲裁分组并启用所述旁路数据通路以将从所述下游存储器集线器接收到的读出响应从所述输入节点耦合到所述输出节点。
36、如权利要求35所述的基于处理器的系统，其中，存储器集线器还包括：
多路复用器，其具有耦合到所述输出节点上的输出端以及耦合到所述仲裁控制电路上的控制节点，所述多路复用器还具有耦合到所述旁路数据通路上的第一输入端；
本地队列，其具有耦合到本地输入节点上的输入端，并且还具有耦合到所述多路复用器的第二输入端上的输出端；以及
远程队列，其具有耦合到所述输入节点上的输入端，并且还具有耦合到所述多路复用器的第三输入端上的输出端，所述仲裁控制电路用于生成用于所述多路复用器的控制信号，以有选择地将所述旁路数据通路、本地队列或远程队列耦合到所述输出节点上。
CNB2005800165501A 2004-03-24 2005-03-23 具有仲裁分组协议的存储器仲裁系统及方法 Active CN100444131C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/809,839 US7257683B2 (en) 2004-03-24 2004-03-24 Memory arbitration system and method having an arbitration packet protocol
US10/809,839 2004-03-24

Publications (2)

Publication Number Publication Date
CN1957332A true CN1957332A (zh) 2007-05-02
CN100444131C CN100444131C (zh) 2008-12-17

Family

ID=34991516

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800165501A Active CN100444131C (zh) 2004-03-24 2005-03-23 具有仲裁分组协议的存储器仲裁系统及方法

Country Status (7)

Country Link
US (5) US7257683B2 (zh)
EP (2) EP2472403B1 (zh)
JP (1) JP4445998B2 (zh)
KR (1) KR100800989B1 (zh)
CN (1) CN100444131C (zh)
AT (1) ATE556373T1 (zh)
WO (1) WO2005094459A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109716311A (zh) * 2016-09-29 2019-05-03 英特尔公司 用于执行分布式仲裁的系统、装置和方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7836252B2 (en) * 2002-08-29 2010-11-16 Micron Technology, Inc. System and method for optimizing interconnections of memory devices in a multichip module
US7039736B2 (en) * 2003-01-15 2006-05-02 Hewlett-Packard Development Company, L.P. Systems and methods for accessing bus-mastered system resources
US7133991B2 (en) * 2003-08-20 2006-11-07 Micron Technology, Inc. Method and system for capturing and bypassing memory transactions in a hub-based memory system
US7136958B2 (en) 2003-08-28 2006-11-14 Micron Technology, Inc. Multiple processor system and method including multiple memory hub modules
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US7788451B2 (en) 2004-02-05 2010-08-31 Micron Technology, Inc. Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system
US7366864B2 (en) 2004-03-08 2008-04-29 Micron Technology, Inc. Memory hub architecture having programmable lane widths
US7257683B2 (en) 2004-03-24 2007-08-14 Micron Technology, Inc. Memory arbitration system and method having an arbitration packet protocol
US6980042B2 (en) 2004-04-05 2005-12-27 Micron Technology, Inc. Delay line synchronizer apparatus and method
US7590797B2 (en) 2004-04-08 2009-09-15 Micron Technology, Inc. System and method for optimizing interconnections of components in a multichip memory module
US7363419B2 (en) 2004-05-28 2008-04-22 Micron Technology, Inc. Method and system for terminating write commands in a hub-based memory system
US7392331B2 (en) 2004-08-31 2008-06-24 Micron Technology, Inc. System and method for transmitting data packets in a computer system having a memory hub architecture
US7685392B2 (en) * 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
JP2007183816A (ja) * 2006-01-06 2007-07-19 Elpida Memory Inc メモリ制御装置
JP4829038B2 (ja) * 2006-08-17 2011-11-30 富士通株式会社 マルチプロセッサシステム
JP5669338B2 (ja) * 2007-04-26 2015-02-12 株式会社日立製作所 半導体装置
US8332680B2 (en) * 2007-08-13 2012-12-11 Rambus Inc. Methods and systems for operating memory in two modes
US8082482B2 (en) 2007-08-31 2011-12-20 International Business Machines Corporation System for performing error correction operations in a memory hub device of a memory module
US7899983B2 (en) * 2007-08-31 2011-03-01 International Business Machines Corporation Buffered memory module supporting double the memory device data width in the same physical space as a conventional memory module
US7861014B2 (en) 2007-08-31 2010-12-28 International Business Machines Corporation System for supporting partial cache line read operations to a memory module to reduce read data traffic on a memory channel
US7818497B2 (en) * 2007-08-31 2010-10-19 International Business Machines Corporation Buffered memory module supporting two independent memory channels
US7840748B2 (en) * 2007-08-31 2010-11-23 International Business Machines Corporation Buffered memory module with multiple memory device data interface ports supporting double the memory capacity
US8086936B2 (en) 2007-08-31 2011-12-27 International Business Machines Corporation Performing error correction at a memory device level that is transparent to a memory channel
US7865674B2 (en) 2007-08-31 2011-01-04 International Business Machines Corporation System for enhancing the memory bandwidth available through a memory module
US8019919B2 (en) 2007-09-05 2011-09-13 International Business Machines Corporation Method for enhancing the memory bandwidth available through a memory module
US8874810B2 (en) * 2007-11-26 2014-10-28 Spansion Llc System and method for read data buffering wherein analyzing policy determines whether to decrement or increment the count of internal or external buffers
US7770077B2 (en) * 2008-01-24 2010-08-03 International Business Machines Corporation Using cache that is embedded in a memory hub to replace failed memory cells in a memory subsystem
US7930470B2 (en) 2008-01-24 2011-04-19 International Business Machines Corporation System to enable a memory hub device to manage thermal conditions at a memory device level transparent to a memory controller
US7925825B2 (en) 2008-01-24 2011-04-12 International Business Machines Corporation System to support a full asynchronous interface within a memory hub device
US7930469B2 (en) * 2008-01-24 2011-04-19 International Business Machines Corporation System to provide memory system power reduction without reducing overall memory system performance
US7925826B2 (en) 2008-01-24 2011-04-12 International Business Machines Corporation System to increase the overall bandwidth of a memory channel by allowing the memory channel to operate at a frequency independent from a memory device frequency
US7925824B2 (en) 2008-01-24 2011-04-12 International Business Machines Corporation System to reduce latency by running a memory channel frequency fully asynchronous from a memory device frequency
US8140936B2 (en) 2008-01-24 2012-03-20 International Business Machines Corporation System for a combined error correction code and cyclic redundancy check code for a memory channel
US7717752B2 (en) * 2008-07-01 2010-05-18 International Business Machines Corporation 276-pin buffered memory module with enhanced memory system interconnect and features
US20100005206A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Automatic read data flow control in a cascade interconnect memory system
US20100005219A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation 276-pin buffered memory module with enhanced memory system interconnect and features
US20100005212A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Providing a variable frame format protocol in a cascade interconnected memory system
US20100005218A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Enhanced cascade interconnected memory system
US20100005220A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation 276-pin buffered memory module with enhanced memory system interconnect and features
US20100005214A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Enhancing bus efficiency in a memory system
US8234540B2 (en) 2008-07-01 2012-07-31 International Business Machines Corporation Error correcting code protected quasi-static bit communication on a high-speed bus
US7895374B2 (en) * 2008-07-01 2011-02-22 International Business Machines Corporation Dynamic segment sparing and repair in a memory system
TWI449043B (zh) * 2009-12-17 2014-08-11 Novatek Microelectronics Corp 高速記憶體系統
US8261121B2 (en) * 2009-12-24 2012-09-04 Nvidia Corporation Command latency reduction and command bandwidth maintenance in a memory circuit
US11099982B2 (en) * 2011-03-31 2021-08-24 Oracle International Corporation NUMA-aware garbage collection
US9357649B2 (en) 2012-05-08 2016-05-31 Inernational Business Machines Corporation 276-pin buffered memory card with enhanced memory system interconnect
US9519315B2 (en) 2013-03-12 2016-12-13 International Business Machines Corporation 276-pin buffered memory card with enhanced memory system interconnect
US9477733B2 (en) * 2013-03-15 2016-10-25 Uda, Lld Hierarchical, parallel models for extracting in real-time high-value information from data streams and system and method for creation of same
WO2019005105A1 (en) * 2017-06-30 2019-01-03 Intel Corporation ACTIVATION OF SPECULATIVE MEMORY
TWI658363B (zh) * 2017-10-20 2019-05-01 慧榮科技股份有限公司 儲存裝置以及其介面晶片
US11481342B2 (en) 2019-06-25 2022-10-25 Seagate Technology Llc Data storage system data access arbitration

Family Cites Families (289)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3742253A (en) * 1971-03-15 1973-06-26 Burroughs Corp Three state logic device with applications
US4078228A (en) 1975-03-24 1978-03-07 Ohkura Electric Co., Ltd. Loop data highway communication system
US4045781A (en) 1976-02-13 1977-08-30 Digital Equipment Corporation Memory module with selectable byte addressing for digital data processing system
US4245306A (en) * 1978-12-21 1981-01-13 Burroughs Corporation Selection of addressed processor in a multi-processor network
US4253146A (en) * 1978-12-21 1981-02-24 Burroughs Corporation Module for coupling computer-processors
US4253144A (en) * 1978-12-21 1981-02-24 Burroughs Corporation Multi-processor communication network
US4240143A (en) 1978-12-22 1980-12-16 Burroughs Corporation Hierarchical multi-processor network for memory sharing
US4608702A (en) 1984-12-21 1986-08-26 Advanced Micro Devices, Inc. Method for digital clock recovery from Manchester-encoded signals
US4724520A (en) * 1985-07-01 1988-02-09 United Technologies Corporation Modular multiport data hub
US4843263A (en) 1986-01-10 1989-06-27 Nec Corporation Clock timing controller for a plurality of LSI chips
US4707823A (en) 1986-07-21 1987-11-17 Chrysler Motors Corporation Fiber optic multiplexed data acquisition system
US4831520A (en) * 1987-02-24 1989-05-16 Digital Equipment Corporation Bus interface circuit for digital data processor
JPH07117863B2 (ja) * 1987-06-26 1995-12-18 株式会社日立製作所 オンラインシステムの再立上げ方式
US4891808A (en) * 1987-12-24 1990-01-02 Coherent Communication Systems Corp. Self-synchronizing multiplexer
US5251303A (en) 1989-01-13 1993-10-05 International Business Machines Corporation System for DMA block data transfer based on linked control blocks
US5442770A (en) 1989-01-24 1995-08-15 Nec Electronics, Inc. Triple port cache memory
US4953930A (en) 1989-03-15 1990-09-04 Ramtech, Inc. CPU socket supporting socket-to-socket optical communications
US4982185A (en) 1989-05-17 1991-01-01 Blh Electronics, Inc. System for synchronous measurement in a digital computer network
JPH03156795A (ja) 1989-11-15 1991-07-04 Toshiba Micro Electron Kk 半導体メモリ回路装置
US5327553A (en) * 1989-12-22 1994-07-05 Tandem Computers Incorporated Fault-tolerant computer system with /CONFIG filesystem
US5317752A (en) * 1989-12-22 1994-05-31 Tandem Computers Incorporated Fault-tolerant computer system with auto-restart after power-fall
US5313590A (en) * 1990-01-05 1994-05-17 Maspar Computer Corporation System having fixedly priorized and grouped by positions I/O lines for interconnecting router elements in plurality of stages within parrallel computer
JP2772103B2 (ja) 1990-03-28 1998-07-02 株式会社東芝 計算機システム立上げ方式
US5243703A (en) 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
BE1004668A3 (nl) 1991-04-02 1993-01-05 Bell Telephone Mfg Beschermingsinrichting voor een optische zender/ontvangerinrichting.
US5255239A (en) 1991-08-13 1993-10-19 Cypress Semiconductor Corporation Bidirectional first-in-first-out memory device with transparent and user-testable capabilities
US5461627A (en) 1991-12-24 1995-10-24 Rypinski; Chandos A. Access protocol for a common channel wireless network
JP2554816B2 (ja) 1992-02-20 1996-11-20 株式会社東芝 半導体記憶装置
DE4390991T1 (de) * 1992-03-06 1995-02-23 Rambus Inc Verfahren und Schaltungsanordnung zum Minimieren der Takt-Daten-Schieflage in einem Bussystem
US5355391A (en) 1992-03-06 1994-10-11 Rambus, Inc. High speed bus system
WO1993019422A1 (en) 1992-03-25 1993-09-30 Encore Computer U.S., Inc. Fiber optic memory coupling system
US5432907A (en) * 1992-05-12 1995-07-11 Network Resources Corporation Network hub with integrated bridge
US5270964A (en) 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
JPH05342084A (ja) 1992-06-08 1993-12-24 Matsushita Electric Ind Co Ltd データ記憶装置及びデータ記憶方法
US5821885A (en) 1994-07-29 1998-10-13 Discovision Associates Video decompression
GB2270780A (en) * 1992-09-21 1994-03-23 Ibm Scatter-gather in data processing systems.
JPH0713945A (ja) 1993-06-16 1995-01-17 Nippon Sheet Glass Co Ltd 演算処理部および制御・記憶部分離型マルチプロセッサ ・システムのバス構造
US5497494A (en) 1993-07-23 1996-03-05 International Business Machines Corporation Method for saving and restoring the state of a CPU executing code in protected mode
US5467455A (en) 1993-11-03 1995-11-14 Motorola, Inc. Data processing system and method for performing dynamic bus termination
US5729709A (en) * 1993-11-12 1998-03-17 Intel Corporation Memory controller with burst addressing circuit
US5502621A (en) * 1994-03-31 1996-03-26 Hewlett-Packard Company Mirrored pin assignment for two sided multi-chip layout
US5566325A (en) 1994-06-30 1996-10-15 Digital Equipment Corporation Method and apparatus for adaptive memory access
US6175571B1 (en) * 1994-07-22 2001-01-16 Network Peripherals, Inc. Distributed memory switching hub
US5978567A (en) 1994-07-27 1999-11-02 Instant Video Technologies Inc. System for distribution of interactive multimedia and linear programs by enabling program webs which include control scripts to define presentation by client transceiver
US5553070A (en) * 1994-09-13 1996-09-03 Riley; Robert E. Data link module for time division multiplexing control systems
JPH08123717A (ja) 1994-10-25 1996-05-17 Oki Electric Ind Co Ltd 半導体記憶装置
US6804760B2 (en) 1994-12-23 2004-10-12 Micron Technology, Inc. Method for determining a type of memory present in a system
US5715456A (en) * 1995-02-13 1998-02-03 International Business Machines Corporation Method and apparatus for booting a computer system without pre-installing an operating system
US5638534A (en) 1995-03-31 1997-06-10 Samsung Electronics Co., Ltd. Memory controller which executes read and write commands out of order
US5875352A (en) * 1995-11-03 1999-02-23 Sun Microsystems, Inc. Method and apparatus for multiple channel direct memory access control
US5834956A (en) * 1995-12-29 1998-11-10 Intel Corporation Core clock correction in a 2/N mode clocking scheme
US5966724A (en) 1996-01-11 1999-10-12 Micron Technology, Inc. Synchronous memory device with dual page and burst mode operations
US7681005B1 (en) 1996-01-11 2010-03-16 Micron Technology, Inc. Asynchronously-accessible memory device with mode selection circuitry for burst or pipelined operation
US5832250A (en) 1996-01-26 1998-11-03 Unisys Corporation Multi set cache structure having parity RAMs holding parity bits for tag data and for status data utilizing prediction circuitry that predicts and generates the needed parity bits
US5819304A (en) 1996-01-29 1998-10-06 Iowa State University Research Foundation, Inc. Random access memory assembly
US5659798A (en) 1996-02-02 1997-08-19 Blumrich; Matthias Augustin Method and system for initiating and loading DMA controller registers by using user-level programs
US5799048A (en) 1996-04-17 1998-08-25 Sun Microsystems, Inc. Phase detector for clock synchronization and recovery
US5687325A (en) 1996-04-19 1997-11-11 Chang; Web Application specific field programmable gate array
US6064706A (en) 1996-05-01 2000-05-16 Alcatel Usa, Inc. Apparatus and method of desynchronizing synchronously mapped asynchronous data
US5815681A (en) * 1996-05-21 1998-09-29 Elonex Plc Ltd. Integrated network switching hub and bus structure
US5818844A (en) 1996-06-06 1998-10-06 Advanced Micro Devices, Inc. Address generation and data path arbitration to and from SRAM to accommodate multiple transmitted packets
US5900020A (en) * 1996-06-27 1999-05-04 Sequent Computer Systems, Inc. Method and apparatus for maintaining an order of write operations by processors in a multiprocessor computer to maintain memory consistency
US5875454A (en) * 1996-07-24 1999-02-23 International Business Machiness Corporation Compressed data cache storage system
JPH1049511A (ja) 1996-08-02 1998-02-20 Oki Electric Ind Co Ltd １チップマイクロコンピュータ
JP4070255B2 (ja) 1996-08-13 2008-04-02 富士通株式会社 半導体集積回路
TW304288B (en) * 1996-08-16 1997-05-01 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor
US5706224A (en) * 1996-10-10 1998-01-06 Quality Semiconductor, Inc. Content addressable memory and random access memory partition circuit
US6272600B1 (en) 1996-11-15 2001-08-07 Hyundai Electronics America Memory request reordering in a data processing system
US6167486A (en) 1996-11-18 2000-12-26 Nec Electronics, Inc. Parallel access virtual channel memory system with cacheable channels
JPH10283301A (ja) 1996-12-19 1998-10-23 Texas Instr Inc <Ti> アドレスとデータをメモリモジュールへ分配する装置及び方法
KR100239716B1 (ko) 1996-12-30 2000-01-15 김영환 소형 컴퓨터 시스템 인터페이스 콘트롤러의 진단 테스트 장치
US6308248B1 (en) * 1996-12-31 2001-10-23 Compaq Computer Corporation Method and system for allocating memory space using mapping controller, page table and frame numbers
US6031241A (en) * 1997-03-11 2000-02-29 University Of Central Florida Capillary discharge extreme ultraviolet lamp source for EUV microlithography and other related applications
US6271582B1 (en) 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
KR100202385B1 (ko) 1997-06-04 1999-06-15 윤종용 Hdlc를 이용한 반이중 통신용 송신 장치
US5946712A (en) 1997-06-04 1999-08-31 Oak Technology, Inc. Apparatus and method for reading data from synchronous memory
US6044429A (en) * 1997-07-10 2000-03-28 Micron Technology, Inc. Method and apparatus for collision-free data transfers in a memory device with selectable data or address paths
US6073190A (en) * 1997-07-18 2000-06-06 Micron Electronics, Inc. System for dynamic buffer allocation comprising control logic for controlling a first address buffer and a first data buffer as a matched pair
US6243769B1 (en) * 1997-07-18 2001-06-05 Micron Technology, Inc. Dynamic buffer allocation for a computer system
US6760833B1 (en) 1997-08-01 2004-07-06 Micron Technology, Inc. Split embedded DRAM processor
US6105075A (en) 1997-08-05 2000-08-15 Adaptec, Inc. Scatter gather memory system for a hardware accelerated command interpreter engine
US6137780A (en) 1997-08-07 2000-10-24 At&T Corp Apparatus and method to monitor communication system status
JP4014708B2 (ja) 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
US6249802B1 (en) * 1997-09-19 2001-06-19 Silicon Graphics, Inc. Method, system, and computer program product for allocating physical memory in a distributed shared memory network
US6473439B1 (en) * 1997-10-10 2002-10-29 Rambus Incorporated Method and apparatus for fail-safe resynchronization with minimum latency
JPH11120120A (ja) 1997-10-13 1999-04-30 Fujitsu Ltd カードバス用インターフェース回路及びそれを有するカードバス用ｐｃカード
FR2770008B1 (fr) 1997-10-16 2001-10-12 Alsthom Cge Alkatel Dispositif de communication entre plusieurs processeurs
US5987196A (en) 1997-11-06 1999-11-16 Micron Technology, Inc. Semiconductor structure having an optical signal path in a substrate and method for forming the same
US6098158A (en) 1997-12-18 2000-08-01 International Business Machines Corporation Software-enabled fast boot
US6014721A (en) 1998-01-07 2000-01-11 International Business Machines Corporation Method and system for transferring data between buses having differing ordering policies
US6023726A (en) * 1998-01-20 2000-02-08 Netscape Communications Corporation User configurable prefetch control system for enabling client to prefetch documents from a network server
US6721860B2 (en) * 1998-01-29 2004-04-13 Micron Technology, Inc. Method for bus capacitance reduction
GB2333896B (en) * 1998-01-31 2003-04-09 Mitel Semiconductor Ab Vertical cavity surface emitting laser
US6742098B1 (en) * 2000-10-03 2004-05-25 Intel Corporation Dual-port buffer-to-memory interface
US7024518B2 (en) 1998-02-13 2006-04-04 Intel Corporation Dual-port buffer-to-memory interface
US6186400B1 (en) * 1998-03-20 2001-02-13 Symbol Technologies, Inc. Bar code reader with an integrated scanning component module mountable on printed circuit board
US6038630A (en) * 1998-03-24 2000-03-14 International Business Machines Corporation Shared access control device for integrated system with multiple functional units accessing external structures over multiple data buses
US6079008A (en) * 1998-04-03 2000-06-20 Patton Electronics Co. Multiple thread multiple data predictive coded parallel processing system and method
US6247107B1 (en) * 1998-04-06 2001-06-12 Advanced Micro Devices, Inc. Chipset configured to perform data-directed prefetching
JPH11316617A (ja) 1998-05-01 1999-11-16 Mitsubishi Electric Corp 半導体回路装置
KR100283243B1 (ko) 1998-05-11 2001-03-02 구자홍 운영체제의 부팅방법
US6167465A (en) 1998-05-20 2000-12-26 Aureal Semiconductor, Inc. System for managing multiple DMA connections between a peripheral device and a memory and performing real-time operations on data carried by a selected DMA connection
TW434756B (en) 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
US6405280B1 (en) * 1998-06-05 2002-06-11 Micron Technology, Inc. Packet-oriented synchronous DRAM interface supporting a plurality of orderings for data block transfers within a burst sequence
US6134624A (en) 1998-06-08 2000-10-17 Storage Technology Corporation High bandwidth cache system
US6301637B1 (en) 1998-06-08 2001-10-09 Storage Technology Corporation High performance data paths
US6067649A (en) * 1998-06-10 2000-05-23 Compaq Computer Corporation Method and apparatus for a low power self test of a memory subsystem
US6453377B1 (en) * 1998-06-16 2002-09-17 Micron Technology, Inc. Computer including optical interconnect, memory unit, and method of assembling a computer
US6289068B1 (en) 1998-06-22 2001-09-11 Xilinx, Inc. Delay lock loop with clock phase shifter
JP2000011640A (ja) 1998-06-23 2000-01-14 Nec Corp 半導体記憶装置
FR2780535B1 (fr) * 1998-06-25 2000-08-25 Inst Nat Rech Inf Automat Dispositif de traitement de donnees d'acquisition, notamment de donnees d'image
JP3178423B2 (ja) 1998-07-03 2001-06-18 日本電気株式会社 バーチャルチャネルｓｄｒａｍ
US7002982B1 (en) * 1998-07-08 2006-02-21 Broadcom Corporation Apparatus and method for storing data
US6286083B1 (en) 1998-07-08 2001-09-04 Compaq Computer Corporation Computer system with adaptive memory arbitration scheme
JP3248617B2 (ja) * 1998-07-14 2002-01-21 日本電気株式会社 半導体記憶装置
US6272609B1 (en) 1998-07-31 2001-08-07 Micron Electronics, Inc. Pipelined memory controller
US6061296A (en) * 1998-08-17 2000-05-09 Vanguard International Semiconductor Corporation Multiple data clock activation with programmable delay for use in multiple CAS latency memory devices
US6219725B1 (en) * 1998-08-28 2001-04-17 Hewlett-Packard Company Method and apparatus for performing direct memory access transfers involving non-sequentially-addressable memory locations
US6029250A (en) * 1998-09-09 2000-02-22 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing offset between a clock signal and digital signals transmitted coincident with that clock signal, and memory device and system using same
US6622188B1 (en) 1998-09-30 2003-09-16 International Business Machines Corporation 12C bus expansion apparatus and method therefor
US6587912B2 (en) 1998-09-30 2003-07-01 Intel Corporation Method and apparatus for implementing multiple memory buses on a memory module
US6910109B2 (en) * 1998-09-30 2005-06-21 Intel Corporation Tracking memory page state
TW498215B (en) 1998-10-30 2002-08-11 Ind Tech Res Inst Ring topology network switch using dual-port memory
US6243831B1 (en) * 1998-10-31 2001-06-05 Compaq Computer Corporation Computer system with power loss protection mechanism
JP3248500B2 (ja) * 1998-11-12 2002-01-21 日本電気株式会社 半導体記憶装置およびそのデータ読み出し方法
US6434639B1 (en) 1998-11-13 2002-08-13 Intel Corporation System for combining requests associated with one or more memory locations that are collectively associated with a single cache line to furnish a single memory operation
US6453370B1 (en) 1998-11-16 2002-09-17 Infineion Technologies Ag Using of bank tag registers to avoid a background operation collision in memory systems
US6425021B1 (en) 1998-11-16 2002-07-23 Lsi Logic Corporation System for transferring data packets of different context utilizing single interface and concurrently processing data packets of different contexts
US6438622B1 (en) 1998-11-17 2002-08-20 Intel Corporation Multiprocessor system including a docking system
US6100735A (en) 1998-11-19 2000-08-08 Centillium Communications, Inc. Segmented dual delay-locked loop for precise variable-phase clock generation
US6430696B1 (en) 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
US6463059B1 (en) 1998-12-04 2002-10-08 Koninklijke Philips Electronics N.V. Direct memory access execution engine with indirect addressing of circular queues in addition to direct memory addressing
US6349363B2 (en) * 1998-12-08 2002-02-19 Intel Corporation Multi-section cache with different attributes for each section
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
US6067262A (en) * 1998-12-11 2000-05-23 Lsi Logic Corporation Redundancy analysis for embedded memories with built-in self test and built-in self repair
FR2787600B1 (fr) 1998-12-17 2001-11-16 St Microelectronics Sa Memoire tampon associee a plusieurs canaux de communication de donnees
US6487556B1 (en) 1998-12-18 2002-11-26 International Business Machines Corporation Method and system for providing an associative datastore within a data processing system
US6191663B1 (en) * 1998-12-22 2001-02-20 Intel Corporation Echo reduction on bit-serial, multi-drop bus
US6367074B1 (en) * 1998-12-28 2002-04-02 Intel Corporation Operation of a system
US6598154B1 (en) 1998-12-29 2003-07-22 Intel Corporation Precoding branch instructions to reduce branch-penalty in pipelined processors
US6061263A (en) * 1998-12-29 2000-05-09 Intel Corporation Small outline rambus in-line memory module
US6324485B1 (en) 1999-01-26 2001-11-27 Newmillennia Solutions, Inc. Application specific automated test equipment system for testing integrated circuit devices in a native environment
CN100359601C (zh) 1999-02-01 2008-01-02 株式会社日立制作所 半导体集成电路和非易失性存储器元件
US6327650B1 (en) 1999-02-12 2001-12-04 Vsli Technology, Inc. Pipelined multiprocessing with upstream processor concurrently writing to local register and to register of downstream processor
US6285349B1 (en) 1999-02-26 2001-09-04 Intel Corporation Correcting non-uniformity in displays
US6564329B1 (en) * 1999-03-16 2003-05-13 Linkup Systems Corporation System and method for dynamic clock generation
US6496909B1 (en) 1999-04-06 2002-12-17 Silicon Graphics, Inc. Method for managing concurrent access to virtual memory data structures
US6381190B1 (en) * 1999-05-13 2002-04-30 Nec Corporation Semiconductor memory device in which use of cache can be selected
US6233376B1 (en) * 1999-05-18 2001-05-15 The United States Of America As Represented By The Secretary Of The Navy Embedded fiber optic circuit boards and integrated circuits
JP3376315B2 (ja) 1999-05-18 2003-02-10 日本電気株式会社 ビット同期回路
US6449308B1 (en) 1999-05-25 2002-09-10 Intel Corporation High-speed digital distribution system
US6294937B1 (en) 1999-05-25 2001-09-25 Lsi Logic Corporation Method and apparatus for self correcting parallel I/O circuitry
JP3721283B2 (ja) 1999-06-03 2005-11-30 株式会社日立製作所 主記憶共有型マルチプロセッサシステム
TW548547B (en) 1999-06-18 2003-08-21 Ibm Method and system for maintaining cache coherency for write-through store operations in a multiprocessor system
JP2001014840A (ja) * 1999-06-24 2001-01-19 Nec Corp 複数ラインバッファ型メモリｌｓｉ
US6434736B1 (en) 1999-07-08 2002-08-13 Intel Corporation Location based timing scheme in memory design
US6401213B1 (en) * 1999-07-09 2002-06-04 Micron Technology, Inc. Timing circuit for high speed memory
US6477592B1 (en) 1999-08-06 2002-11-05 Integrated Memory Logic, Inc. System for I/O interfacing for semiconductor chip utilizing addition of reference element to each data element in first data stream and interpret to recover data elements of second data stream
US6629220B1 (en) 1999-08-20 2003-09-30 Intel Corporation Method and apparatus for dynamic arbitration between a first queue and a second queue based on a high priority transaction type
US6493803B1 (en) 1999-08-23 2002-12-10 Advanced Micro Devices, Inc. Direct memory access controller with channel width configurability support
US6539490B1 (en) * 1999-08-30 2003-03-25 Micron Technology, Inc. Clock distribution without clock delay or skew
US6552564B1 (en) * 1999-08-30 2003-04-22 Micron Technology, Inc. Technique to reduce reflections and ringing on CMOS interconnections
US6307769B1 (en) 1999-09-02 2001-10-23 Micron Technology, Inc. Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices
US6594713B1 (en) 1999-09-10 2003-07-15 Texas Instruments Incorporated Hub interface unit and application unit interfaces for expanded direct memory access processor
US6467013B1 (en) 1999-09-30 2002-10-15 Intel Corporation Memory transceiver to couple an additional memory channel to an existing memory channel
US6438668B1 (en) 1999-09-30 2002-08-20 Apple Computer, Inc. Method and apparatus for reducing power consumption in a digital processing system
US6636912B2 (en) * 1999-10-07 2003-10-21 Intel Corporation Method and apparatus for mode selection in a computer system
US6421744B1 (en) 1999-10-25 2002-07-16 Motorola, Inc. Direct memory access controller and method therefor
US6633576B1 (en) * 1999-11-04 2003-10-14 William Melaragni Apparatus and method for interleaved packet storage
KR100319292B1 (ko) 1999-12-02 2002-01-05 윤종용 빠른 부팅 속도를 갖는 컴퓨터 시스템 및 그 방법
JP2001161912A (ja) 1999-12-09 2001-06-19 Maruhon Ind Co Ltd パチンコ機における遊技球の発射異常報知装置
US6501471B1 (en) 1999-12-13 2002-12-31 Intel Corporation Volume rendering
JP3546788B2 (ja) * 1999-12-20 2004-07-28 日本電気株式会社 メモリ制御回路
JP3356747B2 (ja) 1999-12-22 2002-12-16 エヌイーシーマイクロシステム株式会社 半導体記憶装置
US6628294B1 (en) 1999-12-31 2003-09-30 Intel Corporation Prefetching of virtual-to-physical address translation for display data
KR100343383B1 (ko) * 2000-01-05 2002-07-15 윤종용 반도체 메모리 장치 및 이 장치의 데이터 샘플링 방법
US6297702B1 (en) 2000-01-10 2001-10-02 Honeywell International Inc. Phase lock loop system and method
US6745275B2 (en) * 2000-01-25 2004-06-01 Via Technologies, Inc. Feedback system for accomodating different memory module loading
US6823023B1 (en) 2000-01-31 2004-11-23 Intel Corporation Serial bus communication system
US6185352B1 (en) * 2000-02-24 2001-02-06 Siecor Operations, Llc Optical fiber ribbon fan-out cables
JP2001265539A (ja) 2000-03-16 2001-09-28 Fuji Xerox Co Ltd アレイ型記憶装置及び情報処理システム
JP2001274323A (ja) * 2000-03-24 2001-10-05 Hitachi Ltd 半導体装置とそれを搭載した半導体モジュール、および半導体装置の製造方法
US6728800B1 (en) * 2000-06-28 2004-04-27 Intel Corporation Efficient performance based scheduling mechanism for handling multiple TLB operations
US6594722B1 (en) 2000-06-29 2003-07-15 Intel Corporation Mechanism for managing multiple out-of-order packet streams in a PCI host bridge
US6799268B1 (en) 2000-06-30 2004-09-28 Intel Corporation Branch ordering buffer
JP2002014875A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体集積回路、半導体集積回路のメモリリペア方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
US6754812B1 (en) * 2000-07-06 2004-06-22 Intel Corporation Hardware predication for conditional instruction path branching
US6816947B1 (en) 2000-07-20 2004-11-09 Silicon Graphics, Inc. System and method for memory arbitration
US6845409B1 (en) * 2000-07-25 2005-01-18 Sun Microsystems, Inc. Data exchange methods for a switch which selectively forms a communication channel between a processing unit and multiple devices
US6625687B1 (en) 2000-09-18 2003-09-23 Intel Corporation Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing
US6453393B1 (en) 2000-09-18 2002-09-17 Intel Corporation Method and apparatus for interfacing to a computer memory
US6526483B1 (en) * 2000-09-20 2003-02-25 Broadcom Corporation Page open hint in transactions
US6523093B1 (en) * 2000-09-29 2003-02-18 Intel Corporation Prefetch buffer allocation and filtering system
US6523092B1 (en) * 2000-09-29 2003-02-18 Intel Corporation Cache line replacement policy enhancement to avoid memory page thrashing
US6859208B1 (en) 2000-09-29 2005-02-22 Intel Corporation Shared translation address caching
US6658509B1 (en) 2000-10-03 2003-12-02 Intel Corporation Multi-tier point-to-point ring memory interface
US7187742B1 (en) * 2000-10-06 2007-03-06 Xilinx, Inc. Synchronized multi-output digital clock manager
US6792059B2 (en) 2000-11-30 2004-09-14 Trw Inc. Early/on-time/late gate bit synchronizer
US6631440B2 (en) 2000-11-30 2003-10-07 Hewlett-Packard Development Company Method and apparatus for scheduling memory calibrations based on transactions
TW502174B (en) 2000-12-08 2002-09-11 Silicon Integrated Sys Corp Pipelined SDRAM memory controller to optimize bus utilization
US6807630B2 (en) 2000-12-15 2004-10-19 International Business Machines Corporation Method for fast reinitialization wherein a saved system image of an operating system is transferred into a primary memory from a secondary memory
US6801994B2 (en) 2000-12-20 2004-10-05 Microsoft Corporation Software management systems and methods for automotive computing devices
US6622227B2 (en) 2000-12-27 2003-09-16 Intel Corporation Method and apparatus for utilizing write buffers in memory control/interface
US6751703B2 (en) * 2000-12-27 2004-06-15 Emc Corporation Data storage systems and methods which utilize an on-board cache
US6493250B2 (en) 2000-12-28 2002-12-10 Intel Corporation Multi-tier point-to-point buffered memory interface
US20020118692A1 (en) 2001-01-04 2002-08-29 Oberman Stuart F. Ensuring proper packet ordering in a cut-through and early-forwarding network switch
CN1181438C (zh) * 2001-01-18 2004-12-22 深圳市中兴集成电路设计有限责任公司 异步时钟域设备对共享存储装置访问的控制方法
US6889304B2 (en) * 2001-02-28 2005-05-03 Rambus Inc. Memory device supporting a dynamically configurable core organization
DE10110469A1 (de) 2001-03-05 2002-09-26 Infineon Technologies Ag Integrierter Speicher und Verfahren zum Testen und Reparieren desselben
US6877079B2 (en) 2001-03-06 2005-04-05 Samsung Electronics Co., Ltd. Memory system having point-to-point bus configuration
US6782435B2 (en) 2001-03-26 2004-08-24 Intel Corporation Device for spatially and temporally reordering for data between a processor, memory and peripherals
JP4035963B2 (ja) * 2001-03-27 2008-01-23 日産自動車株式会社 内燃機関の制御装置
US6904499B2 (en) 2001-03-30 2005-06-07 Intel Corporation Controlling cache memory in external chipset using processor
US7107399B2 (en) 2001-05-11 2006-09-12 International Business Machines Corporation Scalable memory
US6670959B2 (en) * 2001-05-18 2003-12-30 Sun Microsystems, Inc. Method and apparatus for reducing inefficiencies in shared memory devices
SE524110C2 (sv) 2001-06-06 2004-06-29 Kvaser Consultant Ab Anordning och förfarande vid system med lokalt utplacerade modulenheter samt kontaktenhet för anslutning av sådan modulenhet
US6697926B2 (en) * 2001-06-06 2004-02-24 Micron Technology, Inc. Method and apparatus for determining actual write latency and accurately aligning the start of data capture with the arrival of data at a memory device
US6920533B2 (en) * 2001-06-27 2005-07-19 Intel Corporation System boot time reduction method
US20030005344A1 (en) * 2001-06-29 2003-01-02 Bhamidipati Sriram M. Synchronizing data with a capture pulse and synchronizer
US6721195B2 (en) * 2001-07-12 2004-04-13 Micron Technology, Inc. Reversed memory module socket and motherboard incorporating same
US6665498B1 (en) 2001-07-20 2003-12-16 Wenbin Jiang High-speed optical data links
US6792496B2 (en) 2001-08-02 2004-09-14 Intel Corporation Prefetching data for peripheral component interconnect devices
US6904556B2 (en) * 2001-08-09 2005-06-07 Emc Corporation Systems and methods which utilize parity sets
US6681292B2 (en) * 2001-08-27 2004-01-20 Intel Corporation Distributed read and write caching implementation for optimized input/output applications
US6889331B2 (en) 2001-08-29 2005-05-03 Analog Devices, Inc. Dynamic voltage control method and apparatus
US7941056B2 (en) * 2001-08-30 2011-05-10 Micron Technology, Inc. Optical interconnect in high-speed memory systems
US6665202B2 (en) 2001-09-25 2003-12-16 Integrated Device Technology, Inc. Content addressable memory (CAM) devices that can identify highest priority matches in non-sectored CAM arrays and methods of operating same
US6718440B2 (en) * 2001-09-28 2004-04-06 Intel Corporation Memory access latency hiding with hint buffer
DE10153657C2 (de) * 2001-10-31 2003-11-06 Infineon Technologies Ag Anordnung zur Datenübertragung in einem Halbleiterspeichersystem und Datenübertragungsverfahren dafür
US6886048B2 (en) * 2001-11-15 2005-04-26 Hewlett-Packard Development Company, L.P. Techniques for processing out-of-order requests in a processor-based system
US6646929B1 (en) 2001-12-05 2003-11-11 Lsi Logic Corporation Methods and structure for read data synchronization with minimal latency
KR100454123B1 (ko) 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
US6775747B2 (en) 2002-01-03 2004-08-10 Intel Corporation System and method for performing page table walks on speculative software prefetch operations
US6804764B2 (en) 2002-01-22 2004-10-12 Mircron Technology, Inc. Write clock and data window tuning based on rank select
US6670833B2 (en) 2002-01-23 2003-12-30 Intel Corporation Multiple VCO phase lock loop architecture
US7006533B2 (en) 2002-02-19 2006-02-28 Intel Corporation Method and apparatus for hublink read return streaming
US20040022094A1 (en) * 2002-02-25 2004-02-05 Sivakumar Radhakrishnan Cache usage for concurrent multiple streams
US6725306B2 (en) 2002-02-27 2004-04-20 Lsi Logic Corporation DEBUG mode for a data bus
US6774687B2 (en) 2002-03-11 2004-08-10 Micron Technology, Inc. Method and apparatus for characterizing a delay locked loop
US6795899B2 (en) 2002-03-22 2004-09-21 Intel Corporation Memory system with burst length shorter than prefetch length
US6735682B2 (en) * 2002-03-28 2004-05-11 Intel Corporation Apparatus and method for address calculation
US7110400B2 (en) 2002-04-10 2006-09-19 Integrated Device Technology, Inc. Random access memory architecture and serial interface with continuous packet handling capability
JP2003309564A (ja) 2002-04-17 2003-10-31 Mitsubishi Electric Corp マイクロコンピュータシステムおよびそれに使用されるトランシーバ
US20030217223A1 (en) 2002-05-14 2003-11-20 Infineon Technologies North America Corp. Combined command set
US7133972B2 (en) 2002-06-07 2006-11-07 Micron Technology, Inc. Memory hub with internal cache and/or memory access prediction
US6731548B2 (en) 2002-06-07 2004-05-04 Micron Technology, Inc. Reduced power registered memory module and method
US6898674B2 (en) 2002-06-11 2005-05-24 Intel Corporation Apparatus, method, and system for synchronizing information prefetch between processors and memory controllers
US7486894B2 (en) 2002-06-25 2009-02-03 Finisar Corporation Transceiver module and integrated circuit with dual eye openers
CN1300707C (zh) * 2002-07-23 2007-02-14 华为技术有限公司 外部sdram读写处理方法
DE10234934A1 (de) * 2002-07-31 2004-03-18 Advanced Micro Devices, Inc., Sunnyvale Antwortreihenwiederherstellungsmechanismus
US7117316B2 (en) 2002-08-05 2006-10-03 Micron Technology, Inc. Memory hub and access method having internal row caching
US7149874B2 (en) * 2002-08-16 2006-12-12 Micron Technology, Inc. Memory hub bypass circuit and method
US6820181B2 (en) 2002-08-29 2004-11-16 Micron Technology, Inc. Method and system for controlling memory accesses to memory modules having a memory hub architecture
US7836252B2 (en) * 2002-08-29 2010-11-16 Micron Technology, Inc. System and method for optimizing interconnections of memory devices in a multichip module
US6667926B1 (en) 2002-09-09 2003-12-23 Silicon Integrated Systems Corporation Memory read/write arbitration method
US7102907B2 (en) * 2002-09-09 2006-09-05 Micron Technology, Inc. Wavelength division multiplexed memory module, memory system and method
US6821029B1 (en) 2002-09-10 2004-11-23 Xilinx, Inc. High speed serial I/O technology using an optical link
US6811320B1 (en) 2002-11-13 2004-11-02 Russell Mistretta Abbott System for connecting a fiber optic cable to an electronic device
DE10255937B4 (de) 2002-11-29 2005-03-17 Advanced Micro Devices, Inc., Sunnyvale Ordnungsregelgesteuerte Befehlsspeicherung
US6978351B2 (en) 2002-12-30 2005-12-20 Intel Corporation Method and system to improve prefetching operations
US7366423B2 (en) 2002-12-31 2008-04-29 Intel Corporation System having multiple agents on optical and electrical bus
US6961259B2 (en) 2003-01-23 2005-11-01 Micron Technology, Inc. Apparatus and methods for optically-coupled memory systems
US7469316B2 (en) 2003-02-10 2008-12-23 Intel Corporation Buffered writes and memory page control
JP3841762B2 (ja) 2003-02-18 2006-11-01 ファナック株式会社 サーボモータ制御システム
US7020757B2 (en) 2003-03-27 2006-03-28 Hewlett-Packard Development Company, L.P. Providing an arrangement of memory devices to enable high-speed data access
US7366854B2 (en) 2003-05-08 2008-04-29 Hewlett-Packard Development Company, L.P. Systems and methods for scheduling memory requests utilizing multi-level arbitration
US7421525B2 (en) 2003-05-13 2008-09-02 Advanced Micro Devices, Inc. System including a host connected to a plurality of memory modules via a serial memory interconnect
US7386768B2 (en) 2003-06-05 2008-06-10 Intel Corporation Memory channel with bit lane fail-over
US6937076B2 (en) 2003-06-11 2005-08-30 Micron Technology, Inc. Clock synchronizing apparatus and method using frequency dependent variable delay
US20050015426A1 (en) * 2003-07-14 2005-01-20 Woodruff Robert J. Communicating data over a communication link
US7174432B2 (en) * 2003-08-19 2007-02-06 Nvidia Corporation Asynchronous, independent and multiple process shared memory system in an adaptive computing architecture
US7133991B2 (en) 2003-08-20 2006-11-07 Micron Technology, Inc. Method and system for capturing and bypassing memory transactions in a hub-based memory system
US7136958B2 (en) 2003-08-28 2006-11-14 Micron Technology, Inc. Multiple processor system and method including multiple memory hub modules
US7120743B2 (en) * 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US7177211B2 (en) * 2003-11-13 2007-02-13 Intel Corporation Memory channel test fixture and method
US7098714B2 (en) 2003-12-08 2006-08-29 Micron Technology, Inc. Centralizing the lock point of a synchronous circuit
US7529800B2 (en) 2003-12-18 2009-05-05 International Business Machines Corporation Queuing of conflicted remotely received transactions
US7181584B2 (en) * 2004-02-05 2007-02-20 Micron Technology, Inc. Dynamic command and/or address mirroring system and method for memory modules
US7788451B2 (en) 2004-02-05 2010-08-31 Micron Technology, Inc. Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system
US7412574B2 (en) 2004-02-05 2008-08-12 Micron Technology, Inc. System and method for arbitration of memory responses in a hub-based memory system
US7257683B2 (en) 2004-03-24 2007-08-14 Micron Technology, Inc. Memory arbitration system and method having an arbitration packet protocol
US7447240B2 (en) 2004-03-29 2008-11-04 Micron Technology, Inc. Method and system for synchronizing communications links in a hub-based memory system
US6980042B2 (en) 2004-04-05 2005-12-27 Micron Technology, Inc. Delay line synchronizer apparatus and method
US7363419B2 (en) 2004-05-28 2008-04-22 Micron Technology, Inc. Method and system for terminating write commands in a hub-based memory system
US7046060B1 (en) * 2004-10-27 2006-05-16 Infineon Technologies, Ag Method and apparatus compensating for frequency drift in a delay locked loop
US7116143B2 (en) 2004-12-30 2006-10-03 Micron Technology, Inc. Synchronous clock generator including duty cycle correction
JP4812016B2 (ja) 2006-07-25 2011-11-09 ダイコク電機株式会社 遊技機用ドラム式表示装置
US7768325B2 (en) 2008-04-23 2010-08-03 International Business Machines Corporation Circuit and design structure for synchronizing multiple digital signals

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109716311A (zh) * 2016-09-29 2019-05-03 英特尔公司 用于执行分布式仲裁的系统、装置和方法
CN109716311B (zh) * 2016-09-29 2023-12-05 英特尔公司 用于执行分布式仲裁的系统、装置和方法

Also Published As

Publication number Publication date
KR100800989B1 (ko) 2008-02-05
EP2472403B1 (en) 2014-06-04
US20140108746A1 (en) 2014-04-17
CN100444131C (zh) 2008-12-17
EP1738264A2 (en) 2007-01-03
US7257683B2 (en) 2007-08-14
US9032166B2 (en) 2015-05-12
EP1738264A4 (en) 2007-10-03
US7412571B2 (en) 2008-08-12
ATE556373T1 (de) 2012-05-15
US8555006B2 (en) 2013-10-08
EP1738264B1 (en) 2012-05-02
WO2005094459A2 (en) 2005-10-13
KR20070065261A (ko) 2007-06-22
US20070180171A1 (en) 2007-08-02
US8082404B2 (en) 2011-12-20
EP2472403A3 (en) 2012-11-28
JP4445998B2 (ja) 2010-04-07
US20080294856A1 (en) 2008-11-27
WO2005094459A3 (en) 2006-08-31
EP2472403A2 (en) 2012-07-04
JP2007531119A (ja) 2007-11-01
US20120066461A1 (en) 2012-03-15
US20050216677A1 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
CN100444131C (zh) 具有仲裁分组协议的存储器仲裁系统及方法
CN100595720C (zh) 用于基于集线器的存储系统中直接存储器访问的设备和方法
EP1738267B1 (en) System and method for organizing data transfers with memory hub memory modules
US6393512B1 (en) Circuit and method for detecting bank conflicts in accessing adjacent banks
US6820181B2 (en) Method and system for controlling memory accesses to memory modules having a memory hub architecture
US7308526B2 (en) Memory controller module having independent memory controllers for different memory types
US8589643B2 (en) Arbitration system and method for memory responses in a hub-based memory system
EP0993680B1 (en) Method and apparatus in a packet routing switch for controlling access at different data rates to a shared memory
US6507886B1 (en) Scheduler for avoiding bank conflicts in issuing concurrent requests to main memory
EP1754229A2 (en) System and method for improving performance in computer memory systems supporting multiple memory access latencies
US20120117286A1 (en) Interface Devices And Systems Including The Same
US20020184453A1 (en) Data bus system including posted reads and writes
US5687393A (en) System for controlling responses to requests over a data bus between a plurality of master controllers and a slave storage controller by inserting control characters
US20040199706A1 (en) Apparatus for use in a computer systems
US20120210029A1 (en) Interface device and system including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant