JP2007520883A - 垂直型ｆｉｎ−ｆｅｔｍｏｓデバイス - Google Patents

垂直型ｆｉｎ−ｆｅｔｍｏｓデバイス Download PDF

Info

Publication number
JP2007520883A
JP2007520883A JP2006551016A JP2006551016A JP2007520883A JP 2007520883 A JP2007520883 A JP 2007520883A JP 2006551016 A JP2006551016 A JP 2006551016A JP 2006551016 A JP2006551016 A JP 2006551016A JP 2007520883 A JP2007520883 A JP 2007520883A
Authority
JP
Japan
Prior art keywords
fin
gate
source
vertical
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006551016A
Other languages
English (en)
Other versions
JP4717014B2 (ja
Inventor
ビーントナー、ヨッヒェン
チダンバーラオ、デューセティ
ディブカルーニ、ラマチャンドラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007520883A publication Critical patent/JP2007520883A/ja
Application granted granted Critical
Publication of JP4717014B2 publication Critical patent/JP4717014B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 トランジスタ本体として働く垂直方向のシリコン「フィン」を用いて、低い接触抵抗を持つ高密度の垂直型Ｆｉｎ−ＦＥＴデバイスを生成すること。
【解決手段】 低い接触抵抗を示す新しいクラスの高密度の垂直型Ｆｉｎ−ＦＥＴデバイスが説明される。これらの垂直型Ｆｉｎ−ＦＥＴデバイスは、トランジスタ本体として働く垂直方向のシリコン「フィン」（１２Ａ）を有する。ドープされたソース領域及びドレイン領域（２６Ａ、２８Ａ）が、それぞれフィン（１２Ａ）の下部及び上部内に形成される。ゲート（２４Ａ、２４Ｂ）が、フィンの側壁に沿って形成される。適切なバイアスがゲート（２４Ａ、２４Ｂ）に印加されると、電流は、ソース領域（２６Ａ）とドレイン領域（２８Ａ）との間で、フィン（１２Ａ）を通して垂直方向に流れる。ｐＦＥＴ、ｎＦＥＴ、マルチ・フィン、シングル・フィン、マルチ・ゲート、及びダブルゲートの垂直型Ｆｉｎ−ＦＥＴを同時に形成するための統合プロセスが説明される。
【選択図】 図８

Description

本発明は、一般に、半導体デバイス、より具体的には、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）デバイス、さらに具体的には、垂直型ＭＯＳＦＥＴに関する。
１９６５年、当時のＦａｉｒｃｈｉｌｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒにおける研究開発部門の長であったＧｏｒｄｏｎ Ｍｏｏｒｅ博士は、１９５０年代後半における最初の集積回路の形成以来、集積回路ごとのトランジスタ・デバイスの数が、２〜３年毎に倍増してきており、当分の間その傾向が続くと予想されるとの所見を述べた。この所見は、業界誌によって、「ムーアの法則」と呼ばれた。多くの基本的障害について悲観的な予測にもかかわらず、業界における半導体密度の増大に向けた継続的で不屈の努力により、ほぼ４０年後の現在、Ｍｏｏｒｅ博士の予言的所見が事実上肯定され、当分の間、依然としてその傾向が衰えずに続くことが予想される。集積回路の密度を増大させるために、半導体デバイスのサイズを減少させるプロセスは、一般に「スケーリング」と呼ばれる。
半導体ＭＯＳ（金属酸化膜半導体）デバイスをスケーリングする現行の努力は、より高い集積回路のパッキング密度に寄与するだけでなく、集積回路の性能をも改善する。スケーリング・プロセスが、現在利用可能なＭＯＳテクノロジー及び技術の物理的限界に向けて進んでいるので、デバイスのサイズをさらに減少させ、デバイス性能を高めるために、新しいテクノロジー及び技術が開発されている。ＭＯＳデバイスのサイズが減少するにつれて、種々の分野において、ソース／ドレインの接触抵抗及び通電容量などの大きな問題が生じる。少なくともこれら２つの領域において、極めて小さいサイズは、性能に不利に働く傾向がある。
極めて小さい幾何学形状のＦＥＴの通電容量を改善するために用いられてきた１つの手法は、「ダブルゲート」（ここでは、デュアルゲートとも呼ばれる）トランジスタを形成するというものである。原則的に、ダブルゲート・トランジスタは、２つのトランジスタが並列に働くようなものであり、これにより、ソースとドレインとの間の電流フローが改善される。２つの主要なタイプのダブルゲート・トランジスタ、すなわちプレーナ型ダブルゲート・トランジスタ及びダブルゲートＦｉｎ−ＦＥＴが示された。
プレーナ型ダブルゲートＦＥＴは、これが、両端部にあるソース及びドレイン、並びにソースとドレインとの間のチャネルを備えた水平方向の「プレーナ型」トランジスタ本体を有するという点で、従来のシングルゲート・トランジスタと大して違わない。しかしながら、シングルゲート・トランジスタとは違って、プレーナ型ダブルゲートＦＥＴは、トランジスタ本体の下方に、ソースとドレインとの間の第２の平行なチャネルを実効的に形成する第２のゲートを有する。しかしながら、第２の埋込ゲートを形成し、これに接続される際には、著しく複雑なプロセスが関係しており、スケーリング能力に関して、プレーナ型ダブルゲート・トランジスタが従来のプレーナ型トランジスタ構造体と著しく異なるとは言えない。こうしたプレーナ型デバイスは、スケーリングの物理的限界に急速に近づいている。
ダブルゲートＦｉｎ−ＦＥＴは、トランジスタ本体として働く、薄い垂直方向のシリコン「フィン」を用いる。水平方向に対向するフィンの両端部が、ソース及びドレインとして働く。ゲート構造体は、逆「Ｕ字」形状でフィンの周りに形成されるので、フィンは、その両方の垂直方向側壁に沿って形成された平行なゲートを有する。プレーナ型ダブルゲート・トランジスタにおけるように、ダブルゲートＦｉｎ−ＦＥＴは、ソースとドレインとの間に平行なチャネルを実効的に形成することによって、ソースとドレインとの間の電流フローを改善する。ダブルゲートに適切にバイアスがかけられると、電流は、ソースとドレインとの間でフィンを通して水平方向に流れる。Ｆｉｎ−ＦＥＴのトランジスタ本体は薄い垂直方向の構造体であるので、類似したプレーナ型デバイスと比べると、著しくスペースを節約することができる。しかしながら、Ｆｉｎ−ＦＥＴにおける直列抵抗は、深刻な問題となる。
本発明の技術は、トランジスタ本体として働く垂直方向のシリコン「フィン」を用いて、低い接触抵抗を持つ高密度の垂直型Ｆｉｎ−ＦＥＴデバイスを生成するものである。ドープされたソース領域及びドレイン領域が、それぞれフィンの下部及び上部に形成される。ゲート構造体が、フィンの側壁に沿って形成され、ソース領域とドレイン領域との間の垂直方向距離にわたり、薄いゲート絶縁体によってフィンから分離される。適切なバイアスがゲートに印加されると、電流は、ソース領域とドレイン領域との間のチャネル領域を通して垂直方向に流れる。選択ドーピングを用いて、本発明の垂直型Ｆｉｎ−ＦＥＴデバイスのｎＦＥＴ及びｐＦＥＴの両方が、同じ基板上に容易に形成される。基板は、ＳＯＩ（シリコン・オン・インシュレータ）ウェハであることが好ましいが、絶縁体層の上に形成されたシリコン層（例えば、埋込酸化物層「ＢＯＸ」）を有する、いずれかの基板又はその一部を用いることができる。
本発明の垂直型Ｆｉｎ−ＦＥＴデバイスの基本構造が、絶縁体層上に配置された少なくとも１つの垂直型半導体フィンを有することを特徴とする。ドープされたソース領域及びドレイン領域が、フィンの下部及び上部に形成され、ゲート導体が、少なくとも１つの半導体フィンの垂直方向側壁に沿って配置される。ゲート導体は、薄いゲート絶縁体によってフィンから離間配置される。
本発明の一態様によると、ゲート導体は、フィンのソース領域とドレイン領域との間の垂直方向距離にわたって延びる。ゲート導体がフィンの両側に配置されているので、垂直型Ｆｉｎ−ＦＥＴは、本質的にデュアルゲート・デバイスである。適切なバイアス電圧がゲート導体に印加されると、チャネルが、各ゲートに隣接してソース領域とドレイン領域との間に形成され、実質的に平行なチャネルを形成し、シングルゲート・デバイスと比べて、垂直型Ｆｉｎ−ＦＥＴの通電容量を改善する。
一般的に言えば、ソース導体は、フィンの両側でソース領域に接触する。ソース導体を接続するために、ソース・コンタクト（一般的には、金属）が用いられ、ドレイン・コンタクトがドレイン領域に接続され、ゲート・コンタクトがゲート導体に接続される。
本発明の一態様によると、ゲート接続を、別個に又は共通に行うことができる。フィンの両側でゲート導体に接続された別個のゲート・コンタクトを設けることにより、マルチ・ゲートの垂直型Ｆｉｎ−ＦＥＴがもたらされ、これにより各々のゲートを別々に制御できるようになる。フィンの両側のゲート導体をシングル・ゲート・コンタクトと並列に接続することにより、駆動能力が強化されたダブルゲート垂直型Ｆｉｎ−ＦＥＴがもたらされる。
本発明の別の態様によると、ソース・コンタクトは、垂直型Ｆｉｎ−ＦＥＴの「シングル・ソース」変形においてのみ、フィンの片側でソース導体に接続され得る。
ソース導体が全て一緒に接続され、ドレイン領域が全て一緒に接続され、ゲート導体が全て一緒に接続されるように、多数のフィンを形成し、それらを並列に接続することによって、垂直型ｆｉｎ−ＦＥＴのマルチ・フィン・バージョンが容易に形成される。代替的に、２つのゲート・コンタクトを設け、そこでは、一方のゲート・コンタクトが各フィンの片側で全てのゲート導体に接続され、他方のゲート・コンタクトが、各フィンの他方の側で全てのゲート導体に接続されるように、ゲートを接続することができる。
本発明の別の態様によると、「ファット・ドレイン」変形が、ドレインの接触抵抗を改善する。この変形において、ドレイン・コンタクトは、フィンを超えて横方向に延びるように「拡大される」。
選択ドーピングによって、ｎＦＥＴデバイス及びｐＦＥＴデバイスが、同じ基板上に容易に形成される。ｎＦＥＴデバイスについては、ソース領域、ドレイン領域、ゲート導体、及びソース導体が、全てｎ＋ドープされる。ｐＦＥＴデバイスについては、ソース領域、ドレイン領域、ゲート導体、及びソース導体が、全てｐ＋ドープされる。
いずれの数のｐＦＥＴデバイス及び／又はｎＦＥＴデバイスを形成することもでき、シングル・フィン・デバイスと同じプロセスを用いて、マルチ・フィン・デバイスを形成することができる。このことにより、実質的に同じプロセス・ステップを用いて、シングル・フィン及び／又はマルチ・フィンのｐＦＥＴ及び／又はｎＦＥＴデバイスのいずれかの組合せを、単一の基板上に形成することが可能になる。これらのデバイスは、ＣＭＯＳ回路の一部又は非相補型ＭＯＳ回路の一部とすることができ、より大きい集積回路デバイスの一部とすることもできる。
垂直型ｆｉｎ−ＦＥＴデバイスを形成するための１つの好適な方法は、次の
（１）絶縁体層上に配置された半導体層を有する半導体基板を準備するステップと、
（２）半導体層を通って絶縁体層まで平行なトレンチをエッチングすることによって、絶縁体層の上部に垂直方向の半導体フィンを形成するステップと、
（３）トレンチの下部にドープされたソース導体を選択的に堆積させ、ドープされた導体がフィンの下部に接触するようにするステップと、
（４）ドープされた導体の上にソース絶縁体を形成するステップと、
（５）トレンチの側壁に沿ってゲート絶縁体を形成するステップと、
（６）ドープされた導体からフィンの下部にドーパントを熱的に打ち込み、ソース領域を形成するステップと、
（７）フィンの垂直方向側壁に沿って、ゲート絶縁体によって離間配置されたゲート導体を形成するステップと、
（８）フィンの上部をドープし、内部にドレイン領域を形成するステップと、
（９）トレンチの露出された側壁、フィン、及びゲート導体に沿って、側壁スペーサを形成するステップと、
（１０）ソース絶縁体をエッチバックし、下にあるドープ・ソース導体を露出させるステップと、
（１１）ソース導体及びゲート導体の露出された部分内にシリサイドを形成するステップと、
（１２）トレンチを酸化物とトレンチ充填物で充填し、平坦化するステップと、
（１３）選択エッチング、金属充填、及び化学機械研磨のダマシン・プロセスによって、金属のソース、ドレイン、及びゲート・コンタクトを形成するステップと
のような、一連の処理ステップとして要約することができる。
本発明のこれら及び更に別の特徴は、以下の説明及び図面を参照することで明らかになるであろう。
本発明の技術は、トランジスタ本体として働く、高く薄い垂直方向のシリコン「フィン」を形成することによって、接触抵抗が低い高密度の垂直型Ｆｉｎ−ＦＥＴデバイスを生成するものである。適切にドープされたソース領域及びドレイン領域が、それぞれフィンの下部及び上部に形成され、ゲート構造体が、フィンの側壁に沿って形成され、ドープされたソース領域及びドレイン領域の上に重なり、これによりソース領域とドレイン領域との間のフィン内に、垂直方向のチャネル領域が形成される。適切なバイアスがゲートに印加されると、電流は、ゲート構造体に隣接してソース領域とドレイン領域との間に延びる、チャネル領域内に形成されるチャネルを通して水平方向に流れる。選択ドーピングを用いて、本発明の垂直型Ｆｉｎ−ＦＥＴデバイスのｎＦＥＴ変形及びｐＦＥＴ変形の両方が、同じ基板上に容易に形成される。基板は、ＳＯＩ（シリコン・オン・インシュレータ）ウェハであることが好ましいが、絶縁体層（例えば、埋込酸化物層−「ＢＯＸ」）の上に形成されたシリコン層を有する何らかの適切な基板又はその一部を用いることもできる。窒化物層がシリコン層の上に重なり、該シリコン層が埋込酸化物層の上に重なるようにされたＳＯＩ基板を用いることが好ましい。
Ｆｉｎ−ＦＥＴ半導体構造体を形成する方法の好ましい実施形態が、（１）例えば、シリコン層を通して平行なトレンチを絶縁体層（例えば、ＢＯＸ）までエッチングすることによって、適切な基板（例えば、ＳＯＩ）内の絶縁体層の上部に、高く薄い垂直方向の半導体（シリコン）「フィン」を形成するステップと、（２）トレンチの下部にｎ＋ドープ及び／又はｐ＋ドープされたポリシリコン導体を選択的に堆積させ（形成されるＦｉｎＦＥＴデバイスのタイプ、すなわちｎＦＥＴ及び／又はｐＦＥＴに適切なように）、ドープされたポリシリコン導体がフィンの下部に接触するようにするステップと、（３）ポリシリコンの上にＨＤＰ酸化絶縁層を形成するステップと、（４）従来のマスキング及び注入技術を用いて、（「フィン」において）適切なチャネル・ドーピングを行うステップと、（５）トレンチの側壁に沿ってゲート絶縁体を形成し、ポリシリコン・ドーパントをフィンの下部に熱的に「打ち込む」ステップと、（６）フィンの両側にゲート導体を形成する（ゲート絶縁体が、ゲート導体をフィンから分離するように）ステップと、（７）ｎ＋ドーパント及び／又はｐ＋ドーパントをフィンの上部に選択的に注入し（形成されるＦｉｎＦＥＴデバイスのタイプ、すなわちｎＦＥＴ及び／又はｐＦＥＴに適切なように）、内部にドレイン領域を形成するステップと、（８）窒化物を堆積させ、エッチバックし、側壁スペーサを形成するステップと、（９）ＨＤＰ酸化物をエッチバックし、下にあるドープされたポリシリコン・ソース導体を露出させ、ソース導体及びゲート導体の露出された部分にシリサイドを形成するステップと、（１０）トレンチを酸化物のトレンチ充填物で充填し、ＣＭＰ（化学機械研磨）により平坦化するステップと、（１１）選択エッチング、金属充填、及び化学研磨のダマシン・プロセスによって、金属のソース、ドレイン、及びゲート・コンタクトを形成するステップとのようなステップに要約することができる。
本発明の好ましい実施形態の次の詳細な説明において、図面の特徴は、必ずしも縮尺通りのものではなく、単に示される構造体と特徴との間の関係を概略的に示すものとして解釈すべきであることに留意すべきである。
図１は、本発明による、ｎ−チャネル及びｐ−チャネル垂直型Ｆｉｎ−ＦＥＴが形成されることになるＳＯＩウェハ基板１００の断面図である。ウェハ基板構造体は、埋込酸化物層（ＢＯＸ）４が形成されるバルク・シリコン層２を有することが好ましい。単結晶シリコン層６が、埋込酸化物層４の上にある。窒化物誘電体層（例えば、ＳｉＮ）８が、シリコン層６の上にある。シリコン層６の厚さは、５０−２００ナノメートル（ｎＭ−１０−９メートル）であることが好ましいが、さらにデバイスをスケーリングする場合には、より薄い層が適している。
図２は、エッチングを行って、ＢＯＸ層４まで窒化物層８及びシリコン層６を貫通する明確に定められた平行トレンチ１０Ａ、１０Ｂ、１０Ｃ、及び１０Ｄを形成した後の、図１のウェハ基板１００を表すウェハ基板２００の断面図である。トレンチ１０Ａ及び１０Ｂは、これらの間に、ｎＦＥＴトランジスタ（一般に、図においては「ｎＦＥＴ」と示される）の本体となる第１のフィン１２Ａを定める。第１のフィン１２Ａは、窒化物の「キャップ」１４Ａを有する。トレンチ１０Ｃ及び１０Ｄは、これらの間に、ｐＦＥＴトランジスタ（一般に、図においては「ｐＦＥＴ」と示される）の本体となる第２フィン１２Ｂを定める。第２のフィン１２Ｂもまた、窒化物の「キャップ」１４Ｂを有する。トレンチ１０Ｂ及び１０Ｃは、これらの間に、窒化物キャップ１６Ａを有するシリコン基部１６Ｂを含むスペーサ構造体を定める。フィン１２Ａ及び１２Ｂの幅は、１０−２０ｎＭであることが好ましいが、さらにデバイスをスケーリングする場合には、より狭い幅が適している。フィン１２Ａ及び１２Ｂの高さは、シリコン層６の厚さと等しく、好ましくは５０−２００ｎＭである。
図３は、トレンチ１０Ａ及び１０Ｂの下部に、それぞれｎ＋ドープされたポリシリコン・ソース導体１８Ａ及び１８Ｂを形成し、トレンチ１０Ｃ及びトレンチ１０Ｄの下部に、それぞれｐ＋ドープされたポリシリコン・ソース導体１８Ｃ及び１８Ｄを形成するプロセスの後の、図２のウェハ基板２００を表すウェハ基板３００の断面図である。未完成の「ｐＦＥＴ」デバイス（一般に、図においては「ｐＦＥＴ」と示される）をマスクオフし、ｎ＋ドープされたポリシリコンをトレンチ１０Ａ及び１０Ｂ内に堆積させ（一般に、未完成の「ｎＦＥＴ」デバイスに関連し、一般に図においては「ｎＦＥＴ」と示される）、エッチバックしてｎ＋ソース導体１８Ａ及び１８Ｂが、トレンチ１０Ａ及び１０Ｂを均一な深さまでほぼ均一に充填するようにし、その下部でのみフィン１２Ａに接触させることによって、ソース導体１８Ａ及び１８Ｂが形成されることが好ましい。次に、マスクを除去し、未完成の「ｎＦＥＴ」デバイスをマスクオフし、ｐ＋ドープされたポリシリコンをトレンチ１０Ｃ及び１０Ｄ（一般に、未完成「ｐＦＥＴ」デバイスに関連した）内に堆積させ、エッチバックしてトレンチ１０Ｃ及び１０Ｄを均一な深さまでほぼ均一に充填するようにし、その下部でのみフィン１２Ｂに接触させることによって、ソース導体１８Ｃ及び１８Ｄを類似した方法で形成する。当業者であれば、処理の順序（すなわち、ｎ＋ソース導体１８Ａ及び１８Ｂが最初に形成される場合、ここに説明されるような「ｎＦＥＴ優先」、又はｐ＋ソース導体１８Ｃ及び１８Ｄが最初に形成される場合「ｐＦＥＴ優先」）は重要ではなく、本発明の技術が、如何なる処理の順序にも容易に適合されることを直ちに理解するであろう。さらに、ｎＦＥＴデバイス又はｐＦＥＴデバイスだけが必要とされる場合、幾つかの中間ステップを排除することができる。
図４は、ＨＤＰ酸化物層２０Ａ、２０Ｂ、２０Ｃ、及び２０Ｄを、それぞれソース導体１８Ａ、１８Ｂ、１８Ｃ、及び１８Ｄの上部に形成した後の、図３のウェハ基板３００を表すウェハ基板４００の断面図である。ＨＤＰ酸化物層は、側壁のエッチングに続いて、ＨＤＰ（高密度プラズマ）酸化物堆積プロセスによって形成されることが好ましい。未完成のｎＦＥＴトランジスタ及びｐＦＥＴトランジスタ（一般に、図においては、それぞれ「ｎＦＥＴ」及び「ｐＦＥＴ」と示される）が、より大きな集積半導体デバイスの一部であると仮定するとき、当業者であれば、適切にパターン形成されたマスクを用いて、この時点で、必要とされる如何なる気相ドーピング及び／又は井戸注入も実行できることを直ちに認識し、理解するであろう。
図５は、ゲート絶縁体２２を形成し、ソース導体１８Ａ、１８Ｂ、１８Ｃ、及び１８Ｄからフィン１２Ａ及び１２Ｂ内にソース・ドーパントを「打ち込み」、それぞれ内部にソース領域２６Ａ及び２６Ｂを形成した後の、図４のウェハ基板４００を表すウェハ基板５００の断面図である。ゲート絶縁体２２は、熱酸化形成プロセスによって、トレンチ１０Ａ、１０Ｂ、１０Ｃ、及び１０Ｄの露出されたシリコン側壁（フィン１２Ａ及び１２Ｂの露出された側壁を含む）上に形成されることが好ましい。この熱プロセスは、ソース導体１８Ａ及び１８Ｂ内のｎ＋ソース・ドーパントが第１のフィン１２Ａの下部ソース領域部分に熱拡散することによる「打ち込み」と、ソース導体１８Ｃ及び１８Ｄ内のｐ＋ソース・ドーパントが第２のフィン１２Ｂの下部ソース領域部分に熱拡散することによる「打ち込み」とを引き起こす。所望であれば、付加的な加熱を用いて、ソースの「打ち込み」熱拡散プロセスを続けることができる。図に示されるように、フィンの両側からの「打ち込み」ソース拡散は、重なり、混合する傾向がある（ソース領域２６Ａ及び２６Ｂ内の重なった曲線として示される）。打ち込みプロセスにより、ソース領域２６Ａ及び２６Ｂが、ＨＤＰ酸化物層２０Ａ、２０Ｂ、２０Ｃ、及び２０Ｄの上面より、フィン１２Ａ及び１２Ｂにおいてより高温に達するように、ＨＤＰ酸化物層２０Ａ、２０Ｂ、２０Ｃ、及び２０Ｄを十分に薄くすべきである。図には示されないが、ソースの「打ち込み」プロセスも、スペーサ構造体のシリコン基部１６Ｂの下部への拡散を引き起こすことに留意されたい。この外部からのソース拡散が、何らかのタイプのデバイス間の交差結合を形成することを防止するように、初期のステップ又は後のステップにおいて、適切なデバイス間の分離が用いられる。
図６は、ポリシリコン・ゲート導体２４Ａ、２４Ｂ、２４Ｃ、及び２４Ｄ（ゲート・ポリ）を形成した後の、図５のウェハ基板５００を表すウェハ基板６００の断面図である。ゲート導体２４Ａ及び２４Ｂは、ゲート絶縁体２２と接触した状態で、第１のフィン１２Ａの両側に配置され（それぞれトレンチ１０Ａ及び１０Ｂにおいて、かつ、それぞれＨＤＰ酸化物層２２Ａ及び２２Ｂの上に）、ｎ＋ドープされる。ゲート導体２４Ｃ及び２４Ｄは、ゲート絶縁体２２と接触した状態で、第２のフィン１２Ｂの両側に配置され（それぞれトレンチ１０Ｃ及び１０Ｄにおいて、かつ、それぞれＨＤＰ酸化物層２２Ｃ及び２２Ｄの上に）、ｐ＋ドープされる。ゲート導体２４Ａ、２４Ｂ、２４Ｃ、及び２４Ｄは、フィン１２Ａ及び１２Ｂの側部を、途中まで垂直方向に上に延びる。ｎＦＥＴデバイス（一般に、図においては「ｎＦＥＴ」と示される）の所望の領域だけを露出させる「ｐＦＥＴ」マスクを形成し、ｎ＋ドープされたポリシリコンを堆積させ、適切な深さにエッチバックし、所望のゲート外形（ｎＦＥＴリソ）をマスキングし、例えば、反応性イオン・エッチング（ＲＩＥ）のような適切な高度に方向性のエッチング・プロセスを用いてエッチングすることによって、ゲート導体２４Ａ及び２４Ｂを形成することが好ましい。次に、類似したプロセスを用いて、ゲート導体２４Ｃ及び２４Ｄを形成することができる（すなわち、ｎＦＥＴマスク、ｐ＋ゲート・ポリ堆積、エッチバック、ｐＦＥＴリソ、及びＲＩＥエッチング）。
ソース導体１８Ａ−Ｄの形成と同様に、ゲート導体２４Ａ−Ｄを形成する順序（すなわち、ｎ＋優先又はｐ＋優先）は重要ではなく、本発明の技術は、いずれの順序にも容易に適合されることを、当業者であれば直ぐに認識し、理解するであろう。
図７は、ドレイン領域２８Ａ及び２８Ｂをフィン１２Ａ及び１２Ｂの上部に注入した後の、図６のウェハ基板６００を表すウェハ基板７００の断面図である。この注入は、（１）マスキングを行って、未完成のｎＦＥＴデバイスのフィン１２Ａ（及び、より大きい集積回路上に同時に形成された、任意の他のｎＦＥＴデバイスの、任意の他の類似したフィン）を露出させ、次に、任意の適切なプロセスによりマスクを通してｎ＋注入を行って、ゲート導体２４Ａ及び２４Ｂの上部よりわずかに下方まで延びる深さにｎ＋ドープされたドレイン領域２８Ａをフィン１２Ａ内に形成し、次に、（２）マスクを除去し、再マスキングを行って、未完成のｐＦＥＴデバイスのフィン１２Ｂ（及び、より大きい集積回路上に同時に形成された、任意の他のｐＦＥＴデバイスの、任意の他の類似したフィン）を露出させ、任意の適切なプロセスによりマスクを通してｐ＋注入を行って、ゲート導体２４Ｃ及び２４Ｄの上部よりわずかに下方まで延びる深さにｐ＋ドープされたドレイン領域２８Ｂをフィン１２Ｂ内に形成することによって達成される。既に述べたように、処理の順序（ｎ＋優先又はｐ＋優先）は重要ではない。
図８は、窒化物の側壁スペーサ３０を形成した後の、図７のウェハ基板７００を表すウェハ基板８００の断面図である。窒化物スペーサは、窒化物を堆積させ（任意の適切な堆積プロセスによって）、次に、窒化物が全ての露出した垂直方向側壁、すなわちトレンチ１０Ａ、１０Ｂ、１０Ｃ、及び１０Ｄ、ゲート絶縁体２２、ゲート導体２４Ａ、２４Ｂ、２４Ｃ、及び２４Ｄ、並びに窒化物キャップ１４Ａ、１４Ｂ、及び１６Ａの露出した垂直方向側壁を覆うようにエッチバックすることによって形成されることが好ましい。
図９は、シリサイド・ゲート・コンタクト構造体３２Ａ、３２Ｂ、３２Ｃ、及び３２Ｄ、並びに、シリサイド・ソース・コンタクト構造体３４Ａ、３４Ｂ、３４Ｃ、及び３４Ｄの形成後の、図８のウェハ基板８００を表すウェハ基板９００の断面図である。ＨＤＰ酸化物層２０Ａ、２０Ｂ、２０Ｃ、及び２０Ｄの露出した部分を通してエッチングし、ポリシリコン・ソース導体１８Ａ、１８Ｂ、１８Ｃ、及び１８Ｄを露出させ、次に、任意の適切なシリサイド化プロセスを行い、ゲート導体２４Ａ、２４Ｂ、２４Ｃ、及び２４Ｄの露出された部分内にそれぞれシリサイド・ゲート・コンタクト構造体３２Ａ、３２Ｂ、３２Ｃ、及び３２Ｄを形成し、ソース導体１８Ａ、１８Ｂ、１８Ｃ、及び１８Ｄの新たに露出された部分内にそれぞれシリサイド・ソース・コンタクト構造体３４Ａ、３４Ｂ、３４Ｃ、及び３４Ｄを形成することによって、これらのシリサイド構造体を形成することが好ましい。全てのシリサイド・コンタクト構造体（３２ｘ及び３４ｘ）を実質的に同時に形成することができる。シリサイド・コンタクト形成プロセスは、シリサイド化のための適切な金属（例えば、ＣｏＳｉ２の形成のためのコバルト）を堆積させること、任意の適切な手段（例えば、ＲＴＡ）によりシリサイド化すること、及び余剰金属を除去することを含むことが好ましい。
図１０は、酸化物の充填及び平坦化プロセス後の、図９のウェハ基板９００を表すウェハ基板１０００の断面図である。トレンチ１０Ａ、１０Ｂ、１０Ｃ、及び１０Ｄ酸化物充填物３６で一杯にするために、適切なトレンチ充填技術が用いられる（図１−図７を参照されたい）。次に、ＣＭＰプロセスによって、酸化物充填物３６が平坦化される。
図１１は、金属のソース・コンタクト３８Ａ及び３８Ｂ、ドレイン・コンタクト４０Ａ及び４０Ｂ、並びにゲート・コンタクト４２Ａ及び４２Ｂの形成後の、図１０のウェハ基板１０００を表すウェハ基板１１００の平面図である。ソース・コンタクト３８Ａ及び３８Ｂ、並びにゲート・コンタクト４２Ａ及び４２Ｂは、対応するシリサイド・コンタクト構造体まで下方に延びる開口部を酸化物充填物内に形成するダマシン・プロセスによって形成されることが好ましい。この開口部は、適切な金属堆積プロセスによって、金属で充填され（一杯にされ過ぎ）、この金属は、ＣＭＰ平坦化プロセスを用いて、同一平面になるように研磨される。ドレイン・コンタクト４０Ａ及び４０Ｂは、類似したダマシン・プロセスによって形成されることが好ましく、これにより窒化物キャップ１４Ａ及び１４Ｂがエッチングにより選択的に除去され、それぞれフィン１２Ａ及び１２Ｂのドープされた領域２８Ａ及び２８Ｂの上部を露出させる開口部を形成する。金属堆積とＣＭＰ研磨を類似した方法で用いて、金属のドレイン・コンタクト４０Ａ及び４０Ｂを形成する。同じように、従来のＳＴＩ技術を用いて、浅いトレンチアイソレーション３６が、各々のトランジスタ・デバイスの周りに形成される。ソース・コンタクト３８Ａ及び３８Ｂ、並びにゲート・コンタクト４２Ａ及び４２Ｂが、二股状に見えることに留意されたい。これは、金属のゲート・コンタクト４２Ａが、フィン１２Ａの両側にあるシリサイド・ゲート・コンタクト構造体３２Ａ及び３２Ｂに接続されるためである。同様に、ゲート・コンタクト４２Ｂ、並びに、ソース・コンタクト３８Ａ及び３８Ｂは、それぞれのフィンの両側においてそれぞれのシリサイド・コンタクト構造体に接続される。これは、図１２、図１３及び図１４に関して、以下により詳細に示され、説明される。ゲート・コンタクト４２Ａ及び４２Ｂは、それぞれのデバイスを横切って途中までしか延びていないことに留意されたい。同様に、ソース・コンタクト３８Ａ及び３８Ｂは、それぞれのデバイスを横切って途中までしか延びていない。また、ドレイン・コンタクト４０Ａは、それぞれのデバイスを横切って横方向にわずかな距離しか延びていないことにも留意されたい。このことは、後に形成される、デバイスに接続される配線層の経路付けを容易にする。
図１２は、Ａ−Ａ´で切断したときに見られる、ソース・コンタクト３８Ａ及び３８Ｂを通る、図１１のウェハ基板１１００を表すウェハ基板１２００の断面図である。図において、二股に分岐したソース・コンタクト３８Ａの２本の脚は、フィン１２Ａの両側でシリサイド・ソース・コンタクト構造体３４Ａ及び３４Ｂに接続されるように、下方に延びていることが分かる。同様に、二股に分岐したソース・コンタクト３８Ｂの２本の脚は、フィン１２Ｂの両側でシリサイド・ソース・コンタクト構造体３４Ｃ及び３４Ｄに接続されるように、下方に延びていることが分かる。
図１３は、Ｂ−Ｂ´で切断したときに見られる、ドレイン・コンタクト４０Ａ及び４０Ｂを通る、図１１のウェハ基板１１００を表すウェハ基板１３００の断面図である。図においては、ドレイン・コンタクト４０Ａ及び４０Ｂは、それぞれのフィン１２Ａ及び１２Ｂ内の、それぞれのドレイン領域２８Ａ及び２８Ｂに接続されるように、下方に延びていることが分かる。
図１４は、Ｃ−Ｃ´で切断したときに見られる、ゲート・コンタクト４２Ａ及び４２Ｂを通る、図１１のウェハ基板１１００を表すウェハ基板１４００の断面図である。図において、二股に分岐したゲート・コンタクト４２Ａの２本の脚は、フィン１２Ａの両側でシリサイド・ゲート・コンタクト構造体３２Ａ及び３２Ｂに接続されるように、下方に延びていることが分かる。同様に、二股に分岐したソース・コンタクト４２Ｂの２本の脚は、フィン１２Ｂの両側でシリサイド・ソース・コンタクト構造体３２Ｃ及び３２Ｄに接続されるように、下方に延びていることが分かる。
本発明の垂直型Ｆｉｎ−ＦＥＴデバイスの代替的な１つの実施形態は、ドレイン・コンタクトの抵抗を改善する「ファット・ドレイン」構造体を用いる。このことは、図１５に関して示され、説明される。
図１５は、Ｂ−Ｂ´で切断したときに見られる、「ファット・ドレイン」コンタクト４０Ａ及び４０Ｂを通る、図１１のウェハ基板１１００を表すウェハ基板１５００の断面図である。図において、ドレイン・コンタクト４０Ａ及び４０Ｂは、それぞれのフィン１２Ａ及び１２Ｂを超えて横方向に延びている。「ファット・ドレイン」コンタクトは、所望のドレイン・コンタクト・プロファイルにマスクオフし、制御された窒化物／酸化物のエッチングを行い、上述のように形成された開口部の下部に薄いＳｉエピタキシャル層４４Ａ、４４Ｂを堆積させ、次に、上述のような金属堆積及びＣＭＰ研磨によって、金属のドレイン・コンタクト４０Ａ及び４０Ｂを形成することによって形成されることが好ましい。
幾つかの用途において、ソース・コンタクトが、それぞれのフィンの片側だけに接続されることが望ましい場合もある。図１６は、ソース・コンタクト３８Ａ及び３８Ｂが、それぞれのフィン（１２Ａ、１２Ｂ）の片側だけに形成されている点を除いて、図１１のウェハ基板１１００と類似したウェハ基板１６００の平面図である。
ゲート・コンタクト４２Ａ及び４２Ｂが、それぞれのフィン１２Ａ、１２Ｂの両側におけるシリサイド・ゲート・コンタクトのいずれにも接続されるように、二股に分岐している（図１１、図１４を参照されたい）。幾つかの用途においては、Ｆｉｎ−ＦＥＴデバイスの両側のゲート導体に対して、別個のゲート・コンタクトを設け、これによりマルチ・ゲート電圧制御を有するＦｉｎ−ＦＥＴが形成されることが望ましい。このことは、図１７に関して示され、説明される。
図１７は、二股に分岐したゲート・コンタクトを形成する（図１１の４２Ａ、４２Ｂを参照されたい）代わりに、ゲート・コンタクトの脚を分離したままにし、これにより、それぞれのシリサイド・ゲート・コンタクト構造体３２Ａ、３２Ｂ、３２Ｃ、及び３２Ｄに接続される別個のゲート・コンタクト４２ＡＡ、４２ＡＢ、４２ＢＡ、及び４２ＢＢが設けられる（例えば、図１０、図１４を参照されたい）点を除いて、図１１のウェハ基板１１００に類似したウェハ基板１７００の平面図である。このことにより、それぞれのＦｉｎ―ＦＥＴデバイスの両側のゲート・コンタクトを独立して制御し、これにより、マルチ・ゲートの垂直型Ｆｉｎ−ＦＥＴを形成することが可能になる。
より大きい駆動電流を必要とする用途において、垂直型Ｆｉｎ−ＦＥＴ構造体のマルチ・フィン・バージョンを形成することができる。全てのゲート・コンタクトを並列に接続し、全てのドレイン・コンタクトを並列に接続し、全てのソース・コンタクトを並列に接続し、用いられるフィンの数を乗じた有効チャネル幅と、これに対応する改善された駆動電流能力とを備えた並列に接続された垂直型Ｆｉｎ−ＦＥＴのアレイを有効に形成する。「左側」のシリサイド・ゲート・コンタクト構造体と「右側」のシリサイド・ゲート・コンタクト構造体を別個に接続されることにより、マルチ・フィン垂直型ｆｉｎ−ＦＥＴのデュアルゲート・バージョンが形成される。マルチ・フィン垂直型Ｆｉｎ−ＦＥＴデバイスが、図１８に関して示され、説明される。
図１８は、金属コンタクトを形成する前に垂直型Ｆｉｎ−ＦＥＴデバイスのマルチ・フィン・バージョンが形成された、ウェハ基板１８００の断面図である。当業者であれば、マルチ・フィン垂直型ｆｉｎＦＥＴを形成するために必要とされる処理ステップが、上記に説明したシングル・フィン・デバイスを形成するためのものと本質的に同じであることを直ぐに理解するであろう。３つの薄い垂直型フィン１１２Ａ、１１２Ｂ、及び１１２Ｃが形成され、フィン１１２Ａ、１１２Ｂ、及び１１２Ｃと並んで、ドープされたポリシリコン・ソース導体１１８Ａ、１１８Ｂ、１１８Ｃ、及び１１８Ｄが形成される。ソース導体のドープは、形成されるデバイスのタイプ（ｎＦＥＴのｎ＋、ｐＦＥＴのｐ＋）に適したものにすべきである。ＨＤＰ酸化物絶縁層１２０Ａ、１２０Ｂ、１２０Ｃ、及び１２０Ｄが、それぞれソース導体１１８Ａ、１１８Ｂ、１１８Ｃ、及び１１８Ｄの上に形成される。ゲート絶縁体、ゲート導体、及び窒化物側壁スペーサは全て、上述のものと類似した方法で形成される。シリサイド・ゲート・コンタクト構造体１３２Ａ、１３２Ｂ、１３２Ｃ、１３２Ｄ、１３２Ｅ、及び１３２Ｆは、フィン１１２Ａ−１１２Ｃの両側にあるゲート導体の上面内に形成され、シリサイド・ソース・コンタクト構造体１３４Ａ、１３４Ｂ、１３４Ｃ、１３４Ｄ、１３４Ｅ、及び１３４Ｆは、それぞれソース導体１１８Ａ、１１８Ｂ、１１８Ｃ、１１８Ｄ、１１８Ｅ、及び１１８Ｆの上面内に形成される。上述のように、酸化物のトレンチ充填物１３６が配置され、平坦化される。次の処理ステップは、シングル・フィン・デバイスについて説明されたものと同様の方法で、金属ゲート、ソース、及びドレイン・コンタクトを形成する。
一般に、本発明の垂直型Ｆｉｎ−ＦＥＴデバイスが、より大きいＣＭＯＳ（相補型ＭＯＳ）回路に適用されると考えられる。より大きいＣＭＯＳ回路への適用は、完全に本発明の精神及び範囲内である。したがって、図１−図１７に関する上記の説明は、並置されたｎＦＥＴ及びｐＦＥＴデバイスを示したものである。一般に、これらのデバイスはＣＭＯＳ回路の一部であり、多くのこうしたＣＭＯＳ回路を用いる、より大きい集積回路デバイスの一部とすることができる。さらに、本発明の垂直型Ｆｉｎ−ＦＥＴの個々のｎＦＥＴ及びｐＦＥＴバージョンは、他のＣＭＯＳ回路の有無にかかわらず、集積デバイス上の（非相補型回路を含む）如何なるタイプの回路にも用いることができる。当業者であれば、適切なマスキングによって、ｎＦＥＴ及びｐＦＥＴ垂直型Ｆｉｎ−ＦＥＴデバイスの任意の所望の組合せを形成できることを理解するであろう。
本発明の垂直型Ｆｉｎ−ＦＥＴ及びその種々の実施形態の説明において、通常フィンの上部に配置される「ドレイン・コンタクト」及び「ドレイン領域」、通常フィンの下部に配置される「ソース・コンタクト構造体」、「ソース導体」、並びに「ソース領域」について、上記に特定の説明がなされた。両方の方向において性能が同じことも同じでないこともあるが、多くのＭＯＳデバイスと同様に、「ソース」及び「ドレイン」の表示を置き換え、これにより、トランジスタ内の推定される電流の方向を逆にすることができる。
本発明の技術の種々の態様及び実施形態は、単独で又は組み合わせて用いることができる（例えば、デュアルゲート、シングルサイド・ソース、ファット・ドレイン、マルチ・フィン等）。例えば、デュアルゲート、マルチ・フィン・デバイスを既に説明した。更に別の例として、垂直型Ｆｉｎ−ＦＥＴのデュアルゲート及び／又はマルチ・フィン変形に、「ファット・ドレイン」構造体を用いることもできる。
一般に、上述のような処理ステップが「ｎＦＥＴ最優先」で施されるため、ｎＦＥＴ構造体が最初に形成され、引き続きｐＦＥＴ構造体が形成される。当業者であれば、処理の順序は重要でなく、本発明の技術は、いずれの順序の処理にも容易に適合されることを直ぐに理解するであろう。さらに、ｎＦＥＴデバイス又はｐＦＥＴデバイスだけを必要とする場合には、幾つかの中間ステップを排除することができる。
本発明の垂直型Ｆｉｎ−ＦＥＴデバイスは、高密度の利点に加えて、垂直方向の配向から得られる幾つかの利点をもたらすものである。「ダブルゲート」の特徴は、デバイス固有の特徴であり、改善された駆動電流を与える際に、著しい利点をもたらす。図１８に関して上述されたように、垂直型Ｆｉｎ−ＦＥＴの多数フィン・バージョンを形成することによって、駆動電流をさらに強化することができる。同じステップを用いて、シングル・フィン・デバイス及びマルチ・フィン・デバイスの両方を形成できるので、単一の集積回路デバイス上でこれらを混合する際に処理の不利益はない。
本発明が、具体的には、シリコン・ベースの半導体技術に関して、上記に説明された。当業者であれば、他の半導体技術を用いて、垂直方向の電流フローをもつ、垂直方向に配向されたトランジスタ「フィン」本体を有する同等の構造体を生成するために、類似した技術を用い得ることを直ぐに理解するであろう。上記のシリコン・ベースの半導体技術に関する説明は、限定的なものではなく、例示的なものとみなすべきである。
本発明は、特定の好ましい実施形態又は実施形態に関して示され、説明されたが、当業者であれば、本明細書及び添付の図面を読み、理解するときに、特定の同等の変更及び修正を思いつくであろう。特に上述の部品（アセンブリ、デバイス、回路等）によって実行される種々の機能に関して、こうした部品を説明するために用いられる用語（「手段」への言及を含む）は、他に特に示されていない限り、ここに示される本発明の例示的な実施形態において機能を実行する、開示された構造体と構造的に同等でなくても、説明された特定の機能を実行する（すなわち、機能的に同等な）いずれの部品にも対応することが意図される。さらに、本発明の特定の特徴は、幾つかの実施形態の１つだけに関して開示されているが、こうした特徴は、いずれの所定の用途、又は特定の用途にも望ましく、かつ、有利なものとして、他の実施形態の１つ又はそれ以上と組み合わせることができる。
本発明による、一連の連続的な処理ステップにおける、ＳＯＩ基板上の垂直型Ｆｉｎ−ＦＥＴ半導体構造体の断面図である。 本発明による、一連の連続的な処理ステップにおける、ＳＯＩ基板上の垂直型Ｆｉｎ−ＦＥＴ半導体構造体の断面図である。 本発明による、一連の連続的な処理ステップにおける、ＳＯＩ基板上の垂直型Ｆｉｎ−ＦＥＴ半導体構造体の断面図である。 本発明による、一連の連続的な処理ステップにおける、ＳＯＩ基板上の垂直型Ｆｉｎ−ＦＥＴ半導体構造体の断面図である。 本発明による、一連の連続的な処理ステップにおける、ＳＯＩ基板上の垂直型Ｆｉｎ−ＦＥＴ半導体構造体の断面図である。 本発明による、一連の連続的な処理ステップにおける、ＳＯＩ基板上の垂直型Ｆｉｎ−ＦＥＴ半導体構造体の断面図である。 本発明による、一連の連続的な処理ステップにおける、ＳＯＩ基板上の垂直型Ｆｉｎ−ＦＥＴ半導体構造体の断面図である。 本発明による、一連の連続的な処理ステップにおける、ＳＯＩ基板上の垂直型Ｆｉｎ−ＦＥＴ半導体構造体の断面図である。 本発明による、一連の連続的な処理ステップにおける、ＳＯＩ基板上の垂直型Ｆｉｎ−ＦＥＴ半導体構造体の断面図である。 本発明による、一連の連続的な処理ステップにおける、ＳＯＩ基板上の垂直型Ｆｉｎ−ＦＥＴ半導体構造体の断面図である。 本発明による、ソース、ドレイン、及びゲート・コンタクトを有する垂直型Ｆｉｎ−ＦＥＴ半導体構造体の平面図である。 本発明による、図１１の垂直型Ｆｉｎ−ＦＥＴ半導体構造体の異なる断面図である。 本発明による、図１１の垂直型Ｆｉｎ−ＦＥＴ半導体構造体の異なる断面図である。 本発明による、図１１の垂直型Ｆｉｎ−ＦＥＴ半導体構造体の異なる断面図である。 本発明による、垂直型Ｆｉｎ−ＦＥＴ半導体構造体の「ファット・ドレイン」実施形態の断面図である。 本発明による、垂直型Ｆｉｎ−ＦＥＴ半導体構造体の「シングルサイド・ソース」実施形態の平面図である。 本発明による、垂直型Ｆｉｎ−ＦＥＴ半導体構造体の「マルチ・ゲート」実施形態の平面図である。 本発明による、垂直型Ｆｉｎ−ＦＥＴ半導体構造体の「マルチ・フィン」実施形態の断面図である。

Claims (22)

  1. 絶縁体層（４）上に配置された少なくとも１つの垂直方向半導体フィン（１２Ａ）と、
    それぞれが前記少なくとも１つの半導体フィン（１２Ａ）の上部及び下部内にあるドープされたソース領域（２６Ａ）及びドレイン領域（２８Ａ）と、
    前記少なくとも１つの半導体フィン（１２Ａ）の垂直方向側壁に沿って配置され、薄いゲート絶縁体（２２）によって分離されたゲート導体（２４Ａ、２４Ｂ）と
    を有することを特徴とする垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  2. 前記少なくとも１つの半導体フィン（１２Ａ）の両側で前記ソース領域（２６Ａ）に接触するソース導体（１８Ａ、１８Ｂ）と、
    少なくとも１つのソース導体（１８Ａ、１８Ｂ）に接続された少なくとも１つのソース・コンタクト（３８Ａ）と、
    前記少なくとも１つの半導体フィン（１２Ａ）の前記ドレイン領域（２８Ａ）に接続された少なくとも１つのドレイン・コンタクト（４０Ａ）と、
    前記ソース領域（２６Ａ）と前記ドレイン領域（２８Ａ）との間の、前記フィン（１２Ａ）内の垂直方向チャネル領域と、
    少なくとも１つのゲート導体（２４Ａ、２４Ｂ）に接続された少なくとも１つのゲート・コンタクト（４２Ａ）と
    を有することを特徴とする、請求項１に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  3. 前記少なくとも１つのゲート・コンタクト（４２Ａ）が、前記同じフィン（１２Ａ）の両側で２つのゲート導体（２４Ａ、２４Ｂ）に接続されている、請求項２に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  4. 互いに異なるものであり、各々が前記同じフィン（１２Ａ）の両側でそれぞれのゲート導体（２４Ａ、２４Ｂ）に接続された、２つのゲート・コンタクト（４２ＡＡ、４２ＢＢ）をさらに有することを特徴とする、請求項２に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  5. 前記少なくとも１つのドレイン・コンタクト（４０Ａ）が、前記同じフィン（１２Ａ）の両側で少なくとも２つのソース導体（１８Ａ、１８Ｂ）に接続された、請求項２に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  6. 前記ゲート導体（２４Ａ、２４Ｂ）が、前記少なくとも１つのフィン（１２Ａ）内の前記ソース領域（２６Ａ）と前記ドレイン領域（２８Ａ）との間の垂直方向距離にわたって延びる、請求項２に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  7. 少なくとも２つの垂直方向フィン（図１８の１１２Ａ、１１２Ｂ）をさらに有することを特徴とする、請求項２に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  8. 前記少なくとも１つのドレイン・コンタクト（図１５の４０Ａ）が、前記少なくとも１つのフィン（１２Ａ）を超えて横方向に延びる、請求項２に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  9. 前記ソース導体（１８Ａ、１８Ｂ）がｎ＋ドープされ、
    前記ゲート導体（２４Ａ、２４Ｂ）がｎ＋ドープされ、
    前記ソース領域（２６Ａ）及びドレイン領域（２６Ｂ）がｎ＋ドープされ、
    前記チャネルが、ｐ＋ドープされているか又は真性半導体の前記フィン（１２Ａ）である、請求項２に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  10. 前記ソース導体（１８Ａ、１８Ｂ）がｐ＋ドープされ、
    前記ゲート導体（２４Ａ、２４Ｂ）がｐ＋ドープされ、
    前記ソース領域（２６Ａ）及び前記ドレイン領域（２６Ｂ）がｐ＋ドープされ、
    前記垂直型Ｆｉｎ−ＦＥＴ半導体デバイスがｐＦＥＴデバイスであり、
    前記チャネルが、ｐ＋ドープされているか又は真性半導体の前記フィン（１２Ａ）である、請求項２に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  11. 前記絶縁体層（４）がＳＯＩ基板の埋込酸化物層（ＢＯＸ）である、請求項１に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  12. 前記垂直型Ｆｉｎ−ＦＥＴ半導体デバイスがＣＭＯＳ回路の一部である、請求項２に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  13. 前記垂直型Ｆｉｎ−ＦＥＴ半導体デバイスが集積回路デバイスの一部である、請求項２に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  14. 前記ゲート導体（２４Ａ、２４Ｂ）に印加されたバイアス電圧に応答して、前記チャネル領域において、前記ゲート絶縁体（２２）に隣接して前記ソース領域（２６Ａ）と前記ドレイン領域（２８Ａ）との間に延びるチャネルが形成される、請求項２に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  15. ＳＯＩ基板のシリコン層（６）内に形成された薄い垂直方向シリコン・フィン（１２Ａ）と、
    それぞれが前記フィンのそれぞれ下部及び上部内に形成された、ドープされたソース領域（２６Ａ）及びドレイン領域（２８Ａ）と、
    前記フィン（１２Ａ）の両側の垂直方向側壁に沿って配置され、薄いゲート絶縁体（２２）によって該フィンから分離され、前記ソース領域（２６Ａ）と前記ドレイン領域（２６Ｂ）との間の垂直方向距離にわたって延びる、１対のゲート導体（２４Ａ、２４Ｂ）と、
    前記フィン（１２Ａ）の両側で前記ソース領域（２６Ａ）と並んで、該ソース領域（２６Ａ）と接触した状態で配置された１対のソース導体（１８Ａ、１８Ｂ）と、
    前記ドレイン領域（２８Ａ）に接続されたドレイン・コンタクト（４０Ａ）と、
    前記ソース導体（１８Ａ、１８Ｂ）に接続されたソース・コンタクト（３８Ａ）と、
    少なくとも１つのゲート導体（２４Ａ）に接続された少なくとも１つのゲート・コンタクト（４２Ａ）と
    を有することを特徴とする垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  16. 前記少なくとも１つのゲート・コンタクト（４２Ａ）が両方のゲート導体（２４Ａ、２４Ｂ）に接続された、請求項１４に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  17. 前記少なくとも１つのゲート・コンタクト（４２ＡＡ）が一方のゲート導体（２４Ａ）に接続され、
    第２のゲート・コンタクト（４２ＡＢ）が、前記同じフィン（１２Ａ）の反対側にあるもう一方のゲート導体（２４Ｂ）に接続された、
    請求項１５に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  18. 前記ドレイン・コンタクト（図１５の４０Ａ）が、前記フィン（１２Ａ）を超えて横方向に延びる、請求項１５に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  19. 前記少なくとも１つのゲート・コンタクト（４２Ａ）は、それぞれのシリサイド・ゲート・コンタクト構造体（３２Ａ、３２Ｂ）を介して、前記少なくとも１つのゲート導体（２４Ａ）に接続され、
    前記ソース・コンタクト（３８Ａ）は、シリサイド・ソース・コンタクト構造体３４Ａ、３４Ｂを介して、前記ソース導体（１８Ａ、１８Ｂ）に接続された、
    請求項１５に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイス。
  20. 垂直型Ｆｉｎ−ＦＥＴ半導体デバイスを形成する方法であって、
    絶縁体層（４）の上に配置された半導体層（６）を有する半導体基板を準備するステップと、
    前記半導体層を通って前記絶縁体層（４）まで、平行なトレンチ（１０Ａ、１０Ｂ）をエッチングすることによって、該絶縁体層（４）の上部に垂直方向半導体フィン（１２Ａ）を形成するステップと、
    前記トレンチ（１０Ａ、１０Ｂ）の下部にドープされた導体（１８Ａ、１８Ｂ）を選択的に堆積させて、前記ドープされたソース導体が前記フィンの下部に接触するようにするステップと、
    前記ドープされた導体（１８Ａ、１８Ｂ）の上にソース絶縁体（２０Ａ、２０Ｂ）を形成するステップと、
    前記トレンチの側壁に沿ってゲート絶縁体（２２）を形成するステップと、
    前記ドープされた導体から前記フィン（１２Ａ）の下部内にドーパントを熱的に打ち込み、該フィン（１２Ａ）内にソース領域（２６Ａ）を形成するステップと、
    前記フィン（１２Ａ）の垂直方向側壁に沿って、前記ゲート絶縁体（２２）によって離間配置されたゲート導体（２４Ａ、２４Ｂ）を形成するステップと、
    前記フィン（１２Ａ）の上部をドープし、内部にドレイン領域（２８Ａ）を形成するステップと、
    前記トレンチ（１０Ａ、１０Ｂ）の露出された側壁、フィン（１２Ａ）、及びゲート導体（２４Ａ、２４Ｂ）に沿って、側壁スペーサ（３０）を形成するステップと、
    前記ソース絶縁体をエッチバックして、前記下にあるドープされたソース導体を露出させるステップと、
    前記ソース導体及び前記ゲート導体の露出された部分内にシリサイドを形成するステップと、
    前記トレンチを酸化物トレンチ充填物で充填し、平坦化するステップと、
    選択エッチング、金属の充填、及び化学機械研磨のダマシン・プロセスによって、金属のソース、ドレイン、及びゲート・コンタクトを形成するステップと
    を特徴とする方法。
  21. ソース領域（２６Ａ）及びドレイン領域（２８Ａ）を形成する前記ステップが、前記フィン（１２Ａ）内に、前記ソース領域（２６Ａ）と前記ドレイン領域（２８Ａ）との間に延びるチャネル領域を実効的に形成する、請求項２０に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイスを形成する方法。
  22. 前記半導体基板がシリコン・オン・インシュレータ（ＳＯＩ）基板である、請求項２０に記載の垂直型Ｆｉｎ−ＦＥＴ半導体デバイスを形成する方法。
JP2006551016A 2004-01-22 2004-01-22 垂直型ｆｉｎ−ｆｅｔｍｏｓデバイス Expired - Lifetime JP4717014B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2004/001721 WO2005079182A2 (en) 2004-01-22 2004-01-22 Vertical fin-fet mos devices

Publications (2)

Publication Number Publication Date
JP2007520883A true JP2007520883A (ja) 2007-07-26
JP4717014B2 JP4717014B2 (ja) 2011-07-06

Family

ID=34887929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006551016A Expired - Lifetime JP4717014B2 (ja) 2004-01-22 2004-01-22 垂直型ｆｉｎ−ｆｅｔｍｏｓデバイス

Country Status (7)

Country Link
US (1) US7683428B2 (ja)
EP (1) EP1711966B1 (ja)
JP (1) JP4717014B2 (ja)
CN (1) CN100570894C (ja)
AT (1) ATE546837T1 (ja)
TW (1) TWI319218B (ja)
WO (1) WO2005079182A2 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251678A (ja) * 2009-04-20 2010-11-04 Unisantis Electronics Japan Ltd 半導体装置の製造方法
JPWO2009102060A1 (ja) * 2008-02-15 2011-06-16 日本ユニサンティスエレクトロニクス株式会社 半導体装置とその製造方法
JPWO2009102061A1 (ja) * 2008-02-15 2011-06-16 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
JPWO2009102059A1 (ja) * 2008-02-15 2011-06-16 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
JPWO2009102062A1 (ja) * 2008-02-15 2011-06-16 日本ユニサンティスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2013258426A (ja) * 2008-02-15 2013-12-26 Unisantis Electronics Singapore Pte Ltd 半導体装置の製造方法
JP2014013922A (ja) * 2008-02-15 2014-01-23 Unisantis Electronics Singapore Pte Ltd 半導体装置及びその製造方法
US8697511B2 (en) 2012-05-18 2014-04-15 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US8759178B2 (en) 2011-11-09 2014-06-24 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8829601B2 (en) 2012-05-17 2014-09-09 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8877578B2 (en) 2012-05-18 2014-11-04 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US9012981B2 (en) 2012-05-17 2015-04-21 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9166043B2 (en) 2012-05-17 2015-10-20 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
JP2015188115A (ja) * 2008-02-15 2015-10-29 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置及びその製造方法
KR101618979B1 (ko) 2013-10-30 2016-05-09 인피니언 테크놀로지스 아게 수직 반도체 디바이스 제조 방법 및 수직 반도체 디바이스
US10438836B2 (en) 2011-11-09 2019-10-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing a semiconductor device
US10504747B2 (en) 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of gap filling using conformal deposition-annealing-etching cycle for reducing seam void and bending
JP2020520113A (ja) * 2017-05-17 2020-07-02 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 縦型トランジスタのための自己整列接点プロセスにより形成される埋め込み下部金属接点
JP2020521319A (ja) * 2017-05-23 2020-07-16 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ Ｖｆｅｔアーキテクチャ内の超長チャネル・デバイス

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372091B2 (en) * 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
EP2002469A1 (en) * 2006-04-04 2008-12-17 Micron Technology, Inc. Nanofin tunneling transistors
US7425491B2 (en) 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
US8734583B2 (en) 2006-04-04 2014-05-27 Micron Technology, Inc. Grown nanofin transistors
US8354311B2 (en) 2006-04-04 2013-01-15 Micron Technology, Inc. Method for forming nanofin transistors
US7491995B2 (en) 2006-04-04 2009-02-17 Micron Technology, Inc. DRAM with nanofin transistors
KR100828030B1 (ko) * 2006-10-25 2008-05-08 삼성전자주식회사 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그제조 방법
WO2008081740A1 (ja) * 2006-12-28 2008-07-10 National Institute Of Advanced Industrial Science And Technology Ｓｒａｍセル及びｓｒａｍ装置
KR100861211B1 (ko) 2007-04-12 2008-09-30 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
WO2009096001A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法
US8211758B2 (en) 2008-02-15 2012-07-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and method of producing the same
US8241976B2 (en) 2008-02-15 2012-08-14 Unisantis Electronics Singapore Pte Ltd. Semiconductor surrounding gate transistor device and production method therefor
US8158468B2 (en) * 2008-02-15 2012-04-17 Unisantis Electronics Singapore Pte Ltd. Production method for surrounding gate transistor semiconductor device
JP5779702B2 (ja) * 2008-02-15 2015-09-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置及びその製造方法
WO2009110048A1 (ja) * 2008-02-15 2009-09-11 日本ユニサンティスエレクトロニクス株式会社 半導体装置及びその製造方法
KR101000472B1 (ko) * 2008-05-07 2010-12-14 주식회사 하이닉스반도체 Ｓｏｉ 소자 및 그의 제조방법
US8216894B2 (en) * 2008-06-17 2012-07-10 Nxp B.V. FinFET method and device
US20100090274A1 (en) * 2008-10-10 2010-04-15 Force Mos Technology Co. Ltd. Trench mosfet with shallow trench contact
JP5331443B2 (ja) * 2008-10-29 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
DE102008059500B4 (de) * 2008-11-28 2010-08-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Mehr-Gatetransistors mit homogen silizidierten Stegendbereichen
US8232150B2 (en) * 2009-01-09 2012-07-31 International Business Machines Corporation Structure and method of forming a transistor with asymmetric channel and source/drain regions
CN101783322B (zh) * 2009-01-19 2012-01-25 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及其制作方法
US8274110B2 (en) 2009-05-20 2012-09-25 Micron Technology, Inc. Vertically-oriented semiconductor selection device providing high drive current in cross-point array memory
JP2011066109A (ja) * 2009-09-16 2011-03-31 Unisantis Electronics Japan Ltd 半導体記憶装置
CN102867751B (zh) * 2011-07-08 2015-09-09 中国科学院微电子研究所 一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法
US20130011986A1 (en) * 2011-07-08 2013-01-10 Huajie Zhou Method for Manufacturing Full Silicide Metal Gate Bulk Silicon Multi-Gate Fin Field Effect Transistors
US8546208B2 (en) * 2011-08-19 2013-10-01 International Business Machines Corporation Isolation region fabrication for replacement gate processing
US8969154B2 (en) 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
CN102983079B (zh) * 2011-09-06 2017-12-19 联华电子股份有限公司 半导体工艺
US8629038B2 (en) 2012-01-05 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with vertical fins and methods for forming the same
US9059248B2 (en) * 2012-02-09 2015-06-16 International Business Machines Corporation Junction butting on SOI by raised epitaxial structure and method
US10515956B2 (en) 2012-03-01 2019-12-24 Taiwan Semiconductor Manufacturing Company Semiconductor devices having Fin Field Effect Transistor (FinFET) structures and manufacturing and design methods thereof
US9105744B2 (en) 2012-03-01 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having inactive fin field effect transistor (FinFET) structures and manufacturing and design methods thereof
US8723268B2 (en) 2012-06-13 2014-05-13 Synopsys, Inc. N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch
US11037923B2 (en) 2012-06-29 2021-06-15 Intel Corporation Through gate fin isolation
JP5856545B2 (ja) * 2012-07-06 2016-02-09 株式会社東芝 半導体装置及びその製造方法
US20140264607A1 (en) * 2013-03-13 2014-09-18 International Business Machines Corporation Iii-v finfets on silicon substrate
US9634000B2 (en) 2013-03-14 2017-04-25 International Business Machines Corporation Partially isolated fin-shaped field effect transistors
US9245979B2 (en) * 2013-05-24 2016-01-26 GlobalFoundries, Inc. FinFET semiconductor devices with local isolation features and methods for fabricating the same
CN105493253B (zh) 2013-09-25 2019-11-29 英特尔公司 用于finfet架构的用固态扩散源掺杂的隔离阱
US10460999B2 (en) 2013-11-27 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Metrology device and metrology method thereof
US9159811B2 (en) * 2013-12-18 2015-10-13 International Business Machines Corporation Growing buffer layers in bulk finFET structures
US9190466B2 (en) 2013-12-27 2015-11-17 International Business Machines Corporation Independent gate vertical FinFET structure
US9691763B2 (en) * 2013-12-27 2017-06-27 International Business Machines Corporation Multi-gate FinFET semiconductor device with flexible design width
JP5657151B1 (ja) 2014-01-23 2015-01-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
US9087897B1 (en) 2014-01-31 2015-07-21 International Business Machines Corporation Semiconductor structures with pair(s) of vertical field effect transistors, each pair having a shared source/drain region and methods of forming the structures
US9318447B2 (en) * 2014-07-18 2016-04-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of forming vertical structure
US9299835B1 (en) 2014-12-04 2016-03-29 International Business Machines Corporation Vertical field effect transistors
US9620643B2 (en) 2015-01-27 2017-04-11 International Business Machines Corporation Reducing parasitic capacitance and resistance in finFET
EP3070737A1 (en) 2015-03-17 2016-09-21 IMEC vzw Vertical Fin-FET semiconductor device
KR102365305B1 (ko) * 2015-03-27 2022-02-22 삼성전자주식회사 반도체 소자
US9543304B2 (en) * 2015-04-02 2017-01-10 Stmicroelectronics, Inc. Vertical junction FinFET device and method for manufacture
US9659941B2 (en) 2015-06-30 2017-05-23 Globalfoundries Inc. Integrated circuit structure with methods of electrically connecting same
KR102424963B1 (ko) 2015-07-30 2022-07-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11222947B2 (en) 2015-09-25 2022-01-11 Intel Corporation Methods of doping fin structures of non-planar transistor devices
US9570356B1 (en) * 2015-12-07 2017-02-14 International Business Machines Corporation Multiple gate length vertical field-effect-transistors
US10026653B2 (en) 2015-12-16 2018-07-17 International Business Machines Corporation Variable gate lengths for vertical transistors
US9431305B1 (en) 2015-12-18 2016-08-30 International Business Machines Corporation Vertical transistor fabrication and devices
US9437503B1 (en) 2015-12-22 2016-09-06 International Business Machines Corporation Vertical FETs with variable bottom spacer recess
US9530700B1 (en) 2016-01-28 2016-12-27 International Business Machines Corporation Method of fabricating vertical field effect transistors with protective fin liner during bottom spacer recess etch
US10141426B2 (en) * 2016-02-08 2018-11-27 International Business Macahines Corporation Vertical transistor device
US9666488B1 (en) * 2016-04-11 2017-05-30 Globalfoundries Inc. Pass-through contact using silicide
US9799655B1 (en) 2016-04-25 2017-10-24 International Business Machines Corporation Flipped vertical field-effect-transistor
US9721845B1 (en) 2016-04-26 2017-08-01 International Business Machines Corporation Vertical field effect transistors with bottom contact metal directly beneath fins
US10002962B2 (en) 2016-04-27 2018-06-19 International Business Machines Corporation Vertical FET structure
US10032906B2 (en) * 2016-04-29 2018-07-24 Samsung Electronics Co., Ltd. Vertical field effect transistor and method of fabricating the same
US9905645B2 (en) 2016-05-24 2018-02-27 Samsung Electronics Co., Ltd. Vertical field effect transistor having an elongated channel
US9865705B2 (en) 2016-06-02 2018-01-09 International Business Machines Corporation Vertical field effect transistors with bottom source/drain epitaxy
US10083871B2 (en) * 2016-06-09 2018-09-25 International Business Machines Corporation Fabrication of a vertical transistor with self-aligned bottom source/drain
US10103246B2 (en) 2016-06-09 2018-10-16 International Business Machines Corporation Fabrication of a vertical fin field effect transistor (vertical finFET) with a self-aligned gate and fin edges
US9870957B2 (en) * 2016-06-16 2018-01-16 Samsung Electronics Co., Ltd. Vertical fin field effect transistor (V-FinFET), semiconductor device having V-FinFET and method of fabricating V-FinFET
US9793160B1 (en) * 2016-07-03 2017-10-17 International Business Machines Coporation Aggressive tip-to-tip scaling using subtractive integraton
US9941391B2 (en) 2016-08-12 2018-04-10 International Business Machines Corporation Method of forming vertical transistor having dual bottom spacers
US9735253B1 (en) 2016-08-26 2017-08-15 International Business Machines Corporation Closely packed vertical transistors with reduced contact resistance
US11088033B2 (en) * 2016-09-08 2021-08-10 International Business Machines Corporation Low resistance source-drain contacts using high temperature silicides
FR3056010B1 (fr) 2016-09-09 2018-10-26 Stmicroelectronics (Rousset) Sas Procede de fabrication de transistors, en particulier des transistors de selection pour des memoires non-volatiles, et dispositif correspondant.
CN106298778A (zh) 2016-09-30 2017-01-04 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
US9716170B1 (en) 2016-09-30 2017-07-25 International Business Machines Corporation Reduced capacitance in vertical transistors by preventing excessive overlap between the gate and the source/drain
WO2018059109A1 (zh) * 2016-09-30 2018-04-05 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
US11081484B2 (en) 2016-09-30 2021-08-03 Institute of Microelectronics, Chinese Academy of Sciences IC unit and method of manufacturing the same, and electronic device including the same
US10312346B2 (en) 2016-10-19 2019-06-04 International Business Machines Corporation Vertical transistor with variable gate length
US9741626B1 (en) 2016-10-20 2017-08-22 International Business Machines Corporation Vertical transistor with uniform bottom spacer formed by selective oxidation
US9773901B1 (en) 2016-10-26 2017-09-26 International Business Machines Corporation Bottom spacer formation for vertical transistor
US9899515B1 (en) 2016-10-31 2018-02-20 International Business Machines Corporation Fabrication of a pair of vertical fin field effect transistors having a merged top source/drain
US9806078B1 (en) * 2016-11-02 2017-10-31 Globalfoundries Inc. FinFET spacer formation on gate sidewalls, between the channel and source/drain regions
US10396208B2 (en) 2017-01-13 2019-08-27 International Business Machines Corporation Vertical transistors with improved top source/drain junctions
US10468524B2 (en) 2017-03-24 2019-11-05 International Business Machines Corporation Vertical field effect transistor with improved reliability
EP3404721A1 (en) * 2017-05-15 2018-11-21 IMEC vzw A method for forming pillars in a vertical transistor device
US9960272B1 (en) 2017-05-16 2018-05-01 International Business Machines Corporation Bottom contact resistance reduction on VFET
US10622458B2 (en) 2017-05-19 2020-04-14 International Business Machines Corporation Self-aligned contact for vertical field effect transistor
US10573745B2 (en) * 2017-05-23 2020-02-25 International Business Machines Corporation Super long channel device within VFET architecture
US10199278B2 (en) 2017-05-30 2019-02-05 International Business Machines Corporation Vertical field effect transistor (FET) with controllable gate length
US10396178B2 (en) 2017-06-02 2019-08-27 International Business Machines Corporation Method of forming improved vertical FET process with controlled gate length and self-aligned junctions
US10276689B2 (en) 2017-06-07 2019-04-30 Globalfoundries Inc. Method of forming a vertical field effect transistor (VFET) and a VFET structure
US10672888B2 (en) 2017-08-21 2020-06-02 International Business Machines Corporation Vertical transistors having improved gate length control
CN109427762B (zh) * 2017-08-22 2020-12-18 中芯国际集成电路制造(上海)有限公司 静电放电晶体管阵列装置
US10121877B1 (en) 2017-09-13 2018-11-06 International Business Machines Corporation Vertical field effect transistor with metallic bottom region
US10170582B1 (en) 2017-09-13 2019-01-01 International Business Machines Corporation Uniform bottom spacer for vertical field effect transistor
US10103247B1 (en) * 2017-10-17 2018-10-16 Globalfoundries Inc. Vertical transistor having buried contact, and contacts using work function metals and silicides
US10297507B2 (en) 2017-10-17 2019-05-21 International Business Machines Corporation Self-aligned vertical field-effect transistor with epitaxially grown bottom and top source drain regions
US10170588B1 (en) 2017-10-30 2019-01-01 International Business Machines Corporation Method of forming vertical transport fin field effect transistor with high-K dielectric feature uniformity
US10340364B2 (en) 2017-11-14 2019-07-02 International Business Machines Corporation H-shaped VFET with increased current drivability
US10580770B2 (en) 2017-11-14 2020-03-03 International Business Machines Corporation Vertical transistors with different gate lengths
US10468527B2 (en) 2017-11-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure and methods of fabricating thereof
KR102465533B1 (ko) * 2017-11-21 2022-11-11 삼성전자주식회사 수직 채널을 가지는 반도체 소자
US10263122B1 (en) * 2017-11-30 2019-04-16 Globalfoundries Inc. Methods, apparatus, and manufacturing system for self-aligned patterning of contacts in a vertical field effect transistor
US10528817B2 (en) 2017-12-12 2020-01-07 International Business Machines Corporation Smart display apparatus and control system
US10325821B1 (en) 2017-12-13 2019-06-18 International Business Machines Corporation Three-dimensional stacked vertical transport field effect transistor logic gate with buried power bus
US10217674B1 (en) 2017-12-13 2019-02-26 International Business Machines Corporation Three-dimensional monolithic vertical field effect transistor logic gates
US10566444B2 (en) 2017-12-21 2020-02-18 International Business Machines Corporation Vertical fin field effect transistor with a reduced gate-to-bottom source/drain parasitic capacitance
US10297513B1 (en) 2017-12-29 2019-05-21 International Business Machines Corporation Stacked vertical NFET and PFET
US10373912B2 (en) 2018-01-05 2019-08-06 International Business Machines Corporation Replacement metal gate processes for vertical transport field-effect transistor
US10374060B2 (en) 2018-01-09 2019-08-06 International Business Machines Corporation VFET bottom epitaxy formed with anchors
US10374083B1 (en) 2018-01-17 2019-08-06 International Business Machines Corporation Vertical fin field effect transistor with reduced gate length variations
US10381346B1 (en) 2018-01-24 2019-08-13 International Business Machines Corporation Logic gate designs for 3D monolithic direct stacked VTFET
US10756217B2 (en) 2018-02-15 2020-08-25 Micron Technology, Inc. Access devices formed with conductive contacts
US10361200B1 (en) 2018-03-07 2019-07-23 International Business Machines Corporation Vertical fin field effect transistor with integral U-shaped electrical gate connection
US10418484B1 (en) * 2018-03-14 2019-09-17 Globalfoundries Inc. Vertical field effect transistors incorporating U-shaped semiconductor bodies and methods
US10361315B1 (en) 2018-03-22 2019-07-23 International Business Machines Corporation Method and apparatus of fabricating source and drain epitaxy for vertical field effect transistor
US10797138B2 (en) 2018-04-09 2020-10-06 Globalfoundries Inc. Vertical-transport field-effect transistors with self-aligned contacts
US10686057B2 (en) 2018-04-12 2020-06-16 International Business Machines Corporation Vertical transport FET devices having a sacrificial doped layer
US10439045B1 (en) 2018-05-09 2019-10-08 International Business Machines Corporation Flipped VFET with self-aligned junctions and controlled gate length
US10468503B1 (en) * 2018-05-15 2019-11-05 International Business Machines Corporation Stacked vertical transport field effect transistor electrically erasable programmable read only memory (EEPROM) devices
US10600695B2 (en) 2018-05-22 2020-03-24 International Business Machines Corporation Channel strain formation in vertical transport FETS with dummy stressor materials
US10468525B1 (en) * 2018-05-23 2019-11-05 International Business Machines Corporation VFET CMOS dual epitaxy integration
US10504794B1 (en) * 2018-06-25 2019-12-10 International Business Machines Corporation Self-aligned silicide/germanide formation to reduce external resistance in a vertical field-effect transistor
US10453940B1 (en) 2018-06-26 2019-10-22 International Business Machines Corporation Vertical field effect transistor with strained channel region extension
US10593797B2 (en) 2018-06-26 2020-03-17 International Business Machines Corporation Vertical transport field effect transistor structure with self-aligned top junction through early top source/drain epitaxy
US10930758B2 (en) 2018-08-13 2021-02-23 International Business Machines Corporation Space deposition between source/drain and sacrificial layers
US10672905B2 (en) * 2018-08-21 2020-06-02 International Business Machines Corporation Replacement metal gate process for vertical transport field-effect transistor with self-aligned shared contacts
US10714399B2 (en) * 2018-08-21 2020-07-14 International Business Machines Corporation Gate-last process for vertical transport field-effect transistor
US10672670B2 (en) * 2018-08-21 2020-06-02 International Business Machines Corporation Replacement metal gate process for vertical transport field-effect transistors with multiple threshold voltages
US10658246B2 (en) 2018-08-27 2020-05-19 International Business Machines Corporation Self-aligned vertical fin field effect transistor with replacement gate structure
US10658481B1 (en) 2018-10-29 2020-05-19 International Business Machines Corporation Self-aligned gate cut in direct stacked vertical transport field effect transistor (VTFET)
US11152507B2 (en) 2018-11-07 2021-10-19 International Business Machines Corporation Vertical field-effect transistor with a bottom contact that exhibits low electrical resistance
US10833079B2 (en) 2019-01-02 2020-11-10 International Business Machines Corporation Dual transport orientation for stacked vertical transport field-effect transistors
US11295985B2 (en) 2019-03-05 2022-04-05 International Business Machines Corporation Forming a backside ground or power plane in a stacked vertical transport field effect transistor
US10998233B2 (en) 2019-03-05 2021-05-04 International Business Machines Corporation Mechanically stable complementary field effect transistors
US10950545B2 (en) 2019-03-08 2021-03-16 International Business Machines Corporation Circuit wiring techniques for stacked transistor structures
US10892339B2 (en) 2019-03-13 2021-01-12 International Business Machines Corporation Gate first technique in vertical transport FET using doped silicon gates with silicide
US10777468B1 (en) 2019-03-21 2020-09-15 International Business Machines Corporation Stacked vertical field-effect transistors with sacrificial layer patterning
US10833081B2 (en) 2019-04-09 2020-11-10 International Business Machines Corporation Forming isolated contacts in a stacked vertical transport field effect transistor (VTFET)
US11569229B2 (en) 2019-04-12 2023-01-31 International Business Machines Corporation Stacked vertical transport field effect transistors with anchors
US10964603B2 (en) 2019-04-15 2021-03-30 International Business Machines Corporation Hybrid gate stack integration for stacked vertical transport field-effect transistors
US10985064B2 (en) 2019-05-29 2021-04-20 International Business Machines Corporation Buried power and ground in stacked vertical transport field effect transistors
US11004856B1 (en) 2019-11-12 2021-05-11 International Business Machines Corporation Stacked vertical transistor memory cell with epi connections
US11094819B2 (en) 2019-12-06 2021-08-17 International Business Machines Corporation Stacked vertical tunnel FET devices
US11615992B2 (en) 2020-01-15 2023-03-28 International Business Machines Corporation Substrate isolated VTFET devices
US11482617B2 (en) * 2020-03-17 2022-10-25 International Business Machines Corporation Vertical transport field-effect transistor including replacement gate
US11183583B2 (en) 2020-04-25 2021-11-23 International Business Machines Corporation Vertical transport FET with bottom source and drain extensions
US11476346B2 (en) 2020-06-24 2022-10-18 International Business Machines Corporation Vertical transistor having an oxygen-blocking top spacer
US11908907B2 (en) 2020-12-11 2024-02-20 International Business Machines Corporation VFET contact formation
US11563003B2 (en) 2021-01-20 2023-01-24 International Business Machines Corporation Fin top hard mask formation after wafer flipping process
US11894433B2 (en) 2021-06-22 2024-02-06 International Business Machines Corporation Method and structure to improve stacked FET bottom EPI contact
US11764259B2 (en) 2021-07-23 2023-09-19 International Business Machines Corporation Vertical field-effect transistor with dielectric fin extension
US11830774B2 (en) 2021-09-23 2023-11-28 International Business Machines Corporation Buried contact through fin-to-fin space for vertical transport field effect transistor
US11742354B2 (en) 2021-09-23 2023-08-29 International Business Machines Corporation Top epitaxial layer and contact for VTFET
US11949011B2 (en) 2021-11-30 2024-04-02 International Business Machines Corporation Vertical transistor with gate encapsulation layers
US11978796B2 (en) 2021-12-08 2024-05-07 International Business Machines Corporation Contact and isolation in monolithically stacked VTFET

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444065A (en) * 1987-07-31 1989-02-16 Motorola Inc Manufacture of reverse silicon on insulator semiconductor device with pedestal structure
JPH01232755A (ja) * 1988-03-11 1989-09-18 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017504A (en) * 1986-12-01 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Vertical type MOS transistor and method of formation thereof
DE68926793T2 (de) * 1988-03-15 1997-01-09 Toshiba Kawasaki Kk Dynamischer RAM
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
US5581101A (en) * 1995-01-03 1996-12-03 International Business Machines Corporation FET and/or bipolar devices formed in thin vertical silicon on insulator (SOI) structures
US6060746A (en) * 1997-02-11 2000-05-09 International Business Machines Corporation Power transistor having vertical FETs and method for making same
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US6376312B1 (en) * 2001-03-26 2002-04-23 Advanced Micro Devices, Inc. Formation of non-volatile memory device comprised of an array of vertical field effect transistor structures
KR100401130B1 (ko) 2001-03-28 2003-10-10 한국전자통신연구원 수직형 채널을 가지는 초미세 ｍｏｓ 트랜지스터 제조방법
US6798017B2 (en) * 2001-08-31 2004-09-28 International Business Machines Corporation Vertical dual gate field effect transistor
US6680508B1 (en) * 2002-08-28 2004-01-20 Micron Technology, Inc. Vertical floating gate transistor
US6855582B1 (en) 2003-06-12 2005-02-15 Advanced Micro Devices, Inc. FinFET gate formation using reverse trim and oxide polish

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444065A (en) * 1987-07-31 1989-02-16 Motorola Inc Manufacture of reverse silicon on insulator semiconductor device with pedestal structure
JPH01232755A (ja) * 1988-03-11 1989-09-18 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5356260B2 (ja) * 2008-02-15 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
JP5340180B2 (ja) * 2008-02-15 2013-11-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置とその製造方法
JPWO2009102060A1 (ja) * 2008-02-15 2011-06-16 日本ユニサンティスエレクトロニクス株式会社 半導体装置とその製造方法
JPWO2009102061A1 (ja) * 2008-02-15 2011-06-16 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
JPWO2009102059A1 (ja) * 2008-02-15 2011-06-16 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
JPWO2009102062A1 (ja) * 2008-02-15 2011-06-16 日本ユニサンティスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2014013922A (ja) * 2008-02-15 2014-01-23 Unisantis Electronics Singapore Pte Ltd 半導体装置及びその製造方法
JP2013258426A (ja) * 2008-02-15 2013-12-26 Unisantis Electronics Singapore Pte Ltd 半導体装置の製造方法
JP5356259B2 (ja) * 2008-02-15 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法
JP2015188115A (ja) * 2008-02-15 2015-10-29 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置及びその製造方法
JP5356258B2 (ja) * 2008-02-15 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法
US8080458B2 (en) 2009-04-20 2011-12-20 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device and manufacturing method thereof
US8519475B2 (en) 2009-04-20 2013-08-27 Unisantis Electronics Singapore Pte Ltd. Semiconductor device
JP4577592B2 (ja) * 2009-04-20 2010-11-10 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
JP2010251678A (ja) * 2009-04-20 2010-11-04 Unisantis Electronics Japan Ltd 半導体装置の製造方法
US9614075B2 (en) 2011-11-09 2017-04-04 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8759178B2 (en) 2011-11-09 2014-06-24 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US10438836B2 (en) 2011-11-09 2019-10-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing a semiconductor device
US9691896B2 (en) 2011-11-09 2017-06-27 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9153660B2 (en) 2012-05-17 2015-10-06 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8890236B1 (en) 2012-05-17 2014-11-18 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8829601B2 (en) 2012-05-17 2014-09-09 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9048315B2 (en) 2012-05-17 2015-06-02 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9299786B2 (en) 2012-05-17 2016-03-29 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9012981B2 (en) 2012-05-17 2015-04-21 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9166043B2 (en) 2012-05-17 2015-10-20 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9054085B2 (en) 2012-05-18 2015-06-09 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9666728B2 (en) 2012-05-18 2017-05-30 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9246001B2 (en) 2012-05-18 2016-01-26 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9252276B2 (en) 2012-05-18 2016-02-02 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9601618B2 (en) 2012-05-18 2017-03-21 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9437732B2 (en) 2012-05-18 2016-09-06 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9406768B2 (en) 2012-05-18 2016-08-02 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9029923B2 (en) 2012-05-18 2015-05-12 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8823066B2 (en) 2012-05-18 2014-09-02 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US9466683B2 (en) 2012-05-18 2016-10-11 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8697511B2 (en) 2012-05-18 2014-04-15 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US9202922B2 (en) 2012-05-18 2015-12-01 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9666712B2 (en) 2012-05-18 2017-05-30 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8877578B2 (en) 2012-05-18 2014-11-04 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
KR101618979B1 (ko) 2013-10-30 2016-05-09 인피니언 테크놀로지스 아게 수직 반도체 디바이스 제조 방법 및 수직 반도체 디바이스
JP2020520113A (ja) * 2017-05-17 2020-07-02 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 縦型トランジスタのための自己整列接点プロセスにより形成される埋め込み下部金属接点
JP7051902B2 (ja) 2017-05-17 2022-04-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 縦型トランジスタのための自己整列接点プロセスにより形成される埋め込み下部金属接点
JP2020521319A (ja) * 2017-05-23 2020-07-16 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ Ｖｆｅｔアーキテクチャ内の超長チャネル・デバイス
JP7018963B2 (ja) 2017-05-23 2022-02-14 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｖｆｅｔアーキテクチャ内の超長チャネル・デバイス
US10504747B2 (en) 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of gap filling using conformal deposition-annealing-etching cycle for reducing seam void and bending
US11289343B2 (en) 2017-09-29 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of gap filling using conformal deposition-annealing-etching cycle for reducing seam void and bending
US11605543B2 (en) 2017-09-29 2023-03-14 Taiwan Semiconductor Manufacturing Company. Ltd. Method of gap filling using conformal deposition-annealing-etching cycle for reducing seam void and bending

Also Published As

Publication number Publication date
US7683428B2 (en) 2010-03-23
CN100570894C (zh) 2009-12-16
TWI319218B (en) 2010-01-01
ATE546837T1 (de) 2012-03-15
EP1711966A4 (en) 2011-02-16
EP1711966A2 (en) 2006-10-18
WO2005079182A2 (en) 2005-09-01
WO2005079182A3 (en) 2006-04-06
EP1711966B1 (en) 2012-02-22
CN1906769A (zh) 2007-01-31
US20090200604A1 (en) 2009-08-13
JP4717014B2 (ja) 2011-07-06
TW200527600A (en) 2005-08-16

Similar Documents

Publication Publication Date Title
JP4717014B2 (ja) 垂直型ｆｉｎ−ｆｅｔｍｏｓデバイス
US7163851B2 (en) Concurrent Fin-FET and thick-body device fabrication
TWI408805B (zh) 虛擬本體接觸之三閘極
US7368354B2 (en) Planar substrate devices integrated with FinFETs and method of manufacture
US7851283B2 (en) Field effect transistor with raised source/drain fin straps
KR100587672B1 (ko) 다마신 공법을 이용한 핀 트랜지스터 형성방법
KR102291559B1 (ko) 반도체 장치
US20090179268A1 (en) Design structures for high-voltage integrated circuits
CN110620110B (zh) 包括鳍型场效应晶体管的半导体器件
KR100653536B1 (ko) 반도체 소자의 핀 전계효과 트랜지스터 제조방법
KR20040086345A (ko) 캐패시터없는 1-트랜지스터 ｄｒａｍ 셀 및 그의 제조방법과, 1-트랜지스터 ｄｒａｍ 셀을 포함하는 배열물
US9461171B2 (en) Methods of increasing silicide to epi contact areas and the resulting devices
US20090032866A1 (en) Methods of fabricating dual fin structures and semiconductor device structures with dual fin structures
KR100618904B1 (ko) ＦｉｎＦＥＴ을 구비하는 반도체 소자 및 그 제조 방법
US7449735B2 (en) Dual work-function single gate stack
KR100521377B1 (ko) 핀 전계효과 트랜지스터의 형성방법
US10546929B2 (en) Optimized double-gate transistors and fabricating process
KR100906282B1 (ko) 수직 ｆｉｎ－ｆｅｔ ｍｏｓ 디바이스
TWI414039B (zh) 在一半導體材料中之溝渠形成
CN116266560A (zh) 用于形成堆叠式fet器件的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20101101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20110322

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250