CN102867751B - 一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法 - Google Patents
一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法 Download PDFInfo
- Publication number
- CN102867751B CN102867751B CN201110190699.9A CN201110190699A CN102867751B CN 102867751 B CN102867751 B CN 102867751B CN 201110190699 A CN201110190699 A CN 201110190699A CN 102867751 B CN102867751 B CN 102867751B
- Authority
- CN
- China
- Prior art keywords
- fin
- source
- polygate electrodes
- metal
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 21
- 239000010703 silicon Substances 0.000 title claims abstract description 21
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 230000005669 field effect Effects 0.000 title abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000001465 metallisation Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 67
- 229910021332 silicide Inorganic materials 0.000 claims description 24
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 24
- 125000006850 spacer group Chemical group 0.000 claims description 24
- 238000005516 engineering process Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 12
- 238000004151 rapid thermal annealing Methods 0.000 claims description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000010884 ion-beam technique Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000035515 penetration Effects 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract 1
- 238000010276 construction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请公开了一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法，包括：在半导体衬底上形成鳍片；在所述鳍片的顶部及侧面形成栅堆叠结构；在所述栅堆叠结构两侧的鳍片中形成源/漏延伸区结构；在源/漏延伸区两侧形成源/漏结构；源/漏区硅化；形成全硅化金属栅电极；接触和金属化。本发明消除了SOI器件存在的自加热效应和浮体效应，具有更低的成本；克服了多晶硅栅电极存在多晶硅耗尽效应、硼穿透效应、串联电阻大等缺点；与CMOS平面工艺的良好兼容，易于集成。
Description
技术领域
本发明属于半导体技术领域，尤其涉及一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法。
背景技术
随着集成电路产业按照Moore定律持续向前发展，CMOS器件的特征尺寸持续缩小，平面体硅CMOS结构器件遇到了严峻的挑战。为了克服这些问题，需要从新材料、新工艺、新结构等多方面寻找解决方案。
在新材料领域，金属栅电极技术是一种十分重要的技术，采用金属栅电极能够从根本上消除多晶硅栅耗尽效应和P型场效应晶体管的硼（B）穿透效应，同时获得非常低的栅极薄层电阻。在各类金属栅制备方法中，全硅化金属栅技术是一种比较简单的金属栅制备方法，并与CMOS工艺具有很好的兼容性。
在新结构领域，鳍型场效应晶体管（FinFET）结构被认为是最有可能替代平面体硅CMOS器件的新结构器件之一，成为国际研究的热点。FinFET结构主要分为SOI
FinFET和Bulk FinFET。但是SOI FinFET存在制备成本高，散热性差，存在浮体效应和自加热效应等缺点。为了克服SOI
FinFET存在的问题，研究人员开始研究采用体硅衬底来制备FinFET器件，即Bulk FinFET。
为了克服传统的平面体硅CMOS结构器件遇到的问题，推动集成电路产业继续向前飞速发展，需要在新材料、新工艺、新结构领域进一步开展研究工作，这对于半导体产业的发展具有深远意义。
发明内容
本发明目的在于提供一种新的、易于集成的、与平面CMOS工艺兼容性好的全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法，能够克服传统的多晶硅栅电极材料及平面CMOS器件存在的问题。
为了实现上述目的，本发明的主要步骤包括：在半导体衬底上形成鳍片；在所述鳍片的顶部及侧面形成栅堆叠结构；在所述栅堆叠结构两侧的鳍片中形成源/漏延伸区结构；在源/漏延伸区两侧形成源/漏结构；源/漏区硅化；形成全硅化金属栅电极；接触和金属化。
优选地，在半导体衬底上形成鳍片的步骤包括：在半导体衬底上形成保护介质层；刻蚀所述介质层及半导体衬底以嵌入所述半导体衬底形成至少两个凹槽，所述凹槽之间形成鳍片；在半导体衬底上淀积隔离介质层并采用化学机械抛光（CMP）及回刻工艺形成底部彼此隔离的鳍片。
优选地，所述保护介质层包括SiO2、TEOS或Si3N4。
优选地，所述鳍片的宽度为10-60nm。
优选地，所述在半导体衬底上淀积隔离介质层并采用CMP及回刻工艺形成底部彼此隔离的鳍片的步骤包括：在所述半导体衬底上形成隔离介质层；CMP隔离介质层至鳍片顶部的保护介质层露出；回刻隔离介质层至鳍片的上半部分露出，同时在凹槽底部保留一部分隔离介质层使得鳍片的下半部分通过隔离介质层与其它鳍片彼此隔离开。
优选地，所述保留的一部分隔离介质层的厚度为50-200nm。
优选地，所述鳍片的顶部和侧面形成栅堆叠结构的步骤包括：在鳍片的顶部和侧面形成栅介质层，多晶硅栅电极材料及硬掩膜层；光刻、刻蚀形成栅电极堆叠结构。
优选地，所述硬掩膜层包括TEOS或Si3N4。
优选地，在所述栅堆叠结构两侧的鳍片中形成源/漏延伸区结构的方法包括： 在鳍片的两侧形成一次侧墙；进行倾角离子注入、预非晶化注入和低能离子注入，以在所述鳍片中形成源/漏延伸区。
优选地，所述在源/漏延伸区两侧形成源/漏结构步骤包括：在一次侧墙两侧形成二次侧墙；源漏离子注入；激活形成源漏掺杂区。
优选地，所述形成全硅化金属栅电极的步骤包括：淀积层间介质并CMP至多晶硅栅电极顶部的硬掩膜层露出；去除多晶硅栅电极顶部的硬掩膜层；将多晶硅栅电极转换为全硅化金属栅电极。
优选地，所述将多晶硅栅电极转换为全硅化金属栅电极的步骤包括：淀积金属层；采用第一次快速热退火使大部分多晶硅栅电极与金属反应生成金属硅化物；选择去除未反应的剩余金属；采用第二次快速热退火使多晶硅栅电极全部转变为金属硅化物栅电极。
优选地，所述金属层包括Ni，Co，Ti，W，Pt，Ir等。
优选地，所述采用第一次快速热退火使大部分多晶硅栅电极与金属反应生成金属硅化物的步骤中，大部分多晶硅栅电极与金属发生反应生成金属硅化物，而在靠近栅介质材料的附近仍留有一小部分多晶硅栅电极没有生成硅化物。
优选地，所述采用第二次快速热退火使多晶硅栅电极全部转变为金属硅化物栅电极的步骤中，剩余的多晶硅栅电极与金属发生反应生成硅化物，从而是整个多晶硅栅电极全部转变为金属硅化物栅电极。
在本发明的优选实施例，所述半导体衬底为体硅衬底。
从上述技术方案可以看出，本发明有以下有益效果：
1、本发明提供的这种制备全硅化金属栅体硅多栅鳍型场效应晶体管的方法，在体硅衬底上实现了鳍型场效应晶体管器件的制备，克服了SOI
FinFET器件存在的自加热效应和浮体效应，降低了制备成本；
2、本发明提供的这种全硅化金属栅体硅多栅鳍型场效应晶体管的方法，克服了多晶硅栅电极材料存在的多晶硅耗尽效应，P型场效应晶体管的硼（B）穿透效应，同时获得非常低的栅极薄层电阻；
3、本发明提供的这种制备全硅化金属栅体硅多栅鳍型场效应晶体管的方法，制备工艺简单可行，易于集成，与平面CMOS工艺兼容性好，易于实现。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1-2、3A-3B、4A-4C、5、6A-6B、7-10示出了根据本发明实施例的方法制备全硅化金属栅体硅多栅鳍型场效应晶体管的流程中对应的各结构剖面图。
应当注意的是，本说明书附图并非按照比例绘制，而仅为示意性的目的，因此，不应被理解为对本发明范围的任何限制和约束。在附图中，相似的组成部分以相似的附图标号标识。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
图1-2、3A-3B、4A-4C、5、6A-6B、7-10详细示出了根据本发明实施例制备全硅化金属栅体硅多栅鳍型场效应晶体管的各步骤对应的结构剖面图。以下，将参照这些附图来对根据本发明实施例的各个步骤予以详细说明。
首先参考图1，在半导体衬底101上形成浅沟槽隔离（STI，Shallow Trench
Isolation）102。具体地，所述半导体衬底101可以是半导体制造领域中常用的衬底材料，对于本发明的实施例，优选采用体Si衬底。
接着如图2所示，在半导体衬底101上形成保护介质层103。所述保护介质层103可以包括：SiO2、TEOS、Si3N4或其他介质材料，在本发明的实施例中优选为SiO2，可以通过热生长形成，厚度约为30-70nm，该介质层103可以在后续的刻蚀过程中能够有效地保护后续形成的鳍片。
图3A示出了沿半导体衬底101表面的示意图，图3B为图3A中AA’方向的剖视图。如图3A、3B所示，对所述衬底101进行刻蚀以嵌入半导体衬底101中形成至少两个凹槽104。图中仅示出两个凹槽，对于本领域的普通技术人员来说，可知可以有任意多的凹槽。刻蚀形成所述凹槽104的方法例如可以是：采用电子束曝光正性抗蚀剂并用反应离子刻蚀形成陡直的宽度约为100-400nm*100-400nm、间距为10－60nm的两相邻凹槽104。凹槽的形状只是示例，本发明对此不做限制。在凹槽之间形成了鳍片105，所述鳍片105也称为硅岛（Silicon
Island），鳍片的宽度可以根据实际需要选择，例如10-60nm。
接着如图4A，4B，4C所示，在半导体衬底上形成隔离介质层106。具体地，首先如图4A所示，在半导体衬底上淀积一层隔离介质层106。所述隔离介质层106可以包括：SiO2、TEOS、低温氧化物（LTO，low temperature oxide）或其他介质材料，在本发明的实施例中优选为TEOS，可以通过化学气相淀积（CVD）形成，厚度约为250-500nm。接着如图4B所示，采用CMP工艺将隔离介质层106减薄至鳍片105顶部的保护介质层103。最后，如图4C所示，回刻隔离介质层106，使得鳍片105上部分露出，而在凹槽104底部保留一部分隔离介质层106，其厚度为50-200nm。该隔离介质层106可以将邻近的鳍片底部彼此隔离开，同时能够抑制底部寄生晶体管的开启，有利于降低器件的泄漏电流和寄生电容，提高器件的性能。回刻的过程中同时将鳍片105顶部的保护介质层103去除。
接着如图5所示，在整个衬底上形成栅介质层材料107和多晶硅栅电极材料108，硬掩膜109；然后刻蚀形成栅电极堆叠结构。所述栅介质层材料107可以是普通栅介质材料，例如SiO2，或者是其他的高k介质材料，例如SiON和HfAlON、HfTaON、HfSiON、Al2O3等，在本发明地实施例中优选HfSiON，可通过低压化学气相沉积、金属有机化学气相沉积或者原子层淀积等方法形成，栅介质的等效氧化层厚度为5至50 Å。所述多晶硅栅电极材料108可采用低压化学气相淀积（LPCVD）方法形成，厚度可选为1000至5000 Å。所述硬掩膜层109，包括TEOS或Si3N4。该硬掩膜层109具有以下作用：首先，在后面的源漏硅化物工艺过程中保护多晶硅栅电极108不与金属层115反应形成硅化物；其次，在后续的CMP工艺过程中有效的保护多晶硅栅电极108不被破坏。
接着，如图6A和6B所示在栅堆叠两侧的半导体衬底中形成源漏结构。图6A示出了沿半导体衬底101表面的示意图，图6B为图6A中AA’方向的剖视图。具体地，首先淀积介质层并刻蚀形成一次侧墙110；然后进行倾角离子注入、预非晶化注入和低能离子注入，以在所述鳍片中形成源/漏延伸区111。接着再淀积介质层并刻蚀形成二次侧墙112，进行离子注入，形成源漏掺杂区113。最后形成源漏硅化物。形成源漏硅化物的工艺参照常规技术，这里不再赘述。
接着，如图7所示，在半导体衬底上淀积层间介质层115并CMP至多晶硅栅电极108顶部的硬掩膜层109露出。
然后，如图8所示，去除硬掩膜层109。
接着，如图9和10所示，形成全硅化金属栅电极。具体地，首先，如图9所示，在半导体衬底上淀积一层金属层116。所述金属层116包括Ni，Co，Ti，W，Pt，Ir等金属材料。然后，如图10所示，使多晶硅栅电极108与金属层116反应，从而形成全硅化金属栅电极117。具体地，首先，采用第一次快速热退火使大部分多晶硅栅电极108与金属层116反应生成金属硅化物，而在靠近栅介质材料的附近仍留有一小部分多晶硅栅电极没有生成硅化物。接着，去除未反应的金属。然后，采用第二次快速热退火使剩余的多晶硅栅电极108与金属116反应，使整个多晶硅栅电极108全部转变为金属硅化物栅电极117。
最后，金属化形成互连结构将电极引出。金属化的形成可以参照常规技术，这里不再赘述。
此外，本发明的实施例能够在体硅衬底上实现了全硅化金属栅体硅多栅鳍型场效应晶体管的制备。该方法采用传统的基于准平面的自顶向下工艺，制备工艺简单可行，与CMOS平面工艺具有良好的兼容性，并且易于集成。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。
附图标记说明：
101，Si衬底；102，STI隔离；103，保护介质层；104，凹槽结构；105，鳍片；106，隔离介质层；107，栅介质层；108，多晶硅栅电极；109，硬掩膜层；110，一次侧墙；111，源/漏延伸区；112，二次侧墙；113，源漏掺杂区；114，源漏硅化物；115，层间介质层；116，金属层；117，全硅化金属栅电极。
Claims (14)
1.一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法，包括：
在半导体衬底上形成鳍片；
在所述鳍片的顶部及侧面形成栅堆叠结构；
在所述栅堆叠结构两侧的鳍片中形成源/漏延伸区结构；
在源/漏延伸区两侧形成源/漏结构；
源/漏区硅化；
形成全硅化金属栅电极；
接触和金属化；
其中，在半导体衬底上形成鳍片的步骤包括：
在半导体衬底上形成保护介质层；
刻蚀所述保护介质层及半导体衬底，以嵌入所述半导体衬底形成至少两个凹槽，所述凹槽之间形成鳍片；
在半导体衬底上淀积隔离介质层并采用化学机械抛光（CMP）及回刻工艺形成底部彼此隔离的鳍片；
其中，所述在半导体衬底上淀积隔离介质层并采用CMP及回刻工艺形成底部彼此隔离的鳍片的步骤包括：
在所述半导体衬底上形成隔离介质层；
CMP隔离介质层至鳍片顶部的保护介质层露出；
回刻隔离介质层至鳍片的上半部分露出，同时在凹槽底部保留一部分隔离介质层使得鳍片的下半部分通过隔离介质层与其它鳍片彼此隔离开。
2.根据权利要求1所述的方法，其中，所述保护介质层包括SiO2、TEOS或Si3N4。
3.根据权利要求1所述的方法，其中，所述鳍片的宽度为10-60nm。
4.根据权利要求1所述的方法，其中，所述保留的一部分隔离介质层的厚度为50-200nm。
5.根据权利要求1所述的方法，所述鳍片的顶部及侧面形成栅堆叠结构的步骤包括：
在鳍片的顶部和侧面形成栅介质层，多晶硅栅电极材料及硬掩膜层；
光刻、刻蚀形成栅电极堆叠结构。
6.根据权利要求5所述的方法，所述硬掩膜层包括TEOS或Si3N4。
7.根据权利要求1所述的方法，在所述栅堆叠结构两侧的鳍片中形成源/漏延伸区结构的方法包括：
在鳍片的两侧形成一次侧墙；
进行倾角离子注入、预非晶化注入和低能离子注入，以在所述鳍片中形成源/漏延伸区。
8.根据权利要求7所述的方法，所述在源/漏延伸区两侧形成源/漏结构步骤包括：
在一次侧墙两侧形成二次侧墙；
源漏离子注入；
激活形成源漏掺杂区。
9.根据权利要求5所述的方法，所述形成全硅化金属栅电极的步骤包括：
淀积层间介质层并CMP至多晶硅栅电极顶部的硬掩膜层露出；
去除多晶硅栅电极顶部的硬掩膜层；
将多晶硅栅电极转换为全硅化金属栅电极。
10.根据权利要求9所述的方法，所述将多晶硅栅电极转换为全硅化金属栅电极的步骤包括：
淀积金属层；
采用第一次快速热退火使大部分多晶硅栅电极与金属反应生成金属硅化物；
选择去除未反应的剩余金属；
采用第二次快速热退火使多晶硅栅电极全部转变为金属硅化物栅电极。
11.根据权利要求10，所述金属层包括Ni，Co，Ti，W，Pt或Ir。
12.根据权利要求10，所述采用第一次快速热退火使大部分多晶硅栅电极与金属反应生成金属硅化物的步骤中，大部分多晶硅栅电极与金属发生反应生成金属硅化物，而在靠近栅介质材料的附近仍留有一小部分多晶硅栅电极没有生成硅化物。
13.根据权利要求10，所述采用第二次快速热退火使多晶硅栅电极全部转变为金属硅化物栅电极的步骤中，剩余的多晶硅栅电极与金属发生反应生成硅化物，从而使整个多晶硅栅电极全部转变为金属硅化物栅电极。
14.根据权利要求1至13中任一项所述的方法，其中，所述半导体衬底为体硅衬底。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110190699.9A CN102867751B (zh) | 2011-07-08 | 2011-07-08 | 一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法 |
| PCT/CN2011/001280 WO2013006989A1 (zh) | 2011-07-08 | 2011-08-03 | 一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法 |
| US13/321,059 US20130011986A1 (en) | 2011-07-08 | 2011-08-03 | Method for Manufacturing Full Silicide Metal Gate Bulk Silicon Multi-Gate Fin Field Effect Transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110190699.9A CN102867751B (zh) | 2011-07-08 | 2011-07-08 | 一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102867751A CN102867751A (zh) | 2013-01-09 |
| CN102867751B true CN102867751B (zh) | 2015-09-09 |
Family
ID=47446532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110190699.9A Active CN102867751B (zh) | 2011-07-08 | 2011-07-08 | 一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102867751B (zh) |
| WO (1) | WO2013006989A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022036B (zh) * | 2013-02-28 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN104143514B (zh) * | 2013-05-09 | 2017-09-26 | 中芯国际集成电路制造(上海)有限公司 | 多栅极场效应晶体管的形成方法 |
| CN104347374A (zh) * | 2013-07-30 | 2015-02-11 | 北大方正集团有限公司 | 半导体器件制造方法 |
| US9391065B1 (en) | 2015-06-29 | 2016-07-12 | Globalfoundries Inc. | Electrostatic discharge and passive structures integrated in a vertical gate fin-type field effect diode |
| US9530887B1 (en) * | 2016-02-25 | 2016-12-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin-type field effect transistor device and manufacturing method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101221928A (zh) * | 2007-01-12 | 2008-07-16 | 国际商业机器公司 | 用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4717014B2 (ja) * | 2004-01-22 | 2011-07-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 垂直型ｆｉｎ−ｆｅｔｍｏｓデバイス |
| KR100653536B1 (ko) * | 2005-12-29 | 2006-12-05 | 동부일렉트로닉스 주식회사 | 반도체 소자의 핀 전계효과 트랜지스터 제조방법 |
| US7667271B2 (en) * | 2007-04-27 | 2010-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin field-effect transistors |
| US7795088B2 (en) * | 2007-05-25 | 2010-09-14 | Macronix International Co., Ltd. | Method for manufacturing memory cell |
| US8373238B2 (en) * | 2009-12-03 | 2013-02-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs with multiple Fin heights |
-
2011
- 2011-07-08 CN CN201110190699.9A patent/CN102867751B/zh active Active
- 2011-08-03 WO PCT/CN2011/001280 patent/WO2013006989A1/zh active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101221928A (zh) * | 2007-01-12 | 2008-07-16 | 国际商业机器公司 | 用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013006989A1 (zh) | 2013-01-17 |
| CN102867751A (zh) | 2013-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105914206B (zh) | 集成电路器件及其制造方法 | |
| CN103681355B (zh) | 制备准soi源漏场效应晶体管器件的方法 | |
| CN102903750B (zh) | 一种半导体场效应晶体管结构及其制备方法 | |
| CN104051266B (zh) | 用于鳍式场效应晶体管的鳍形状及其形成方法 | |
| CN102593130B (zh) | 半导体器件及其制造方法 | |
| CN102903749B (zh) | 一种半导体器件结构及其制造方法 | |
| CN102867751B (zh) | 一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法 | |
| CN103000572A (zh) | 高k金属栅极器件的接触件 | |
| CN102110648B (zh) | 一种制备体硅围栅金属半导体场效应晶体管的方法 | |
| CN103700593B (zh) | 制备准soi源漏多栅器件的方法 | |
| US20120220093A1 (en) | Method for manufacturing a semiconductor device | |
| JP2012169433A (ja) | 半導体装置 | |
| CN105321883A (zh) | 制造半导体器件的方法 | |
| US20130011986A1 (en) | Method for Manufacturing Full Silicide Metal Gate Bulk Silicon Multi-Gate Fin Field Effect Transistors | |
| CN102468161A (zh) | 一种场效应晶体管的制备方法 | |
| CN102651320B (zh) | 一种鳍型场效应晶体管的制备方法 | |
| US20120329218A1 (en) | Method for manufacturing semiconductor field effect transistor | |
| CN102651321B (zh) | 一种半导体器件的制备方法 | |
| CN102651305B (zh) | 一种ω形鳍片的制备方法 | |
| CN107403838A (zh) | 功率金氧半导体场效晶体管 | |
| CN103377928A (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
| CN102842507B (zh) | 半导体场效应晶体管的制备方法 | |
| CN102822976A (zh) | 用于场效应晶体管器件的自动对准接触 | |
| US20100109093A1 (en) | Semiconductor memory devices and methods of fabricating the same | |
| CN103390583B (zh) | 半导体集成器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |