JP2007511905A - 強誘電体キャパシタデバイスおよびFeRAMデバイス - Google Patents
強誘電体キャパシタデバイスおよびFeRAMデバイス Download PDFInfo
- Publication number
- JP2007511905A JP2007511905A JP2006539440A JP2006539440A JP2007511905A JP 2007511905 A JP2007511905 A JP 2007511905A JP 2006539440 A JP2006539440 A JP 2006539440A JP 2006539440 A JP2006539440 A JP 2006539440A JP 2007511905 A JP2007511905 A JP 2007511905A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- barrier layer
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 29
- 239000010410 layer Substances 0.000 claims abstract description 134
- 230000004888 barrier function Effects 0.000 claims abstract description 44
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 33
- 239000001301 oxygen Substances 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 125000006850 spacer group Chemical group 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000012790 adhesive layer Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 3
- 239000012777 electrically insulating material Substances 0.000 claims description 3
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 239000005360 phosphosilicate glass Substances 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims 2
- 239000003989 dielectric material Substances 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
1つ以上のコンタクトプラグが通過して延びている基板と、上記基板上に形成された第1の層間絶縁膜とから、強誘電体キャパシタデバイス(例えばFeRAMデバイス)が形成されている。上記第1の層間絶縁膜上にはスペーサ層が形成されていて、このスペーサ層上には第1の酸素バリア層が形成されていて、この第1の酸素バリア層上にはバッファ層が形成されている。上記バッファ層上において、上記バッファ層と上記コンタクトプラグとの間に下地材料の層が形成されていて、第1の電極と第2の電極との間に誘電体層が挟まれている。上記デバイスに第2の酸素バリア層が塗布される。上記スペーサ層があれば、上記下地材料と上記コンタクトプラグとの界面まで酸化が及ぶことが抑制される。なぜなら、上記界面が、上記第1の酸素バリア層の下に位置しているからである。この結果、電気コンタクトが破損することはない。
Description
〔本発明の分野〕
本発明は、強誘電体キャパシタデバイスおよびFeRAMデバイスを形成するためのデバイスおよび方法に関する。特に、本発明は、例えば、FeRAMデバイスなどの強誘電体キャパシタデバイス内にあるコンタクトプラグの酸化を抑制するためのデバイスおよび方法に関する。
本発明は、強誘電体キャパシタデバイスおよびFeRAMデバイスを形成するためのデバイスおよび方法に関する。特に、本発明は、例えば、FeRAMデバイスなどの強誘電体キャパシタデバイス内にあるコンタクトプラグの酸化を抑制するためのデバイスおよび方法に関する。
〔本発明の背景〕
図1に示すFeRAMなどの従来のキャパシタ・オン・プラグ(capacitor on plug; COP)デバイス1では、コンタクトプラグ2は、多層配線構造内の金属線間の垂直配線として用いられることが多い。一般的にはタングステンから形成されているコンタクトプラグ2は、上記デバイスの基板4内にあるアパーチャを通過している。デバイス1は、PZTなどの強誘電体材料6と、強誘電体層6上の上部電極7と、強誘電体層6下の下部電極8とをさらに有している。一般的にはイリジウム(Ir)またはチタニウム(Ti)ベースであるバリア層9は、下部電極8(BE)と基板4との間に配置されていることが多い。バリア層9は、酸素がプラグ2へ拡散した際の損傷を防ぐために、コンタクトプラグ2の上部に堆積されている。バリア層9は、下部電極8とコンタクトプラグ2との接触抵抗を改善させ、そして下部電極8と基板4との密着性を改善する接着層としても機能する。コンタクトプラグ2が通過して延びている基板4内のアパーチャは、接着層9に沿って並んでいる。
図1に示すFeRAMなどの従来のキャパシタ・オン・プラグ(capacitor on plug; COP)デバイス1では、コンタクトプラグ2は、多層配線構造内の金属線間の垂直配線として用いられることが多い。一般的にはタングステンから形成されているコンタクトプラグ2は、上記デバイスの基板4内にあるアパーチャを通過している。デバイス1は、PZTなどの強誘電体材料6と、強誘電体層6上の上部電極7と、強誘電体層6下の下部電極8とをさらに有している。一般的にはイリジウム(Ir)またはチタニウム(Ti)ベースであるバリア層9は、下部電極8(BE)と基板4との間に配置されていることが多い。バリア層9は、酸素がプラグ2へ拡散した際の損傷を防ぐために、コンタクトプラグ2の上部に堆積されている。バリア層9は、下部電極8とコンタクトプラグ2との接触抵抗を改善させ、そして下部電極8と基板4との密着性を改善する接着層としても機能する。コンタクトプラグ2が通過して延びている基板4内のアパーチャは、接着層9に沿って並んでいる。
例えば酸化アルミニウムからなる酸素バリア層は、一般的には、完成したキャパシタの周囲に堆積されていて、キャパシタの接着層9沿いに浸透してこれを酸化させる酸素の量を減らす。これはプロセス中に最も起こりやすく、特に、酸素バリア層10の断層に酸素が浸透する際において、酸素雰囲気中でのリカバリアニーリング(recovery annealing)のプロセス中に起こりやすい。酸素バリア層10は、プラグ2に到達すると、下部電極8とプラグ2とのコンタクトを破損させ、これによってデバイスの故障が引き起こされる。
従来のプロセスおよびデバイスにおけるこのような問題に鑑みて、キャパシタ製造中の酸化を抑制するための方法が必要とされている。
〔本発明の概要〕
一般的には、本発明は、第1の層間絶縁膜と酸素バリア層との間に追加的な絶縁層を配置して、コンタクトプラグと下部電極との界面から上記酸素バリア層をさらに離すことによって上記界面を埋没させて、プロセス中に酸素反応を起こさないようにすることを提案する。
一般的には、本発明は、第1の層間絶縁膜と酸素バリア層との間に追加的な絶縁層を配置して、コンタクトプラグと下部電極との界面から上記酸素バリア層をさらに離すことによって上記界面を埋没させて、プロセス中に酸素反応を起こさないようにすることを提案する。
本発明は、コンタクトプラグと下部電極との界面を酸化から効果的に保護することによって、デバイスの歩留まりを改善する。
好ましい一形態では、デバイス周囲に追加的な酸素バリア層を塗布することによって、デバイスを酸素拡散からさらに保護する。
本発明の第1の形態によると、コンタクトプラグが通過して延びている基板と、当該基板上に搭載可能なキャパシタと、当該基板上に形成された第1の層間絶縁膜と、当該第1の層間絶縁膜上に形成されたスペーサ層と、当該スペーサ層上に形成された第1のバリア層と、当該第1のバリア層上に形成されたバッファ層と、当該バッファ層上において、当該バッファ層と上記コンタクトプラグとの間に形成された下地材料の層と、第1の電極と第2の電極との間にある誘電体層と、上記デバイス上に延びている第2のバリア層と、を含んだデバイスが提供されている。
本発明の第2の形態によると、上記デバイスを1つ以上含んだFeRAMデバイスが提供されている。
本発明の第3の形態によると、基板を形成する工程と、当該基板上に第1の層間絶縁膜を形成する工程と、上記基板を通る1つ以上のコンタクトプラグを形成する工程と、上記第1の層間絶縁膜上にスペーサ層を形成する工程と、当該スペーサ層上に第1のバリア層を形成する工程と、当該第1のバリア層上にバッファ層を形成する工程と、当該バッファ層上において、当該バッファ層と上記1つ以上のコンタクトプラグとの間に下地材料の層を堆積して第1の電極を形成する工程と、当該第1の電極上に誘電体層を形成する工程と、上記誘電体層上に第2の電極を形成する工程と、上記デバイス上に延びる第2のバリア層を形成する工程と、を含んだ強誘電体キャパシタデバイスの形成方法が提供されている。
本発明の第4の形態によると、上記方法に従って形成された強誘電体キャパシタデバイスが提供されている。
本発明の第5の形態によると、上記方法に従って形成されたFeRAMデバイスが提供されている。
〔図面の簡単な説明〕
次に、本発明の好ましい特徴について、例証することのみを目的として、図面を参照しながら説明する。図面は以下の通りである:
図1は、従来技術による強誘電体キャパシタの概略断面図を示す。
次に、本発明の好ましい特徴について、例証することのみを目的として、図面を参照しながら説明する。図面は以下の通りである:
図1は、従来技術による強誘電体キャパシタの概略断面図を示す。
図2は、第1の製造段階における、一実施形態に従った強誘電体キャパシタの概略断面図を示す。
図3は、第2の製造段階における、一実施形態に従った強誘電体キャパシタの概略断面図を示す。
図4は、第3の製造段階における、一実施形態に従った強誘電体キャパシタの概略断面図を示す。
図5は、第4の製造段階における、一実施形態に従った強誘電体キャパシタの概略断面図を示す。
〔好ましい実施形態の詳細な説明〕
図2〜図5は、本発明の好ましい一実施形態に従った強誘電体キャパシタなどのデバイスの様々なプロセス段階を示している。
図2〜図5は、本発明の好ましい一実施形態に従った強誘電体キャパシタなどのデバイスの様々なプロセス段階を示している。
図2は、デバイス20の製造プロセスの第1の段階を示す図である。デバイス20は基板21を有している。基板21の裏面上には、デバイス20のための、トランジスタなどの能動制御回路(図示せず)が散在している。基板21の上部表面上に第1の層間絶縁膜24が堆積され、この層間絶縁膜24に化学機械研磨プロセスが加えられる。層間絶縁膜24は、例えばホウ素ドープ・リン珪酸ガラス(boron-doped phosphosilicate glass; BPSG)から形成してもよい。
必要に応じて、層間絶縁膜24に至るまでアパーチャをエッチングし、そしてイリジウム等の下地材料を用いて下地を付けることによって、上記能動制御回路へのコンタクトが形成される。次に、上記アパーチャにタングステン等の金属が充填されて、上記能動制御回路を上記強誘電体キャパシタへ接続するプラグ26が形成される。
二酸化ケイ素またはTEOSなどの電気的絶縁材料からなる垂直スペーサ層28が、第1の層間絶縁膜24の表面上に堆積される。次に、例えば窒化ケイ素などの酸素拡散に耐性がある材料からなる酸素バリア層30が垂直スペーサ層28上に堆積されて、基板21への酸素の浸透を抑制する。そして、例えば二酸化ケイ素からなるバッファ層32が酸素バリア層30上に塗布される。
図3は、製造プロセスの次の段階を示している。この工程は、RIE(反応性イオンエッチ)を行って、垂直スペーサ層28と、酸素バリア層30と、バッファ層32とを通ってコンタクトプラグ26の最上部へ延びるアパーチャを形成する工程を含んでいる(図3、図4、および図5には、アパーチャの内の1つのみが示されている)。エッチングされた表面上と、コンタクトプラグ26に至るまでエッチングされたアパーチャ内に、例えばイリジウムまたは酸化イリジウムからなる下地33が堆積される。下地材料33上に、例えばタングステンからなる導電性材料の層が堆積され、これによって上記アパーチャが充填されて下部電極34が形成される。下地33は接着層として機能し、下部電極34とバッファ層32との密着性を改善する。必要であれば、化学機械研磨(chemical mechanical polishing; CMP)を行って、導電性材料の層を再堆積してもよい。しかし下地層33は、密着性を維持するための接着層として、バッファ層32の表面上に保持されなければならない。
図4は、製造プロセスの次の段階を示している。下部電極34の表面上に、例えばPZTからなる強誘電体層36が堆積され、この強誘電体層36上に上部電極38が堆積される。上部電極38上にハードマスク材料(図示せず)が堆積され、そしてこのハードマスク上にてリソグラフィプロセスが行われて、ハードマスク材料が成型される。次に、バッファ層32に至るまで上記ハードマスクがエッチングされて、キャパシタが構成される。別の酸素バリア層40が構造全体の上に堆積される。
図5は、製造プロセスの次の段階を示している。キャパシタリカバリ(capacitor recovery)のために、上記デバイスに対して酸素アニーリングプロセスが行われる。酸素の一部は、上記別の酸素バリア層40の内部にある断層を通って浸透する可能性があり、そして下地材料33の一部は、図5の符号42に示されているように部分的に酸化され得る。しかし垂直スペーサ層28があれば、下地33とコンタクトプラグ26との界面まで酸化が及ぶことが抑制される。なぜなら、上記界面が、酸素バリア層30の下に位置しているからである。従って上記界面は、キャパシタ周囲にある上記別の酸素バリア層40内の弱点を通って拡散する少量の酸素に反応することはないであろう。この結果、上記電気コンタクト(electrical contact)が破損することはない。
本発明によるシステムおよび方法は、例えば強誘電体ランダムアクセスメモリとして使用するデバイスの製造に特に有用である。
本明細書に記載の本発明の実施形態に様々な修飾を加えることができる。例えば、別の材料および方法工程を追加する、あるいはこれらに置き換えることができる。従って、本発明について特定の実施形態を用いて説明してきたが、本発明の精神および範囲から逸脱することなく、特許請求の範囲内において多くの様々な変更を加えてよいことは、当業者には明らかである。
Claims (43)
- デバイスであって、
コンタクトプラグが通過して延びている基板と、
上記基板上に搭載可能なキャパシタと、
上記基板上に形成された第1の層間絶縁膜と、
上記第1の層間絶縁膜上に形成されたスペーサ層と、
上記スペーサ層上に形成された第1のバリア層と、
上記第1のバリア層上に形成されたバッファ層と、
上記バッファ層上において、上記バッファ層と上記コンタクトプラグとの間に形成されている下地材料の層と、
第1の電極と第2の電極との間にある誘電体層と、
上記デバイス上に延びている第2のバリア層と、を含んだデバイス。 - 上記誘電体層が強誘電体材料から形成されている、請求項1に記載のデバイス。
- 上記第1の層間絶縁膜がホウ素ドープ・リン珪酸ガラス(boron-doped phosphosilicate glass; BPSG)から形成されている、請求項1に記載のデバイス。
- 上記下地材料の層がイリジウムから形成されている、請求項1に記載のデバイス。
- 上記下地材料の層が酸化イリジウムから形成されている、請求項1に記載のデバイス。
- 上記第1の電極がタングステンから形成されている、請求項1に記載のデバイス。
- 上記スペーサ層が電気的絶縁材料から形成されている、請求項1に記載のデバイス。
- 上記スペーサ層が二酸化ケイ素から形成されている、請求項7に記載のデバイス。
- 上記スペーサ層がテトラエチルオルトシリケート(TEOS)から形成されている、請求項7に記載のデバイス。
- 上記第1のバリア層が、酸素拡散に実質的に耐性がある材料から形成されている、請求項1に記載のデバイス。
- 上記第1のバリア層が窒化ケイ素から形成されている、請求項1に記載のデバイス。
- 上記第2のバリア層が、酸素拡散に実質的に耐性がある材料から形成されている、請求項1に記載のデバイス。
- 上記第2のバリア層が酸化アルミニウム(Al2O3)から形成されている、請求項1に記載のデバイス。
- 上記バッファ層が誘電体材料から形成されている、請求項1に記載のデバイス。
- 上記バッファ層が二酸化ケイ素から形成されている、請求項1に記載のデバイス。
- 上記下地材料の層が接着層を形成して、上記第1の電極と上記バッファ層との密着性を助ける、請求項1に記載のデバイス。
- 上記誘電体層がPZTから形成されている、請求項1に記載のデバイス。
- 請求項1に記載のデバイスを1つ以上含んだFeRAMデバイス。
- 強誘電体キャパシタデバイスの形成方法であって、
基板を形成する工程と、
上記基板上に第1の層間絶縁膜を形成する工程と、
上記基板を通過するコンタクトプラグを1つ以上形成する工程と、
上記第1の層間絶縁膜上にスペーサ層を形成する工程と、
上記スペーサ層上に第1のバリア層を形成する工程と、
上記第1のバリア層上にバッファ層を形成する工程と、
上記バッファ層上において、上記バッファ層と上記1つ以上のコンタクトプラグとの間に下地材料の層を堆積して第1の電極を形成する工程と、
上記第1の電極上に誘電体層を形成する工程と、
上記誘電体層上に第2の電極を形成する工程と、
上記デバイス上に延びる第2のバリア層を形成する工程と、を含んでいる方法。 - 上記スペーサ層を形成する前に、上記第1の層間絶縁膜に化学機械研磨プロセスを加える工程をさらに含んでいる、請求項19に記載の方法。
- 上記第1の層間絶縁膜および上記基板をエッチングして、上記1つ以上のコンタクトプラグを受容するための1つ以上のアパーチャを上記基板内に形成する工程をさらに含んでいる、請求項20に記載の方法。
- 上記1つ以上のコンタクトプラグを形成する上記工程が、上記1つ以上のアパーチャを充填して上記1つ以上のコンタクトプラグを形成する工程を含んでいる、請求項21に記載の方法。
- 上記下地材料の層に化学機械研磨プロセスを加える工程をさらに含んでいる、請求項19に記載の方法。
- 研磨した上記下地材料の層上に別の下地材料を堆積する工程をさらに含んでいる、請求項23に記載の方法。
- 上記デバイスに酸素アニーリングプロセスを加える工程をさらに含んでいる、請求項19に記載の方法。
- 上記誘電体層を形成する上記工程が、強誘電体材料からなる上記誘電体層を形成する工程を含んでいる、請求項19に記載の方法。
- 上記第1の層間絶縁膜を形成する上記工程が、ホウ素ドープ・リン珪酸ガラス(BPSG)からなる上記第1の層間絶縁膜を形成する工程を含んでいる、請求項19に記載の方法。
- 上記下地材料の層を形成する上記工程が、イリジウムからなる上記下地材料の層を形成する工程を含んでいる、請求項19に記載の方法。
- 上記下地材料の層を形成する上記工程が、酸化イリジウムからなる上記下地材料の層を形成する工程を含んでいる、請求項19に記載の方法。
- 上記第1の電極を形成する上記工程が、タングステンからなる上記第1の電極を形成する工程を含んでいる、請求項19に記載の方法。
- 上記スペーサ層を形成する上記工程が、電気的絶縁材料からなる上記スペーサ層を形成する工程を含んでいる、請求項19に記載の方法。
- 上記スペーサ層を形成する上記工程が、二酸化ケイ素からなる上記スペーサ層を形成する工程を含んでいる、請求項19に記載の方法。
- 上記スペーサ層を形成する上記工程が、テトラエチルオルトシリケート(TEOS)からなる上記スペーサ層を形成する工程を含んでいる、請求項19に記載の方法。
- 上記第1のバリア層を形成する上記工程が、酸素拡散に実質的に耐性がある材料からなる上記第1のバリア層を形成する工程を含んでいる、請求項19に記載の方法。
- 上記第1のバリア層を形成する上記工程が、窒化ケイ素からなる上記第1のバリア層を形成する工程を含んでいる、請求項19に記載の方法。
- 上記第2のバリア層を形成する上記工程が、酸素拡散に実質的に耐性がある材料からなる上記第2のバリア層を形成する工程を含んでいる、請求項19に記載の方法。
- 上記バッファ層を形成する上記工程が、誘電体材料からなる上記バッファ層を形成する工程を含んでいる、請求項19に記載の方法。
- 上記バッファ層を形成する上記工程が、二酸化ケイ素からなる上記バッファ層を形成する工程を含んでいる、請求項19に記載の方法。
- 上記下地材料の層を形成する上記工程が、上記第1の電極と上記バッファ層との密着性を助ける接着層を形成する工程を含んでいる、請求項19に記載の方法。
- 上記誘電体層を形成する上記工程が、PZTからなる上記誘電体層を形成する工程を含んでいる、請求項19に記載の方法。
- 上記第2のバリア層を形成する上記工程が、酸化アルミニウム(Al2O3)からなる上記第2のバリア層を形成する工程を含んでいる、請求項19に記載の方法。
- 請求項18に記載の方法に従って形成した強誘電体キャパシタデバイス。
- 請求項18に記載の方法に従って形成したFeRAMデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/713,239 US7002196B2 (en) | 2003-11-13 | 2003-11-13 | Ferroelectric capacitor devices and FeRAM devices |
PCT/SG2004/000282 WO2005048324A1 (en) | 2003-11-13 | 2004-09-03 | A DEVICE AND METHOD FOR FORMING FERROELECTRIC CAPACITOR DEVICES AND FeRAM DEVICES |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007511905A true JP2007511905A (ja) | 2007-05-10 |
Family
ID=34573667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006539440A Pending JP2007511905A (ja) | 2003-11-13 | 2004-09-03 | 強誘電体キャパシタデバイスおよびFeRAMデバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US7002196B2 (ja) |
JP (1) | JP2007511905A (ja) |
KR (1) | KR100867376B1 (ja) |
DE (1) | DE112004002180T5 (ja) |
WO (1) | WO2005048324A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4375561B2 (ja) * | 2004-12-28 | 2009-12-02 | セイコーエプソン株式会社 | 半導体記憶装置及びその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162619A (ja) * | 1994-12-09 | 1996-06-21 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2000022107A (ja) * | 1998-07-01 | 2000-01-21 | Hitachi Ltd | 半導体装置および半導体装置の製造方法 |
JP2000349255A (ja) * | 1999-06-03 | 2000-12-15 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
JP2001217397A (ja) * | 2000-02-02 | 2001-08-10 | Nec Corp | 半導体装置とその製造方法 |
JP2003158246A (ja) * | 2001-11-21 | 2003-05-30 | Sony Corp | 記憶素子及びその製造方法 |
JP2003204040A (ja) * | 2002-01-08 | 2003-07-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US654809A (en) * | 1899-11-13 | 1900-07-31 | Henry Newton Wood | Automatic brake-block. |
US658307A (en) * | 1900-05-10 | 1900-09-18 | Edward Milton Wildey | Manifold sales-book. |
US6346741B1 (en) | 1997-11-20 | 2002-02-12 | Advanced Technology Materials, Inc. | Compositions and structures for chemical mechanical polishing of FeRAM capacitors and method of fabricating FeRAM capacitors using same |
US6911371B2 (en) | 1997-12-19 | 2005-06-28 | Micron Technology, Inc. | Capacitor forming methods with barrier layers to threshold voltage shift inducing material |
CN1155092C (zh) | 1998-07-03 | 2004-06-23 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
JP3495955B2 (ja) * | 1999-03-26 | 2004-02-09 | シャープ株式会社 | 半導体メモリ装置及びその製造方法 |
US6964873B2 (en) | 1999-10-29 | 2005-11-15 | Fujitsu Limited | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof |
US6534809B2 (en) * | 1999-12-22 | 2003-03-18 | Agilent Technologies, Inc. | Hardmask designs for dry etching FeRAM capacitor stacks |
KR100531419B1 (ko) | 2001-06-12 | 2005-11-28 | 주식회사 하이닉스반도체 | 반도체소자 및 그의 제조방법 |
US6512260B2 (en) | 2001-06-15 | 2003-01-28 | Silicon Integrated Systems Corp. | Metal capacitor in damascene structures |
US6583507B1 (en) | 2002-04-26 | 2003-06-24 | Bum Ki Moon | Barrier for capacitor over plug structures |
JP2003332539A (ja) * | 2002-05-17 | 2003-11-21 | Nec Electronics Corp | 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置 |
-
2003
- 2003-11-13 US US10/713,239 patent/US7002196B2/en not_active Expired - Fee Related
-
2004
- 2004-09-03 WO PCT/SG2004/000282 patent/WO2005048324A1/en active Application Filing
- 2004-09-03 JP JP2006539440A patent/JP2007511905A/ja active Pending
- 2004-09-03 DE DE112004002180T patent/DE112004002180T5/de not_active Ceased
- 2004-09-03 KR KR1020067009352A patent/KR100867376B1/ko not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162619A (ja) * | 1994-12-09 | 1996-06-21 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2000022107A (ja) * | 1998-07-01 | 2000-01-21 | Hitachi Ltd | 半導体装置および半導体装置の製造方法 |
JP2000349255A (ja) * | 1999-06-03 | 2000-12-15 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
JP2001217397A (ja) * | 2000-02-02 | 2001-08-10 | Nec Corp | 半導体装置とその製造方法 |
JP2003158246A (ja) * | 2001-11-21 | 2003-05-30 | Sony Corp | 記憶素子及びその製造方法 |
JP2003204040A (ja) * | 2002-01-08 | 2003-07-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE112004002180T5 (de) | 2006-09-14 |
US20050106759A1 (en) | 2005-05-19 |
US7002196B2 (en) | 2006-02-21 |
KR100867376B1 (ko) | 2008-11-06 |
WO2005048324A1 (en) | 2005-05-26 |
KR20060096079A (ko) | 2006-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5401817B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4316358B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP2007150025A (ja) | 強誘電体メモリの製造方法 | |
JP2004111626A (ja) | 半導体装置 | |
US8324671B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3201468B2 (ja) | 容量素子及びその製造方法 | |
EP1387405A2 (en) | Semiconductor memory device and method for manufacturing the same | |
US20020175142A1 (en) | Method of forming capacitor element | |
JP3267555B2 (ja) | 強誘電体キャパシタ、強誘電体メモリ、及び、強誘電体キャパシタの製造方法 | |
JP5215552B2 (ja) | 強誘電体メモリ装置の製造方法 | |
US6858442B2 (en) | Ferroelectric memory integrated circuit with improved reliability | |
US20060102942A1 (en) | Ferroelectric memory and method for manufacturing the same | |
JP2007511905A (ja) | 強誘電体キャパシタデバイスおよびFeRAMデバイス | |
JP2007165440A (ja) | 強誘電体メモリ、及び強誘電体メモリの製造方法 | |
JP4445445B2 (ja) | 半導体装置およびその製造方法 | |
US7982254B2 (en) | Semiconductor device and method of fabricating the same | |
KR100400035B1 (ko) | 균일한 접촉 저항을 갖는 콘택을 구비한 반도체 소자 및그의 제조방법 | |
JP2009004795A (ja) | 強誘電体コンデンサ装置におけるコンタクトプラグの酸化防止装置 | |
JP5022679B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP2005327989A (ja) | 半導体装置及びその製造方法 | |
JP3944364B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
JP2007150141A (ja) | 強誘電体メモリの製造方法及び強誘電体メモリ | |
JP2002043539A (ja) | 強誘電体キャパシタ及びその製造方法 | |
JP2006135127A (ja) | 配線の形成方法、配線プラグの形成方法、強誘電体メモリの製造方法、及び強誘電体メモリ | |
KR20050053359A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100914 |