JP2007329190A

JP2007329190A - 誘電体素子

Info

Publication number: JP2007329190A
Application number: JP2006157572A
Authority: JP
Inventors: Shinichiro Kakehi; 真一朗筧; Hitoshi Saida; 仁齋田; Kuniji Koike; 邦二小池; Kenji Horino; 賢治堀野
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2006-06-06
Filing date: 2006-06-06
Publication date: 2007-12-20
Anticipated expiration: 2026-06-06
Also published as: US20070278627A1; JP4983102B2; US7929272B2

Abstract

【課題】誘電体層が薄くてもリーク電流を十分に抑えられる誘電体素子を提供する。
【解決手段】誘電体素子１０は、誘電体層１４と、この誘電体層に接する複数の金属層１２、１６を備えている。これらの金属層の少なくとも一つは、卑金属を含んでいる。これらの金属層の各々と誘電体層との間には、界面１８、２０が存在する。これらの界面の算術平均粗さの平均値をＲａｍと表すと、このＲａｍと誘電体層の厚みＴとは、Ｔ／Ｒａｍ≧１．３を満たしている。
【選択図】図１

Description

この発明は、誘電体素子に関する。

誘電体層上に電極が設けられた構造の誘電体素子が知られている。誘電体素子の典型的な例は、コンデンサである。下記の特許文献１には、表面に誘電体層を形成した金属箔を用いてコンデンサを製造する方法が開示されている。また、特許文献２には、基板上に下部電極、誘電体層および上部電極を順次に積層した薄膜コンデンサが開示されている。
特開平２００４−３１９５６１号特開平５−２５１２５８号

近年では、誘電体素子の小型化と高品質化の要求に伴い、誘電体層の薄化が要望されている。しかしながら、誘電体層を過度に薄くすると、電極間のリーク電流が大きく増加してしまう。

そこで、本発明は、誘電体層が薄くてもリーク電流を十分に抑えられる誘電体素子を提供することを課題とする。

発明に係る誘電体素子は、誘電体層と、この誘電体層に接する第１〜第ｎ（ｎは２以上の整数）の金属層とを備えている。第１〜第ｎの金属層の各々と誘電体層との界面は、それぞれ算術平均粗さＲａ_１〜Ｒａ_ｎ（ｎｍ）を有している。これらの算術平均粗さＲａ_１〜Ｒａ_ｎの平均値Ｒａｍ（ｎｍ）と誘電体層の厚みＴ（ｎｍ）とは、Ｔ／Ｒａｍ≧１．３を満たしている。

誘電体層が薄くても、各金属層と誘電体層との界面の粗さを適切に設定してＴ／Ｒａｍ≧１．３を満たすことにより、誘電体素子のリーク電流を十分に抑えることができる。

より好ましくは、Ｔ／Ｒａｍ≧３．６である。この場合、Ｔ／Ｒａｍが３．６未満のときに比べて誘電体素子のリーク電流が大きく低減される。

さらに好ましくは、Ｔ／Ｒａｍ≧１２である。この場合、Ｔ／Ｒａｍが１２未満のときに比べて誘電体素子のリーク電流が大きく低減される。

さらに好ましくは、Ｔ／Ｒａｍ≧２８である。この場合、Ｔ／Ｒａｍが２８未満のときに比べて誘電体素子のリーク電流が大きく低減される。

第１〜第ｎの金属層の少なくとも一つは、卑金属を含んでいてもよい。卑金属の例としては、Ｎｉ、Ｃｕ、Ａｌなどが挙げられる。金属表面の精密研磨には、機械的な研磨とともに化学的エッチングを併用する技術（例えば、化学機械研磨法、等）が多用されている。金属層が卑金属である場合、あるいは卑金属を含んでいる場合、この化学的エッチングがより速やかに進行するため、上記の表面粗さを容易に得ることが出来る。卑金属を含んでいる金属層では、卑金属の含有量が４０質量％以上であることが好ましい。第１〜第ｎの金属層の一つは、誘電体層を支持する金属箔であってもよい。誘電体層は、Ｂａ、Ｓｒ、Ｃａ、Ｐｂ、Ｔｉ、ＺｒおよびＨｆのうち一つ以上の元素を含む酸化物から構成されていてもよい。また、誘電体層は、ペロブスカイト構造を有する酸化物から構成されていてもよい。

本発明によれば、誘電体層が薄くてもリーク電流を十分に抑えられる誘電体素子を提供することができる。

以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

始めに、本発明の基本原理を説明する。誘電体層に複数の金属層が接する誘電体素子に関して、本発明者らは、リーク電流に影響を及ぼすパラメータとして、誘電体層の厚みに加えて、誘電体層と各金属層との界面の粗さに注目した。

誘電体層が薄いほど、金属層同士の間に電圧を印加したときに流れるリーク電流は増加する傾向にある。この傾向は、誘電体層を挟むように一対の金属層が形成されている場合だけではなく、誘電体層の一方の主面上に複数の金属層が形成されている場合でも同様である。

一方、本発明者らの研究によれば、誘電体層と各金属層との界面の粗さが小さいほど、金属層同士の間に流れるリーク電流は減少する傾向にある。誘電体素子には金属層と同数の界面が存在し、その各々の粗さがリーク電流に影響を及ぼす。そこで、本発明者らは、誘電体層と複数の金属層との各界面の粗さを、それらの平均値を用いて総合的に評価することにした。

誘電体層に接する第１〜第ｎ（ｎは２以上の整数）の金属層の粗さをそれぞれＲａ_１〜Ｒａ_ｎ（ｎｍ）と表すと、それらの平均値Ｒａｍ（ｎｍ）は、Ｒａｍ＝｛Ｒａ_１＋Ｒａ_２＋…＋Ｒａ_ｎ｝／ｎと表される。この粗さの平均値Ｒａｍが小さいほど、金属層間のリーク電流は減少する。したがって、誘電体層が薄くても、粗さの平均値が小さければ、リーク電流を十分に抑えることが可能である。

このように、誘電体層の厚みが大きいほど、また、界面粗さの平均値が小さいほど、リーク電流が抑えられる。これは、誘電体層の厚みＴ（ｎｍ）と界面粗さの平均値Ｒａｍとの比Ｔ／Ｒａｍが大きいほどリーク電流が抑えられることを意味する。したがって、誘電体層が薄くても（Ｔが小さくても）、Ｒａｍを適切に設定して、Ｔ／Ｒａｍを十分に大きくすることにより、リーク電流が十分に抑えられた誘電体素子を得ることができる。

以下では、具体例を挙げながら、リーク電流を抑えるために適切なＴ／Ｒａｍの数値を説明する。図１は、本実施形態に係る誘電体素子１０の構造を示す概略断面図である。誘電体素子１０は、下部金属層としての金属箔１２と、金属箔１２の上面に設けられた誘電体層１４と、誘電体層１４の上面に設けられた上部金属層１６を有している。つまり、金属箔１２は誘電体層１４の一方の主面（下面）に接し、上部金属層１６は誘電体層１４の他方の主面（上面）に接している。図１において、１８は金属箔１２と誘電体層１４との界面、２０は誘電体層１４と上部金属層１６との界面を示している。この誘電体素子１０は、金属箔１２と上部金属層１６を一対の対向電極として使用する薄膜コンデンサである。

金属箔１２は自立可能であり、したがって、誘電体層１４および上部金属層１６を支持するための基材として機能する。金属箔１２および上部金属層１６の材料としては、安価で低抵抗な卑金属、例えばＣｕ、Ｎｉ、Ａｌを使用することが好ましい。

以下では、誘電体素子１０の製造方法を説明する。図２は、この製造方法を示す工程図である。まず、金属箔１２を用意し（図２（ａ））、その一方の主面（上面）を研磨して鏡面化する（図２（ｂ））。研磨の方法としては、化学機械研磨（ＣＭＰ）の他、バフ研磨、ラッピング、ブラシ研磨、電解化学研磨などが挙げられる。

次に、金属箔１２の研磨された上面に誘電体層１４を形成する（図２（ｃ））。誘電体層１４の形成方法としては、例えば、溶液法やスパッタ法が挙げられる。具体的には、金属箔１２の上面に誘電体材料を付着させ、それを焼成することにより誘電体層１４を形成する。

続いて、誘電体層１４の上面に、スパッタ法などによって上部金属層１６を形成する（図２（ｄ））。こうして、誘電体素子１０が得られる。

上述のように、誘電体層１４が薄くても、下部金属層１２と誘電体層１４との界面１８や誘電体層１４と上部金属層１６との界面２０の粗さが小さければ、リーク電流を十分に抑えられる。これらの界面の粗さは、界面１８の算術平均粗さＲａ_１と界面２０の算術平均粗さＲａ_２との平均値Ｒａｍ（＝｛Ｒａ_１＋Ｒａ_２｝／２）を用いることにより、総合的に評価することができる。そして、誘電体層１４の厚みＴと界面粗さの平均値Ｒａｍとの比（Ｔ／Ｒａｍ）が大きいほど、金属箔１２および上部金属層１６間のリーク電流を抑えることができる。

なお、算術平均粗さはＪＩＳＢ０６０１に規定されており、界面１８、２０の算術平均粗さも、その規定に従って求められる。以下では、これらの界面の算術平均粗さの測定方法を説明する。

界面１８、２０の算術平均粗さを求めるには、まず、誘電体素子１０の断面を露出させる。これは、誘電体素子１０を樹脂に埋め込んで機械的に研磨する方法や、集束イオンビーム法などによって実行することができる。

次に、露出した断面のうち界面１８および２０の断面曲線を含む部分を、走査電子顕微鏡などを用いて観察し、その部分の画像を取得する。図３は、こうして取得した断面画像を示す概略図である。図３において１８ａ、２０ａは、それぞれ界面１８、２０の断面曲線を表す。この断面画像の横方向（図３のＸ方向）の長さは、ＪＩＳＢ０６３３の７．２．１．に規定される基準長さ以上に設定される。界面１８と界面２０とで異なる基準長さが求まる場合は、長い方の基準長さ以上となるように断面画像の横方向の長さを設定する。

次に、この断面画像から各界面の断面曲線１８ａおよび２０ａにおける起伏（山および谷）の情報を取得する。具体的には、ＪＩＳＢ０６０１の３．１．６に規定されるように、高域フィルタを用いて断面曲線１８ａおよび２０ａの各々から長波長成分を遮断し、粗さ曲線を得る。図４は、粗さ曲線の一例を示す図である。図４において、２２は粗さ曲線を示し、２４は粗さ曲線２２の平均線を表している。

この後、界面１８および２０の各々に対応する粗さ曲線に基づいて下記の式で表される演算を行うことにより、各界面の算術平均粗さが求まる。

この式は、ＪＩＳＢ０６０１の４．２．１に規定されている。ここで、Ｒａは算術平均粗さ、ｌｒは基準長さを表している。Ｚ（ｘ）は、ＪＩＳＢ０６０１の３．２．８．に規定される縦座標値であり、任意の横方向位置ｘにおける粗さ曲線の高さを表す。Ｚ（ｘ）の符合は、平均線の下側を負、上側を正とする。

本発明者らは、多数の誘電体素子１０を上述した製造方法により様々な条件下で製造し、得られた素子の各々について誘電体層１４の厚みＴと界面粗さの平均値Ｒａｍとの比Ｔ／Ｒａｍを求め、リーク電流を抑えるために適切なＴ／Ｒａｍの数値範囲を調べた。

下記の表１に製造条件を示す。

この表において「研磨」の各項目は、金属箔１２の研磨条件を示している。金属箔１２は純Ｎｉから構成されており、その上面は片面研磨機を用いた化学機械研磨（ＣＭＰ）により研磨される。ただし、製造条件１−１、１−２、１−３においてはＣＭＰ研磨を行わなかった。それら以外の製造条件においては、表１に記載の時間分のＣＭＰ研磨を行った。すなわち、製造条件２−１、２−２、２−３ではＣＭＰ研磨時間が１分、製造条件３−１、３−２、３−３ではＣＭＰ研磨時間が６分、製造条件４−１、４−２、４−３ではＣＭＰ研磨時間が９分、製造条件５−１、５−２、５−３ではＣＭＰ研磨時間が９５分、製造条件６−１、６−２、６−３ではＣＭＰ研磨時間が１４０分である。

次に、この研磨された上面に誘電体層１４を形成する。その形成条件は、表１の「誘電体形成」の各項目に示されている。誘電体層１４の材料としては、ＢＳＴ、すなわちチタン酸バリウムストロンチウム（ＢａＳｒ）ＴｉＯ_３が使用される。誘電体層１４の形成方法としては、溶液法が使用される。金属箔１２の研磨された上面にＢＳＴの溶液（ゾル液）をスピンコートによって塗布し、それを焼成することにより誘電体層１４が形成される。製造条件は、誘電体層１４の厚みに応じて、さらに３種類に分類される。すなわち、製造条件１−１、２−１、３−１、４−１、５−１、６−１では誘電体層１４の厚みが１００ｎｍであり、製造条件１−２、２−２、３−２、４−２、５−２、６−２では２００ｎｍ、製造条件１−３、２−３、３−３、４−３、５−３、６−３では７００ｎｍである。

誘電体層１４の形成後、誘電体層１４の上面にスパッタ法によって上部金属層１６を形成する。上部金属層１６の材料および寸法は、表１の「誘電体形成」の各項目に示されている。すなわち、全ての製造条件において、上部金属層１６としてのＣｕ層を厚み２００ｎｍ、形状４．０ｍｍ×４．０ｍｍにて形成した。

本発明者は、各製造条件の下で誘電体素子１０を５０個同時に製造し、それを製造条件ごとに２回ずつ実施した。そして、得られた誘電体素子１０の各々について、（１）金属箔１２及び誘電体層１４間の界面１８の算術平均粗さＲａ_１、（２）誘電体層１４および上部金属層１６間の界面２０の算術平均粗さＲａ_２、（３）Ｒａ_１とＲａ_２の平均値Ｒａｍ、（４）Ｒａｍと誘電体層１４の厚みＴとの比Ｔ／Ｒａｍ、および（５）金属箔１２および上部金属層１６間のリーク電流密度を測定した。Ｒａ_１およびＲａ_２の測定方法は、図３および図４を参照して上述した通りである。リーク電流密度は、室温下で金属箔１２および上部金属層１６間に１Ｖの直流電圧を印加してリーク電流を測定し、そのリーク電流を上部金属層１６の面積で除算することにより求めた。

下記の表２は、この実験結果を示している。

この表では、各製造条件の下で同時に製造される５０個の誘電体素子群が実験例１、実験例２というように表記されている。表２に記載される各実験例のＲａ_１、Ｒａ_２、ＲａｍおよびＴ／Ｒａｍは、各実験例に含まれる５０個の誘電体素子について測定されたＲａ_１、Ｒａ_２、ＲａｍおよびＴ／Ｒａｍの平均値である。また、表２には、各実験例の５０個の誘電体素子の平均リーク電流密度と、５０個の誘電体素子のうち１０^−６Ａ／ｃｍ^２以下という低いリーク電流密度を有する素子の割合も示されている。

図５は、表２に示される実験結果を抜粋して表示するグラフである。横軸は誘電体層１４の厚みＴと界面粗さの平均値Ｒａｍとの比Ｔ／Ｒａｍを表し、縦軸はリーク電流密度が１０^−６Ａ／ｃｍ^２以下の誘電体素子１０の割合を表している。

図６は、表２に示される実験結果を抜粋して表示するグラフである。横軸は誘電体層１４の厚みＴと界面粗さの平均値Ｒａｍとの比Ｔ／Ｒａｍを表し、縦軸は平均リーク電流密度を表している。

表２、図５および図６に示されるように、Ｔ／Ｒａｍが１．２９以下の各実験例では、５０個の誘電体素子１０のうちリーク電流密度が１０^−６Ａ／ｃｍ^２以下のものは存在しなかった。これらの誘電体素子の平均リーク電流は１０⁻²〜１０⁻³Ａ／ｃｍ^２であった。これに対し、Ｔ／Ｒａｍが１．３３の実験例３では、６％の割合でリーク電流密度が１０^−６Ａ／ｃｍ^２以下の誘電体素子を得ることができた。平均リーク電流は３．１０×１０^−４Ａ／ｃｍ^２と比較的高い値であったが、６％という割合の数値からみてＴ／Ｒａｍが１．３以上であれば、誘電体層１４の厚みが薄くても、誘電体素子１０のリーク電流密度を十分に抑えられると推定される。

また、Ｔ／Ｒａｍが３．２９の実験例１３では、リーク電流密度が１０^−６Ａ／ｃｍ^２以下の誘電体素子１０が得られる割合が１６％であり、平均リーク電流は３．９０×１０^−５Ａ／ｃｍ^２であるのに対し、Ｔ／Ｒａｍが３．６５の実験例１４では、リーク電流密度が１０^−６Ａ／ｃｍ^２以下の誘電体素子１０が得られる割合が４２％と飛躍的に上昇しており、平均リーク電流も５．３０×１０^−６Ａ／ｃｍ^２と大きく減少している。したがって、Ｔ／Ｒａｍが３．６以上になると、誘電体素子１０のリーク電流密度が効果的に低減されると推定される。

Ｔ／Ｒａｍが４．６０の実験例１０では、リーク電流密度が１０^−６Ａ／ｃｍ^２以下の誘電体素子１０が得られる割合が４４％であり、平均リーク電流は４．７０×１０^−５Ａ／ｃｍ^２であるのに対し、Ｔ／Ｒａｍが１２．１の実験例１５では、リーク電流密度が１０^−６Ａ／ｃｍ^２以下の誘電体素子１０が得られる割合が８２％にまで達し、平均リーク電流は３．５０×１０^−８Ａ／ｃｍ^２と極めて大きく減少している。したがって、Ｔ／Ｒａｍが１２以上になると、誘電体素子１０のリーク電流密度が極めて効果的に低減されると推定される。

なお、Ｔ／Ｒａｍが１５．４の実験例５では、平均リーク電流が５．１０×１０^−７Ａ／ｃｍ^２であり、Ｔ／Ｒａｍが１２．１の実験例１５に比べて平均リーク電流が上昇する。しかしながら、Ｔ／Ｒａｍが３．６５の実験例１４やＴ／Ｒａｍが４．６０の実験例１０と比べると、平均リーク電流は１０分の１であり、依然として極めて小さい。また、実験例５では、１０^−６Ａ／ｃｍ^２以下の誘電体素子１０が得られる割合が９８％と、極めて高くなっている。

Ｔ／Ｒａｍが２８．６以上の実験例では、リーク電流密度が１０^−６Ａ／ｃｍ^２以下の誘電体素子１０が１００％の割合で得られ、いずれも平均リーク電流は１０^−７〜１０^−８Ａ／ｃｍ^２であった。したがって、Ｔ／Ｒａｍが２８以上になると、極めて低いリーク電流密度が、より確実に得られると推定される。

上記の実験から、Ｔ／Ｒａｍが大きいほどリーク電流を抑えられるという傾向が分かる。しかし、Ｔ／Ｒａｍを大きくするために、Ｔを過度に大きくし、あるいはＲａｍを過度に小さくすると、弊害が生じるおそれがある。

例えば、誘電体層１４の厚みＴが過度に大きいと、誘電体層１４にクラックが起こりやすくなる。このクラックはリーク電流を増すことになる。クラックを防ぐ観点からは、Ｔ≦１０００ｎｍであることが望ましい。また、界面粗さの平均値Ｒａｍが過度に小さいと、金属箔１２から誘電体層１４が剥離し、あるいは誘電体層１４から上部金属層１６が剥離しやすくなる。剥離を防ぐ観点からは、Ｒａｍ≧０．５ｎｍであることが望ましい。これらを総合すると、Ｔ／Ｒａｍ≦２０００であることが望ましい。

以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。

上述した誘電体素子１０は、一対の金属層によって誘電体層が挟まれる構造を有しているが、上述したＴ／Ｒａｍの数値範囲によるリーク電流の低減効果は、誘電体層に複数の電極が接する構造の誘電体素子であれば共通して得られるものと考えられる。例えば、誘電体層の一方の主面上に複数の金属層が形成されている場合にも、上述した数値範囲にＴ／Ｒａｍを設定することで、誘電体素子のリーク電流を抑えることができる。リーク電流の大きさには、誘電体層と金属層との各界面の算術平均粗さが寄与するが、Ｒａｍは各界面の算術平均粗さの平均値なので、上述したＴ／Ｒａｍの数値範囲は、誘電体層に複数の電極が接する構造の誘電体素子に共通して適用できる。

上記の実験例では誘電体層１４がＢＳＴから構成されているが、本発明の誘電体素子の誘電体層は他の材料から構成されていてもよい。例えば、誘電体層は、Ｂａ、Ｓｒ、Ｃａ、Ｐｂ、Ｔｉ、ＺｒおよびＨｆのうち一つ以上の元素を含む酸化物から構成されていてもよい。また、誘電体層は、ペロブスカイト構造を有する酸化物から構成されていてもよい。ペロブスカイト構造を有する酸化物は、一般式ＡＢＯ_３で表される組成を有しており、その例としては、ＢＳＴの他に、ＢＴ、すなわちチタン酸バリウムＢａＴｉＯ_３や、チタン酸ストロンチウムＳｒＴｉＯ_３、（ＢａＳｒ）（ＴｉＺｒ）Ｏ_３、ＢａＴｉＺｒＯ_３を挙げることができる。

実施形態に係る誘電体素子の構造を示す概略断面図である。誘電体素子の製造方法を示す工程図である。誘電体素子の断面画像を示す概略図である。粗さ曲線の一例を示す図である。実験結果を示すグラフである。実験結果を示すグラフである。

符号の説明

１０…誘電体素子、１２…金属箔、１４…誘電体層、１６…上部金属層、１８、２０…界面。

Claims

誘電体層と、この誘電体層に接する第１〜第ｎ（ｎは２以上の整数）の金属層とを備える誘電体素子であって、
前記第１〜第ｎの金属層の少なくとも一つは、卑金属を含んでおり、
前記第１〜第ｎの金属層の各々と前記誘電体層との界面は、それぞれ算術平均粗さＲａ_１〜Ｒａ_ｎ（ｎｍ）を有しており、
これらの算術平均粗さＲａ_１〜Ｒａ_ｎの平均値Ｒａｍ（ｎｍ）と前記誘電体層の厚みＴ（ｎｍ）とが、Ｔ／Ｒａｍ≧１．３を満たしている、誘電体素子。
誘電体層と、この誘電体層に接する第１〜第ｎ（ｎは２以上の整数）の金属層とを備える誘電体素子であって、
前記第１〜第ｎの金属層の少なくとも一つは、卑金属を含んでおり、
前記第１〜第ｎの金属層の各々と前記誘電体層との界面は、それぞれ算術平均粗さＲａ_１〜Ｒａ_ｎ（ｎｍ）を有しており、
これらの算術平均粗さＲａ_１〜Ｒａ_ｎの平均値Ｒａｍ（ｎｍ）と前記誘電体層の厚みＴ（ｎｍ）とが、Ｔ／Ｒａｍ≧３．６を満たしている、誘電体素子。
誘電体層と、この誘電体層に接する第１〜第ｎ（ｎは２以上の整数）の金属層とを備える誘電体素子であって、
前記第１〜第ｎの金属層の少なくとも一つは、卑金属を含んでおり、
前記第１〜第ｎの電極の各々と前記誘電体層との界面は、それぞれ算術平均粗さＲａ_１〜Ｒａ_ｎ（ｎｍ）を有しており、
これらの算術平均粗さＲａ_１〜Ｒａ_ｎの平均値Ｒａｍ（ｎｍ）と前記誘電体層の厚みＴ（ｎｍ）とが、Ｔ／Ｒａｍ≧１２を満たしている、誘電体素子。
誘電体層と、この誘電体層に接する第１〜第ｎ（ｎは２以上の整数）の金属層とを備える誘電体素子であって、
前記第１〜第ｎの金属層の少なくとも一つは、卑金属を含んでおり、
前記第１〜第ｎの電極の各々と前記誘電体層との界面は、それぞれ算術平均粗さＲａ_１〜Ｒａ_ｎ（ｎｍ）を有しており、
これらの算術平均粗さＲａ_１〜Ｒａ_ｎの平均値Ｒａｍ（ｎｍ）と前記誘電体層の厚みＴ（ｎｍ）とが、Ｔ／Ｒａｍ≧２８を満たしている、誘電体素子。
前記第１〜第ｎの金属層の一つは、前記誘電体層を支持する金属箔である、請求項１〜４のいずれかに記載の誘電体素子。
前記誘電体層は、Ｂａ、Ｓｒ、Ｃａ、Ｐｂ、Ｔｉ、ＺｒおよびＨｆのうち一つ以上の元素を含む酸化物から構成されている、請求項１〜５のいずれかに記載の誘電体素子。
前記誘電体層は、ペロブスカイト構造を有する酸化物から構成されている、請求項１〜６のいずれかに記載の誘電体素子。