JP2010232445A - 薄膜デバイス - Google Patents

薄膜デバイス Download PDF

Info

Publication number
JP2010232445A
JP2010232445A JP2009078744A JP2009078744A JP2010232445A JP 2010232445 A JP2010232445 A JP 2010232445A JP 2009078744 A JP2009078744 A JP 2009078744A JP 2009078744 A JP2009078744 A JP 2009078744A JP 2010232445 A JP2010232445 A JP 2010232445A
Authority
JP
Japan
Prior art keywords
dielectric layer
thin film
dielectric
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009078744A
Other languages
English (en)
Other versions
JP5051166B2 (ja
Inventor
Akira Shibue
明 渋江
Yoshihiko Yano
義彦 矢野
Hitoshi Saida
仁 齊田
Kenji Horino
賢治 堀野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009078744A priority Critical patent/JP5051166B2/ja
Priority to US12/727,549 priority patent/US8218287B2/en
Publication of JP2010232445A publication Critical patent/JP2010232445A/ja
Application granted granted Critical
Publication of JP5051166B2 publication Critical patent/JP5051166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】リーク電流が低減されると共に個体間においてリーク電流のバラつきが小さい薄膜デバイスを提供する。
【解決手段】薄膜デバイス100は、金属からなる下地電極2と、第1の誘電体層4、第1の内部電極10、第2の誘電体層6、第2の内部電極12、第3の誘電体層8と、を備える。複数の誘電体層のうち下地電極2に接する最下層の第1の誘電体層4の厚さをT1とし、第1の誘電体層4を除く複数の誘電体層6,8のうち最も薄い誘電体層の厚さをTminとしたとき、T1>Tminを満たすことを特徴とする。第1の誘電体層4の厚さを他の誘電体層のうち最も薄い誘電体層よりも厚くすることにより、下地電極2の金属表面の表面粗さに由来して金属表面から突出する金属部分と最下層の誘電体層上に積層された内部電極との距離を大きくすることができるため、リーク電流を低減させることができる。
【選択図】図1

Description

本発明は、薄膜デバイスに関する。
電子機器の小型化に伴い、電子機器内に用いられる電子部品に対しても小型化及び高機能化への要求が強くなっている。この要求は受動部品である積層セラミックコンデンサを始めとするデバイスに対しても同様であり、特にその使用形態によって薄型化への要求が高まっている。このため、薄型化が困難であるセラミックコンデンサに代えて、薄膜技術により下地基板の上部に積層する誘電体層や内部電極層を1層あたり数百nm以下まで薄層化した薄膜積層コンデンサが用いられるようになった。この薄膜積層コンデンサの作製方法については種々検討されており、例えば、特許文献1や特許文献2に記載の方法が知られている。
特開2000−124056号公報 特開2004−235360号公報
近年、より薄型の薄膜コンデンサに対する要求に応えるべく、下地基板として金属箔を用いる検討が進められている。しかしながら、金属箔は、一般的に用いられるシリコン基板と比較して、その表面の表面粗さが大きいために、リーク電流が大きいという問題がある。従来は、この金属箔の表面粗さを改善するために、金属箔表面に対して平坦化処理を施す処理が行われているものの、平坦化処理による効果が均一ではなく場所によってバラつきがあることに由来して、処理済の金属箔を用いて作製した薄膜コンデンサのリーク特性にバラつきが見られるという問題があった。
本発明は上記課題を解決するためになされたものであり、リーク電流が低減されると共に個体間においてリーク電流のバラつきが小さい薄膜デバイスを提供することを目的とする。
上記目的を達成するため、本発明に係る薄膜デバイスは、金属からなる下地層と、前記下地層上に積層された複数の誘電体層と、前記誘電体層の間に積層された内部電極と、を備える薄膜デバイスであって、前記複数の誘電体層のうち前記下地層に接する最下層の誘電体層の厚さをT1とし、前記最下層の誘電体層を除く前記複数の誘電体層のうち最も薄い誘電体層の厚さをTminとしたとき、T1>Tminを満たすことを特徴とする。
上記のような構成とし、最下層の誘電体層の厚さを他の誘電体層のうち最も薄い誘電体層よりも厚くすることにより、金属表面の表面粗さに由来して金属表面から突出する金属部分と最下層の誘電体層上に積層された内部電極との距離を大きくすることができるため、リーク電流を低減させることができる。また、最下層を除く誘電体層の厚さを最下層の誘電体層と比較して小さくすることができるため、誘電体層を厚くすることによる薄膜デバイス全体としての容量の低減は小さく抑えることができる。また、上記のように最下層の誘電体層を厚くすることにより、金属表面の平坦化処理による効果が均一ではないことによるリーク電流の発生のバラつきについても低減させることができる。
ここで、上記の薄膜デバイスは、前記下地電極と前記最下層の誘電体層との界面の算術平均粗さをRaとしたとき、T1≧Tmin+Raを満たすことが好ましい。このように、最下層の誘電体層の厚さを、最下層を除く誘電体層のうち最も薄い誘電体層よりも金属表面の算術平均粗さRaだけさらに厚くすることにより、最下層を除く誘電体層の厚さを非常に薄くすると共にリーク電流を十分に低減させることができるため、高容量であり且つリーク電流が低減された薄膜デバイスを得ることができる。
また、前記最下層の誘電体層を除く前記複数の誘電体層のうち最も厚い誘電体層の厚さをTmaxとしたとき、T1>Tmaxを満たす態様とすることがさらに好ましい。
上記のような構成とすることにより、最下層の誘電体層の厚さがさらに厚くなるため、リーク電流がさらに低減された薄膜デバイスを得ることができる。
ここで、上記の薄膜デバイスは、前記下地電極と前記最下層の誘電体層との界面の算術平均粗さをRaとしたとき、T1≧Tmax+Raを満たすことが好ましい。このように、最下層の誘電体層の厚さを、最下層を除く誘電体層のうち、最も厚い誘電体層よりも金属表面の算術平均粗さRaだけさらに厚くすることにより、最下層を除く誘電体層の厚さを非常に薄くすると共にリーク電流を十分に低減させることができるため、高容量であり且つリーク電流が低減された薄膜デバイスを得ることができる。
また、上記の薄膜デバイスは、T1≦Tmaxを満たす態様とすることもできる。このような構成とした場合、薄膜デバイスの容量低下を抑えつつ、リーク電流を低減させることが可能となる。
さらに、上記の薄膜デバイスは、前記下地電極と前記最下層の誘電体層との界面の算術平均粗さをRaとしたとき、T1≦Tmax+Raを満たす態様とすることもできる。この場合、金属表面の平坦化処理による効果が均一ではないことによるリーク電流の発生のバラつきを許容すると共に、薄膜デバイスの容量低下を抑えつつ、リーク電流を低減させることが可能となる。
また、上記の薄膜デバイスにおいて、前記最下層の誘電体層は、溶液法により形成される構成である場合、上記の作用がより効果的に奏される。溶液法により最下層の誘電体層を形成することにより、下地層の金属表面の形状の影響を低減させた最下層の誘電体層の上面(すなわち下地層との界面とは異なる面)の表面を得ることができる。したがって、下地層の金属の表面粗さの影響を受けることなく上部の内部電極及び誘電体層を形成することができるため、よりリーク電流が低減された薄膜デバイスを得ることができる。
本発明によれば、リーク電流が低減されると共に個体間においてリーク電流のバラつきが小さい薄膜デバイスが提供される。
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一または同様の要素には同一の符号を付し、重複する説明を省略する。
(薄膜コンデンサ)
図1は本発明の好適な実施形態に係る薄膜デバイスである薄膜コンデンサ100の断面図である。図1に示すように、薄膜コンデンサ100は、下地電極(下地層)2と、下地電極2上に積層された下地電極2に接する最下層の第1の誘電体層4と、第1の誘電体層4上に積層された第1の内部電極10と、内部電極10上に積層された第2の誘電体層6と、第2の誘電体層6上に積層された第2の内部電極12と、第2の内部電極12上に積層された第3の誘電体層8と、第3の誘電体層8上に積層された上部電極14と、からなる積層体200を備える。すなわち、薄膜コンデンサ100は、下地電極2と、下地電極2上に積層された3つの誘電体層4,6,8と、第1の誘電体層4と第2の誘電体層6との間、及び、第2の誘電体層6と第3の誘電体層8との間、にそれぞれ積層された内部電極10,12と、誘電体層4,6,8及び内部電極10,12を挟んで下地電極2と反対側に積層された上部電極14と、を備える。なお、第1の誘電体層4は、図1に示す薄膜コンデンサ100の断面において途切れているが、積層方向に垂直な面内において連続している。同様に、第2の誘電体層6、第3の誘電体層8、第1の内部電極10、第2の内部電極12、及び上部電極14も、それぞれ積層方向に垂直な面内において連続している。なお、以下では、下地電極2、第1の誘電体層4、第1の内部電極10、第2の誘電体層6、第2の内部電極12、第3の誘電体層8及び上部電極14が順次重なる方向を「積層方向」という。
薄膜コンデンサ100は、第1の誘電体層4、第1の内部電極10、第2の誘電体層6、第2の内部電極12、第3の誘電体層8及び上部電極14を挟んで下地電極2の反対側に、一対の端子電極16a,16bを備える。一対の端子電極16a、16bのうち一方の端子電極16aは、ビアを介して下地電極2及び第2の内部電極12と電気的に接続されている。また、他方の端子電極16bは、ビアを介して第1の内部電極10及び上部電極14と電気的に接続されている。また、一対の端子電極16a、16bは互いに電気的に絶縁されている。
また、薄膜コンデンサ100は、下地電極2、第1の誘電体層4、第1の内部電極10、第2の誘電体層6、第2の内部電極12、第3の誘電体層8及び上部電極14から構成される積層体200と、一対の端子電極16a、16bとの間を満たす絶縁性のカバー層18を備える。
次に、上記の薄膜コンデンサ100を構成する各部について説明する。まず、下地電極2は、ニッケル(Ni)、銅(Cu)又はこれらの金属のうちのいずれか一方を主成分とする金属箔からなることが好ましい。下地電極2の主成分がニッケル(Ni)である場合、さらに、リン(P)、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、タングステン(W)、クロム(Cr)、タンタル(Ta)及び銀(Ag)からなる群より選ばれる少なくとも一種を含有することが好ましい。また、下地電極2の主成分が銅(Cu)である場合、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、タングステン(W)、クロム(Cr)、タンタル(Ta)及び銀(Ag)からなる群より選ばれる少なくとも一種を含有することが好ましい。
下地電極2が金属箔の場合、厚さは5〜100μmであることが好ましく、20〜70μmであることがより好ましく、30〜50μm程度であることが更に好ましい。下地電極2の厚さが薄過ぎる場合、薄膜コンデンサ100の製造時に下地電極2をハンドリングし難くなる傾向があり、下地電極2の厚さが厚過ぎる場合、厚みの薄いコンデンサの作製が不可能になり、さらには、薄膜コンデンサとしての容量が低下してしまうことがある。なお、下地電極2の面積は、例えば、1×0.5mm程度である。
第1の内部電極10及び第2の内部電極12は、白金(Pt)、パラジウム(Pd)、金(Au)、イリジウム(Ir)、銅(Cu)、ニッケル(Ni)からなる群より選ばれる少なくとも一種の元素を含有することが好ましい。この内部電極10,12の厚さは、例えば、10〜1000nm程度である。また、内部電極10,12の面積は、例えば、0.9×0.4mm程度である。
上部電極14はニッケル(Ni)、銅(Cu)又はこれらの金属のうちのいずれか一方を主成分とする金属からなる。Cuを含む金属としては、CuまたはCu合金から挙げられ、Cu合金としては、たとえばNiやSiを添加したコルソン系Cu合金、CrやSnを添加したCu合金、Ni−Fe系を添加したCu合金などが挙げられる。なお、本発明の効果を損なわない程度であれば、上部電極14に微量の不純物が含まれていても良い。上部電極14に含まれ得る不純物としては、例えば、鉄(Fe)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、マンガン(Mn)、ケイ素(Si)、またはクロム(Cr)、バナジウム(V)、亜鉛(Zn)、ニオブ(Nb)、タンタル(Ta)、イットリウム(Y)、ランタン(La)、セシウム(Ce)等の遷移金属元素あるいは希土類元素等、塩素(Cl)、硫黄(S)、リン(P)等が挙げられる。
端子電極16a、16bは、例えばCu等の導電性材料から構成される。また、カバー
層10は、例えばポリイミド等の絶縁材料から構成される。
第1の誘電体層4、第2の誘電体層6、及び第3の誘電体層8は、化学式「ABO」で表されるペロブスカイト構造を有しており、このうち、Aは、バリウム(Ba)、ストロンチウム(Sr)、及びカルシウム(Ca)のうち少なくとも1つの元素を含み、Bは、チタン(Ti)、ジルコニウム(Zr)、及びハフニウム(Hf)のうち少なくとも1つの元素を含むことが好ましい。なお、誘電体層4,6,8の特性制御のため、誘電体層4,6,8に適宜、副成分として添加物質が含有されていてもよい。
誘電体層4,6,8の各厚さは、例えば、10〜1000nmである。また、誘電体層4,6,8の各面積は、例えば、0.95×0.45mm程度である。
ここで、本発明の特徴をなす誘電体層4,6,8の厚さについて図2〜図4を用いて説明する。図2は、本実施形態に係る薄膜コンデンサ100を構成する積層体200の構成を説明する断面図である。また、図3は、薄膜コンデンサ100に含まれる下地電極2と第1の誘電体層4との界面付近の断面を模式的に示す図である。また、図4は、界面の算術平均粗さRaについて説明する図である。
図2に示すように、第1の誘電体層4、第2の誘電体層6、及び第3の誘電体層8の厚さをそれぞれ、T1、T2及びT3(単位は全てnm)とする。なお、本実施形態における厚さT1、T2、及びT3とは、積層体200の断面のうち、任意の10点における各誘電体層4,6,8の膜厚をそれぞれ測定した際のその平均値をいう。なお、下地電極2と第1の誘電体層4との界面を界面20とする。
ここで、第2の誘電体層6の厚さT2及び第3の誘電体層8の厚さT3のうち最も薄い誘電体層の厚さをTminとしたときに、「T1>Tmin」の関係を満たす。これにより、下地電極2と第1の内部電極10との間で発生するリーク電流を抑制することができる。
上記のように「T1>Tmin」の関係を満たすことにより、リーク電流を抑制することができる原理について説明する。薄膜コンデンサ100を構成する積層体200において、下地電極2と第1の誘電体層4との界面20は激しい凹凸をもつ。これは、下地電極2を構成する金属箔の表面粗さが従来から知られているシリコン基板等と比較して粗いことに由来する。このように表面が粗い金属箔からなる下地電極2の上面に第1の誘電体層4を積層した場合、その界面20は下地電極2の表面粗さを反映した凹凸を有する形状となる。このため、下地電極2のうち積層方向に延びている部分(凸部)の上面に積層される第1誘電体層4の厚さが薄くなり、リーク電流の発生の原因となることがある。したがって、本実施形態に係る薄膜コンデンサ100では、第1誘電体層4全体の厚さT1を厚くすることにより、下地電極2の凸部の上面に積層される第1誘電体層4を厚くすることで、リーク電流の発生を抑制することができる。
さらに、本実施形態に係る薄膜コンデンサ100において、第1の誘電体層4の厚さT1は、下地電極2と第1の誘電体層4との界面の算術平均粗さをRa(nm)としたとき、「T1≧Tmin+Ra」を満たすことが好ましい。
ここで、算術平均粗さRaについて説明する。算術平均粗さについてはJIS B 0601に規定されている。界面20の算術平均粗さを求めるには、まず、積層体200の断面を露出させる。これは、積層体200を樹脂に埋め込んで機械的に研磨する方法や、収束イオンビーム(FIB)等を用いて積層体200の断面を加工する方法等により行われる。次に、露出した断面のうちの断面曲線を含む部分を、走査電子顕微鏡などを用いて観察し、その部分の画像を取得する。ここで取得される断面画像は、図3の模式図のように、下地金属2と第1の誘導体層4との界面の形状が詳細に確認できるものである。図3において20aは界面20の断面曲線を表す。なお、図3において、図示横方向の長さは、JIS B 0633の7.2.1.に規定される基準長さ以上に設定される。
次に、この断面画像から界面20の断面曲線20aにおける起伏(山および谷)の情報を取得する。具体的には、JIS B 0601の3.1.6に規定されるように、高域フィルタを用いて断面曲線20aから長波長成分を遮断し、粗さ曲線を得る。図4は、粗さ曲線の一例を示す図である。図4において、22は粗さ曲線を示し、24は粗さ曲線22の平均線を表している。
この後、界面20に対応する粗さ曲線に基づいて下記の式(1)で表される演算を行うことにより、界面20の算術平均粗さを求めることができる。
Figure 2010232445
この式は、JIS B 0601の4.2.1に規定されている。ここで、Raは算術平均粗さ、Lは基準長さを表している。Z(x)は、JIS B 0601の3.2.8.に規定される縦座標値であり、任意の横方向位置xにおける粗さ曲線の高さを表す。Z(x)の符号は、平均線の下側を負、上側を正とする。
本実施形態に係る薄膜コンデンサ100では、上述の方法により測定される下地電極2と第1の誘電体層4との界面20の算術平均粗さRaと、第2の誘電体層6の厚さT2及び第3の誘電体層8の厚さT3のうち最も薄い誘電体層の厚さTminと、を加えた厚さと比較して第1の誘電体層4の厚さT1が同じであるか若しくはそれよりも厚い構成とすること、すなわち、「T1≧Tmin+Ra」の関係を満たすことにより、下地電極2のうち積層方向に延びている部分(凸部)の上面に積層される第1誘電体層4が薄くなることによるリーク電流の発生をさらに抑制することができる。
なお、本実施形態に係る薄膜コンデンサ100は、第2の誘電体層6の厚さT2及び第3の誘電体層8の厚さT3のうち最も厚い誘電体層の厚さをTmaxとしたときに、「T1>Tmax」の関係を満たすことがさらに好ましい。この場合、下地電極2と第1の内部電極10との間で発生するリーク電流をさらに抑制することができる。さらに、下地電極2と第1の誘電体層4との界面20の算術平均粗さRaと、第2の誘電体層6の厚さT2及び第3の誘電体層8の厚さT3のうち最も厚い誘電体層の厚さTmaxと、を加えた厚さと比較して第1の誘電体層4の厚さT1が同じであるか若しくはそれよりも厚い構成とすること、すなわち、「T1≧Tmax+Ra」の関係を満たすことによりリーク電流の発生がさらに抑制される。
一方、上記のように最も厚い誘電体層の厚さTmaxより第1の誘電体層4の厚さT1を大きくした場合、薄膜コンデンサ100としての全体の厚さが大きくなることや、薄膜コンデンサ100全体としての容量が低減されやすくなる。したがって、第1の誘電体層4の厚さT1と、第2の誘電体層6の厚さT2及び第3の誘電体層8の厚さT3のうち最も厚い誘電体層の厚さTmaxと、下地電極2と第1の誘電体層4との界面20の算術平均粗さRaとの関係が、「T1≦Tmax+Ra」である場合、容量の低下を抑えつつ、リーク電流が好適に低減された薄膜コンデンサ100を得ることができる。この場合、金属表面の平坦化処理による効果が均一ではないことによるリーク電流の発生のバラつきを許容すると共に、薄膜コンデンサ100の容量低下を抑えつつ、リーク電流を低減させることが可能となる。
さらに、第1の誘電体層4の厚さT1と、第2の誘電体層6の厚さT2及び第3の誘電体層8の厚さT3のうち最も厚い誘電体層の厚さTmaxとが「T1≦Tmax」の関係を満たす場合には、薄膜コンデンサ100の容量低下をさらに低減することができる。
また、本実施形態に係る薄膜コンデンサ100では、上記の構成とすることにより、算術平均粗さRaにより求められる下地電極2の凹凸に由来して発生する第1の誘電体層4の厚さのバラつきを抑制することができる。このため、個体間においてリーク電流のバラつきが小さい薄膜コンデンサ100が得られる。これは、本実施形態に係る薄膜コンデンサ100では、下地電極2として金属箔を用いる場合に従来は行われていた下地金属2の表面の平坦化処理を行うことなくリーク電流の発生が抑制されることによる。従来行われていた下地金属2の表面の平坦化処理では、下地金属2の表面を均一に平坦化することは困難であった。このため、下地金属2の表面が平坦化された場所に誘電体層及び内部電極を積層して作製された薄膜コンデンサについてはリーク電流の発生が抑制されたものの、平坦化が不十分な場所に誘電体層及び内部電極を積層して作製された薄膜コンデンサではリーク電流の発生が顕著であったことから、個体間のバラつきが大きかったため、歩留まりが低下することが課題となっていた。これに対して、本実施形態に係る薄膜コンデンサ100は、第1の誘電体層4を厚くすることにより、例えば下地金属2の表面の平坦化処理の度合いがが場所によって異なる場合であっても、下地金属2の表面の凹凸に由来するリーク電流の発生を抑制することができるため、薄膜コンデンサの個体間におけるリーク電流のバラつきを抑制することができる。
さらに本実施形態の薄膜コンデンサ100では、第1の誘電体層4は溶液法により形成されることが好ましい。溶液法により第1の誘電体層4を形成することにより、下地電極2の金属表面の形状の影響を低減させた第1の誘電体層4の上面(すなわち下地層との界面とは異なる面)の表面を得ることができる。したがって、金属表面の粗さの影響をより低減させ、リーク電流の抑制された薄膜コンデンサ100を得ることができる。
(薄膜コンデンサ100の製造方法)
本実施形態の薄膜コンデンサ100の製造方法について図5を用いて説明する。まず、図5(A)に示すように、金属箔からなる下地電極2を準備する。この金属箔は必要に応じてその表面が所定の算術平均粗さRaとなるように研磨される。この研磨はCMP(Chemical Mechanical Polishing)、電解研磨、バフ研磨等の方法により行うことができる。続いて、図5(B)に示すように、下地電極2の上面に誘電体膜4aを形成する。この誘電体膜4aの組成は、完成後の薄膜コンデンサ100が備える第1の誘電体層4と同様とすればよい。また、誘電体膜4aの形成方法としては、溶液法のほか、スパッタリング法等のPVD(Physical Vapor Deposition)法又はCVD(Chemical Vapor Deposition)法等の成膜技術を用いることができるが、溶液法がより好ましい方法である。溶液法により、誘電体膜4aを形成することにより、誘電体膜4aの表面(上面)を、下地電極2の表面の凹凸に影響を受けない形状とすることができるため、より誘電体膜4aの表面(上面)を平坦にすることができるからである。なお、溶液法としては、金属アルコキシド法、共沈法、逆ミセル法、噴霧法、ゾルゲル法等が挙げられる。なお、上述の誘電体膜4aの形成方法のうちの複数種類の方法を用いて誘電体膜4aを形成することもでき、例えば、誘電体膜4aのうち下地電極2に接する下部は溶液法により形成した後、その上部をスパッタリング法により形成することもできる。
なお、誘電体膜4aの厚さは後述の誘電体膜6a,8aと比較して厚くなるように形成される。この誘電体膜4aの厚さは誘電体膜4aを形成する際の条件を変更することにより調整を行うことができ、例えば、スピンコートにより誘電体膜4aとなる溶液を塗布する場合、その回転数や塗布時間等によりその厚さを制御することができる。
次に、誘電体膜4aが積層された下地電極2を焼成し、誘電体膜4aを結晶化させる。焼成時の温度は、誘電体膜4aが焼結(結晶化)する温度とすることが好ましく、具体的には500〜1000℃であることが好ましい。また、焼成時間は5分〜2時間程度とすればよい。また、焼成時の雰囲気は、特に限定されず、酸化性雰囲気、還元性雰囲気、中性雰囲気の何れでも良いが、少なくとも、下地電極2が酸化しない程度の酸素分圧下で焼成することが好ましい。
次に、図5(C)に示すように誘電体膜4aの表面全体に内部電極層10aを形成する。内部電極層10aの組成は、完成後の薄膜コンデンサ100が備える第1の内部電極10と同様とすればよい。また、内部電極層10aの形成方法としては、DCスパッタリング等が挙げられる。
次に、内部電極層10aの表面全体に誘電体膜6aを形成する。誘電体膜6aの組成は、完成後の薄膜コンデンサ100が備える第2の誘電体層6と同様とすればよい。誘電体膜6aの形成方法は、誘電体膜4aと同様であるが、誘電体膜6aの厚さは誘電体膜4aと比較して薄くなるよう形成される。さらに、誘電体膜6aが積層された積層体を焼成することにより誘電体膜6aを結晶化させる。焼成温度、焼成時間及び焼成時の雰囲気は、誘電体膜4aと同様に設定されることが好ましい。
次に、誘電体膜6aの表面全体に内部電極層12aを形成する。内部電極層12aの組成は、完成後の薄膜コンデンサ100が備える第2の内部電極12と同様とすればよい。また、内部電極層12aの形成方法と同様である。さらにその表面全体に誘電体膜8aを形成する。誘電体膜8aの組成は、完成後の薄膜コンデンサ100が備える第3の誘電体層8と同様とすればよい。誘電体膜8aの形成方法は、誘電体膜8aと同様である。さらに、誘電体膜8aが積層された積層体を誘電体膜4a,6aと同様に焼成し、誘電体膜8aを結晶化させる。以上の工程により、下地電極2、誘電体膜4a、内部電極層10a、誘電体膜層6a、内部電極層12a、及び誘電体膜8aを順次積層してなる第1積層体200a(図5(D)参照)が得られる。なお、本実施形態に係る製造方法では、誘電体膜を形成する度に焼成することとしているが、誘電体膜8aまで順次形成した後に焼成することにより、誘電体膜4a,6a,8aを一度に結晶化させることもできる。
続いて、誘電体膜8aの表面全体に、上部電極層(図示せず)を形成する。これにより、下地電極2、誘電体膜4a、内部電極層8a、誘電体膜6a及び上部電極層10aを順次積層してなる第2積層体を得る。なお、上部電極層8aの形成方法としては、DCスパッタリング等が挙げられる。
次に、第2積層体200に対してアニール処理を施す。アニール処理は、酸素分圧POが20〜100%であり、温度が200〜400℃である雰囲気下で行えばよい。アニール処理を行うことにより、電気特性を安定化することができる。
続いて、上部電極層、誘電体膜8a、内部電極層12a、誘電体膜6a、内部電極層10a及び誘電体膜4aを順次ウェットエッチングでパターニングすることによって、上部電極14、第3の誘電体層8、第2の内部電極12、第2の誘電体層6、第1の内部電極10及び第1の誘電体層4をそれぞれ形成する。
まず、アニール処理後、上部電極層の表面にフォトレジストを塗布した後、フォトリソグラフィーによって、完成後の薄膜コンデンサ100が備える上部電極14に対応したパターンを有するマスクを形成し、上部電極層14aをエッチング液でエッチングして、上部電極14を形成する。上部電極14を形成した後、上部電極14の表面を被覆するマスクを洗浄する。
次に、上部電極14及び誘電体膜8aの表面にフォトレジストを塗布した後、フォトリソグラフィーによって、完成後の薄膜コンデンサ100が備える第3の誘電体層8に対応したパターンを有するマスクを形成し、誘電体膜8aをエッチング液でエッチングすることにより、第3の誘電体層8を形成する。第3の誘電体層8を形成した後、上部電極14及び誘電体層8の表面を被覆するマスクを洗浄する。
次に、上部電極14、第3の誘電体層8及び内部電極層12aの表面にフォトレジストを塗布した後、フォトリソグラフィーによって、完成後の薄膜コンデンサ100が備える内部電極12に対応したパターンを有するマスクを形成し、内部電極層12aをエッチング液でエッチングして、第2の内部電極12を形成する。内部電極12を形成した後、上部電極14、第3の誘電体層8及び第2の内部電極12の表面を被覆するマスクを洗浄する。
さらに、上記の処理を誘電体膜6a、内部電極層10a、及び誘電体膜4aに対して繰り返すことにより、第2の誘電体層6、内部電極10、及び第1の誘電体層4が形成される。そして、第1の誘電体層4の形成後、下地電極2、第1の誘電体層4、第1の内部電極10、第2の誘電体層6、第2の内部電極12、第3の誘電体層8及び上部電極14の表面を覆うようにカバー層18を形成すると共に、カバー層18の上面に、一対の端子電極16a、16bを形成する。一方の端子電極16aは、下地電極2及び第2の内部電極12とビアを介して電気的に接続させ、他方の端子電極16bは、第1内部電極10と上部電極16とをビアを介して電気的に接続させる。これにより、図1に示す薄膜コンデンサ100が得られる。
上記の製造方法により、第1の誘電体層4の厚さが、他の誘電体層6,8のうち最も厚い誘電体層の厚さよりも厚い薄膜コンデンサ100を得ることができる。
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限られず、種々の変更を行うことができる。
例えば、上記実施形態では、薄膜デバイスのうち薄膜コンデンサを例にして本発明について説明したが、例えば薄膜バリスタ、薄膜積層圧電体、薄膜抵抗等の他の薄膜デバイスにも適用することができる。
また、上記実施形態では、誘電体層4,6,8が3層ある薄膜コンデンサ100について説明したが、本発明は金属からなる下地電極(下地層)2上に誘電体層が2層以上積層される薄膜デバイスに適用することができる。
以下、実施例及び比較例に基づき本発明をさらに具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。
(実施例1の薄膜コンデンサの作製)
図1に示す薄膜コンデンサ100を以下の方法により作製した。まず、金属箔としてNi箔を用い、Ni箔の表面をCMPを用いて研磨し、表面粗さ(算術平均粗さ)Raを20nmとした。
このNi箔を下地電極2とし、その研磨面上に誘電体膜4aを溶液法により成膜した。具体的には、まず、Ni箔上にスピンコートにより、誘電体膜4aとなる有機金属酸塩溶液を塗布した後、乾燥した。そして、これを400℃に加熱することにより有機物を熱分解した後、900℃に加熱し、結晶化させることにより誘電体膜4aを成膜した。その後、内部電極層10として、Ni金属をスパッタ法で成膜した。さらに、この内部電極層10aとなるNi層上に、誘電体膜6a、内部電極層12a、誘電体膜8aを順次積層した。なお、2層目以降の誘電体膜6a,8aの厚みは1層目の誘電体膜4aよりも薄くした。これらの層を順次積層した後、上部電極14となるCu電極をスパッタ法で積層した。その後、フォトリソプロセスを用いてパターニングし、カバー層18を設けた後、端子電極16a,16bを形成することにより実施例1に係る薄膜コンデンサを得た。この薄膜コンデンサの第1の誘電体層4の厚さT1は110nmであり、第2の誘電体層6及び第3の誘電体層8の厚さは100nmであった(すなわち、Tmin及びTmaxはいずれも100nmであった)。なお、誘電体層厚みは以下の方法により測定を行った。すなわち、誘電体層及び上部電極を積層した後、FIBにより断面加工を行い、透過電子顕微鏡により加工した断面の観察を行った。そして、任意の点を選び、n=10にて各点の膜厚を測定しその平均値を膜厚とした。
(実施例2〜14及び比較例1〜4の薄膜コンデンサの作製)
第1の誘電体層4、第2の誘電体層6及び第3の誘電体層8の厚さをそれぞれ表1に示す数値に変更したほかは、実施例1の薄膜コンデンサと同様の方法により、実施例2〜14及び比較例1〜4の薄膜コンデンサを得た。
(評価)
実施例1〜14及び比較例1〜4に係る薄膜コンデンサをそれぞれ20個準備し、それぞれの薄膜コンデンサに対して2Vの電圧をかけた場合のリーク電流を測定しその平均値を求めると共に、リーク電流の測定値のバラつきを求めた。この結果を表1に示す。
Figure 2010232445
表1に示すように、算術平均粗さRaが10nmであると共に誘電体厚みTminが100nmである比較例1及び実施例1〜3を比較した場合、T1がTminより大きい実施例1〜3の薄膜コンデンサは、T1=Tminである比較例1の薄膜コンデンサと比較して、リーク電流が低減されると共に、リーク電流のバラつきも小さくなることが確認された。同様に、算術平均粗さRa及び誘電体厚みが同一である条件においてそれぞれ比較した場合、T1がTminより大きい実施例4〜14の薄膜コンデンサは、T1=Tminである比較例2〜4の薄膜コンデンサと比較して、リーク電流が低減されると共に、リーク電流のバラつきも小さくなることが確認された。また、「T1≧Tmin+Ra」の関係を満たす実施例1〜3,5,6,8〜10,12〜14では、その効果がより顕著に得られることが確認された。
なお、上記実施例では、TminとTmaxが等しい(すなわち、2層目以降の誘電体厚みが均一である)薄膜コンデンサについて評価を行ったが、TminとTmaxとが異なる場合(すなわち、2層目以降の誘電体厚みが均一ではない場合)、T1の厚さを「T1≧Tmax+Ra」の関係を満たす値とすることにより、リーク電流及びリーク電流のバラつきがさらに低減された。
本発明の好適な実施形態に係る薄膜デバイスである薄膜コンデンサ100の断面図である。 本実施形態に係る薄膜コンデンサ100を構成する積層体200の断面図である。 薄膜コンデンサ100のうち、下地電極2と第1の誘電体層4との界面付近の断面を模式的に示す図である。 界面の算術平均粗さRaについて説明する図である。 本実施形態の薄膜コンデンサ100の製造方法について説明する図である。
2…下地電極(下地層)、4,6,8…誘電体層、10,12…内部電極、14…上部電極、16a,16b…端子電極、18…カバー層、100…薄膜コンデンサ、200…積層体。

Claims (7)

  1. 金属からなる下地層と、
    前記下地層上に積層された複数の誘電体層と、
    前記誘電体層の間に積層された内部電極と、
    を備える薄膜デバイスであって、
    前記複数の誘電体層のうち前記下地層に接する最下層の誘電体層の厚さをT1とし、前記最下層の誘電体層を除く前記複数の誘電体層のうち最も薄い誘電体層の厚さをTminとしたとき、T1>Tminを満たす薄膜デバイス。
  2. 前記下地電極と前記最下層の誘電体層との界面の算術平均粗さをRaとしたとき、T1≧Tmin+Raを満たす請求項1記載の薄膜デバイス。
  3. 前記最下層の誘電体層を除く前記複数の誘電体層のうち最も厚い誘電体層の厚さをTmaxとしたとき、T1>Tmaxを満たす請求項1記載の薄膜デバイス。
  4. 前記下地電極と前記最下層の誘電体層との界面の算術平均粗さをRaとしたとき、T1≧Tmax+Raを満たす請求項3記載の薄膜デバイス。
  5. T1≦Tmaxを満たす請求項1又は2記載の薄膜デバイス。
  6. 前記下地電極と前記最下層の誘電体層との界面の算術平均粗さをRaとしたとき、T1≦Tmax+Raを満たす請求項1又は2記載の薄膜デバイス。
  7. 前記最下層の誘電体層は、溶液法により形成されることを特徴とする請求項1〜6のいずれか一項に記載の薄膜デバイス。
JP2009078744A 2009-03-27 2009-03-27 薄膜デバイス Active JP5051166B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009078744A JP5051166B2 (ja) 2009-03-27 2009-03-27 薄膜デバイス
US12/727,549 US8218287B2 (en) 2009-03-27 2010-03-19 Thin-film device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009078744A JP5051166B2 (ja) 2009-03-27 2009-03-27 薄膜デバイス

Publications (2)

Publication Number Publication Date
JP2010232445A true JP2010232445A (ja) 2010-10-14
JP5051166B2 JP5051166B2 (ja) 2012-10-17

Family

ID=42783949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009078744A Active JP5051166B2 (ja) 2009-03-27 2009-03-27 薄膜デバイス

Country Status (2)

Country Link
US (1) US8218287B2 (ja)
JP (1) JP5051166B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4996775B1 (ja) * 2011-08-18 2012-08-08 幹治 清水 薄膜キャパシタ装置
JP2018074132A (ja) * 2016-10-28 2018-05-10 サムソン エレクトロ−メカニックス カンパニーリミテッド. 多層薄膜キャパシタ
US10141115B2 (en) 2016-09-06 2018-11-27 Samsung Electro-Mechanics Co., Ltd. Thin film capacitor including alternatively disposed dielectric layers having different thicknesses
JP2019067889A (ja) * 2017-09-29 2019-04-25 Tdk株式会社 薄膜キャパシタ
CN110291602A (zh) * 2017-02-17 2019-09-27 株式会社村田制作所 固体电解电容器及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082555B2 (en) * 2011-08-22 2015-07-14 Micron Technology, Inc. Structure comprising multiple capacitors and methods for forming the structure
US9330849B2 (en) 2014-02-21 2016-05-03 Apple Inc. Non-uniform dielectric layer capacitor for vibration and acoustics improvement
KR20160000753A (ko) 2014-06-25 2016-01-05 삼성전기주식회사 박막형 커패시터 소자 및 이의 제조 방법
JP6466148B2 (ja) * 2014-11-19 2019-02-06 東芝メモリ株式会社 半導体記憶装置
KR101853195B1 (ko) * 2016-09-01 2018-04-27 삼성전기주식회사 박막 커패시터
KR102632352B1 (ko) * 2016-09-08 2024-02-02 삼성전기주식회사 커패시터 부품
KR101942729B1 (ko) * 2016-11-24 2019-01-28 삼성전기 주식회사 박막 커패시터
TWI685980B (zh) * 2017-04-25 2020-02-21 聯華電子股份有限公司 導體-絕緣體-導體電容器及其製造方法
JP7428000B2 (ja) * 2020-02-20 2024-02-06 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板、並びに、薄膜キャパシタの製造方法
JPWO2021193512A1 (ja) * 2020-03-23 2021-09-30

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031515A (ja) * 1989-05-29 1991-01-08 Matsushita Electric Ind Co Ltd 薄膜コンデンサの製造方法
JPH0878283A (ja) * 1994-09-06 1996-03-22 Toshiba Corp 薄膜キャパシタ
JPH08279669A (ja) * 1995-04-07 1996-10-22 Hokuriku Electric Ind Co Ltd コンデンサ付き回路基板の製造方法
JP2000124056A (ja) * 1998-10-21 2000-04-28 Murata Mfg Co Ltd 薄膜積層コンデンサおよびその製造方法
JP2004235360A (ja) * 2003-01-29 2004-08-19 Kyocera Corp 積層型薄膜コンデンサ
JP2006229097A (ja) * 2005-02-21 2006-08-31 Mitsubishi Materials Corp コンデンサフィルム及びその製造方法
JP2007031242A (ja) * 2005-07-29 2007-02-08 Tdk Corp 薄膜電子部品用基板とそれを用いた薄膜電子部品の製造方法
JP2007123723A (ja) * 2005-10-31 2007-05-17 Tdk Corp コンデンサの製造方法
JP2007266459A (ja) * 2006-03-29 2007-10-11 Tdk Corp コンデンサの製造方法
JP2007329190A (ja) * 2006-06-06 2007-12-20 Tdk Corp 誘電体素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56144523A (en) 1980-04-11 1981-11-10 Tdk Electronics Co Ltd Method of manufacturing laminated capacitor
JP3389398B2 (ja) 1996-01-30 2003-03-24 京セラ株式会社 コンデンサ
JP3772622B2 (ja) * 2000-02-03 2006-05-10 株式会社村田製作所 薄膜積層コンデンサおよびその実装方法
US7539005B2 (en) * 2005-07-29 2009-05-26 Tdk Corporation Dielectric film production process and capacitor
JP4983134B2 (ja) 2005-07-29 2012-07-25 Tdk株式会社 誘電体膜の製造方法及びコンデンサ
US7696603B2 (en) * 2006-01-26 2010-04-13 Texas Instruments Incorporated Back end thin film capacitor having both plates of thin film resistor material at single metallization layer
JP2007207948A (ja) 2006-01-31 2007-08-16 Ngk Spark Plug Co Ltd キャパシタ構造体並びにこれを用いた配線基板及びその製造方法
JP5023762B2 (ja) 2006-03-30 2012-09-12 Tdk株式会社 薄膜キャパシタおよびその製造方法
US20080010798A1 (en) * 2006-07-14 2008-01-17 Borland William J Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031515A (ja) * 1989-05-29 1991-01-08 Matsushita Electric Ind Co Ltd 薄膜コンデンサの製造方法
JPH0878283A (ja) * 1994-09-06 1996-03-22 Toshiba Corp 薄膜キャパシタ
JPH08279669A (ja) * 1995-04-07 1996-10-22 Hokuriku Electric Ind Co Ltd コンデンサ付き回路基板の製造方法
JP2000124056A (ja) * 1998-10-21 2000-04-28 Murata Mfg Co Ltd 薄膜積層コンデンサおよびその製造方法
JP2004235360A (ja) * 2003-01-29 2004-08-19 Kyocera Corp 積層型薄膜コンデンサ
JP2006229097A (ja) * 2005-02-21 2006-08-31 Mitsubishi Materials Corp コンデンサフィルム及びその製造方法
JP2007031242A (ja) * 2005-07-29 2007-02-08 Tdk Corp 薄膜電子部品用基板とそれを用いた薄膜電子部品の製造方法
JP2007123723A (ja) * 2005-10-31 2007-05-17 Tdk Corp コンデンサの製造方法
JP2007266459A (ja) * 2006-03-29 2007-10-11 Tdk Corp コンデンサの製造方法
JP2007329190A (ja) * 2006-06-06 2007-12-20 Tdk Corp 誘電体素子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4996775B1 (ja) * 2011-08-18 2012-08-08 幹治 清水 薄膜キャパシタ装置
WO2013024555A1 (ja) * 2011-08-18 2013-02-21 株式会社圓蔵プランニング 薄膜キャパシタ装置
CN103890885A (zh) * 2011-08-18 2014-06-25 Enzo设计株式会社 薄膜电容器装置
US9368990B2 (en) 2011-08-18 2016-06-14 Kanji Shimizu Thin-film capacitor device
US10141115B2 (en) 2016-09-06 2018-11-27 Samsung Electro-Mechanics Co., Ltd. Thin film capacitor including alternatively disposed dielectric layers having different thicknesses
JP2018074132A (ja) * 2016-10-28 2018-05-10 サムソン エレクトロ−メカニックス カンパニーリミテッド. 多層薄膜キャパシタ
CN110291602A (zh) * 2017-02-17 2019-09-27 株式会社村田制作所 固体电解电容器及其制造方法
JP2019067889A (ja) * 2017-09-29 2019-04-25 Tdk株式会社 薄膜キャパシタ

Also Published As

Publication number Publication date
US20100246092A1 (en) 2010-09-30
JP5051166B2 (ja) 2012-10-17
US8218287B2 (en) 2012-07-10

Similar Documents

Publication Publication Date Title
JP5051166B2 (ja) 薄膜デバイス
JP5407775B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP5158061B2 (ja) 薄膜コンデンサ
JP5267268B2 (ja) 薄膜コンデンサ及びその製造方法
JP5267251B2 (ja) 薄膜コンデンサ、及び薄膜コンデンサの製造方法
JP6737118B2 (ja) 薄膜コンデンサ
JP2017204630A (ja) 薄膜キャパシター及びその製造方法
JP2018063989A (ja) 薄膜キャパシタ
JP2003249417A (ja) コンデンサ構造体およびその製造方法
JP5407792B2 (ja) 薄膜コンデンサ及び薄膜コンデンサの製造方法
JP2008251885A (ja) 積層型薄膜コンデンサ及びその製造方法
JP2018063978A (ja) 薄膜コンデンサ
JP6805703B2 (ja) 薄膜コンデンサ
JP7063027B2 (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP5267265B2 (ja) 誘電体素子及び誘電体素子の製造方法
JP6965670B2 (ja) 薄膜キャパシタ
KR100346731B1 (ko) 다층 세라믹 커패시터 및 그 제조 방법
JP2007242880A (ja) 成膜方法
JPH11243032A (ja) 薄膜コンデンサ
JP2019165069A (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP2019071336A (ja) 薄膜コンデンサおよびその製造方法
JP2018063990A (ja) 薄膜キャパシタを製造する方法及び薄膜キャパシタ
JP2019071388A (ja) 薄膜コンデンサおよびその製造方法
JP2019067797A (ja) 薄膜キャパシタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120216

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120709

R150 Certificate of patent or registration of utility model

Ref document number: 5051166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3